JP2005198357A

JP2005198357A - 突入電流防止回路

Info

Publication number: JP2005198357A
Application number: JP2003435010A
Authority: JP
Inventors: Tomonori Ono; 智紀小野
Original assignee: Canon Finetech Inc
Current assignee: Canon Finetech Nisca Inc
Priority date: 2003-12-26
Filing date: 2003-12-26
Publication date: 2005-07-21

Abstract

【課題】より確実に突入電流の発生を防止することができる突入電流防止回路を提供する。
【解決手段】直流電源１１と負荷１６との間に接続された電流制限抵抗３を有するとともに、この電流制限抵抗にトランジスタ５が並列に接続される。コンパレータ１０は、負荷１６に掛かる電圧を分圧した測定電圧Ｖａと基準電源１１の電圧を分圧した基準電圧Ｖｂとを比較し、Ｖａ＞Ｖｂとなったとき出力を発生する。この出力は、抵抗およびコンデンサ１８により構成した遅延回路によって、出力の急峻な変化を緩慢にした電圧Ｖｃとなる。この電圧Ｖｃによりトランジスタ８を介してトランジスタ５を導通させる。
【選択図】図１

Description

本発明は、電気回路において急激で過大な電流、いわゆる突入電流の発生を防止する突入電流防止回路に関する。

図３に、従来使用されている突入電流防止回路の例を示す。この回路は、例えば複写機等の画像形成装置において、モータ、クラッチ、ソレノイド等のいわゆる駆動系の直流負荷を駆動するための電源での突入電流発生を防止するための回路である。例えば２４Ｖの直流電源１（交流電圧を整流したもの）により、上記のような負荷１６を駆動する。スイッチ２は、例えば複写機の前面カバー開放等の動作に連動して動作する機械的スイッチである。このスイッチ２のオン時に回路に瞬間的に過大な電流が流れるのを防止するために、電流制限抵抗３をスイッチ２と負荷１６との間に介挿してある。さらに、この電流制限抵抗３に並列にトランジスタ５（電子スイッチ）の主電流路（エミッタ−コレクタ）を接続し、スイッチ２のオンから若干遅れてこのトランジスタ５をオンさせることにより、負荷１６へ供給する電流の電流路を電流制限抵抗３からトランジスタ５に切り替える。そのために、コンパレータ１０およびもう一つのトランジスタ８を設けて、トランジスタ５を制御している。コンパレータ１０は、負荷１６にかかる電圧に応じた電圧Ｖａと基準電圧Ｖｂを比較し、Ｖａ＞Ｖｂとなったときトランジスタ８をオンさせ、これによりトランジスタ５をオンさせる。

しかしながら、図４に図３の回路の主要部の電圧および電流波形を示すように、Ｖａ＞Ｖｂとなったときコンパレータ１０の出力電圧Ｖｃが急激に立ち上がるため、この影響によりトランジスタ８およびトランジスタ５が急激にオンとなり、依然無視できない過大な電流が流れるという問題があった。このような突入電流に合わせた規格の部品を選択すると、装置のコストアップを招来した。

本発明はこのような背景においてなされたものであり、その目的は、より確実に突入電流の発生を防止することができる突入電流防止回路を提供することにある。

本発明による突入電流防止回路は、直流電源に接続され負荷への電源供給をオンオフするスイッチと、このスイッチと前記負荷との間に接続された電流制限抵抗と、この電流制限抵抗に並列に接続された第１のスイッチング素子と、前記負荷に掛かる電圧に比例する電圧と基準電圧とを比較する比較手段と、この比較手段の出力の急峻な変化を緩慢にする遅延手段と、この遅延手段の出力によりオンされ、前記第１のスイッチング素子を導通させる第２のスイッチング素子とを備えたことを特徴とする。

電流制限抵抗は第１のスイッチング素子のオン時に、回路に流れる電流を所定の大きさに制限し、ついで比較手段の出力の急峻な変化を遅延手段により緩慢にさせた信号により第２のスイッチング素子をオンさせて、第１のスイッチング素子を導通させるようにしたので、第１のスイッチング素子に突入電流が流れるのが防止される。

前記遅延手段は抵抗およびコンデンサからなる積分回路により構成することができる。また、前記比較手段は、前記負荷に掛かる電圧を分圧した測定電圧と、前記直流電源の電圧を分圧した基準電圧とを比較し、前記測定電圧が前記基準電圧を超えたとき出力を発生するコンパレータにより構成することができる。

本発明によれば、少数の部品の追加で安価に、より効果的な突入電流防止が図れる。

以下、本発明の実施の形態について詳細に説明する。

図１に本実施の形態における突入電流防止回路の構成例を示す。図３に示した構成要素と同じ構成要素には同じ参照番号を付してある。

図３の従来の回路について説明したと同様、この回路は、例えば複写機等の画像形成装置において、モータやソレノイド等のいわゆる駆動系の負荷を駆動するための電源での突入電流発生を防止するための回路である。

例えば２４Ｖの直流電源１（交流電圧を整流したもの）の正側端子は、スイッチ２とこれに直列接続された電流制限抵抗３を介して負荷１６の一端に接続される。直流電源１の負側端子および負荷１６の他端は接地される。スイッチ２は、例えばプロセスカートリッジ交換や記録紙ジャム処理時のカバー開放等の動作に連動して動作する機械的スイッチ（インターロック用のスイッチ）である。電流制限抵抗３は、スイッチ２のオン時に回路に瞬間的に過大な電流が流れるのを防止するために、スイッチ２と負荷１６との間に介挿してある抵抗である。さらに、この電流制限抵抗３に並列にトランジスタ５（第１のスイッチング素子）の主電流路（エミッタ−コレクタ）を接続し、スイッチ２のオンから若干遅れてこのトランジスタ５をオンさせることにより、負荷へ電流を供給する電流路を電流制限抵抗３からトランジスタ５に切り替える。そのために、コンパレータ１０（比較手段）およびもう一つのトランジスタ８（第２のスイッチング素子）を設けて、トランジスタ５を制御している。コンパレータ１０には直流電源１１（この例では５Ｖ）が接続される。この例ではコンパレータ１０はその出力がハイインピーダンスのデバイス（例えばＨＡ１７３３９Ｆ）を用いている。

直列接続された抵抗１４および１５は直流電源１の両端の間に接続され、その接続点の分圧電圧を基準電圧ｂとして出力する。一方、直列接続された抵抗１２および１３は負荷１６の両端に接続され、その接続点の分圧電圧を測定電圧Ｖａとして出力する。この測定電圧Ｖａは負荷１６にかかる電圧に比例した電圧である。コンパレータ１０は、測定電圧Ｖａを基準電圧Ｖｂと比較し、Ｖａ＞Ｖｂとなったときその出力電圧ＶｃをＬ（低）状態からＨ（高）状態に変化させ、トランジスタ８をオンさせる。トランジスタ８のエミッタは抵抗１７を介して接地され、コレクタ抵抗６はトランジスタ５のベースに接続される。トランジスタ５のエミッタとベース間にはバイアス用抵抗４が接続されている。図１の回路と異なる点は、抵抗９が直接接地されるのではなく、コンデンサ１８を介して接地されることである。これにより、トランジスタの電流制御特性を用いることで十分に時間をかけてコンデンサ１８の充電を行い、トランジスタ８を介してトランジスタ５により直流電源側と負荷側との接続を行うようにしている。

以下、図２の波形図を参照しながら、図１の回路の動作を説明する。

図２に示すように、電源１側から直流電圧Ｖｓ（この例では２４Ｖ）が印加された時点では、トランジスタ５，８はオフ状態にある。このとき、負荷１６に向かって抵抗３経由で電流ｉが流れる。この電流ｉは抵抗３でその電流量が制限されて負荷１６側に流れる。同時に、直流電圧Ｖｓは、抵抗１２および１３で分圧され、電圧Ｖａとしてコンパレータ１０の１入力端に印加される。コンパレータ１０の非反転入力端には基準電圧Ｖｂが印加される。電圧Ｖａが電圧Ｖｂを超えたときにコンパレータ１０の出力電圧Ｖｃが低状態から高状態に変化する。このとき、抵抗７，９とコンデンサ１８で遅延回路（積分回路）が形成され、図２に示すように、電圧Ｖｃは緩慢に上昇する。この電圧Ｖｃと抵抗１７にかかる電圧の差がトランジスタ８のベース−エミッタ間電圧Ｖｂｅを超えると、トランジスタ８がオンになる。これによりトランジスタ５もオンになり、抵抗３の両端を短絡させる。電圧Ｖｃが緩慢に上昇することにより、トランジスタ５のオフからオンへの変化も緩慢となり電流ｉの単位時間あたりの変化量が低減される。その結果、突入電流の発生が防止される。

以上、本発明の好適な実施の形態について説明したが、上記で言及した以外にも種々の変形、変更を行うことが可能である。

本発明の実施の形態における突入電流防止回路の構成例を示す回路図である。図１に示した回路の動作を説明するための波形図である。従来の突入電流防止回路の構成を示す回路図である。図３に示した回路の動作を説明するための波形図である。

符号の説明

１，１１…直流電源
２…スイッチ
３，４，６，７，９，１２，１３，１４，１５，１７…抵抗
５，８…トランジスタ
１０…コンパレータ
１６…負荷
１８…コンデンサ

Claims

直流電源に接続され負荷への電源供給をオンオフするスイッチと、
このスイッチと前記負荷との間に接続された電流制限抵抗と、
この電流制限抵抗に並列に接続された第１のスイッチング素子と、
前記負荷に掛かる電圧に比例する電圧と基準電圧とを比較する比較手段と、
この比較手段の出力の急峻な変化を緩慢にする遅延手段と、
この遅延手段の出力によりオンされ、前記第１のスイッチング素子を導通させる第２のスイッチング素子と、
を備えたことを特徴とする突入電流防止回路。
前記遅延手段は抵抗およびコンデンサからなる積分回路により構成されることを特徴とする請求項１記載の突入電流防止回路。
前記比較手段は、前記負荷に掛かる電圧を分圧した測定電圧と、前記直流電源の電圧を分圧した基準電圧とを比較し、前記測定電圧が前記基準電圧を超えたとき出力を発生するコンパレータにより構成されることを特徴とする請求項１または２記載の突入電流防止回路。