CN101854059A

CN101854059A - 突波电流抑制电路及使用其的电子设备

Info

Publication number: CN101854059A
Application number: CN200910301338A
Authority: CN
Inventors: 吴俊德
Original assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Current assignee: Hongfujin Precision Industry Shenzhen Co Ltd; Hon Hai Precision Industry Co Ltd
Priority date: 2009-04-03
Filing date: 2009-04-03
Publication date: 2010-10-06
Anticipated expiration: 2029-04-03
Also published as: US7915945B2; CN101854059B; US20100253413A1

Abstract

一种突波电流抑制电路，连接于外部电源与多个电容之间，其包括延时触发信号产生电路、多个反向电路及多个传输闸。延时触发信号产生电路与外部电源相连，用于接收外部电源信号并产生多个延时触发信号。反向电路与延时触发信号产生电路相连，用于将所述延时触发信号反向，并输出多个反向延时触发信号。传输闸对应与延时触发信号产生电路、反向电路以及电容相连，用于根据延时触发信号以及反向延时触发信号使得外部电源对所述电容进行分时充电。本发明还提供一种使用所述突波电流抑制电路的电子设备。本发明利用延时触发信号产生电路产生多个延时触发信号，使得外部电源可分时对所述电容充电，从而有效降低突波电流大小。

Description

突波电流抑制电路及使用其的电子设备

技术领域

本发明涉及一种突波电流抑制电路以及使用其的电子设备。

背景技术

目前，大多电子设备中，为了避免因为电源突变而引起供给负载的电压发生突变，通常会在与电源相连的各支路上并联多个容值较大的电容，例如：电解电容，予以抑制该突变。然，在电子设备开机瞬间，所述电容相当于短路，电路中会产生不可预期的瞬间电流，即突波电流(inrush current)，其瞬间最大值可造成元件的损坏，降低元件的使用寿命。

发明内容

有鉴于此，需提供一种突波电流抑制电路。

此外，还需提供一种使用突波电流抑制电路的电子设备。

本发明实施方式中的突波电流抑制电路，连接于外部电源与多个电容之间，其包括延时触发信号产生电路、多个反向电路以及多个传输闸。延时触发信号产生电路与外部电源相连，用于接收外部电源信号并产生多个延时触发信号。反向电路与延时触发信号产生电路相连，用于将所述延时触发信号反向，并输出多个反向延时触发信号。传输闸对应与延时触发信号产生电路、反向电路以及电容相连，用于根据延时触发信号以及反向延时触发信号使得外部电源对所述电容进行分时充电。

本发明实施方式中的电子设备，连接于外部电源，其包括多个电容以及突波电流抑制电路。其中，突波电流抑制电路连接于外部电源与所述电容之间，其包括延时触发信号产生电路、多个反向电路以及多个传输闸。延时触发信号产生电路与外部电源相连，用于接收外部电源信号并产生多个延时触发信号。反向电路与延时触发信号产生电路相连，用于将延时触发信号反向，并输出多个反向延时触发信号。传输闸对应与延时触发信号产生电路、反向电路以及电容相连，用于根据延时触发信号以及反向延时触发信号使得外部电源对电容进行分时充电。

本发明利用延时触发信号产生电路产生多个延时触发信号，使得外部电源可分时对所述电容充电，从而有效降低突波电流大小。

附图说明

图1所示为本发明电子设备的模块图；

图2所示为本发明图1中突波电流抑制电路的具体电路图；以及

图3所示为本发明图2的突波电流抑制电路的波形图。

具体实施方式

图1所示为本发明电子设备1的模块图。该电子设备1与外部电源Vin相连，其包括多个电容C1n(n＝1，2，3，…，n)以及突波电流抑制电路10。其中，突波电流抑制电路10连接于外部电源Vin与所述电容C1n(n＝1，2，3，…，n)之间，用于分时导通所述电容C1n(n＝1，2，3，…，n)，使得外部电源Vin对所述电容C1n(n＝1，2，3，…，n)分时充电，从而抑制突波电流。且，突波电流抑制电路10包括延时触发信号产生电路100、多个反向电路2n0(n＝1，2，3，…，n)以及多个传输闸3n0(n＝1，2，3，…，n)。

突波电流抑制电路10中，延时触发信号产生电路100与外部电源Vin相连，用于接收外部电源信号并产生多个延时触发信号。反向电路2n0(n＝1，2，3，…，n)与延时触发信号产生电路100相连，用于将所述延时触发信号反向，并输出多个反向延时触发信号。传输闸3n0(n＝1，2，3，…，n)分别连接于反向电路2n0(n＝1，2，3，…，n)以及电容C1n(n＝1，2，3，…，n)之间，并同时连接至延时触发信号产生电路100，用于根据延时触发信号以及反向延时触发信号控制外部电源Vin对电容分时进行充电。

图2所示为本发明图1中突波电流抑制电路10的具体电路图。为了方便叙述，图2中仅列举n＝3(即，3个反向电路、3个传输闸以及3个电容)的情况作为说明。其中，突波电流抑制电路10包括延时触发信号产生电路100，反向电路210、220、230以及传输闸310、320、330。

延时触发信号产生电路100包括4个第一电阻以及3个延时电容，所述第一电阻分别记为R1、R2、R3、R4，串行连接于外部电源Vin与地之间。所述延时电容分别记为C1、C2、C3。其中，延时电容C1连接于第一电阻R1、R2的公共节点与地之间，其与第一电阻R1组成第一延时电路，并产生第一延时触发信号。延时电容C2连接于第一电阻R2、R3的公共节点与地之间，其与第一电阻R1、R2组成第二延时电路，并产生第二延时触发信号。延时电容C3连接于第一电阻R3、R4的公共节点与地之间，其与第一电阻R1、R2、R3组成第三延时电路，并产生第三延时触发信号。以此类推，当n＝1，2，3，…，n的情况时，第n个延时电容Cn连接于第一电阻Rn与R(n+1)的公共节点与地之间，其与第1个至第n个第一电阻组成第n个延时电路，并产生第n个延时触发信号。

反向电路210、220、230均包括第二电阻以及第一开关元件，由于反向电路的内部电路架构均相同，在此仅以反向电路210为例作详述，合先叙明。反向电路210中，第二电阻R5的一端与外部电源Vin相连，用于限流。第一开关元件M1具有控制极、第一输出端以及第二输出端。本实施方式中，第一开关元件M1为N型金属氧化物场效应管(Metallic Oxide Semiconductor Field Effect Transistor，MOSFET)，所述控制极为MOSFET的栅极，所述第一输出端为MOSFET的漏极，所述第二输出端为MOSFET的源极。第一开关元件M1的栅极与延时信号产生电路100相连，详细地，第一开关元件M1的栅极与第一电阻R1、R2的公共节点相连，用于接收第一延时触发信号。第一开关元件M1的漏极与第二电阻R5的另一端相连，用于输出第一反向延时触发信号。第一开关元件M1的源极接地。

同样地，反向电路220、230与延时触发信号产生电路10的连接关系与反向电路210与延时触发信号产生电路10的连接关系相同，在此不在赘述。

传输闸310、320、330均包括第二开关元件以及第三开关元件。同样地，由于传输闸310、320、330内部电路架构相同，在此仅以传输闸310为例作详述，合先叙明。于传输闸310内，第二开关元件M11与第三开关元件M12均包括控制极、第一输出端以及第二输出端。本实施方式中，第二开关元件M11为P型MOSFET，第三开关元件M12为N型MOSFET，且控制极为栅极，第一输出端为漏极，第二输出端为源极。其中，第二开关元件M11的栅极与第一开关元件M1的漏极相连，用于接收第一反向延时触发信号，其漏极接地。第三开关元件M12的栅极与第一开关元件M1的栅极相连，用于接收第一延时触发信号。第二开关元件M11的源极接地。第二开关元件M11的源极与第三开关元件M12的漏极通过电容C11连接至外部电源Vin。

同样地，传输闸320与反向电路220、传输闸330与反向电路230的连接关系与传输闸310与反向电路210的连接关系相同，在此不再赘述。

同时参阅图3，本发明突波电流抑制电路100的波形图，突波电流抑制电路100的工作原理详述如下：

当电子设备1接通电源瞬间，外部电源Vin首先向延时电容C1充电，在t1时刻，加载在电容C1的电压达到第一开关元件M1的导通临界电压，第一开关元件M1导通，同时，第三开关元件M12亦导通。此时，由于第一开关元件M1导通，则第一开关元件M1的漏极电压瞬间降至为0，从而第二开关元件M11导通。本实施方式中，在开机后的t1时刻，由于第二开关元件M11与第三开关元件M12同时导通，从而外部电源Vin可对电容C11充电。

t1时刻后，外部电源Vin通过第一电阻R1、R2对延时电容C2进行充电，在到达t2时刻时，延时电容C2的电压达到第一开关元件M2的导通临界电压，第一开关元件M2导通，同时，第三开关元件M14导通，此时，由于第一开关元件M2导通，则第一开关元件M2的漏极电压瞬间降至为0，导致第二开关元件M13导通。本实施方式中，在开机后的t2时刻，由于第二开关元件M13与第三开关元件M14同时导通，从而外部电源Vin可对电容C12充电。

t2时刻后，外部电源Vin通过第一电阻R1、R2、R3对延时电容C3进行充电，在到达t3时刻时，延时电容C3的电压达到第一开关元件M3的导通临界电压，第一开关元件M3导通，同时，第三开关元件M16导通，此时，由于第一开关元件M3导通，则第一开关元件M3的漏极电压瞬间降至为0，导致第二开关元件M14导通。本实施方式中，在开机后的t3时刻，由于第二开关元件M15与第三开关元件M16同时导通，从而外部电源Vin可对电容C13充电。

由此可见，在电子设备1开机瞬间，外部电源Vin分别于t1、t2、t3时刻对电容C11、C12、C13进行充电，从而有效降低开机瞬间的突波电流。

本实施方式中，延时电容C1、C2、C3的容值相同，所述延时电容的充电时间主要取决于第一电阻R1、R2、R3、R4的阻值大小。具体而言，延时电容C1的充电时间取决于第一电阻R1的阻值大小。延时电容C2的充电时间取决于第一电阻R1、R2的阻值大小。延时电容C3的充电时间取决于第一电阻R1、R2、R3的阻值大小。

在本发明其它实施方式中，突波电流抑制电路10可包括n个反向电路以及n个传输闸，其中，延时触发信号产生电路100产生n个延时触发信号，所述延时触发信号通过所述反向电路产生n个反向延时触发信号，从而所述传输闸根据n个延时触发信号以及n个反向延时触发信号在n个不同时刻导通，使得外部电源Vin在电子设备1开机后的n个时刻对n个电容进行充电，从而有效降低开机瞬间的突波电流。其中，n＝1，2，3，…，n。

综上所述，本发明突波电流抑制电路10于不同时刻对并行连接至外部电源Vin各个电源支路上的电容进行充电，从而降低开机瞬间的突波电流。

Claims

1.一种突波电流抑制电路，连接于外部电源与多个电容之间，其特征在于，所述突波电流抑制电路包括：

延时触发信号产生电路，与所述外部电源相连，用于接收外部电源信号并产生多个延时触发信号；

多个反向电路，与所述延时触发信号产生电路相连，用于将所述延时触发信号反向，并输出多个反向延时触发信号；以及

多个传输闸，对应与所述延时触发信号产生电路、反向电路以及电容相连，用于根据所述延时触发信号以及反向延时触发信号使得所述外部电源对所述电容分时进行充电，从而避免突波电流的产生。

2.如权利要求1所述的突波电流抑制电路，其特征在于，所述延时触发信号产生电路包括：

n+1个第一电阻，串行连接于所述电源与地之间；以及

n个延时电容，其中，第n个延时电容与第1个到第n个第一电阻组成第n个延时电路，用于产生第n个延时触发信号，其中，n＝1，2，3，…，n；

其中，所述第n个电容连接于第n个第一电阻与第n+1个电阻的公共节点与地之间。

3.如权利要求1所述的突波电流抑制电路，其特征在于，所述每一反向电路均包括：

第二电阻，其一端与所述外部电源相连；以及

第一开关元件，其具有控制极、第一输出端以及第二输出端，其中，所述第一开关元件的控制极与所述延时触发信号产生电路相连，对应接收所述延时触发信号其中的一个；所述第一开关元件的第一输出端与所述第二电阻的另一端相连，用于输出反向延时触发信号；所述第一开关元件的第二输出端接地。

4.如权利要求3所述的突波电流抑制电路，其特征在于，所述传输闸均包括：

第二开关元件，其具有控制极、第一输出端以及第二输出端，其中，第二开关元件的控制极与所述第一开关元件的第一输出端相连，用于对应接收反向延时触发信号；所述第二开关元件的第一输出端接地；以及

第三开关元件，其具有控制极、第一输出端以及第二输出端，其中，所述第三开关元件的控制极与所述第一开关元件的控制极相连，用于对应接收延时触发信号，所述第三开关元件的第二输出端接地；其中，所述第二开关元件的第二输出端与所述第三开关元件的第一输出端相连，且通过对应电容连接至所述外部电源；

其中，所述第二开关元件与第三开关元件根据延时触发信号以及反向延时触发信号同时导通，使得所述外部电源对与其连接的电容进行充电。

5.如权利要求4所述的突波电流抑制电路，其特征在于，所述第一开关元件以及第三开关元件为N型金属氧化物场效应管(Metallic Oxide Semiconductor Field Effect Transistor，MOSFET)，所述第二开关元件为P型MOSFET。

6.如权利要求5所述的突波电流抑制电路，其特征在于，所述控制极为栅极，所述第一输出端为漏极，所述第二输出端为源极。

7.一种电子设备，与外部电源相连，其特征在于，所述电子设备包括：

多个电容，并行连接于所述外部电源之各支路；以及

如权利要求1至6任一项所述的突波电流抑制电路，连接于所述外部电源与所述电容之间。