CN101888237B - 一种具有抗干扰保护功能的电平转移电路 - Google Patents
一种具有抗干扰保护功能的电平转移电路 Download PDFInfo
- Publication number
- CN101888237B CN101888237B CN2010102176293A CN201010217629A CN101888237B CN 101888237 B CN101888237 B CN 101888237B CN 2010102176293 A CN2010102176293 A CN 2010102176293A CN 201010217629 A CN201010217629 A CN 201010217629A CN 101888237 B CN101888237 B CN 101888237B
- Authority
- CN
- China
- Prior art keywords
- output
- input
- semiconductor
- oxide
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种具有抗干扰保护功能的电平转移电路,其由脉冲产生电路、第一MOS管、第二MOS管、第一比较器、第二比较器、逻辑电路及RS触发器构成,由于接入第一比较器的第一基准电压小于接入第二比较器的第二基准电压,通过调节第一MOS管和第二MOS管的宽长比,使第一MOS管导通时第一MOS管与第二MOS管的漏极的公共连接端处的电压大于第一基准电压的值且小于第二基准电压的值,使第二MOS管导通时公共连接端处的电压小于第一基准电压,这样当该电平转移电路正常工作时,其输出一个与输入信号一致的电平信号,而当因干扰信号引起该电平转移电路工作时,其输出一个固定电平,该固定电平将关断该电平转移电路驱动的后续电路,从而达到了保护后续电路的功能。
Description
技术领域
本发明涉及一种电平转移技术,尤其是涉及一种具有抗干扰保护功能的电平转移电路。
背景技术
在许多集成电路中,为满足集成电路中不同半导体器件的耐压要求,需要将较低的电平信号转换成较高的电平信号,或者将较高的电平信号转换成较低的电平信号,电平转移(Level shift)技术即用于实现这种功能。
传统的电平转移电路通常是直接将输入信号转换成一个与输入信号相位一致的输出信号。如果是集成电路需要的输入信号送入到电平转移电路的输入端时,集成电路保持正常工作状态。但是,如果在电平转移电路的输入端产生一个干扰信号,则电平转移电路的输出端输出的输出信号则带有不确定性,可能输出一个高电平,也可能输出一个低电平。这种传统的电平转移电路输出信号的不确定性有可能会对集成电路中的半导体器件造成不可恢复的损坏,典型的例子如用电平转移电路驱动半桥驱动电路,如果电平转移电路的输出端输出的输出信号用来驱动高压侧的N型MOSFEF管,那么当低压侧的N型MOSFET管导通的同时,在电平转移电路的输入端会产生一个干扰信号,该干扰信号触发电平转移电路工作,则电平转移电路可能输出一个高电平让高压侧的N型MOSFET管导通,这时就会出现高压侧的N型MOSFET管和低压侧的N型MOSFET管同时导通的情况,高压侧的N型MOSFET管和低压侧的N型MOSFET管就会同时被损坏。
发明内容
本发明所要解决的技术问题是提供一种具有较强的抗干扰保护功能的电平转移电路,该电平转移电路能够在出现干扰信号时,保持输出端输出固定电平以关闭驱动的后续电路工作进行保护。
本发明解决上述技术问题所采用的技术方案为:一种具有抗干扰保护功能的电平转移电路,包括脉冲产生电路、第一MOS管、第二MOS管、上拉电阻、第一比较器、第二比较器、逻辑电路和RS触发器,所述的脉冲产生电路的输入端接入输入信号,所述的脉冲产生电路的第一输出端输出在输入信号的上升沿时产生的脉冲信号,所述的脉冲产生电路的第二输出端输出在输入信号的下降沿时产生的脉冲信号,所述的脉冲产生电路的第一输出端与所述的第一MOS管的栅极相连接,所述的脉冲产生电路的第二输出端与所述的第二MOS管的栅极相连接,所述的第一MOS管的源极和衬底及所述的第二MOS管的源极和衬底均接地,所述的第一MOS管的漏极和所述的第二MOS管的漏极相连接,其公共连接端分别与所述的上拉电阻的第一端、所述的第一比较器的第一输入端和所述的第二比较器的第一输入端相连接,所述的上拉电阻的第二端接高压电源,所述的第一比较器的第二输入端接入第一基准电压,所述的第二比较器的第二输入端接入第二基准电压,所述的第一基准电压小于所述的第二基准电压,所述的第一MOS管导通时所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压大于所述的第一基准电压且小于所述的第二基准电压,所述的第二MOS管导通时所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压小于所述的第一基准电压,所述的逻辑电路具有第一输入端、第二输入端、第一输出端及第二输出端,所述的逻辑电路的第一输入端与所述的第一比较器的输出端相连接,所述的逻辑电路的第二输入端与所述的第二比较器的输出端相连接,所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压大于所述的第一基准电压且小于所述的第二基准电压时,所述的第二比较器的输出信号发生翻转,所述的逻辑电路的第二输出端与所述的RS触发器的置位输入端相连接,所述的逻辑电路的第二输出端输出的信号作为所述的RS触发器的置位信号输入到所述的RS触发器的置位输入端,所述的RS触发器的输出端输出高电平,所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压小于所述的第一基准电压时,所述的第二比较器的输出信号和所述的第一比较器的输出信号先后发生翻转,所述的逻辑电路屏蔽所述的第二比较器的输出信号,所述的逻辑电路的第一输出端与所述的RS触发器的复位输入端相连接,所述的逻辑电路的第一输出端输出的信号作为所述的RS触发器的复位信号输入到所述的RS触发器的复位输入端,所述的RS触发器的输出端输出低电平。
所述的第一MOS管和所述的第二MOS管均为N沟道MOS管,所述的第一MOS管的宽长比与所述的第二MOS管的宽长比不相等。
所述的第一MOS管和所述的第二MOS管均为N沟道MOSFET管,所述的第一MOS管的宽长比与所述的第二MOS管的宽长比不相等。
所述的输入信号为方波信号。
所述的逻辑电路主要由第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一与门、第二与门和电容组成,所述的第一反相器的输入端作为所述的逻辑电路的第一输入端,其通过第一接线端子与所述的第一比较器的输出端相连接,所述的第一反相器的输出端分别与所述的第四反相器34输入端和所述的第一与门的第一输入端相连接,所述的第四反相器的输出端作为所述的逻辑电路的第一输出端,其通过第三接线端子与所述的RS触发器的复位输入端相连接,所述的第二反相器的输入端作为所述的逻辑电路的第二输入端,其通过第二接线端子与所述的第二比较器的输出端相连接,所述的第二反相器的输出端与所述的第一与门的第二输入端相连接,所述的第一与门的输出端与所述的第三反相器的输入端相连接,所述的第三反相器的输出端分别与所述的第二与门的第一输入端和所述的第五反相器的输入端相连接,所述的第五反相器的输出端分别与所述的第七反相器的输入端和所述的电容的第一端相连接,所述的电容的第二端接地,所述的第七反相器的输出端与所述的第二与门的第二输入端相连接,所述的第二与门的输出端与所述的第六反相器的输入端相连接,所述的第六反相器的输出端作为所述的逻辑电路的第二输出端,其通过第四接线端子与所述的RS触发器的置位输入端相连接。
与现有技术相比,本发明的优点在于由脉冲产生电路、第一MOS管、第二MOS管、第一比较器、第二比较器、逻辑电路及RS触发器构成电平转移电路,由于接入第一比较器的第二输入端的第一基准电压小于接入第二比较器的第二输入端的第二基准电压,通过调节第一MOS管的宽长比和第二MOS管的宽长比,使第一MOS管导通时第一MOS管的漏极与第二MOS管的漏极的公共连接端处的电压大于第一基准电压的值且小于第二基准电压的值,使第二MOS管导通时第一MOS管的漏极与第二MOS管的漏极的公共连接端处的电压小于第一基准电压的值,这样当该电平转移电路正常工作时,其输出一个与输入信号一致的电平信号,而当因干扰信号引起该电平转移电路工作时,该电平转移电路输出一个固定电平,该固定电平将关断该电平转移电路驱动的后续电路,从而达到了保护后续电路的功能。
附图说明
图1为本发明的电平转移电路的电路原理图;
图2a为脉冲产生电路的输入端接入的输入信号的波形示意图;
图2b为脉冲产生电路的第一输出端输出在输入信号的上升沿时产生的脉冲信号的波形示意图;
图2c为脉冲产生电路的第二输出端输出在输入信号的下降沿时产生的脉冲信号的波形示意图;
图2d为逻辑电路的第二输出端输出的置位信号的波形示意图;
图2e为逻辑电路的第一输出端输出的复位信号的波形示意图;
图2f为RS触发器的输出端输出的输出信号的波形示意图;
图3为逻辑电路图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
本发明提出的一种具有抗干扰保护功能的电平转移电路,如图1所示,其包括脉冲产生电路19、第一MOS管20、第二MOS管21、上拉电阻22、第一比较器23、第二比较器24、逻辑电路25和RS触发器26,逻辑电路25的电源端和RS触发器26的电源端均接高压电源HV,脉冲产生电路19的输入端接入输入信号IN,输入信号IN为如图2a所示的高电平电位较低的方波信号,脉冲产生电路19将输入信号IN的上升沿变成一个脉冲信号,其第一输出端输出在输入信号IN的上升沿时产生的如图2b所示的脉冲信号SET,脉冲产生电路19将输入信号IN的下降沿变成一个脉冲信号,其第二输出端输出在输入信号的下降沿时产生的如图2c所示的脉冲信号RESET,脉冲产生电路19的第一输出端与第一MOS管20的栅极相连接,脉冲产生电路19的第二输出端与第二MOS管21的栅极相连接,第一MOS管20的源极和衬底及第二MOS管21的源极和衬底均接地,第一MOS管20的漏极和第二MOS管21的漏极相连接,其公共连接端分别与上拉电阻22的第一端、第一比较器23的第一输入端和第二比较器24的第一输入端相连接,上拉电阻22的第二端接高压电源HV,第一比较器23的第二输入端接入第一基准电压Vref1,第二比较器24的第二输入端接入第二基准电压Vref2,逻辑电路25具有第一输入端、第二输入端、第一输出端及第二输出端,逻辑电路25的第一输入端与第一比较器23的输出端相连接,逻辑电路25的第二输入端与第二比较器24的输出端相连接,逻辑电路25的第一输出端输出的信号如图2e所示,该信号作为RS触发器26的复位信号输入到RS触发器26的复位输入端R,逻辑电路25的第二输出端输出的信号如图2d所示,该信号作为RS触发器26的置位信号输入到RS触发器26的置位输入端S,当如图2b所示的脉冲信号SET来临时RS触发器26被置位,RS触发器26的输出端输出高电平,当如图2c所示的脉冲信号RESET来临时RS触发器26被复位,RS触发器26的输出端输出低电平,RS触发器26的输出端输出的输出信号Vout的占空比和周期与输入信号Vin的占空比和周期保持一致,该输出信号Vout如图2f所示,其为一个高电平电位较高的方波信号,实现了电平转移电路的基本功能,即将较低的电平信号转换成了一个较高的电平信号。
在此具体实施例中,第一MOS管20和第二MOS管21可均采用N沟道MOS管,也可以均采用N沟道MOSFET管;第一MOS管20的宽长比与第二MOS管21的宽长比不相等。
在此,第一基准电压Vref1的值小于第二基准电压Vref2的值,调节第一MOS管20的宽长比及上拉电阻22的电阻值,当脉冲产生电路19的第一输出端输出的脉冲信号SET为高电平,且脉冲产生电路19的第二输出端输出的脉冲信号RESET为低电平时,使第一MOS管20导通时第一MOS管20的漏极与第二MOS管21的漏极的公共连接端处的电压VDS大于第一基准电压Vref1的值且小于第二基准电压Vref2的值;再调节第二MOS管21的宽长比,当脉冲产生电路19的第一输出端输出的脉冲信号SET为低电平,且脉冲产生电路19的第二输出端输出的脉冲信号RESET为高电平时,使第二MOS管21导通时第一MOS管20的漏极与第二MOS管21的漏极的公共连接端处的电压VDS小于第一基准电压Vref1。这样,当脉冲产生电路19的第一输出端输出的脉冲信号SET来临时,由于第一MOS管20的漏极与第二MOS管21的漏极的公共连接端处的电压VDS大于第一基准电压Vref1的值且小于第二基准电压Vref2,因此只有第二比较器24发生翻转,第二比较器24的输出信号通过逻辑电路25处理后,逻辑电路25的第二输出端输出一个信号作为RS触发器26的置位信号输入到RS触发器26的置位输入端S,RS触发器被置位,其输出端输出高电平。当脉冲产生电路19的第二输出端输出的脉冲信号RESET来临时,由于第一MOS管20的漏极与第二MOS管21的漏极的公共连接端处的电压VDS小于第一基准电压Vref1,因此第一比较器23和第二比较器24都要发生翻转,但是逻辑电路25此时将屏蔽掉第二比较器24的输出信号,并在逻辑电路25的第一输出端输出一个信号作为RS触发器26的复位信号输入到RS触发器26的复位输入端R,RS触发器被复位,其输出端输出低电平。由于RS触发器的输出信号Vout的上升沿由输入信号IN的上升沿产生的脉冲信号SET得到,输出信号Vout的下降沿由输入信号IN的下降沿产生的脉冲信号RESET得到,输出信号Vout的占空比和周期与输入信号IN的占空比和周期保持一致,从而实现了电平转移电路的基本功能。
当出现干扰信号时,由于干扰信号通常为一个很窄的脉冲信号,脉冲产生电路19的第一输出端输出的脉冲信号SET和脉冲产生电路19的第二输出端输出的脉冲信号RESET上将同时产生一个脉冲干扰信号,第一MOS管20的漏极与第二MOS管21的漏极的公共连接端处的电压VDS必将下降到小于第一基准电压Vref1,如上所述,当第一MOS管20的漏极与第二MOS管21的漏极的公共连接端处的电压VDS小于第一基准电压Vref1时,第二比较器24和第一比较器23先后发生翻转,第二比较器24的输出端输出的信号将被逻辑电路25给屏蔽掉,只有第一比较器23的输出端输出的信号通过逻辑电路25处理后,逻辑电路25的第一输出端输出的信号作为RS触发器26的复位信号送入到RS触发器26的复位输入端R,RS触发器26被复位或者保持复位,RS触发器26输出信号Vout将变为低电平或者保持低电平,此时该电平转移电路所驱动的后续电路被关断,从而实现了抗干扰保护功能。
用本发明的电平转移电路驱动半桥驱动电路时,当出现干扰信号时,本发明的电平转移电路总是输出低电平,关断高压侧的N型MOSFET管,这样避免了高压侧的N型MOSFET管和低压侧的N型MOSFET管同时导通,有效保护了高压侧的N型MOSFET管和低压侧的N型MOSFET管不被损坏。
在此具体实施例中,脉冲产生电路19采用现有技术,第一比较器23和第二比较器24均采用常见的电压幅度比较器,RS触发器26采用现有的基本RS触发器。
在此具体实施例中,逻辑电路25可采用如图3所示的电路结构,其包括第一反相器30、第二反相器31、第三反相器33、第四反相器34、第五反相器37、第六反相器36、第七反相器38、第一与门32、第二与门35和电容39,第一反相器30的输入端作为逻辑电路25的第一输入端,其通过第一接线端子IN1与第一比较器23的输出端相连接,第一反相器30的输出端分别与第四反相器34的输入端和第一与门32的第一输入端相连接,第四反相器34的输出端作为逻辑电路25的第一输出端,其通过第三接线端子R1与RS触发器26的复位输入端R相连接,第二反相器31的输入端作为逻辑电路25的第二输入端,其通过第二接线端子IN2与第二比较器24的输出端相连接,第二反相器31的输出端与第一与门32的第二输入端相连接,第一与门32的输出端与第三反相器33的输入端相连接,第三反相器33的输出端分别与第二与门35的第一输入端和第五反相器37的输入端相连接,第五反相器37的输出端分别与第七反相器38的输入端和电容39的第一端相连接,第七反相器38的输出端与第二与门35的第二输入端相连接,第二与门35的输出端与第六反相器36的输入端相连接,第六反相器36的输出端作为逻辑电路25的第二输出端,其通过第四接线端子S1与RS触发器26的置位输入端S相连接,电容39的第二端接地。当如图2b所示的脉冲信号SET来临时,只有第二比较器24发生翻转,此时第一比较器23输出保持低电平,则第一反相器30输出高电平,第一与门32有效,第二比较器24的输出端输出的信号可以通过第一与门32,再经过后面的第三反相器33、第六反相器36、第五反相器37、第七反相器38和第二与门35以及电容39处理后输出一个脉冲信号,该脉冲信号作为RS触发器26的置位信号输入到RS触发器26的置位输入端S,RS触发器被置位。当如图2c所示的脉冲信号RESET来临时,第一比较器23和第二比较器24都要发生翻转,第一比较器23的输出端输出的信号可以直接通过第一反相器30和第四反相器34输入到RS触发器26的复位输入端R。第一比较器23的输出端输出的信号经过第一反相器30输入到第一与门32的第一输入端,第二比较器24的输出端输出的信号经过第二反相器31输入到第一与门32的第二输入端,但是由于第一基准电压Vref1的值小于第二基准电压Vref2的值,第一比较器23发生翻转的时间略滞后于第二比较器发生翻转的时间,因此,第一与门32的第一输入端与第二输入端的信号存在一个时间差,具体来说是第一与门32的第一输入端信号上升沿略滞后于第一与门32的第二输入端信号的上升沿,第一与门32的第一输入端信号下降沿略超前于第一与门32的第二输入端信号的下降沿,这样第一与门32的输出端将输出两个脉冲宽度极窄的负脉冲信号,这两个极窄的负脉冲信号即经过第三反相器33后变成两个脉冲宽度极窄的正脉冲信号,这两个脉冲宽度极窄的正脉冲信号将被第五反相器37、第七反相器38、电容39和第二与门35组成的屏蔽电路给屏蔽掉,最后在第二与门35的输出端输出一个高电平,第六反相器36的输出端输出一个低电平,该低电平输入到RS触发器26的置位输入端S,RS触发器26不会被置位。因此当第一比较器23和第二比较器24都发生翻转时RS触发器26只被复位,输出低电平。
在此具体实施方式中,RS触发器26的置位和复位信号被认为是低电平有效,如果RS触发器26为高电平有效,则只需在第四反相器34和第六反相器36后面分别连接一个具有反相功能的电路结构即可。
Claims (2)
1.一种具有抗干扰保护功能的电平转移电路,其特征在于包括脉冲产生电路、第一MOS管、第二MOS管、上拉电阻、第一比较器、第二比较器、逻辑电路和RS触发器,所述的脉冲产生电路的输入端接入输入信号,所述的脉冲产生电路的第一输出端输出在输入信号的上升沿时产生的脉冲信号,所述的脉冲产生电路的第二输出端输出在输入信号的下降沿时产生的脉冲信号,所述的脉冲产生电路的第一输出端与所述的第一MOS管的栅极相连接,所述的脉冲产生电路的第二输出端与所述的第二MOS管的栅极相连接,所述的第一MOS管的源极和衬底及所述的第二MOS管的源极和衬底均接地,所述的第一MOS管的漏极和所述的第二MOS管的漏极相连接,其公共连接端分别与所述的上拉电阻的第一端、所述的第一比较器的第一输入端和所述的第二比较器的第一输入端相连接,所述的上拉电阻的第二端接高压电源,所述的第一比较器的第二输入端接入第一基准电压,所述的第二比较器的第二输入端接入第二基准电压,所述的第一基准电压小于所述的第二基准电压,所述的第一MOS管导通时所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压大于所述的第一基准电压且小于所述的第二基准电压,所述的第二MOS管导通时所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压小于所述的第一基准电压,所述的逻辑电路具有第一输入端、第二输入端、第一输出端及第二输出端,所述的逻辑电路的第一输入端与所述的第一比较器的输出端相连接,所述的逻辑电路的第二输入端与所述的第二比较器的输出端相连接,所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压大于所述的第一基准电压且小于所述的第二基准电压时,所述的第二比较器的输出信号发生翻转,所述的逻辑电路的第二输出端与所述的RS触发器的置位输入端相连接,所述的逻辑电路的第二输出端输出的信号作为所述的RS触发器的置位信号输入到所述的RS触发器的置位输入端,所述的RS触发器的输出端输出高电平,所述的第一MOS管的漏极与所述的第二MOS管的漏极的公共连接端处的电压小于所述的第一基准电压时,所述的第二比较器的输出信号和所述的第一比较器的输出信号先后发生翻转,所述的逻辑电路屏蔽所述的第二比较器的输出信号,所述的逻辑电路的第一输出端与所述的RS触发器的复位输入端相连接,所述的逻辑电路的第一输出端输出的信号作为所述的RS触发器的复位信号输入到所述的RS触发器的复位输入端,所述的RS触发器的输出端输出低电平;
所述的逻辑电路主要由第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第六反相器、第七反相器、第一与门、第二与门和电容组成,所述的第一反相器的输入端作为所述的逻辑电路的第一输入端,其通过第一接线端子与所述的第一比较器的输出端相连接,所述的第一反相器的输出端分别与所述的第四反相器的输入端和所述的第一与门的第一输入端相连接,所述的第四反相器的输出端作为所述的逻辑电路的第一输出端,其通过第三接线端子与所述的RS触发器的复位输入端相连接,所述的第二反相器的输入端作为所述的逻辑电路的第二输入端,其通过第二接线端子与所述的第二比较器的输出端相连接,所述的第二反相器的输出端与所述的第一与门的第二输入端相连接,所述的第一与门的输出端与所述的第三反相器的输入端相连接,所述的第三反相器的输出端分别与所述的第二与门的第一输入端和所述的第五反相器的输入端相连接,所述的第五反相器的输出端分别与所述的第七反相器的输入端和所述的电容的第一端相连接,所述的电容的第二端接地,所述的第七反相器的输出端与所述的第二与门的第二输入端相连接,所述的第二与门的输出端与所述的第六反相器的输入端相连接,所述的第六反相器的输出端作为所述的逻辑电路的第二输出端,其通过第四接线端子与所述的RS触发器的置位输入端相连接。
2.根据权利要求1所述的一种具有抗干扰保护功能的电平转移电路,其特征在于所述的第一MOS管和所述的第二MOS管均为N沟道MOS管,所述的第一MOS管的宽长比与所述的第二MOS管的宽长比不相等。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102176293A CN101888237B (zh) | 2010-06-29 | 2010-06-29 | 一种具有抗干扰保护功能的电平转移电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2010102176293A CN101888237B (zh) | 2010-06-29 | 2010-06-29 | 一种具有抗干扰保护功能的电平转移电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101888237A CN101888237A (zh) | 2010-11-17 |
CN101888237B true CN101888237B (zh) | 2012-05-02 |
Family
ID=43073986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010102176293A Active CN101888237B (zh) | 2010-06-29 | 2010-06-29 | 一种具有抗干扰保护功能的电平转移电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101888237B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104066260B (zh) * | 2014-07-17 | 2016-08-24 | 矽力杰半导体技术(杭州)有限公司 | 一种led检测电路和驱动电路以及照明系统 |
CN104821817A (zh) * | 2015-05-21 | 2015-08-05 | 苏州锴威特半导体有限公司 | 一种半桥驱动电路的隔离封装架构 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867051A (en) * | 1996-11-20 | 1999-02-02 | Cretech Co., Ltd. | Digital joystick interface circuit |
US5887479A (en) * | 1996-12-31 | 1999-03-30 | Stmicroelectronics, Inc. | Liquid-level gauge driver circuit |
CN1713495A (zh) * | 2004-06-25 | 2005-12-28 | 台达电子工业股份有限公司 | 用于直流/直流转换器的驱动电路及其电压电平转移方法 |
CN1855723A (zh) * | 2005-04-19 | 2006-11-01 | 株式会社半导体能源研究所 | 电平转移电路 |
-
2010
- 2010-06-29 CN CN2010102176293A patent/CN101888237B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5867051A (en) * | 1996-11-20 | 1999-02-02 | Cretech Co., Ltd. | Digital joystick interface circuit |
US5887479A (en) * | 1996-12-31 | 1999-03-30 | Stmicroelectronics, Inc. | Liquid-level gauge driver circuit |
CN1713495A (zh) * | 2004-06-25 | 2005-12-28 | 台达电子工业股份有限公司 | 用于直流/直流转换器的驱动电路及其电压电平转移方法 |
CN1855723A (zh) * | 2005-04-19 | 2006-11-01 | 株式会社半导体能源研究所 | 电平转移电路 |
Also Published As
Publication number | Publication date |
---|---|
CN101888237A (zh) | 2010-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI821970B (zh) | 自舉式電源供應電路 | |
CN103795260B (zh) | 一种非互补反激有源钳位变换器 | |
TWI681630B (zh) | 半橋式GaN電路及電子組件 | |
CN101677240B (zh) | 一种绝缘栅双极型晶体管驱动电路 | |
CN104320001B (zh) | 一种磁隔离反馈电路 | |
CN104093250B (zh) | 一种用于led驱动电路的开路过压保护装置 | |
CN102769453A (zh) | 一种可抗噪声干扰的高压侧栅驱动电路 | |
CN103066855A (zh) | 用于电源变换系统中的零电压开关的系统和方法 | |
CN107689787B (zh) | 一种用于半桥结构的高压侧栅驱动电路 | |
CN101895281A (zh) | 一种开关电源的新型mos管驱动电路 | |
CN105007062A (zh) | 一种智能功率模块高可靠性边沿脉冲产生电路 | |
CN103281062B (zh) | 一种带脉宽限制的igbt驱动电路及其实现方法 | |
CN105305798A (zh) | 应用于降压变换器的限流保护电路及限流保护方法 | |
CN105048855A (zh) | 一种脉宽和输出阻抗可调的纳秒脉冲电源 | |
CN208316290U (zh) | 一种过流保护电路 | |
CN101888237B (zh) | 一种具有抗干扰保护功能的电平转移电路 | |
CN204928617U (zh) | 一种纳秒脉冲电源 | |
CN101170278A (zh) | 一种桥式软关机电路 | |
CN101783582A (zh) | 一种死区时间可调的单输入双输出脉宽调制信号产生电路 | |
CN104122436A (zh) | 一种抗干扰的窄脉冲过压检测电路 | |
CN103401218B (zh) | 一种基于cpld的移相全桥过流自保护电路及其控制方法 | |
CN102158207B (zh) | 开关晶体管驱动信号的脉冲调制方法及脉冲调制电路 | |
CN103095130A (zh) | 一种基于cmos工艺的用于变换器控制电路的集成电路芯片 | |
CN201708784U (zh) | 一种具有抗干扰保护功能的电平转移电路 | |
CN105245221B (zh) | 一种p沟道场效应晶体管抗单粒子效应加固电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20170224 Address after: 315809 Beilun City, Ningbo Province, Wan Chai street, Wan Jing Road, No. G, block, floor three, 12-3, 213 Patentee after: Core integrated circuit (Ningbo) Co., Ltd. Address before: Ningbo city science and Technology Park in Zhejiang province 315040 lease Poplar Road No. 7 Lane 578 Patentee before: Daily Silver IMP Microelectronics Co., Ltd. |