JP6371543B2 - 過熱保護回路及びボルテージレギュレータ - Google Patents

Description

本発明は、過熱保護回路及び過熱保護回路を備えたボルテージレギュレータに関する。

ボルテージレギュレータは、内蔵された出力トランジスタにおける電力損失が大きく、負荷電流が大きい場合には自己発熱によりボルテージレギュレータ自身の破壊に至る場合がある。そのため、所定の温度以上では負荷への電力供給を停止する過熱保護回路が設けられている。

図４は、ボルテージレギュレータに設けられた、従来の過熱保護回路の回路図である。従来の過熱保護回路は、ダイオード６１と、電流源６２、６４と、抵抗２、３、６３と、コンパレータ６５と、ＰＭＯＳトランジスタ１、６６と、グラウンド端子１００と、電源端子１０１と、出力端子１０２を備えている。抵抗２と抵抗３の接続点の分圧電圧Ｖｆｂは、図示はしないが、ボルテージレギュレータの誤差増幅回路に接続され、誤差増幅回路が基準電圧Ｖｒｅｆと分圧電圧Ｖｆｂに応じて出力トランジスタ１を制御する。

ダイオード６１を流れる電流は電流源６２により一定の電流が流れる。ダイオード６１に一定電流を流した時、ダイオード６１の順方向バイアス温度依存性はシリコンの場合約−２ｍＶ／℃となる。抵抗６３と電流源６４の接続点には基準電圧Ｖｒｅｆが発生しコンパレータ６５の非反転入力端子に入力される。ダイオード６１のカソード側の電圧をＶｆ、電源端子１０１の電圧をＶＤＤとすると、電圧Ｖｆは電源電圧ＶＤＤからダイオード６１の順方向バイアス電圧を差し引いた電圧であり、通常状態ではＶｆ＜Ｖｒｅｆとなって、コンパレータ６５の出力によりＰＭＯＳトランジスタ６６をオフさせＰＭＯＳトランジスタ１の制御は行わない。

ＩＣの温度上昇に伴って電圧Ｖｆは約−２ｍＶ／℃の割合で変化し、基準電圧Ｖｒｅｆと等しくなると、コンパレータ６５の出力が反転し、ＰＭＯＳトランジスタ１がオフする。これによってＰＭＯＳトランジスタ１の発熱がなくなり、ＩＣの温度が下がる。そして電圧Ｖｆが基準電圧Ｖｒｅｆよりも小さくなると再びコンパレータ６５の出力が反転しＰＭＯＳトランジスタ１はオンになる（例えば特許文献１参照）。

特開２００２−１０８４６５号公報

しかしながら、従来の過熱保護回路では、半導体の素子構造上発生するリーク電流の影響が無視できない値となり、リーク電流が過熱保護回路の基準電圧を生成する電流の温度特性に影響を与え、所望の温度での検出動作の精度が低下するという課題があった。

本発明は、上記課題に鑑みてなされ、低消費電流でありながらリーク電流の影響がなく、検出精度のよい過熱保護回路および過熱保護回路を備えたボルテージレギュレータを提供する。

従来の課題を解決するために、本発明の過熱保護回路および過熱保護回路を備えたボルテージレギュレータは以下のような構成とした。
高温時にリーク電流が流れたことを検出するリーク電流検出回路と、前記リーク電流検出回路の出力信号に応じてバイアス電流を流すバイアス回路と、前記バイアス電流によって動作する温度検出回路を備えた。

本発明の過熱保護回路および過熱保護回路を備えたボルテージレギュレータは、低温時は低消費電流で動作し、高温時はリーク電流の影響を受けることなく、精度の良い温度検出が可能となる。

第一の実施形態の過熱保護回路を備えたボルテージレギュレータの回路図である。 第一の実施形態の過熱保護回路の回路図である。 第二の実施形態の過熱保護回路の回路図である。 従来の過熱保護回路の回路図である。

以下、本発明の実施形態について図面を参照して説明する。
＜第一の実施形態＞
図１は、第一の実施形態の過熱保護回路を備えたボルテージレギュレータの回路図である。第一の実施形態の過熱保護回路を備えたボルテージレギュレータは、過熱保護回路１０と、出力トランジスタ１と、抵抗２、３と、誤差増幅回路４と、基準電圧回路５と、グラウンド端子１００と、電源端子１０１と、出力端子１０２を備える。 過熱保護回路１０は、電流源１１と、リーク電流検出回路２０と、温度検出回路３０と、出力端子１１０を備える。電流源１１は、温度検出回路３０のバイアス電流を流すバイアス回路である。

図２は、第一の実施形態の過熱保護回路の回路図である。第一の実施形態の過熱保護回路は、ＰＭＯＳトランジスタ２１、４２、３６、３８、４０、６６と、ＮＭＯＳトランジスタ２３、２４と、抵抗２２、６３と、インバータ３１、３２と、スイッチ回路３３、３４、３５、４４と、電流源４３と、ダイオード６１と、コンパレータ６５と、出力端子１１０を備えている。ＰＭＯＳトランジスタ２１と、ＮＭＯＳトランジスタ２３、２４と、抵抗２２でリーク電流検出回路２０を構成する。インバータ３１、３２と、スイッチ回路３３、３４、３５、４４と、電流源４３と、ＰＭＯＳトランジスタ４２、３６、３８、４０で電流源１１を構成する。抵抗６３と、ダイオード６１と、コンパレータ６５と、ＰＭＯＳトランジスタ６６で温度検出回路３０を構成する。

第一の実施形態の過熱保護回路を備えたボルテージレギュレータの接続について説明する。誤差増幅回路４は、反転入力端子は基準電圧回路５に接続され、非反転入力端子は抵抗２と３の接続点に接続され、出力は過熱保護回路１０の出力端子１１０とＰＭＯＳトランジスタ１のゲートに接続される。抵抗３のもう一方の端子はグラウンド端子１００に接続され、抵抗２のもう一方の端子は出力端子１０２とＰＭＯＳトランジスタ１のドレインに接続され、ＰＭＯＳトランジスタ１のソースは電源端子１０１に接続される。

ＰＭＯＳトランジスタ２１は、ゲートとソースは電源端子１０１に接続され、ドレインはＮＭＯＳトランジスタ２３のゲートとドレインに接続される。ＮＭＯＳトランジスタ２３のソースはグラウンド端子１００に接続される。ＮＭＯＳトランジスタ２４は、ゲートはＮＭＯＳトランジスタ２３のゲートに接続され、ドレインは抵抗２２を介して電源端子１０１に接続され、ソースはグラウンド端子１００に接続される。インバータ３２は、入力はＮＭＯＳトランジスタ２４のドレインに接続され、出力はインバータ３１の入力に接続される。インバータ３１の出力はスイッチ回路４４、３３、３４、３５に接続されオンオフを制御する。スイッチ回路４４は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ４２のソースに接続される。スイッチ回路３３は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ３６のソースに接続される。スイッチ回路３４は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ３８のソースに接続される。スイッチ回路３５は、一方の端子は電源端子１０１に接続され、もう一方の端子はＰＭＯＳトランジスタ４０のソースに接続される。ＰＭＯＳトランジスタ４２のゲートとドレインは電流源４３の一方の端子に接続され、電流源４３のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３６は、ゲートはＰＭＯＳトランジスタ４２のゲートに接続され、ドレインは抵抗６３とコンパレータ６５の反転入力端子に接続される。抵抗６３のもう一方の端子はグラウンド端子１００に接続される。ＰＭＯＳトランジスタ３８は、ゲートはＰＭＯＳトランジスタ４２のゲートに接続され、ドレインはダイオード６１のアノードとコンパレータ６５の非反転入力端子に接続される。ダイオード６１のカソードはグラウンド端子１００に接続される。ＰＭＯＳトランジスタ４０は、ゲートはＰＭＯＳトランジスタ４２のゲートに接続され、ドレインはコンパレータ６５に接続される。ＰＭＯＳトランジスタ６６は、ゲートはコンパレータ６５の出力に接続され、ドレインは出力端子１１０に接続され、ソースは電源端子１０１に接続される。

次に、第一の実施形態の過熱保護回路を備えたボルテージレギュレータの動作について説明する。ボルテージレギュレータが高い温度で動作したり、出力トランジスタとして動作するＰＭＯＳトランジスタ１から発生する熱によってボルテージレギュレータの温度が高くなった時、ＰＭＯＳトランジスタ２１にリーク電流が発生する。このリーク電流はＮＭＯＳトランジスタ２３と２４で構成されるカレントミラー回路によりミラーされ、インバータ３２の入力端子の電圧をグラウンド端子１００の電圧ＶＳＳにする。インバータ３２はこの電圧を受けてインバータ３１を介してスイッチ回路４４、３３、３４、３５をオンさせる。こうして、ＰＭＯＳトランジスタ４２と３６、ＰＭＯＳトランジスタ４２と３８、ＰＭＯＳトランジスタ４２と４０が構成するカレントミラー回路により電流源４３の電流がミラーされる。そして、抵抗６３、ダイオード６１、コンパレータ６５にバイアス電流が流れ温度検出回路３０が動作を開始する。

ボルテージレギュレータの温度が温度検出回路３０で設定された検出温度より低い時、ダイオード６１に発生する電圧は抵抗６３に発生する電圧より高くなり、コンパレータ６５はＰＭＯＳトランジスタ６６をオフさせＰＭＯＳトランジスタ１の動作の制御はしない。ボルテージレギュレータの温度が温度検出回路３０で設定された検出温度より高い時、ダイオード６１に発生する電圧は抵抗６３に発生する電圧より低くなり、コンパレータ６５はＰＭＯＳトランジスタ６６をオンさせる。そして、ＰＭＯＳトランジスタ６６からの信号によってＰＭＯＳトランジスタ１をオフさせる。こうして、ボルテージレギュレータの動作を停止させ発熱を抑える。

ボルテージレギュレータが通常の温度で動作している時、ＰＭＯＳトランジスタ２１はリーク電流を流さないためインバータ３２の入力端子は電源端子１０１の電源電圧ＶＤＤにプルアップされる。インバータ３２はこの電圧を受けてインバータ３１を介してスイッチ回路４４、３３、３４、３５をオフさせる。こうして、温度検出回路３０のバイアス電流の供給を止めて動作を停止させ、消費電流を削減することができる。

なお、リーク電流検出回路２０は、電流源１１のトランジスタのリーク電流を検出して検出信号を電流源１１に出力することが出来れば、どのように構成してもよく、図２や図３のリーク電流検出回路２０の回路に限定するものではない。

以上により、第一の実施形態の過熱保護回路を備えたボルテージレギュレータは、通常の温度で動作する時は過熱保護回路の動作をとめて消費電流を削減し、高温で動作する時のみリーク電流を検出して過熱保護回路を動作させることができる。

＜第二の実施形態＞
図３は、第二の実施形態の過熱保護回路の回路図である。第一の実施形態との違いはＰＭＯＳトランジスタ３７、３９、４１を追加し、スイッチ回路４４を削除した点である。ＰＭＯＳトランジスタ３７は、ゲートはＰＭＯＳトランジスタ４２のゲートに接続され、ドレインはコンパレータ６５の反転入力端子に接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ３９は、ゲートはＰＭＯＳトランジスタ４２のゲートに接続され、ドレインはコンパレータ６５の非反転入力端子に接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ４１は、ゲートはＰＭＯＳトランジスタ４２のゲートに接続され、ドレインはコンパレータ６５に接続され、ソースは電源端子１０１に接続される。ＰＭＯＳトランジスタ４２のソースは電源端子１０１に接続される。他は第一の実施形態と同様である。

第二の実施形態の過熱保護回路の動作について説明する。ボルテージレギュレータが通常の温度で動作している時、ＰＭＯＳトランジスタ２１はリーク電流を流さないためインバータ３２の入力端子は電源端子１０１の電圧ＶＤＤにプルアップされる。インバータ３２はこの電圧を受けてインバータ３１を介してスイッチ回路３３、３４、３５をオフさせる。こうして、温度検出回路３０はＰＭＯＳトランジスタ４２と３７、ＰＭＯＳトランジスタ４２と３９、ＰＭＯＳトランジスタ４２と４０が構成するカレントミラー回路により少ないバイアス電流で動作し、通常の温度のときの消費電流を低減することができる。

ボルテージレギュレータが高い温度で動作したり、出力トランジスタとして動作するＰＭＯＳトランジスタ１から発生する熱によってボルテージレギュレータの温度が高くなった時、ＰＭＯＳトランジスタ２１はリーク電流が発生する。このリーク電流はＮＭＯＳトランジスタ２３と２４で構成されるカレントミラー回路によりミラーされ、インバータ３２の入力端子の電圧をグラウンド端子１００の電圧ＶＳＳにする。インバータ３２はこの電圧を受けてインバータ３１を介してスイッチ回路３３、３４、３５をオンさせる。こうして、温度検出回路３０はＰＭＯＳトランジスタ４２と３６、ＰＭＯＳトランジスタ４２と３８、ＰＭＯＳトランジスタ４２と４０が構成するカレントミラー回路からリーク電流の影響を無視できるほど大きな電流が流れ、温度検出回路３０の温度検出精度を向上させることができる。温度検出回路３０の動作は第一の実施形態と同様である。

なお、リーク電流検出回路２０は、電流源１１のトランジスタのリーク電流を検出して検出信号を電流源１１に出力することが出来れば、どのように構成してもよく、図２や図３のリーク電流検出回路２０の回路に限定するものではない。

以上により、第二の実施形態の過熱保護回路を備えたボルテージレギュレータは、通常の温度で動作する時、過熱保護回路は低いバイアス電流で動作して消費電流を低減し、高温で動作する時のみリーク電流を検出して過熱保護回路のバイアス電流を増加させ、温度検出精度を向上させることができる。

４ 誤差増幅回路
５ 基準電圧回路
１１、４３、６２、６３ 電流源
２０ リーク電流検出回路
３０ 温度検出回路
３３、３４、３５、４４ スイッチ回路
６１ ダイオード
６５ コンパレータ
１００ グラウンド端子
１０１ 電源端子
１０２ 出力端子

Claims (5)

1. 温度検出回路と、
   前記温度検出回路にバイアス電流を流すバイアス回路と、
   前記バイアス回路のバイアス電流を流すトランジスタのリーク電流を検出するリーク電流検出回路と、を備え、
   前記リーク電流検出回路は、検出したリーク電流に応じて前記バイアス電流を制御することによって、前記温度検出回路が動作不要の時には消費電流を削減する
   ことを特徴とする過熱保護回路。
2. 前記リーク電流検出回路は、
   ゲートとソースが接続され、前記リーク電流を流す第一のトランジスタと、
   前記リーク電流をミラーする第一のカレントミラー回路と、
   前記第一のカレントミラー回路の出力に接続されるプルアップ回路と、
   を備えたことを特徴とする請求項１に記載の過熱保護回路。
3. 前記バイアス回路は、
   第一の電流源と、
   前記第一の電流源の電流をミラーして、前記バイアス電流を流す第二のカレントミラー回路と、
   前記リーク電流検出回路からの信号に応じて前記第二のカレントミラー回路の動作を制御する第一のスイッチ回路と、
   を備えたことを特徴とする請求項１または２に記載の過熱保護回路。
4. 前記バイアス回路は、さらに前記第一の電流源の電流をミラーして、前記バイアス電流を流す第三のカレントミラー回路を備えた
   ことを特徴とする請求項３に記載の過熱保護回路。
5. 基準電圧を出力する基準電圧回路と、
   出力端子から出力電圧を出力する出力トランジスタと、
   前記出力電圧を分圧した分圧電圧と前記基準電圧の差を増幅して出力し、前記出力トランジスタのゲートを制御する誤差増幅回路と、
   前記出力トランジスタのゲートを制御する請求項１から４のいずれかに記載の過熱保護回路と、
   を備えたことを特徴とするボルテージレギュレータ。

Images