JP6476005B2 - オーバーシュート抑制回路、電源装置、電子機器、及び、車両 - Google Patents
オーバーシュート抑制回路、電源装置、電子機器、及び、車両 Download PDFInfo
- Publication number
- JP6476005B2 JP6476005B2 JP2015034038A JP2015034038A JP6476005B2 JP 6476005 B2 JP6476005 B2 JP 6476005B2 JP 2015034038 A JP2015034038 A JP 2015034038A JP 2015034038 A JP2015034038 A JP 2015034038A JP 6476005 B2 JP6476005 B2 JP 6476005B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- transistor
- output
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000001629 suppression Effects 0.000 title claims description 58
- 239000003990 capacitor Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 15
- 230000007423 decrease Effects 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 230000005669 field effect Effects 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000003921 oil Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
図1は、電源装置の一構成例を示すブロック図である。本構成例の電源装置1は、直流電圧源(バッテリ)E1から供給される電源電圧VCCを降圧して所望の出力電圧Voutを生成する降圧型レギュレータ(本構成例ではLDO[low drop out]レギュレータ)であり、半導体装置100と、これに外付けされる種々のディスクリート部品(キャパシタC1及びC2、パワーツェナダイオード(またはショットキーダイオード)D1、ダイオードD2、及び、負荷Z1)と、を有する。
図2は、オーバーシュート抑制回路190(及びその周辺回路であるエラーアンプ130及びドライバ140)の第1実施形態を示す回路図である。
図4は、オーバーシュート抑制回路190の第2実施形態を示す回路図である。本実施形態のオーバーシュート抑制回路190は、先の第1実施形態(図2)と基本的に同様の構成であるが、トランジスタQ31のコレクタと出力トランジスタ150のゲートとの間に、抵抗R31を挿入した点に特徴を有している。そこで、第1実施形態と同様の構成要素については、図2と同一の符号を付すことで重複した説明を割愛し、以下では、第2実施形態の特徴部分について重点的な説明を行う。
図5は、オーバーシュート抑制回路の第3実施形態を示す回路図である。本実施形態のオーバーシュート抑制回路190は、先の第2実施形態(図4)と基本的に同様の構成であるが、先出のトランジスタQ31と抵抗R31に加えて、pnp型バイポーラトランジスタQ32とNチャネル型MOS電界効果トランジスタN31及びN32をさらに含む点に特徴を有している。そこで、第1実施形態と同様の構成要素については、図4と同一の符号を付すことで重複した説明を割愛し、以下では、第2実施形態の特徴部分について重点的な説明を行う。
図6は、車両Xの一構成例を示す外観図である。本構成例の車両Xは、不図示のバッテリと、バッテリから電源電圧VCCの供給を受けて動作する種々の電子機器X11〜X18を搭載している。なお、本図における電子機器X11〜X18の搭載位置については、図示の便宜上、実際とは異なる場合がある。
なお、本発明の構成は、上記実施形態のほか、発明の主旨を逸脱しない範囲で種々の変更を加えることが可能である。
100 半導体装置(LDOレギュレータIC)
110 定電圧生成回路
120 参照電圧生成回路
130 エラーアンプ
140 ドライバ
150 出力トランジスタ(PDMOSFET)
160〜180 抵抗
190 オーバーシュート抑制回路
E1 直流電圧源(バッテリ)
C1、C2 キャパシタ
D1 パワーツェナダイオード(またはショットキーダイオード)
D2 ダイオード
Z1 負荷
Q11、Q12、Q21、Q22、Q31、Q32 pnp型バイポーラトランジスタ
CS10、CS20、CS21 電流源
P21 Pチャネル型MOS電界効果トランジスタ
N20〜N22、N31、N32 Nチャネル型MOS電界効果トランジスタ
R21、R22、R31 抵抗
A アンプブロック
X 車両
X11〜X18 電子機器
Claims (10)
- 電源電圧の入力端と出力電圧の出力端との間に設けられたPチャネル型またはpnp型の出力トランジスタに接続されて前記出力電圧のオーバーシュートを抑制するための手段として、前記電源電圧の入力端と前記出力トランジスタのゲートまたはベースとの間に設けられて自身のベースまたはゲートが第1抵抗を介して前記電源電圧の入力端に接続されたpnp型またはPチャネル型の第1トランジスタを有することを特徴とするオーバーシュート抑制回路。
- 前記出力トランジスタを駆動するアンプブロックに含まれている構成要素のうち、前記電源電圧の入力端と能動負荷との間に接続された抵抗素子を前記第1抵抗として流用することを特徴とする請求項1に記載のオーバーシュート抑制回路。
- 第1端が前記第1トランジスタのコレクタまたはドレインに接続されて第2端が前記出力トランジスタのゲートまたはベースに接続された第2抵抗をさらに有することを特徴とする請求項1または請求項2に記載のオーバーシュート抑制回路。
- 前記第2抵抗は、前記電源電圧の入力端と前記出力トランジスタのゲートまたはベースとの間に接続されたプルアップ抵抗よりも低抵抗であることを特徴とする請求項3に記載のオーバーシュート抑制回路。
- エミッタまたはソースが前記電源電圧の入力端に接続されてベースまたはゲートが前記第1トランジスタのベースまたはゲートに接続されたpnp型またはPチャネル型の第2トランジスタと、
入力端が前記第2トランジスタのコレクタまたはドレインに接続されて出力端が前記出力トランジスタのゲートまたはベースに接続されたカレントミラーと、
をさらに有することを特徴とする請求項4に記載のオーバーシュート抑制回路。 - 前記カレントミラーは、前記出力トランジスタを駆動するアンプブロックよりも大きい電流を引き込むことを特徴とする請求項5に記載のオーバーシュート抑制回路。
- 電源電圧の入力端と出力電圧の出力端との間に設けられたPチャネル型またはpnp型の出力トランジスタと、
前記出力トランジスタを駆動するアンプブロックと、
前記電源電圧の入力端と前記出力トランジスタのゲートまたはベースとの間に接続されたプルアップ抵抗と、
請求項1〜請求項6のいずれか一項に記載のオーバーシュート抑制回路と、
を有することを特徴とする電源装置。 - 前記アンプブロックは、
前記出力電圧またはこれに応じた帰還電圧と所定の参照電圧との差分に応じた誤差電圧を生成するエラーアンプと、
前記誤差電圧に応じて前記出力トランジスタの駆動信号を生成するドライバと、
を含むことを特徴とする請求項7に記載の電源装置。 - 機器各部への電力供給手段として請求項7または請求項8に記載の電源装置を有することを特徴とする電子機器。
- バッテリと、前記バッテリから電源電圧の供給を受けて動作する請求項9に記載の電子機器と、を有することを特徴とする車両。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015034038A JP6476005B2 (ja) | 2015-02-24 | 2015-02-24 | オーバーシュート抑制回路、電源装置、電子機器、及び、車両 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015034038A JP6476005B2 (ja) | 2015-02-24 | 2015-02-24 | オーバーシュート抑制回路、電源装置、電子機器、及び、車両 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016157231A JP2016157231A (ja) | 2016-09-01 |
JP6476005B2 true JP6476005B2 (ja) | 2019-02-27 |
Family
ID=56826010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015034038A Active JP6476005B2 (ja) | 2015-02-24 | 2015-02-24 | オーバーシュート抑制回路、電源装置、電子機器、及び、車両 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6476005B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7087371B2 (ja) * | 2017-12-18 | 2022-06-21 | 富士電機株式会社 | 半導体装置およびパワーモジュール |
JP7324016B2 (ja) * | 2019-03-07 | 2023-08-09 | ローム株式会社 | 半導体装置 |
CN113311896B (zh) * | 2021-07-29 | 2021-12-17 | 唯捷创芯(天津)电子技术股份有限公司 | 自适应过冲电压抑制电路、基准电路、芯片及通信终端 |
CN115291660A (zh) * | 2022-06-20 | 2022-11-04 | 西安电子科技大学 | 低压差线性稳压器过冲抑制电路及其驱动方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3675371B2 (ja) * | 2001-06-27 | 2005-07-27 | 株式会社デンソー | 電圧レギュレータ |
JP2005294940A (ja) * | 2004-03-31 | 2005-10-20 | Nec Compound Semiconductor Devices Ltd | 半導体回路装置及び演算増幅装置 |
JP4744945B2 (ja) * | 2004-07-27 | 2011-08-10 | ローム株式会社 | レギュレータ回路 |
JP4711287B2 (ja) * | 2005-04-13 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2009284615A (ja) * | 2008-05-21 | 2009-12-03 | Panasonic Corp | 充電回路 |
JP2011053765A (ja) * | 2009-08-31 | 2011-03-17 | Sanyo Electric Co Ltd | オーバーシュート防止回路 |
-
2015
- 2015-02-24 JP JP2015034038A patent/JP6476005B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016157231A (ja) | 2016-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6491520B2 (ja) | リニア電源回路 | |
TWI498702B (zh) | 電壓調節器 | |
US20170155315A1 (en) | Power Regulator | |
JP6476005B2 (ja) | オーバーシュート抑制回路、電源装置、電子機器、及び、車両 | |
TWI774467B (zh) | 放大器電路及在放大器電路中降低輸出電壓過衝的方法 | |
WO2022244724A1 (ja) | リニア電源、電子機器、及び車両 | |
US20140084983A1 (en) | Semiconductor device | |
JP6632851B2 (ja) | 入力回路 | |
CN115390615A (zh) | 线性电源电路 | |
US11119519B2 (en) | Linear power supply | |
JP2020071710A (ja) | リニア電源回路 | |
JP2017229131A (ja) | 電源装置 | |
JP2017073657A (ja) | 誤出力防止回路 | |
US11586235B2 (en) | Linear power supply circuit with phase compensation circuit | |
JP2017077138A (ja) | 半導体装置 | |
WO2023101999A1 (en) | Wide voltage gate driver using low gate oxide transistors | |
JP2019213317A (ja) | 半導体装置 | |
EP2806329A2 (en) | Circuit for voltage regulation | |
JP2003150255A (ja) | 電源回路 | |
JP5640441B2 (ja) | 直流電源装置およびレギュレータ用半導体集積回路 | |
JP6444213B2 (ja) | 定電圧生成回路、半導体装置、電子機器、及び、車両 | |
JP6894957B2 (ja) | 誤出力防止回路 | |
US11581887B2 (en) | Overcurrent protection circuit | |
JP7257164B2 (ja) | クランプ回路 | |
JP7273622B2 (ja) | 電源回路及び電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181016 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190204 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6476005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |