JP7324016B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7324016B2 JP7324016B2 JP2019041798A JP2019041798A JP7324016B2 JP 7324016 B2 JP7324016 B2 JP 7324016B2 JP 2019041798 A JP2019041798 A JP 2019041798A JP 2019041798 A JP2019041798 A JP 2019041798A JP 7324016 B2 JP7324016 B2 JP 7324016B2
- Authority
- JP
- Japan
- Prior art keywords
- drain
- nmosfet
- gate
- pmosfet
- parasitic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
まず、半導体装置の新規な実施形態を説明する前に、これと対比される比較例について簡単に述べておく。
図4は、半導体装置の第1実施形態を示す図である。本実施形態の半導体装置31は、先出の比較例(図1)を基本としつつ、オペアンプAMPを形成する素子の配置レイアウトに工夫が凝らされている。
図7は、半導体装置の第2実施形態(上段:平面レイアウト、下段:縦断面)を示す図である。本実施形態の半導体装置32は、先の第1実施形態(図4及び図5)を基本としつつ、オン関連素子Gonをフローティング構造としている。
図9は、半導体装置の第3実施形態(上段:平面レイアウト、下段:縦断面)を示す図である。本実施形態の半導体装置33は、先出の第1実施形態(図4)ないしは第2実施形態(図7)を基本としつつ、オフ関連素子Goffに付随する寄生素子が動作したときに、異常保護回路(例えば過熱保護回路TSD)を介してトランジスタM1を強制的にオフする構成とされている。この場合、オフ関連素子Goffは、オペアンプAMPの構成要素ではなく、異常保護回路の構成要素として理解すればよい。
図10は、半導体装置の第4実施形態を示す図である。本実施形態の半導体装置34では、先の第1実施形態(図4)ないしは第2実施形態(図7)を基本としつつ、オペアンプAMPの回路構成例が具体的に明示されている。
図12は、半導体装置の第5実施形態を示す図である。本実施形態の半導体装置35では、先の第4実施形態(図10)を基本としつつ、オペアンプAMPの構成要素として、Nチャネル型MOS電界効果トランジスタM26~M29(=第6NMOSFET~第9NMOSFETに相当)が追加されている。以下、変更点を中心に説明する。
これまでに説明してきた第1~第5実施形態では、負電圧の発生時に出力素子をオフする寄生素子が最先に動作するように素子の配置レイアウトを工夫したが、半導体装置の機能安全に寄与する動作は、必ずしも出力素子のオフに限定されるものではなく、例えば、エラー信号を異常時の論理レベルに切り替えたり、イネーブル信号をディセーブル時の論理レベルに切り替えたりすることも当然に含まれる。すなわち、負電圧の発生時に最先に動作する寄生素子は、半導体装置のフェイルセーフ動作を導くものであればよい。
なお、上記実施形態では、LDOレギュレータICへの適用例を挙げたが、適用対象は何らこれに限定されるものではない。このように、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
101 P型半導体基板
102、103 N型半導体ウェル
104、105、106 N型半導体コンタクト
107 P型半導体ウェル
108 P型半導体コンタクト
300 P型半導体基板
310 素子形成領域
311 N型半導体ウェル
312、313 N型半導体コンタクト
314 P型半導体ウェル
315 P型半導体コンタクト
320 素子形成領域
321 P型ウェル
322 P型半導体コンタクト
323、324 N型半導体領域
325 N型半導体ウェル(素子分離領域)
326 N型半導体コンタクト
330 素子形成領域
331 P型半導体ウェル
332 P型半導体コンタクト
333、334 N型半導体領域
335 N型半導体ウェル
336 N型半導体コンタクト
337 P型半導体ウェル
338 P型半導体コンタクト
339 N型半導体領域
AMP オペアンプ(出力駆動部)
CS1、CS2 電流源
D1 ツェナダイオード(静電保護素子、寄生要因素子)
Gon、Gon1、Gon2 オン関連素子(第1素子)
Goff、Goff1、Goff2 オフ関連素子(第2素子)
M1 Pチャネル型MOS電界効果トランジスタ(出力素子)
M2 Nチャネル型MOS電界効果トランジスタ
M11~M16 Pチャネル型MOS電界効果トランジスタ
M21~M29 Nチャネル型MOS電界効果トランジスタ
OCP 過電流保護回路
Q0 npn型バイポーラトランジスタ(寄生素子)
R1、R2、R4 抵抗
T1、T2 外部端子
TSD 過熱保護回路
Claims (10)
- 外部端子と、
出力素子と、
寄生要因素子と、
前記外部端子に負電圧が発生したときに前記出力素子をオンするように動作する寄生素子が自身と前記寄生要因素子との間に付随する第1素子と、
前記外部端子に負電圧が発生したときに前記出力素子をオフするように動作する寄生素子が自身と前記寄生要因素子との間に付随する第2素子と、
を有し、
前記第2素子の少なくとも一つは、前記第1素子よりも前記寄生要因素子の近くに形成されており、
前記第1素子及び前記第2素子は、いずれも前記出力素子を駆動する出力駆動部の構成要素である、半導体装置。 - 前記第1素子は、低インピーダンスノードに接続された素子分離領域で囲まれている、請求項1に記載の半導体装置。
- 自らが監視対象の異常を検出したときだけでなく前記第2素子に付随する寄生素子が動作したときにも前記出力素子を強制的にオフする異常保護回路をさらに有する、請求項1または請求項2に記載の半導体装置。
- 前記異常保護回路は、過電流保護回路、過熱保護回路、または、過電圧保護回路である、請求項3に記載の半導体装置。
- 前記出力駆動部は、
第1電流源及び第2電流源と、
ソースが前記第1電流源に接続されてゲートが第1入力端に接続された第1PMOSFETと、
ソースが前記第1電流源に接続されてゲートが第2入力端に接続された第2PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲート及びドレインが前記第1PMOSFETのドレインに接続された第3PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲートが前記第3PMOSFETのゲートに接続されてドレインが前記第2PMOSFETのドレインに接続された第4PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲートが前記第3PMOSFETのゲートに接続された第5PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲートが前記第4PMOSFETのドレインに接続されてドレインが前記出力素子の制御端に接続された第6PMOSFETと、
ドレインとゲートが前記第2電流源に接続されてソースが基準電位端に接続された第1NMOSFETと、
ドレインが前記第1PMOSFETのドレインに接続されてゲートが前記第1NMOSFETのゲートに接続されてソースが基準電位端に接続された第2NMOSFETと、
ドレインが前記第2PMOSFETのドレインに接続されてゲートが前記第1NMOSFETのゲートに接続されてソースが基準電位端に接続された第3NMOSFETと、
ドレインとゲートが前記第5PMOSFETのドレインに接続されてソースが基準電位端に接続された第4NMOSFETと、
ドレインが前記出力素子の制御端に接続されてゲートが前記第4NMOSFETのゲートに接続されてソースが基準電位端に接続された第5NMOSFETと、
を含み、
前記第3NMOSFET及び前記第4NMOSFETは、前記第2NMOSFET及び前記第5NMOSFETよりも前記寄生要因素子の近くに形成されている、請求項1~請求項4のいずれか一項に記載の半導体装置。 - 前記出力駆動部は、
第1電流源及び第2電流源と、
ソースが前記第1電流源に接続されてゲートが第1入力端に接続された第1PMOSFETと、
ソースが前記第1電流源に接続されてゲートが第2入力端に接続された第2PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲート及びドレインが前記第1PMOSFETのドレインに接続された第3PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲートが前記第3PMOSFETのゲートに接続されてドレインが前記第2PMOSFETのドレインに接続された第4PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲートが前記第3PMOSFETのゲートに接続された第5PMOSFETと、
ソースが前記出力素子の第1端に接続されてゲートが前記第4PMOSFETのドレインに接続されてドレインが前記出力素子の制御端に接続された第6PMOSFETと、
ドレインとゲートが前記第2電流源に接続されてソースが基準電位端に接続された第1NMOSFETと、
ゲートが前記第1NMOSFETのゲートに接続されてソースが基準電位端に接続された第2NMOSFET及び第3NMOSFETと、
ドレインとゲートが共通接続されてソースが基準電位端に接続された第4NMOSFETと、
ゲートが前記第4NMOSFETのゲートに接続されてソースが基準電位端に接続された第5NMOSFETと、
ドレインが前記第1PMOSFETのドレインに接続されてソースが前記第2NMOSFETのドレインに接続されてゲートが定電位端に接続された第6NMOSFETと、
ドレインが前記第2PMOSFETのドレインに接続されてソースが前記第3NMOSFETのドレインに接続されてゲートが定電位端に接続された第7NMOSFETと、
ドレインが前記第5PMOSFETのドレインに接続されてソースが前記第4NMOSFETのドレインに接続されてゲートが定電位端に接続された第8NMOSFETと、
ドレインが前記出力素子の制御端に接続されてソースが前記第5NMOSFETのドレインに接続されてゲートが定電位端に接続された第9NMOSFETと、
を含み、
前記第7NMOSFET及び前記第8NMOSFETは、前記第6NMOSFET及び前記第9NMOSFETよりも前記寄生要因素子の近くに形成されており、
前記第1NMOSFET、前記第2NMOSFET、前記第3NMOSFET、前記第4NMOSFET、及び、前記第5NMOSFETは、前記第6NMOSFET及び前記第9NMOSFETよりも前記寄生要因素子から遠くに形成されている、請求項1~請求項4のいずれか一項に記載の半導体装置。 - 前記寄生要因素子は、前記外部端子に接続された静電保護素子である、請求項1~請求項6のいずれか一項に記載の半導体装置。
- 前記出力駆動部は、前記外部端子に現れる出力電圧またはこれに応じた帰還電圧と所定の参照電圧とが一致するように、入力電圧の入力端と前記外部端子との間に接続された前記出力素子を駆動する、請求項1~請求項7のいずれか一項に記載の半導体装置。
- 外部端子と、
出力素子と、
寄生要因素子と、
前記外部端子に負電圧が発生したときに前記出力素子をオンするように動作する寄生素子が自身と前記寄生要因素子との間に付随する第1素子と、
前記外部端子に負電圧が発生したときに前記出力素子をオフするように動作する寄生素子が自身と前記寄生要因素子との間に付随する第2素子と、
を有し、
前記第2素子の少なくとも一つは、前記第1素子よりも前記寄生要因素子の近くに形成されており、
前記第1素子は、低インピーダンスノードに接続された素子分離領域で囲まれている、半導体装置。 - 外部端子と、
寄生要因素子と、
前記外部端子に負電圧が発生したときに機能安全を阻害するように動作する寄生素子が自身と前記寄生要因素子との間に付随する第1素子と、
前記外部端子に負電圧が発生したときに機能安全に寄与するように動作する寄生素子が自身と前記寄生要因素子との間に付随する第2素子と、
を有し、
前記第2素子の少なくとも一つは、前記第1素子よりも前記寄生要因素子の近くに形成されており、
前記第1素子は、低インピーダンスノードに接続された素子分離領域で囲まれている、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019041798A JP7324016B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体装置 |
US16/804,371 US11495960B2 (en) | 2019-03-07 | 2020-02-28 | Semiconductor device |
CN202010153647.3A CN111668208B (zh) | 2019-03-07 | 2020-03-06 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019041798A JP7324016B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145348A JP2020145348A (ja) | 2020-09-10 |
JP7324016B2 true JP7324016B2 (ja) | 2023-08-09 |
Family
ID=72354525
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019041798A Active JP7324016B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7324016B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113110156B (zh) * | 2021-04-07 | 2023-03-21 | 深圳形天半导体有限公司 | Ldo芯片及智能穿戴设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040218323A1 (en) | 2003-04-30 | 2004-11-04 | Rohm Co., Ltd. | Semiconductor device |
JP2006245405A (ja) | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びそれを用いたモータ駆動装置 |
US20070047162A1 (en) | 2005-08-30 | 2007-03-01 | Kabushiki Kaisha Toshiba | Electrostatic protection circuit |
JP2016157231A (ja) | 2015-02-24 | 2016-09-01 | ローム株式会社 | オーバーシュート抑制回路、電源装置、電子機器、及び、車両 |
JP2017011089A (ja) | 2015-06-22 | 2017-01-12 | ラピスセミコンダクタ株式会社 | 半導体装置および内部回路の制御方法 |
US20190302816A1 (en) | 2018-03-27 | 2019-10-03 | Ablic Inc. | Voltage regulator |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5550701A (en) * | 1994-08-30 | 1996-08-27 | International Rectifier Corporation | Power MOSFET with overcurrent and over-temperature protection and control circuit decoupled from body diode |
-
2019
- 2019-03-07 JP JP2019041798A patent/JP7324016B2/ja active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040218323A1 (en) | 2003-04-30 | 2004-11-04 | Rohm Co., Ltd. | Semiconductor device |
JP2004335504A (ja) | 2003-04-30 | 2004-11-25 | Rohm Co Ltd | 半導体装置 |
JP2006245405A (ja) | 2005-03-04 | 2006-09-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びそれを用いたモータ駆動装置 |
US20070047162A1 (en) | 2005-08-30 | 2007-03-01 | Kabushiki Kaisha Toshiba | Electrostatic protection circuit |
JP2007067095A (ja) | 2005-08-30 | 2007-03-15 | Toshiba Corp | 静電保護回路 |
JP2016157231A (ja) | 2015-02-24 | 2016-09-01 | ローム株式会社 | オーバーシュート抑制回路、電源装置、電子機器、及び、車両 |
JP2017011089A (ja) | 2015-06-22 | 2017-01-12 | ラピスセミコンダクタ株式会社 | 半導体装置および内部回路の制御方法 |
US20190302816A1 (en) | 2018-03-27 | 2019-10-03 | Ablic Inc. | Voltage regulator |
JP2019174976A (ja) | 2018-03-27 | 2019-10-10 | エイブリック株式会社 | ボルテージレギュレータ |
Also Published As
Publication number | Publication date |
---|---|
JP2020145348A (ja) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4865504B2 (ja) | 電流検出回路及び電流検出回路を備えたボルテージレギュレータ | |
JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
US20140307354A1 (en) | Esd protection circuit | |
JP2007234718A (ja) | 半導体集積回路装置 | |
KR102595984B1 (ko) | 볼티지 레귤레이터 | |
JP4587804B2 (ja) | ボルテージレギュレータ回路 | |
JP7112309B2 (ja) | 電子回路およびセンサシステム | |
KR20110109960A (ko) | 내부 전원 전압 생성 회로 | |
US7808762B2 (en) | Semiconductor device performing overheat protection efficiently | |
JP7324016B2 (ja) | 半導体装置 | |
JP6177939B2 (ja) | 半導体集積回路装置 | |
CN111668208B (zh) | 半导体装置 | |
JP7222756B2 (ja) | 半導体装置 | |
JP7295662B2 (ja) | 半導体装置 | |
JP7332320B2 (ja) | 半導体装置 | |
JP7332321B2 (ja) | 半導体装置 | |
JP6421624B2 (ja) | 降圧電源回路および集積回路 | |
JP5403592B2 (ja) | 電流駆動回路 | |
JP6332601B2 (ja) | 半導体集積回路装置 | |
KR101528136B1 (ko) | 공정 변화에 강인한 과열 방지 회로 | |
JP4985272B2 (ja) | 論理レベル出力集積回路 | |
US20160126238A1 (en) | Power source circuit, electronic circuit, and integrated circuit | |
JP2016080623A (ja) | 半導体集積回路 | |
JP6222381B2 (ja) | 半導体装置および負電位印加防止方法 | |
JP2019057733A (ja) | 半導体装置および制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230214 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7324016 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |