JP7295662B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP7295662B2 JP7295662B2 JP2019041792A JP2019041792A JP7295662B2 JP 7295662 B2 JP7295662 B2 JP 7295662B2 JP 2019041792 A JP2019041792 A JP 2019041792A JP 2019041792 A JP2019041792 A JP 2019041792A JP 7295662 B2 JP7295662 B2 JP 7295662B2
- Authority
- JP
- Japan
- Prior art keywords
- external terminal
- output
- semiconductor device
- transistor
- negative voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
まず、半導体装置の新規な実施形態を説明する前に、これと対比される比較例について簡単に述べておく。
図4は、半導体装置の第1実施形態を示す図である。本実施形態の半導体装置11は、先の比較例(図1)を基本としつつ、Nチャネル型MOS電界効果トランジスタM3と、Pチャネル型MOS電界効果トランジスタM4と、抵抗R3と、をさらに有する。
図6は、半導体装置の第2実施形態を示す図である。本実施形態の半導体装置12は、先の第1実施形態(図4)を基本としつつ、Nチャネル型MOS電界効果トランジスタM3に代えて、npn型バイポーラトランジスタQ1が用いられている。
図8は、半導体装置の第3実施形態を示す図である。本実施形態の半導体装置13は、先の第1実施形態(図4)を基本としつつ、負電圧検出時に異常保護回路(例えば過熱保護回路TSD)を介してオフ回路OFFを制御する構成とされている。
なお、上記実施形態では、LDOレギュレータICへの適用例を挙げたが、適用対象は何らこれに限定されるものではない。このように、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
101 P型半導体基板
102、103 N型半導体ウェル
104、105、106 N型半導体コンタクト
107 P型半導体ウェル
108 P型半導体コンタクト
AMP オペアンプ(出力駆動部)
D1 ツェナダイオード(静電保護素子、寄生要因素子)
M1 Pチャネル型MOS電界効果トランジスタ(出力素子)
M2 Nチャネル型MOS電界効果トランジスタ
M3 Nチャネル型MOS電界効果トランジスタ(検出素子)
M4 Pチャネル型MOS電界効果トランジスタ
OCP 過電流保護回路
OFF オフ回路
Q0 npn型バイポーラトランジスタ(寄生素子)
Q1 npn型バイポーラトランジスタ(検出素子)
R1、R2、R3 抵抗
T1 外部端子
TSD 過熱保護回路
Claims (12)
- 外部端子と、
出力素子と、
前記外部端子における負電圧の発生を検出する検出素子と、
前記検出素子が前記負電圧の発生を検出したときに前記出力素子を強制的にオフするオフ回路と、
を有し、
前記オフ回路は、
前記検出素子が前記負電圧の発生を検出したときに前記出力素子のゲート・ソース間を短絡するスイッチ素子と、
前記スイッチ素子のゲート・ソース間に接続された抵抗と、
を含む、半導体装置。 - 前記検出素子は、ゲートが基準電位端に接続されてソースが前記外部端子に接続されたNチャネル型トランジスタ、若しくは、ベースが前記基準電位端に接続されてエミッタが前記外部端子に接続されたnpn型トランジスタである、請求項1に記載の半導体装置。
- 前記スイッチ素子は、ソースが前記出力素子のソースに接続されてドレインが前記出力素子のゲートに接続されたPチャネル型トランジスタである、請求項1又は2に記載の半導体装置。
- 前記スイッチ素子のゲートは、前記検出素子のドレインまたはコレクタに接続されている、請求項1~3のいずれか一項に記載の半導体装置。
- 自らが監視対象の異常を検出したときだけでなく前記検出素子が前記負電圧の発生を検出したときにも前記オフ回路を介して前記出力素子を強制的にオフする異常保護回路をさらに有する、請求項1~4のいずれか一項に記載の半導体装置。
- 前記異常保護回路は、過電流保護回路、過熱保護回路、または、過電圧保護回路である、請求項5に記載の半導体装置。
- 前記外部端子と基準電位端との間に接続された静電保護素子をさらに有する、請求項1~6のいずれか一項に記載の半導体装置。
- 前記外部端子に現れる出力電圧またはこれに応じた帰還電圧と所定の参照電圧とが一致するように、入力電圧の入力端と前記外部端子との間に接続された前記出力素子を駆動する出力駆動部をさらに有する、請求項1~7のいずれか一項に記載の半導体装置。
- 外部端子と、
出力素子と、
前記外部端子における負電圧の発生を検出する検出素子と、
前記検出素子が前記負電圧の発生を検出したときに前記出力素子を強制的にオフするオフ回路と、
を有し、
前記オフ回路は、前記検出素子が前記負電圧の発生を検出したときに前記出力素子のゲート・ソース間を短絡するスイッチ素子を含み、
前記スイッチ素子のゲートは、前記検出素子のドレインまたはコレクタに接続されている、半導体装置。 - 外部端子と、
出力素子と、
前記外部端子における負電圧の発生を検出する検出素子と、
前記検出素子が前記負電圧の発生を検出したときに前記出力素子を強制的にオフするオフ回路と、
自らが監視対象の異常を検出したときだけでなく前記検出素子が前記負電圧の発生を検出したときにも前記オフ回路を介して前記出力素子を強制的にオフする異常保護回路と、
を有する、半導体装置。 - 外部端子と、
出力素子と、
前記外部端子における負電圧の発生を検出する検出素子と、
前記検出素子が前記負電圧の発生を検出したときに前記出力素子を強制的にオフするオフ回路と、
前記外部端子と基準電位端との間に接続された静電保護素子と、
を有する、半導体装置。 - 外部端子と、
出力素子と、
前記外部端子における負電圧の発生を検出する検出素子と、
前記検出素子が前記負電圧の発生を検出したときに前記出力素子を強制的にオフするオフ回路と、
前記外部端子に現れる出力電圧またはこれに応じた帰還電圧と所定の参照電圧とが一致するように、入力電圧の入力端と前記外部端子との間に接続された前記出力素子を駆動する出力駆動部と、
を有する、半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019041792A JP7295662B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体装置 |
US16/804,371 US11495960B2 (en) | 2019-03-07 | 2020-02-28 | Semiconductor device |
CN202010153647.3A CN111668208B (zh) | 2019-03-07 | 2020-03-06 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019041792A JP7295662B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020145346A JP2020145346A (ja) | 2020-09-10 |
JP7295662B2 true JP7295662B2 (ja) | 2023-06-21 |
Family
ID=72354531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019041792A Active JP7295662B2 (ja) | 2019-03-07 | 2019-03-07 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7295662B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070047162A1 (en) | 2005-08-30 | 2007-03-01 | Kabushiki Kaisha Toshiba | Electrostatic protection circuit |
JP2013255017A (ja) | 2012-06-05 | 2013-12-19 | Rohm Co Ltd | パワーパス回路 |
WO2015114923A1 (ja) | 2014-01-31 | 2015-08-06 | アルプス電気株式会社 | 半導体集積回路装置 |
JP2017011089A (ja) | 2015-06-22 | 2017-01-12 | ラピスセミコンダクタ株式会社 | 半導体装置および内部回路の制御方法 |
JP2017147433A (ja) | 2015-12-16 | 2017-08-24 | ローム株式会社 | 半導体装置 |
-
2019
- 2019-03-07 JP JP2019041792A patent/JP7295662B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070047162A1 (en) | 2005-08-30 | 2007-03-01 | Kabushiki Kaisha Toshiba | Electrostatic protection circuit |
JP2007067095A (ja) | 2005-08-30 | 2007-03-15 | Toshiba Corp | 静電保護回路 |
JP2013255017A (ja) | 2012-06-05 | 2013-12-19 | Rohm Co Ltd | パワーパス回路 |
WO2015114923A1 (ja) | 2014-01-31 | 2015-08-06 | アルプス電気株式会社 | 半導体集積回路装置 |
US20160329886A1 (en) | 2014-01-31 | 2016-11-10 | Alps Electric Co., Ltd. | Semiconductor integrated circuit device |
JP2017011089A (ja) | 2015-06-22 | 2017-01-12 | ラピスセミコンダクタ株式会社 | 半導体装置および内部回路の制御方法 |
JP2017147433A (ja) | 2015-12-16 | 2017-08-24 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2020145346A (ja) | 2020-09-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6237183B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US9634483B2 (en) | Electrostatic discharge (ESD) protection circuit with EOS and latch-up immunity | |
JP6375618B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
US20140307354A1 (en) | Esd protection circuit | |
JP2005333691A (ja) | 過電流検出回路及びこれを有する電源装置 | |
JP2009267072A (ja) | 保護回路 | |
KR102595984B1 (ko) | 볼티지 레귤레이터 | |
JPWO2005091358A1 (ja) | 半導体集積回路装置及びそれを用いたスイッチング電源装置 | |
US7808762B2 (en) | Semiconductor device performing overheat protection efficiently | |
JP2010003982A (ja) | 電気回路 | |
JP2006115594A (ja) | 誤動作防止回路 | |
JP7295662B2 (ja) | 半導体装置 | |
JP7324016B2 (ja) | 半導体装置 | |
JP7332321B2 (ja) | 半導体装置 | |
CN111668208B (zh) | 半导体装置 | |
JP7222756B2 (ja) | 半導体装置 | |
JP7332320B2 (ja) | 半導体装置 | |
JP5767855B2 (ja) | レギュレータ回路 | |
JP5403592B2 (ja) | 電流駆動回路 | |
JP6421624B2 (ja) | 降圧電源回路および集積回路 | |
JP6714878B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
JP2017168986A (ja) | 半導体装置 | |
JP5759787B2 (ja) | 温度検出回路 | |
JP2023044208A (ja) | 電源装置 | |
JP5763970B2 (ja) | 電圧検出回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230530 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230609 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7295662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |