<電源装置>
図1は、電源装置1の一構成例を示すブロック図である。本構成例の電源装置1は、入力電圧VIから出力電圧VO1を生成する電源回路10と、出力電圧VO1から出力電圧VO2を生成する電源回路20と、出力電圧VO1から出力電圧VO3を生成する電源回路30と、を有するシステム電源IC(例えば車載用システム電源IC)である。
電源回路10〜30には、それぞれ、イネーブル端子EN1〜EN3、パワーグッド端子PG1〜PG3が設けられている。また、電源回路20及び30には、起動シーケンス設定端子SEQ2及びSEQ3が設けられている。これらの外部端子については、後ほど詳細に説明する。また、電源装置1には、サーマルシャットダウン回路などの各種保護回路(不図示)も設けられている。
<第1実施形態>
図2は、電源回路10〜30の要部構成図である。電源回路10は、出力部11と、帰還電圧生成部12と、ソフトスタート電圧生成部13と、エラーアンプ14と、スロープ電圧生成部15と、コンパレータ16と、制御部17と、を含む。
出力部11は、スイッチ素子を駆動させることにより、入力電圧VIを昇圧または降圧して出力電圧VO1を生成する回路ブロックであり、Pチャネル型MOS[metal oxide semiconductor]電界効果トランジスタP1(降圧用スイッチ素子)と、Nチャネル型MOS電界効果トランジスタN1(昇圧用スイッチ素子)と、コイルL1と、ダイオードD1及びD2と、キャパシタC1と、を含む。なお、入力電圧VIとして車載バッテリの出力電圧(4〜40V程度)が直接的に入力される場合には、出力部11を形成する素子として高耐圧素子を用いる必要がある。
トランジスタP1のソースは、入力電圧VIの印加端に接続されている。トランジスタP1のドレインは、コイルL1の第1端とダイオードD1のカソードに接続されている。トランジスタP1のゲートは、パルス信号S11の印加端に接続されている。ダイオードD1のアノードは、接地端に接続されている。コイルL1の第2端は、ダイオードD2のアノードとトランジスタN1のドレインに接続されている。トランジスタN1のソースは接地端に接続されている。トランジスタN1のゲートは、パルス信号S12の印加端に接続されている。ダイオードD2のカソードは、出力電圧VO1の印加端とキャパシタC1の第1端に接続されているキャパシタC1の第2端は、接地端に接続されている。
トランジスタP1は、パルス信号S11がハイレベルのときにオフとなり、パルス信号S11がローレベルのときにオンとなる。一方、トランジスタN1は、パルス信号S12がハイレベルのときにオンとなり、パルス信号S12がローレベルのときにオフとなる。
ダイオードD1は第1整流素子に相当し、トランジスタP1と相補的(排他的)にオン/オフされる第1同期整流トランジスタに置き換えることも可能である。また、ダイオードD2は第2整流素子に相当し、トランジスタN1と相補的(排他的)にオン/オフされる第2同期整流トランジスタに置き換えることも可能である。なお、本明細書中で用いられている「相補的(排他的)」という文言は、出力トランジスタと同期整流トランジスタのオン/オフ状態が完全に逆転している場合のほか、貫通電流防止の観点から両トランジスタのオン/オフ遷移タイミングに所定の遅延が与えられている場合(両トランジスタの同時オン防止期間が設けられている場合)も含む。
帰還電圧生成部12は、出力電圧VO1に応じた帰還電圧Vfb(出力電圧VO1の分圧電圧)を生成する抵抗分割回路であり、出力電圧VO1の印加端と接地端との間に直列接続された抵抗R1及びR2を含む。帰還電圧Vfbは、抵抗R1と抵抗R2との接続ノードから出力される。
ソフトスタート電圧生成部13は、電源回路10の起動後、緩やかに上昇するソフトスタート電圧Vssを生成する。ソフトスタート電圧生成部13の構成及び動作については後ほど詳細に説明する。
エラーアンプ14は、2つの非反転入力端(+)に各々印加される基準電圧Vref及びソフトスタート電圧Vssのいずれか低い方と、反転入力端(−)に印加される帰還電圧Vfbとの差分に応じた誤差電圧Verrを生成する。なお、エラーアンプ14は、電源回路10の起動直後に設けられたソフトスタート期間(Vss<Vref)において、ソフトスタート電圧Vssと帰還電圧Vfbとの差分が所定の入力オフセット値Vofsを上回るまで、誤差電圧Verrを下限値に維持する構成とされている。このような構成とすることにより、電源回路10の起動直後には、後述するパルス信号S10がローレベルに維持されるので、起動時の異常出力(出力電圧VO1の意図しないインパルス出力など)を防止することが可能となる。
スロープ電圧生成部15は、鋸波形状または三角波形状のスロープ電圧Vslpを生成する。なお、スロープ電圧Vslpの下限値は、誤差電圧Verrの下限値よりも高く設定されており、また、スロープ電圧Vslpの上限値は、誤差電圧Verrの上限値よりも低く設定されている。
コンパレータ16は、非反転入力端(+)に印加される誤差電圧Verrと、反転入力端(−)に印加されるスロープ電圧Vslpとを比較してパルス信号S10を生成する。パルス信号S10は、誤差電圧Verrがスロープ電圧Vslpよりも高いときにハイレベルとなり、誤差電圧Verrがスロープ電圧Vslpよりも低いときにローレベルとなる。従って、パルス信号S10のデューティ(一周期中に占めるハイレベル期間の割合)は、誤差電圧Verrが高いほど大きくなり、逆に、誤差電圧Verrが低いほど小さくなる(図3を参照)。
制御部17は、パルス信号S10に基づいてトランジスタP1及びN1をオン/オフさせるためのパルス信号S11及びS12を生成する。なお、制御部17は、入力電圧VIと出力電圧VO1の高低関係に依らずトランジスタP1及びN1を同期的にオン/オフさせるようにパルス信号S11及びS12を生成する構成としてもよいし、或いは、入力電圧VIが出力電圧VO1よりも低ければトランジスタP1を常時オンとしてトランジスタN1のみをオン/オフさせる昇圧モードとなり、逆に、入力電圧VIが出力電圧VO1よりも低ければトランジスタN1を常時オフとしてトランジスタP1のみをオン/オフさせる降圧モードとなるように、パルス信号S11及びS12を生成する構成としてもよい。また、制御部17は、シャットダウン信号SDNに応じて出力電圧VO1の生成動作を強制的に停止させる機能も備えている。シャットダウン信号SDNは、電源装置1のシャットダウン時にハイレベルとなり、シャットダウン解除時にローレベルとなる。
なお、本構成例の電源回路10では、出力部11を昇降圧型としているが、出力部11の形式はこれに限らず、昇圧型や降圧型としても構わない。
電源回路20は、レギュレータ部21と、コンパレータ22と、パルス信号検出部23と、ANDゲート24と、を含む。
レギュレータ部21は、出力電圧VO1から出力電圧VO2を生成する回路ブロックであり、ANDゲート24からの出力許可信号S23に応じて出力電圧VO2の生成可否が制御される。また、レギュレータ部21は、シャットダウン信号SDNに応じて出力電圧VO2の生成動作を強制的に停止させる機能も備えている。なお、レギュレータ部21には、入力電圧VI(4〜40V)が直接的に印加されないので、レギュレータ部21を形成する素子としては、出力電圧VO1の印加に耐え得る中耐圧素子や低耐圧素子を用いれば足りる。
コンパレータ22は、非反転入力端(+)に印加される出力電圧VO1と、反転入力端(−)に印加される閾値電圧Vth1とを比較して、減電圧検出信号S21を生成する。減電圧検出信号S21は、出力電圧VO1が閾値電圧Vth1よりも高いときにハイレベルとなり、出力電圧VO1が閾値電圧Vth1よりも低いときにローレベルとなる。
パルス信号検出部23は、トランジスタP1を駆動させるためのパルス信号S11を検出してパルス検出信号S22を生成する。パルス検出信号S22は、パルス信号S11の立下りエッジ(または立上りエッジ)をトリガとしてハイレベルにラッチされる。また、パルス検出信号S22はシャットダウン信号SDNの立上りエッジをトリガとしてローレベルにラッチされる。言い換えると、パルス検出信号S22は、電源回路10で出力電圧VO1の生成動作が開始されたときにハイレベルとなり、電源装置1がシャットダウンされたときにローレベルとなる。なお、本構成例では、パルス信号S11が監視対象とされているが、パルス信号S10やパルス信号S12を監視対象とすることも可能である。パルス信号検出部23としては、SRフリップフロップなどを用いればよい。
ANDゲート24は、減電圧検出信号S21とパルス検出信号S22との論理積演算を行うことにより出力許可信号S23を生成する。出力許可信号S23は、減電圧検出信号S21とパルス検出信号S22の両方がハイレベルであるときにハイレベル(出力許可時の論理レベル)となり、減電圧検出信号S21とパルス検出信号S23の少なくとも一方がローレベルであるときにローレベル(出力禁止時の論理レベル)となる。
次に、パルス信号検出部23を設けたことの意義について、図4及び図5を比較参照しながら説明する。
まず、図4を参照しながら、電源回路20にパルス信号検出部23が設けられていない場合のVO2起動動作を比較例として説明する。図4は、電源回路20におけるVO2起動動作の第1例(スイッチング待機なし)を示すタイムチャートであり、上から順番に、シャットダウン信号SDN、出力電圧VO1、出力電圧VO2、電源回路10の各種電圧(ソフトスタート電圧Vss、基準電圧Vref、及び、帰還電圧Vfb)、パルス信号S11、並びに、減電圧検出信号S21が描写されている。
電源装置1の温度異常や電源瞬断などが検出され、時刻t11においてシャットダウン信号SDNがハイレベルに立ち上げられると、出力電圧VO1及びVO2の生成動作はいずれも強制的に停止される。このとき、マイコンなどの負荷に供給されている出力電圧VO2は、電源回路20から負荷への給電経路が遮断されない限り、比較的速やかに放電される。一方、電源回路20及び30のみに供給されている出力電圧VO1は、電源回路20及び30の強制停止によってその放電経路を失うので、シャットダウン前の電圧レベルにほぼ維持された状態となる。従って、電源回路20の減電圧検出信号S21は、電源回路10が強制的に停止された後もハイレベルに維持されたままとなる。また、時刻t11において、電源回路10のソフトスタート電圧Vssは下限値(0V)にリセットされるが、帰還電圧Vfbは基準電圧Vrefとほぼ同値に維持された状態となる。
その後、電源装置1の異常が解消し、時刻t12においてシャットダウン信号SDNがローレベルに立ち下げられると、電源回路10では、出力電圧VO1の生成再開に向けたソフトスタート動作が開始される。ただし、時刻t12では、ソフトスタート電圧Vssよりも帰還電圧Vfbの方が高いので、パルス信号S11がハイレベルに維持された状態(出力電圧VO1の生成動作が実際には再開されていない状態)となる。
一方、時刻t12にてシャットダウン信号SDNがローレベルに立ち下げられると、電源回路20は、減電圧検出信号S21がハイレベルに維持されていることを受けて、出力電圧VO2の生成動作を再開する。ただし、先に述べた通り、この時点では、電源回路10による出力電圧VO1の生成動作が実際には再開されていないので、出力電圧VO1は急速に低下し、時刻t13において閾値電圧Vth1を下回る状態となる。その結果、減電圧検出信号S21がローレベルに立ち下がるので、電源回路20では出力電圧VO2の生成動作が停止され、出力電圧VO2が再び低下に転じる。なお、電源回路20の停止により、出力電圧VO1の放電経路は再び失われるので、出力電圧VO1は閾値電圧Vth1をやや下回った電圧値に維持された状態となる。
その後、時刻t14において、電源回路10のソフトスタート電圧Vssが帰還電圧Vfbを上回ると、パルス信号S11のパルス駆動が開始されて、出力部11による出力電圧VO1の生成動作が開始される。出力電圧VO1は、時刻t14で上昇し始めると、ほぼ同時に閾値電圧Vth1を上回り、さらに時刻t15において所定の目標値に達する。また、時刻t14において出力電圧VO1が閾値電圧Vth1を上回ると、電源回路20の減電圧検出信号S21がハイレベルに立ち上げられて、出力電圧VO2の生成動作が再開される。
上記したように、電源回路20にパルス信号検出部23が設けられていない場合には、出力電圧VO2の生成動作に不必要なオン/オフ(時刻t12−t13)が生じるので、マイコンなどの動作に支障を来たすおそれがあった。なお、このような問題を解消する手法の一つとしては、出力電圧VO1の放電用トランジスタを設ける構成が挙げられる。しかしながら、当該構成を採用した場合、出力電圧VO1の放電時間は、キャパシタC1の容量値と放電用トランジスタの放電能力に依存することになるので、出力電圧VO1を速やかに放電するためには、素子サイズの大きい高耐圧の放電用トランジスタを用いる必要があり、ピン数や実装面積が増大してコストアップを招くという別の問題があった。
次に、図5を参照しながら、電源回路20にパルス信号検出部23が設けられている場合のVO2起動動作を説明する。図5は、電源回路20におけるVO2起動動作の第2例(スイッチング待機あり)を示すタイムチャートであり、上から順に、シャットダウン信号SDN、出力電圧VO1、出力電圧VO2、電源回路10の各種電圧(ソフトスタート電圧Vss、基準電圧Vref、及び、帰還電圧Vfb)、パルス信号S11、減電圧検出信号S21、パルス検出信号S22、並びに、出力許可信号S23が描写されている。
図4と同様、時刻t11においてシャットダウン信号SDNがハイレベルに立ち上げられると、出力電圧VO1及びVO2の生成動作はいずれも強制停止される。このとき、出力電圧VO2が比較的速やかに放電される一方、出力電圧VO1がシャットダウン前の電圧レベルにほぼ維持された状態となることについては、先述の通りである。なお、時刻t11において、減電圧検出信号S21はハイレベルに維持されるが、パルス検出信号S22はローレベルにリセットされるので、出力許可信号S23もローレベルとなる。
その後、時刻t12においてシャットダウン信号SDNがローレベルに立ち下げられると、電源回路10では、出力電圧VO1の生成再開に向けたソフトスタート動作が開始される。ただし、時刻t12では、ソフトスタート電圧Vssよりも帰還電圧Vfbの方が高いので、パルス信号S11がハイレベルに維持された状態(出力電圧VO1の生成動作が実際には再開されていない状態)となる。この点については先述の通りである。
一方、時刻t12においてシャットダウン信号SDNがローレベルに立ち下げられたとき、電源回路20では、出力電圧VO1が閾値電圧Vth1を上回っていることを受けて減電圧検出信号S21がハイレベルに維持される一方、パルス信号S11のパルス駆動が開始されていないことを受けて、パルス検出信号S22がローレベルに維持される。従って、出力許可信号S23がローレベルのままとなるので、出力電圧VO2の生成動作は再開されずに待機される。
その後、時刻t14’において、電源回路10のソフトスタート電圧Vssが帰還電圧Vfbを上回ると、パルス信号S11のパルス駆動が開始されて、出力部11による出力電圧VO1の生成動作が開始される。その結果、出力電圧VO1は、時刻t14’から上昇し始めて、時刻t15で所定の目標値に達する。また、時刻t14’においてパルス信号S11のパルス駆動が開始されると、電源回路20のパルス検出信号S22がハイレベルに立ち上げられるので、出力許可信号S23もハイレベルに立ち上げられ、出力電圧VO2の生成動作が再開される。なお、シャットダウン信号SDNがローレベルに立ち下げられてから出力電圧VO1が所定の目標値に達するまでの所要時間については、電源回路20にパルス信号検出部23が設けられているか否かに関係なく一定となる。
上記で説明したように、電源回路20は、出力電圧VO1が閾値電圧Vth1を上回っているか否かを監視すると共に、電源回路10で出力電圧VO1の生成動作が開始されているか否かを監視し、出力電圧VO1が閾値電圧Vth1を上回っていても電源回路10で出力電圧VO1の生成動作が開始されるまでは出力電圧VO2の生成動作を開始せずに待機する構成とされている。
このような構成とすることによって、出力電圧VO2の生成動作に不必要なオン/オフ(図4の時刻t12−t13を参照)を解消することができるので、システムの安定性や信頼性を向上することが可能となる。また、出力電圧VO1の放電用トランジスタが不要となるので、ピン数や実装面積を削減してコストダウンを図ることも可能となる。
なお、電源回路30の構成は、基本的に電源回路20と同様の構成であり、上記説明中の符号について、「20」〜「24」、「VO2」、及び、「S21」〜「S23」をそれぞれ「30」〜「34」、「VO3」、及び、「S31」〜「S33」と読み替えて理解すれば足りる。
<第1実施形態の変形例>
図6は、点消灯回路40への一適用例を示す要部構成図である。本変形例の電源装置1は、入力電圧VIから出力電圧VO1を生成して発光ダイオードLEDのアノードに供給する電源回路10と、発光ダイオードLEDのカソードと接地端との間を導通/遮断するスイッチSW(Nチャネル型MOS電界効果トランジスタ)と、スイッチSWを制御して発光ダイオードLEDの駆動電流ILEDをオン/オフする点消灯回路40とを有する。
電源回路10は、図2と同一である。また、点消灯回路40に含まれるスイッチ制御部41、コンパレータ42、パルス信号検出部43、及び、ANDゲート44のうち、スイッチ制御部41以外の構成要素については、図2のコンパレータ22、パルス信号検出部23、及び、ANDゲート24と同一である。
スイッチ制御部41は、スイッチSWの駆動信号を生成する回路ブロックであり、ANDゲート44からの出力許可信号S43に応じてスイッチSWの駆動可否が制御される。また、スイッチ制御部41は、シャットダウン信号SDNに応じてスイッチSWを強制的にオフさせる機能も備えている。
次に、パルス信号検出部43を設けたことの意義について、図7及び図8を比較参照しながら説明する。
まず、図7を参照しながら、点消灯回路40にパルス信号検出部43が設けられていない場合のILED起動動作を比較例として説明する。図7は、点消灯回路40におけるILED起動動作の第1例(スイッチング待機なし)を示すタイムチャートであり、上から順番に、シャットダウン信号SDN、出力電圧VO1、駆動電流ILED、電源回路10の各種電圧(ソフトスタート電圧Vss、基準電圧Vref、及び、帰還電圧Vfb)、パルス信号S11、並びに、減電圧検出信号S41が描写されている。
電源装置1の温度異常や電源瞬断などが検出され、時刻t21においてシャットダウン信号SDNがハイレベルに立ち上げられると、出力電圧VO1の生成動作が強制的に停止されると共に、スイッチSWが強制的にオフとされて、駆動電流ILEDの供給が停止される。このとき、発光ダイオードLEDのアノードに印加されている出力電圧VO1は、スイッチSWの強制オフによりその放電経路を失うので、シャットダウン前の電圧レベルにほぼ維持された状態となる。従って、点消灯回路40の減電圧検出信号S41は、電源回路10が強制的に停止された後もハイレベルに維持されたままとなる。また、時刻t21において、電源回路10のソフトスタート電圧Vssは下限値(0V)にリセットされるが、帰還電圧Vfbは基準電圧Vrefとほぼ同値に維持された状態となる。
その後、電源装置1の異常が解消し、時刻t22においてシャットダウン信号SDNがローレベルに立ち下げられると、電源回路10では、出力電圧VO1の生成再開に向けたソフトスタート動作が開始される。ただし、時刻t22では、ソフトスタート電圧Vssよりも帰還電圧Vfbの方が高いので、パルス信号S11がハイレベルに維持された状態(出力電圧VO1の生成動作が実際には再開されていない状態)となる。
一方、時刻t22にてシャットダウン信号SDNがローレベルに立ち下げられると、点消灯回路40は、減電圧検出信号S41がハイレベルに維持されていることを受けて、スイッチSWをオンし、発光ダイオードLEDに対する駆動電流ILEDの供給を開始させる。ただし、先に述べた通り、この時点では、電源回路10による出力電圧VO1の生成動作が実際には再開されていないので、出力電圧VO1は急速に低下し、時刻t23において閾値電圧Vth1を下回る状態となる。その結果、減電圧検出信号S41がローレベルに立ち下がるので、点消灯回路40ではスイッチSWがオフされて、駆動電流ILEDの供給が再び停止される。なお、スイッチSWがオフされることにより、出力電圧VO1の放電経路は再び失われるので、出力電圧VO1は閾値電圧Vth1をやや下回った電圧値に維持された状態となる。
その後、時刻t24において、電源回路10のソフトスタート電圧Vssが帰還電圧Vfbを上回ると、パルス信号S11のパルス駆動が開始されて、出力部11による出力電圧VO1の生成動作が開始される。出力電圧VO1は、時刻t24で上昇し始めると、ほぼ同時に閾値電圧Vth1を上回り、さらに時刻t25において所定の目標値に達する。また、時刻t24において出力電圧VO1が閾値電圧Vth1を上回ると、点消灯回路40の減電圧検出信号S41がハイレベルに立ち上げられて、スイッチSWがオンされる。
上記のように、点消灯回路40にパルス信号検出部43が設けられていない場合には、駆動電流ILEDの供給動作に不必要なオン/オフ(時刻t22−t23)が生じてしまうので、発光ダイオードLEDが誤点灯し、チラつきとして視認されるおそれがあった。なお、このような問題を解消する手法の一つとしては、先にも述べたように、出力電圧VO1の放電用トランジスタを設ける構成が挙げられる。しかしながら、当該構成を採用した場合、出力電圧VO1の放電時間は、キャパシタC1の容量値と放電用トランジスタの放電能力に依存することになるので、出力電圧VO1を速やかに放電するためには、素子サイズの大きい高耐圧の放電用トランジスタを用いる必要があり、ピン数や実装面積が増大してコストアップを招くという別の問題があった。
次に、図8を参照しながら、点消灯回路40にパルス信号検出部43が設けられている場合のILED起動動作を説明する。図8は、点消灯回路40におけるILED起動動作の第2例(スイッチング待機あり)を示すタイムチャートであり、上から順番に、シャットダウン信号SDN、出力電圧VO1、駆動電流ILED、電源回路10の各種電圧(ソフトスタート電圧Vss、基準電圧Vref、及び、帰還電圧Vfb)、パルス信号S11、減電圧検出信号S41、パルス検出信号S42、並びに、出力許可信号S43が描写されている。
図7と同様、時刻t21においてシャットダウン信号SDNがハイレベルに立ち上げられると、出力電圧VO1の生成動作が強制停止されると共に、スイッチSWが強制オフされて、発光ダイオードLEDに対する駆動電流ILEDの供給が停止される。このとき、出力電圧VO1がシャットダウン前の電圧レベルにほぼ維持された状態となることについては、先述の通りである。なお、時刻t21において、減電圧検出信号S41はハイレベルに維持されるが、パルス検出信号S42はローレベルにリセットされるので、出力許可信号S43もローレベルとなる。
その後、時刻t22においてシャットダウン信号SDNがローレベルに立ち下げられると、電源回路10では、出力電圧VO1の生成再開に向けたソフトスタート動作が開始される。ただし、時刻t22では、ソフトスタート電圧Vssよりも帰還電圧Vfbの方が高いので、パルス信号S11がハイレベルに維持された状態(出力電圧VO1の生成動作が実際には再開されていない状態)となる。この点については先述の通りである。
一方、時刻t22においてシャットダウン信号SDNがローレベルに立ち下げられたとき、点消灯回路40では、出力電圧VO1が閾値電圧Vth1を上回っていることを受けて減電圧検出信号S41がハイレベルに維持される一方、パルス信号S11のパルス駆動が開始されていないことを受けて、パルス検出信号S42がローレベルに維持される。従って、出力許可信号S43がローレベルのままとなるので、スイッチSWはオフ状態のまま維持される。
その後、時刻t24’において、電源回路10のソフトスタート電圧Vssが帰還電圧Vfbを上回ると、パルス信号S11のパルス駆動が開始されて、出力部11による出力電圧VO1の生成動作が開始される。その結果、出力電圧VO1は、時刻t24’から上昇し始めて、時刻t25で所定の目標値に達する。また、時刻t24’においてパルス信号S11のパルス駆動が開始されると、点消灯回路40のパルス検出信号S42がハイレベルに立ち上げられるので、出力許可信号S43もハイレベルに立ち上げられ、スイッチSWがオンされる。その結果、発光ダイオードLEDに駆動電流ILEDが供給され、発光ダイオードLEDが点灯される。なお、シャットダウン信号SDNがローレベルに立ち下げられてから出力電圧VO1が所定の目標値に達するまでの所要時間については、点消灯回路40にパルス信号検出部43が設けられているか否かに関係なく一定となる。
上記で説明したように、点消灯回路40は、出力電圧VO1が閾値電圧Vth1を上回っているか否かを監視すると共に、電源回路10で出力電圧VO1の生成動作が開始されているか否かを監視し、出力電圧VO1が閾値電圧Vth1を上回っていても電源回路10で出力電圧VO1の生成動作が開始されるまでは駆動電流ILEDをオンさせずに待機する構成とされている。
このような構成とすることにより、駆動電流ILEDの供給動作に不必要なオン/オフ(図7の時刻t22−t23を参照)を解消することができるので、発光ダイオードLEDの誤点灯を解消することが可能となる。また、出力電圧VO1の放電用トランジスタが不要となるので、ピン数や実装面積を削減してコストダウンを図ることも可能となる。
<第2実施形態>
図9は、電源回路20及び30の要部構成図(特に起動シーケンス順序を任意に設定するための構成部分)である。本構成例の電源回路20及び30は、それぞれ、レギュレータ部21及び31と、イネーブル端子EN2及びEN3と、起動シーケンス設定端子SEQ2及びSEQ3と、電流源25及び35と、Nチャネル型MOS電界効果トランジスタ26及び36と、Nチャネル型MOS電界効果トランジスタ27及び37と、を含む。
レギュレータ部21は、出力電圧VO1から出力電圧VO2を生成する。
イネーブル端子EN2は、レギュレータ部21の起動許可信号が入力される外部端子である。レギュレータ部21は、イネーブル端子EN2がハイレベルであるときに起動許可状態となり、イネーブル端子EN2がローレベルであるときに起動禁止状態となる。
起動シーケンス設定端子SEQ2は、レギュレータ部21の起動完了信号を電源回路30の起動許可信号として出力する際に用いられる外部端子である。起動シーケンス設定端子SEQ2は、レギュレータ部21の起動が完了するまでローレベルに維持され、レギュレータ部21の起動が完了した時点でハイレベルにラッチされる。
電流源25は、電源端からイネーブル端子EN2に向けて微小電流(10μA程度)を流し込むことにより、イネーブル端子EN2をプルアップするための能動素子である。
トランジスタ26は、シャットダウン信号SDNに応じてイネーブル端子EN2と接地端との間を導通/遮断する放電トランジスタである。トランジスタ26は、シャットダウン信号SDNがハイレベルであるときにオンとなり、シャットダウン信号SDNがローレベルであるときにオフとなる。
トランジスタ27は、レギュレータ部21の起動完了信号に応じて起動シーケンス設定端子SEQ2と接地端との間を導通/遮断するオープンドレイントランジスタである。トランジスタ27は、レギュレータ部21の起動が完了するまでオンとなり、レギュレータ部21の起動が完了したときにオフとなる。
なお、電源回路30の構成は、基本的に電源回路20と同様の構成であり、上記説明中の符号について「20」、「21」、「25」〜「27」、「30」、「VO2」、「EN2」、及び、「SEQ2」をそれぞれ「30」、「31」、「35」〜「37」、「20」、「VO3」、「EN3」、及び、「SEQ3」と読み替えて理解すれば足りる。
図10は、ピン接続状態と起動シーケンスとの関係を示す図である。本図に示したように、電源回路20を起動してから電源回路30を起動する場合には、起動シーケンス設定端子SEQ2とイネーブル端子EN3を接続すればよい。このようなピン接続を行うことにより、イネーブル端子EN2がハイレベルとされたときに出力電圧VO2が上昇を開始し、出力電圧VO2が閾値電圧Vth2に達したときに起動シーケンス端子SEQ2がハイレベルとなり、さらにはイネーブル端子EN3がハイレベルとなって、出力電圧VO3が上昇を開始する、という一連の起動シーケンスを実現することが可能となる。
一方、上記とは逆に、電源回路30を起動してから電源回路20を起動する場合には、起動シーケンス設定端子SEQ3とイネーブル端子EN2を接続すればよい。このようなピン接続を行うことにより、イネーブル端子EN3がハイレベルとされたときに出力電圧VO3が上昇を開始し、出力電圧VO3が閾値電圧Vth3に達したときに起動シーケンス端子SEQ3がハイレベルとなり、さらにはイネーブル端子EN2がハイレベルとなって、出力電圧VO2が上昇を開始する、という一連の起動シーケンスを実現することが可能となる。
上記したように、第2実施形態では、電源回路20と電源回路30との間で、一方から他方に起動完了信号を出力するための専用端子(起動シーケンス設定端子SEQ2及びSEQ3)が設けられている。このような構成とすることにより、ユーザは、起動シーケンス設定端子SEQ2とイネーブル端子EN3との間、または、起動シーケンス設定端子SEQ3とイネーブル端子EN2との間をショートするだけで、任意の起動シーケンスを実現することが可能となる。従って、起動シーケンスが固定されたカスタムICと比べて、電源装置1の汎用性を高めることが可能となる。また、抵抗やキャパシタなどのディスクリート部品を用いて起動順序に差を付ける構成と比べて、実装面積の縮小やコストダウンを実現することも可能となる。
なお、トランジスタ27及び37は、それぞれ、電流源35及び25で生成される微小電流を引き抜くだけの電流能力を備えていれば足りるので、不特定のプルアップ抵抗が外付けされる構成と異なり、その素子サイズ(電流能力)を必要最小限に設計することが可能となる。
また、先出の図1で示したように、電源回路20及び30には、それぞれ、レギュレータ部21及び31の出力動作が正常であるか否かを伝えるパワーグッド信号を電源装置1の外部に出力するためのパワーグッド端子PG2及びPG3が設けられている。このような構成とすることにより、電源装置1の外部に設けられたマイコンなどを用いて、電源装置1の動作状態を監視することが可能となる。
なお、パワーグッド端子PG2及びPG3を流用して上記の起動シーケンス設定を行うことも不可能ではないが、イネーブル端子EN2及びEN3への入力に適切な電圧レベルと、マイコンへの入力に適切な電圧レベルとが一致していない場合も多く、パワーグッド端子PG2及びPG3を容易に流用することはできなかった。
また、起動シーケンス設定端子SEQ2及びSEQ3は、パワーグッド端子PG2及びPG3と異なり、電源装置1の外部に信号を出力するための汎用端子ではないので、ピン配置の制約が少ない。従って、例えば、イネーブル端子EN2及びEN3と、起動シーケンス設定端子SEQ2及びSEQ3を隣接して配置するなど、任意のピン配置を行うことが可能である。
<第3実施形態>
図11は、ソフトスタート電圧生成部13の一構成例を示す回路図である。本構成例のソフトスタート電圧生成部13は、キャパシタ131と、充電電流生成部132と、放電スイッチ133と、パルス信号検出部134と、を含む。
キャパシタ131は、ソフトスタート電圧Vssの印加端と接地端との間に接続されており、その一端に現れる充電電圧がソフトスタート電圧Vssとして出力される。
充電電流生成部132は、キャパシタ131の充電電流Ichgを生成する回路ブロックであり、電流源132a及び132bと、スイッチ132cと、を含む。
電流源132aは、キャパシタ131の一端に接続されており、電流Iaを生成してキャパシタ131に供給する。
電流源132bは、スイッチ132cを介してキャパシタ131の一端に接続されており、電流Ibを生成してキャパシタ131に供給する。
スイッチ132cは、キャパシタ131と電流源132bとの間に接続されており、ブースト信号BSTがローレベルであるときにオンし、ブースト信号BSTがハイレベルであるときにオフする。すなわち、スイッチ132cは、キャパシタ131の充電電流Ichgとして、電流Iaと電流Ibとを足し合わせた合算電流を出力するか、電流Iaのみを出力するかを切り替える。
なお、上記のブースト信号BSTは、先出のパルス検出信号S22及びS32と同様、パルス信号S11のパルス駆動が開始された時点でハイレベルに立ち上がる信号である。従って、上記の充電電流生成部131は、パルス信号S11の検出前には充電電流Ichgを通常値(=Ia)よりも増大させた電流値(=Ia+Ib)にブーストする一方、パルス信号S11の検出後には充電電流Ichgを通常値(=Ia)に戻す構成であると言うことができる。
放電スイッチ133は、ソフトスタート電圧Vssの印加端と接地端との間に接続されており、シャットダウン信号SDNがハイレベルとされたときにオンとなって、キャパシタ131に蓄えられた電荷を放電する。
パルス信号検出部134は、トランジスタP1を駆動させるためのパルス信号S11を検出してブースト信号BST(先出のパルス検出信号S22及びS32に相当)を生成する。ブースト信号BSTは、パルス信号S11の立下りエッジ(または立上りエッジ)をトリガとしてハイレベルにラッチされる。また、ブースト信号BSTはシャットダウン信号SDNの立上りエッジをトリガとしてローレベルにラッチされる。言い換えると、ブースト信号BSTは、電源回路10で出力電圧VO1の生成動作が開始されたときにハイレベルとなり、電源装置1がシャットダウンされたときにローレベルとなる。なお、本構成例では、パルス信号S11が監視対象とされているが、パルス信号S10やS12を監視対象とすることも可能である。パルス信号検出部134としては、SRフリップフロップなどを用いればよい。
次に、ソフトスタート電圧Vssのブースト動作を行うことの意義について、図12及び図13を比較参照しながら説明する。
まず、図12を参照しながら、ブーストなし(ソフトスタート電圧生成部13に電流源132b、スイッチ132c、及び、パルス信号検出部134が設けられていない場合)のソフトスタート動作を比較例として説明する。図12は、ソフトスタート動作の第1例(ブーストなし)を示すタイムチャートであり、上から順番に、シャットダウン信号SDN、電源回路10の各種電圧(ソフトスタート電圧Vss、基準電圧Vref、及び、帰還電圧Vfb)、並びに、パルス信号S11が描写されている。
時刻t31において、シャットダウン信号SDNがローレベルに立ち下げられると、放電スイッチ133がオフされて、電流Ichg(=Ia)によるキャパシタ131への充電が開始されるので、ソフトスタート電圧Vssが緩やかに上昇し始める。ただし、この時点では、ソフトスタート電圧Vssと帰還電圧Vfbとの差分がエラーアンプ14の入力オフセット値Vofsを下回っているので、パルス信号S11のパルス駆動は停止されたままとなり、帰還電圧Vfbは下限値(0V)に維持されている。
時刻t32において、ソフトスタート電圧Vssと帰還電圧Vfbとの差分がエラーアンプ14の入力オフセット値Vofsを上回ると、パルス信号S11のパルス駆動が開始されて、帰還電圧Vfbが徐々に上昇し始める。
その後も、ソフトスタート電圧Vssは上昇し続けて、時刻t33で基準電圧Vrefを上回る。従って、時刻t33まではソフトスタート電圧Vssと帰還電圧Vfbとが一致するように出力帰還制御が行われ、時刻t33以降は基準電圧Vrefと帰還電圧Vfbとが一致するように出力帰還制御が行われる。
このように、ソフトスタート電圧Vssと帰還電圧Vfbとの差分がエラーアンプ14の入力オフセット値Vofsを上回るまで、パルス信号S11のパルス駆動を停止しておく構成であれば、起動時の異常出力(出力電圧VO1の意図しないインパルス出力など)を防止することができる。しかしながら、上記の構成を採用した場合には、ソフトスタート時間が不要に長くなるという問題があった。
なお、充電電流Ichg(=Ia)の電流値をより大きく設定すれば、ソフトスタート電圧Vssをより速く立ち上げてソフトスタート時間を短縮し得るが、充電電流Ichgの電流値を大きく設定し過ぎると、ラッシュ電流や出力オーバーシュートの抑制効果を損うおそれがあった。
また、エラーアンプ14の入力オフセット値Vofsをより小さく設定すれば、パルス信号S11のパルス駆動をより早いタイミングで開始してソフトスタート時間を短縮し得るが、入力オフセット値Vofsを小さく設定し過ぎると、起動時の異常出力防止効果を損なうおそれがあった。また、例えば、電源装置1のシャットダウン時にソフトスタート電圧Vssが下限値(0V)にリセットされていることを確認するためのコンパレータが設けられている場合、当該コンパレータの閾値電圧としては、エラーアンプ14の入力オフセット値Vofsよりも低い値に設定する必要がある。そのため、上記の入力オフセット値Vofsを小さく設定し過ぎると、上記コンパレータの閾値電圧を0V近傍に設定しなければならなくなり、ノイズ耐性が低下するという問題もあった。
次に、図13を参照しながら、ブーストありのソフトスタート動作を説明する。図13は、ソフトスタート動作の第2例(ブーストあり)を示すタイムチャートであり、上から順番に、シャットダウン信号SDN、ブースト信号BST、電源回路10の各種電圧(ソフトスタート電圧Vss、基準電圧Vref、及び、帰還電圧Vfb)、並びに、パルス信号S11が描写されている。
時刻t41において、シャットダウン信号SDNがローレベルに立ち下げられると、放電スイッチ133がオフされて、電流Ichgによるキャパシタ131への充電が開始される。ただし、この時点では、ソフトスタート電圧Vssと帰還電圧Vfbとの差分がエラーアンプ14の入力オフセット値Vofsを下回っているので、パルス信号S11のパルス駆動は停止されたままとなり、帰還電圧Vfbは下限値(0V)に維持されている。
また、時刻t41の時点では、パルス信号S11のパルス駆動が停止されているので、ブースト信号BSTがローレベルに維持されており、スイッチ132cがオンとなっている。従って、充電電流生成部132では、キャパシタ131の充電電流Ichgとして、電流Iaと電流Ibとを足し合わせた合算電流(=Ia+Ib)が出力されるので、ソフトスタート電圧Vssが第1の傾きで急峻に上昇し始める。
時刻t42において、ソフトスタート電圧Vssと帰還電圧Vfbとの差分がエラーアンプ14の入力オフセット値Vofsを上回ると、パルス信号S11のパルス駆動が開始されるので、帰還電圧Vfbが上昇し始める。また、時刻t42では、パルス信号S11のパルス駆動が開始されたことに伴い、ブースト信号BSTがハイレベルに立ち上げられて、スイッチ132cがオフとなる。従って、時刻t42以降、充電電流生成部132はキャパシタ131の充電電流Ichgとして電流Iaのみを出力する状態となる。すなわち、ソフトスタート電圧Vssのブースト動作は、パルス信号S11のパルス駆動が検出された時点で終了され、時刻t42以降、ソフトスタート電圧Vssは、第1の傾きよりも緩やかな第2の傾きで上昇し続ける状態となる。
その後も、ソフトスタート電圧Vssは緩やかに上昇し続けて、時刻t43で基準電圧Vrefを上回る。従って、時刻t43まではソフトスタート電圧Vssと帰還電圧Vfbとが一致するように出力帰還制御が行われ、時刻t43以降は基準電圧Vrefと帰還電圧Vfbとが一致するように出力帰還制御が行われる。
上記で説明したように、ソフトスタート電圧生成部13は、パルス信号S11の検出前は第1の傾きでソフトスタート電圧Vssを上昇させ、パルス信号S11の検出後は第1の傾きよりも緩やかな第2の傾きでソフトスタート電圧Vssを上昇させる構成とされている。言い換えれば、ソフトスタート電圧生成部13は、電源回路10が起動されてから出力部11による出力電圧VO1の生成動作が開始されるまで、ソフトスタート電圧Vssを通常時よりも急峻に立ち上げる構成とされている。このような構成であれば、ラッシュ電流や出力オーバーシュートの抑制効果を損うことなく、ソフトスタート時間を短縮することが可能となる。
また、上記の構成によれば、エラーアンプ14の入力オフセット値Vofsを大きく設定しやすくなるので、起動時の異常出力防止効果をより高めることが可能となる。また、例えば、電源装置1のシャットダウン時にソフトスタート電圧Vssが下限値(0V)にリセットされていることを確認するためのコンパレータが設けられている場合には、当該コンパレータの閾値電圧をより高めに設定することができるようになるので、ノイズ耐性を向上させることが可能となる。
<車載機器>
図14は、電源装置を搭載した車載機器の一構成例を示すブロック図である。本構成例の車載機器X10は、電源装置1と、マイコン2と、を有する。電源装置1は、図1のシステム電源ICであり、バッテリX20から供給される入力電圧VIを出力電圧VO2及びVO3に変換してマイコン2に供給する。マイコン2は、電源装置1から出力電圧VO2及びVO3の供給を受けて動作し、車載機器X10の動作を統括的に制御する。また、マイコン2には、電源装置1の起動完了信号PG1〜PG3を監視する機能も具備されている。なお、出力電圧VO2は、マイコン2のI/O[input/output]ブロックに供給され、出力電圧VO3は、マイコン2のコアブロックに供給される。
<車両>
図15は、車載機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Xは、車載機器X11〜X17と、これらの車載機器X11〜X17に電力を供給するバッテリ(図14のバッテリX20を参照)と、を搭載している。
車載機器X11は、エンジンに関連する制御(インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など)を行うエンジンコントロールユニットである。
車載機器X12は、HID[high intensity discharged lamp]やDRL[daytime running lamp]などの点消灯制御を行うランプコントロールユニットである。
車載機器X13は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。
車載機器X14は、車両Xの運動に関連する制御(ABS[anti-lock brake system]制御、EPS[electric power Steering]制御、電子サスペンション制御など)を行うボディコントロールユニットである。
車載機器X15は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。
車載機器X16は、ワイパー、電動ドアミラー、パワーウィンドウ、電動サンルーフ、電動シート、及び、エアコンなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Xに組み込まれている電子機器である。
車載機器X17は、車載A/V[audio/visual]機器、カーナビゲーションシステム、及び、ETC[Electronic Toll Collection System]など、ユーザの任意で車両Xに装着される電子機器である。
なお、上記の車載機器X17は、図14で示した車載機器X10の一例であり、先に説明した電源装置1は、車載機器X11〜X17のいずれにも組み込むことが可能である。
<その他の変形例>
なお、上記実施形態では、車載用システム電源ICに本発明を適用した構成を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、他の用途に供される電源装置にも広く適用することが可能である。
また、上記の第1〜第3実施形態については、全ての構成を同時に適用してもよいし、必要な構成だけを独立に適用してもよい。例えば、単一の電源回路を備えた電源装置について、上記の第3実施形態のみを適用することも可能である。
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとMOS電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。