JP2021052516A - 電圧監視回路 - Google Patents

Abstract

【課題】起動中の電源回路の出力電圧を監視することができる電圧監視回路を提供する。【解決手段】半導体集積回路装置１００Ａにおいて、電圧監視回路２０Ａは、電源回路１０の出力電圧ＶＯＵＴを監視する。電圧監視回路は、電源回路が起動を開始してから所定時間が経過する迄の第１期間の少なくとも一部において、第１監視手法で出力電圧を監視する第１監視部２１、２２と、所定時間が経過してから後の第２期間において、第１監視手法と異なる第２監視手法で出力電圧を監視する第２監視部２２、２３と、を備える。【選択図】図１

Description

本発明は、電源回路の出力電圧を監視する電圧監視回路に関する。

通常、電源回路は、当該電源回路の出力電圧を監視する電圧監視回路を備える（例えば特許文献１参照）。

特開２００６−３３９１３号公報

特許文献１で開示されている電圧監視回路は、電源回路が起動を開始してから所定時間が経過する迄の間、電源回路の出力電圧を監視対象とした過電圧及び減電圧の検出をマスクしている。このため、起動中の電源回路の出力電圧に対して品質保証が要求された場合、特許文献１で開示されている電圧監視回路では当該要求に応じることができない。

本発明は、上記の状況に鑑み、起動中の電源回路の出力電圧を監視することができる電圧監視回路を提供することを目的とする。

本明細書中に開示されている電圧監視回路は、電源回路の出力電圧を監視する電圧監視回路であって、前記電源回路が起動を開始してから所定時間が経過する迄の第１期間の少なくとも一部において、第１監視手法で前記出力電圧を監視する第１監視部と、前記所定時間が経過してから後の第２期間において、前記第１監視手法と異なる第２監視手法で前記出力電圧を監視する第２監視部と、を備える構成（第１の構成）である。

上記第１の構成の電圧監視回路において、前記第１監視部は、異なる時刻における２つの前記出力電圧に基づき前記出力電圧を監視する構成（第２の構成）にしてもよい。

上記第２の構成の電圧監視回路において、前記第１監視部は、前記出力電圧又は前記出力電圧の分圧をサンプルホールドするサンプルホールド部を備える構成（第３の構成）にしてもよい。

上記第２または第３の構成の電圧監視回路において、前記第１監視部は、前記出力電圧又は前記出力電圧の分圧をオフセットするオフセット部を備える構成（第４の構成）にしてもよい。

上記第４の構成の電圧監視回路において、前記オフセット部は、前記サンプルホールド部によってサンプルホールドされた前記出力電圧又は前記出力電圧の分圧をオフセットする構成（第５の構成）にしてもよい。

上記第１の構成の電圧監視回路において、前記第１監視部は、前記出力電圧又は前記出力電圧の分圧と単調増加する基準電圧との比較結果に基づき前記出力電圧を監視する構成（第６の構成）にしてもよい。

上記第１〜第６いずれかの構成の電圧監視回路において、前記第１監視部は、前記出力電圧が所定値に達してから前記出力電圧の監視を開始する構成（第７の構成）にしてもよい。

本明細書中に開示されている半導体集積回路装置は、上記第１〜第７いずれかの構成の電圧監視回路と、スイッチング素子又は出力トランジスタを制御する制御部と、を備える構成（第８の構成）である。

本明細書中に開示されている電子機器は、上記第１〜第７いずれかの構成の電圧監視回路と、前記電源回路と、前記電源回路に接続される負荷と、を備える構成（第９の構成）である。

本明細書中に開示されている車両は、上記第１〜第７いずれかの構成の電圧監視回路と、前記電源回路と、を備える構成（第１０の構成）である。

本明細書中に開示されている電圧監視回路によれば、起動中の電源回路の出力電圧を監視することができる。

第１実施形態に係る電源回路及び電圧監視回路の構成を示す図 第１実施形態における出力電圧等のタイムチャートの一例を示す図 第１実施形態における出力電圧等のタイムチャートの他の例を示す図 第１実施形態の変形例を示す図 第１実施形態の他の変形例を示す図 第２実施形態に係る電源回路及び電圧監視回路の構成を示す図 第２実施形態における出力電圧等のタイムチャートの一例を示す図 第２実施形態における出力電圧等のタイムチャートの他の例を示す図 第２実施形態における出力電圧等のタイムチャートの更に他の例を示す図 車両の外観の一例を示す図

＜第１実施形態＞
図１は、第１実施形態に係る電源回路１０及び電圧監視回路２０Ａの構成を示す図である。

電源回路１０は、スイッチング電源回路であって、入力電圧ＶＩＮを出力電圧ＶＯＵＴに変換する。電源回路１０は、制御部１１と、スイッチング素子であるＰチャネルＭＯＳＦＥＴ１２と、スイッチング素子であるＮチャネルＭＯＳＦＥＴ１３と、インダクタＬ１と、出力コンデンサＣ１と、を備える。制御部１１はソフトスタート部１４を含む。制御部１１、ＰチャネルＭＯＳＦＥＴ１２、及びＮチャネルＭＯＳＦＥＴ１３は、半導体集積回路装置１００Ａ内に設けられる。

半導体集積回路装置１００Ａは、制御部１１、ＰチャネルＭＯＳＦＥＴ１２、及びＮチャネルＭＯＳＦＥＴ１３に加えて、電圧監視回路２０Ａ及び内部電源部３０を備える。さらに、半導体集積回路装置１００Ａは、外部との電気的接続を確立するための端子ＰＶＩＮ等の各端子を備える。

内部電源部３０は、端子ＡＶＩＮに印加される電圧を用いて内部電源電圧ＶＲＥＧを生成する。内部電源電圧ＶＲＥＧは、制御部１１及び電圧監視回路２０Ａの電源電圧として用いられる。

次に、電源回路１０の詳細について説明する。

ＰチャネルＭＯＳＦＥＴ１２のソースには、端子ＰＶＩＮを介して入力電圧ＶＩＮが印加される。ＰチャネルＭＯＳＦＥＴ１２のドレインは、ＮチャネルＭＯＳＦＥＴ１３のドレインに接続される。ＮチャネルＭＯＳＦＥＴ１３のソースには、端子ＰＧＮＤを介してグランド電位が印加される。すなわち、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３は、入力電圧ＶＩＮとグランド電位との間で直列に接続される。

ＰチャネルＭＯＳＦＥＴ１２とＮチャネルＭＯＳＦＥＴ１３との接続ノードには、端子ＳＷを介してインダクタＬ１の一端が接続される。インダクタＬ１の他端は出力コンデンサＣ１の一端に接続される。出力コンデンサＣ１の他端にはグランド電位が印加される。インダクタＬ１と出力コンデンサＣ１との接続ノードには出力端子ＴＯＵＴが接続される。

インダクタＬ１と出力コンデンサＣ１との接続ノードに生じる出力電圧ＶＯＵＴは、出力端子ＴＯＵＴを介して負荷（不図示）に供給される。出力電圧ＶＯＵＴは、端子ＶＯＵＴＳを介して制御部１１及び電圧監視回路２０Ａにも供給される。なお、本実施形態とは異なり、出力電圧ＶＯＵＴを分圧する分圧部を設けて、出力電圧ＶＯＵＴの分圧を制御部１１及び電圧監視回路２０Ａに供給する構成にしてもよい。上記の分圧部は、半導体集積回路装置１００Ａに内蔵してもよく、半導体集積回路装置１００Ａに外付けされてもよい。

制御部１１は、出力電圧ＶＯＵＴに基づきＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３をスイッチング制御する。制御部１１の制御方式は、特に限定されず、例えば、電圧モード制御方式、オン時間固定方式、オフ時間固定方式、ヒステリシス・ウィンドウ方式等を採用することができる。なお、本実施形態とは異なり、インダクタＬ１を流れる電流を検出する電流検出部を設けて、制御部１１の制御方式を電流モード制御方式にしてもよい。上記の電流検出部は、半導体集積回路装置１００Ａに内蔵してもよく、半導体集積回路装置１００Ａに外付けされてもよい。

制御部１１は、端子ＡＧＮＤ及び端子ＥＮに接続される。端子ＡＧＮＤは制御部１１及び電圧監視回路２０Ａ用のグランド端子である。なお、図１において、制御部１１及び電圧監視回路２０Ａと端子ＡＧＮＤとを繋ぐ接続線は図示を省略している。端子ＡＧＮＤには半導体集積回路装置１００Ａの外部からグランド電位が印加される。端子ＥＮには半導体集積回路装置１００Ａの外部からイネーブル信号ＶＥＮが供給される。イネーブル信号ＶＥＮは端子ＥＮを介して制御部１１に供給される。制御部１１は、イネーブル信号ＶＥＮがローレベルであるときにディセーブル状態になり、イネーブル信号ＶＥＮがハイレベルであるときにイネーブル状態になる。したがって、イネーブル信号ＶＥＮがローレベルからハイレベルに切り替わると、電源回路１０の起動が開始する。

ソフトスタート部１４は、半導体集積回路装置１００Ａの起動中に出力電圧ＶＯＵＴを徐々に上昇させる制御を行う。端子ＳＳは、ソフトスタート時間設定端子である。ソフトスタート部１４は、端子ＳＳに外付け接続されるコンデンサ（不図示）の容量値によって出力電圧ＶＯＵＴの立ち上がり時間（半導体集積回路装置１００Ａが起動を開始してから出力電圧ＶＯＵＴが目標値に達する迄に要すると想定される時間）を可変する。

本実施形態では、電源回路１０は同期整流方式のスイッチング電源回路であるが、ダイオード整流方式のスイッチング電源回路に変更してもよい。ダイオード整流方式のスイッチング電源回路に変更する場合には、ＮチャネルＭＯＳＦＥＴ１３をダイオードに置換すればよい。また、本実施形態とは異なり、ＰチャネルＭＯＳＦＥＴ１２及びＮチャネルＭＯＳＦＥＴ１３を半導体集積回路装置１００Ａの外付け部品にしてもよい。また、ＰチャネルＭＯＳＦＥＴ１２の代わりにＮチャネルＭＯＳＦＥＴを用い、当該ＮチャネルＭＯＳＦＥＴを駆動するためのブートストラップ回路を設けてもよい。また、ＭＯＳＦＥＴの代わりにバイポーラトランジスタを用いてもよい。

本実施形態では、電源回路１０は降圧型のスイッチング電源回路であるが、昇圧型のスイッチング電源回路や昇降圧型のスイッチング電源回路に変更してもよい。また、本実施形態では、電源回路１０はスイッチング電源回路であるが、リニア電源回路に変更してもよい。リニア電源回路は、出力トランジスタと、当該リニア電源回路の出力電圧に基づき出力トランジスタを制御する制御部と、を備える。リニア電源回路では、出力トランジスタ及び制御部の両方を半導体集積回路装置に内蔵してもよく、制御部を半導体集積回路装置に内蔵し出力トランジスタを半導体集積回路装置に外付けしてもよい。

次に、電圧監視回路２０Ａの詳細について説明する。電圧監視回路２０Ａは、サンプルホールド部２１と、コンパレータ２２及び２５と、基準電圧源２３及び２４と、ＡＮＤゲート２６と、ＯＲゲート２７と、スイッチＳＷ１と、を備える。

サンプルホールド部２１の入力端及びコンパレータ２２の反転入力端子には出力電圧ＶＯＵＴが供給される。基準電圧源２３は第１基準電圧ＶＲＥＦ１を生成する。第１基準電圧ＶＲＥＦ１は出力電圧ＶＯＵＴの目標値より小さい値（例えば出力電圧ＶＯＵＴの目標値×０．９５等）に設定される。第１基準電圧ＶＲＥＦ１は出力電圧ＶＯＵＴの減電圧を検出するために用いられる。

スイッチＳＷ１は、サンプルホールド部２１によってサンプルホールドされた出力電圧ＶＯＵＴ及び基準電圧源２３によって生成された第１基準電圧ＶＲＥＦ１のいずれか一方を選択してコンパレータ２２の非反転入力端子に供給する。具体的には、半導体集積回路装置１００Ａが起動を開始してから出力電圧ＶＯＵＴの立ち上がり時間が経過する迄の第１期間において、スイッチＳＷ１は出力電圧ＶＯＵＴを選択し、出力電圧ＶＯＵＴの立ち上がり時間が経過してから後の第２期間において、スイッチＳＷ１は第１基準電圧ＶＲＥＦ１を選択する。

コンパレータ２５の非反転入力端子には出力電圧ＶＯＵＴが供給される。基準電圧源２４は第２基準電圧ＶＲＥＦ２を生成する。第２基準電圧ＶＲＥＦ２は出力電圧ＶＯＵＴの目標値より大きい値（例えば出力電圧ＶＯＵＴの目標値×１．０５等）に設定される。第２基準電圧ＶＲＥＦ２は出力電圧ＶＯＵＴの過電圧を検出するために用いられる。コンパレータ２５の反転入力端子には第２基準電圧ＶＲＥＦ２が供給される。

ＡＮＤゲート２６の第１入力端子にはマスク信号ＭＳＫが供給され、ＡＮＤゲート２６の第２入力端子にはコンパレータ２５の出力が供給される。コンパレータ２５による過電圧検出をマスクする場合、マスク信号ＭＳＫをローレベルにする。一方、コンパレータ２５による過電圧検出をマスクしない場合、マスク信号ＭＳＫをハイレベルにする。

ＯＲゲート２７の第１入力端子にはＡＮＤゲート２６の出力が供給され、ＯＲゲート２７の第２入力端子にはコンパレータ２２の出力が供給される。コンパレータ２２によって減電圧が検出されているかコンパレータ２５によって過電圧が検出されている場合、ＯＲゲート２７の出力（電圧監視回路２０Ａの出力）ＭＮＴはハイレベルになる。一方、減電圧も過電圧も検出されていない場合（検出がマスクされている場合を含む）、ＯＲゲート２７の出力ＭＮＴはローレベルになる。すなわち、電圧監視回路２０Ａの出力ＭＮＴは、出力電圧ＶＯＵＴの異常を検出した場合にハイレベルになる。なお、本実施形態とは異なり、半導体集積回路装置１００Ａに異常報知用端子を設け、異常報知用端子を介して電圧監視回路２０Ａの出力ＭＮＴを半導体集積回路装置１００Ａの外部に供給してもよい。

制御回路１１は、電圧監視回路２０Ａの出力ＭＮＴがハイレベルである場合、例えば再起動や非常停止等の異常対応措置を実行する。

図２及び図３は出力電圧ＶＯＵＴ等のタイムチャートの各例を示す図である。なお、図３では、図２との相違点を分かり易くするために、電圧監視回路２０Ａの出力ＭＮＴがハイレベルになった後も電源回路１０が通常動作を継続した場合のタイムチャートを図示している。しかしながら、上述したように制御回路１１は、電圧監視回路２０Ａの出力ＭＮＴがハイレベルである場合、例えば再起動や非常停止等の異常対応措置を実行することが好ましい。

半導体集積回路装置１００Ａが起動を開始してから出力電圧ＶＯＵＴの立ち上がり時間が経過する迄の第１期間Ｐ１において、サンプルホールド部２１及びコンパレータ２２によって構成される第１監視部は、異なる時刻における２つの出力電圧ＶＯＵＴに基づき出力電圧ＶＯＵＴを監視する。具体的には、第１期間Ｐ１において、第１監視部は、サンプルホールド部２１によってサンプリングが実行された時刻の出力電圧ＶＯＵＴ及び現時刻の出力電圧ＶＯＵＴに基づき、出力電圧ＶＯＵＴの減電圧を検出する。

第１期間Ｐ１において、現時刻の出力電圧ＶＯＵＴがサンプルホールド部２１によってサンプリングが実行された時刻の出力電圧ＶＯＵＴより大きい場合、すなわち出力電圧ＶＯＵＴが単調増加している場合、第１監視部は出力電圧ＶＯＵＴの減電圧を検出しない。一方、第１期間Ｐ１において、現時刻の出力電圧ＶＯＵＴがサンプルホールド部２１によってサンプリングが実行された時刻の出力電圧ＶＯＵＴより大きくない場合、すなわち出力電圧ＶＯＵＴが単調増加していない場合、第１監視部は出力電圧ＶＯＵＴの減電圧を検出する。

サンプルホールド部２１のサンプリングタイミングは、例えば制御部１１内で利用されるクロック信号に基づけばよい。なお、電源回路１０をリニア電源回路に変更する場合には、例えばサンプリングタイミング信号を生成する信号生成部を半導体集積回路装置１００Ａ内に設けるとよい。或いは、サンプリングタイミング信号を半導体集積回路装置１００Ａの外部から受け取るための端子を半導体集積回路装置１００Ａに設けてもよい。

出力端子ＴＯＵＴに接続される負荷（不図示）の中には、出力電圧ＶＯＵＴが目標値に達する前から負荷の起動を開始し負荷の起動中に出力電圧ＶＯＵＴが単調増加しなくなると正常に起動を完了できないおそれがあるタイプの負荷が存在する。例えばこのような負荷を出力端子ＴＯＵＴに接続する場合に、上述した第１監視部は有用である。

なお、本実施形態と異なり、第１監視部は、第１期間Ｐ１の一部のみにおいて、サンプルホールド部２１によってサンプリングが実行された時刻の出力電圧ＶＯＵＴ及び現時刻の出力電圧ＶＯＵＴに基づき、出力電圧ＶＯＵＴの減電圧を検出してもよい。例えば、出力端子ＴＯＵＴに接続される負荷（不図示）がまだ起動を開始しないと想定される期間において、第１監視部による検出をマスクしてもよい。具体的には、第１監視部が第１期間Ｐ１において出力電圧ＶＯＵＴが所定値に達してから出力電圧ＶＯＵＴの監視を開始するとよい。

また、本実施形態では、第１期間Ｐ１において、マスク信号ＭＳＫがハイレベルになり過電圧検出がマスクされる。しかしながら、第１期間Ｐ１において過電圧検出はマスクされなくても問題ないので、本実施形態とは異なり、ＡＮＤゲート２６を電圧監視回路２０Ａから取り除いてもよい。

また、本実施形態と異なり、サンプルホールド部２１を遅延部に変更してもよい。

出力電圧ＶＯＵＴの立ち上がり時間が経過してから後の第２期間Ｐ２において、基準電圧源２３及びコンパレータ２２によって構成される第２監視部は、出力電圧ＶＯＵＴと第１基準電圧ＶＲＥＦ１との比較結果に基づき出力電圧ＶＯＵＴを監視する。第１監視部及び第２監視部においてコンパレータ２２を共用することで部品点数を削減することができる。

第２期間Ｐ２において、出力電圧ＶＯＵＴが第１基準電圧ＶＲＥＦ１より大きい場合、第２監視部は出力電圧ＶＯＵＴの減電圧を検出しない。一方、第２期間Ｐ２において、出力電圧ＶＯＵＴが第１基準電圧ＶＲＥＦ１より大きくない場合、第２監視部は出力電圧ＶＯＵＴの減電圧を検出する。

＜第１実施形態の変形例＞
図１に示す電源監視回路２０Ａは、第１期間Ｐ１において、出力電圧ＶＯＵＴが単調増加していない場合に出力電圧ＶＯＵＴの減電圧が検出される構成である。しかしながら、起動中の電源回路の出力電圧に対して要求される品質保証の仕様が、第１期間Ｐ１において出力電圧ＶＯＵＴの単調減少を或る程度許容できる内容であることも考えられる。

したがって、図１に示す半導体集積回路装置１００Ａを図４に示す半導体集積回路装置１００Ｂ又は図５に示す半導体集積回路装置１００Ｃに変更してもよい。

図４に示す半導体集積回路装置１００Ｂは、電源監視回路２０Ａではなく電源監視回路２０Ｂを備える点で図１に示す半導体集積回路装置１００Ａと相違する。電源監視回路２０Ｂは、電源監視回路２０Ａにオフセット部２８を追加した構成である。電源監視回路２０Ｂにおいて、オフセット部２８は、サンプルホールド部２１とスイッチＳＷ１との間に設けられ、サンプルホールド部２１によってサンプルホールドされた出力電圧ＶＯＵＴをオフセットする。オフセット部２８のオフセット量が出力電圧ＶＯＵＴの単調減少の許容量に対応する。

図５に示す半導体集積回路装置１００Ｃは、電源監視回路２０Ａではなく電源監視回路２０Ｃを備える点で図１に示す半導体集積回路装置１００Ａと相違する。電源監視回路２０Ｃは、電源監視回路２０Ａにオフセット部２８を追加した構成である。電源監視回路２０Ｃにおいて、オフセット部２８は、端子ＶＯＵＴＳとコンパレータ２２の反転入力端子との間に設けられ、端子ＶＯＵＴＳから供給される出力電圧ＶＯＵＴをオフセットする。オフセット部２８のオフセット量が出力電圧ＶＯＵＴの単調減少の許容量に対応する。

なお、電源監視回路２０Ｃでは、オフセット部２８のオフセット量に応じて第１基準電圧ＶＲＥＦ１の値を設定する必要が生じる。したがって、第１監視部及び第２監視部においてコンパレータ２２を共用する構成においては、電源監視回路２０Ｃよりも電源監視回路２０Ｂの方が好ましい。

なお、サンプルホールド部２１によってサンプリングが実行された時刻と現時刻との間隔は、次のサンプリングが実行されない限り時間経過とともに徐々に拡大する。したがって、サンプルホールド部２１のサンプリング周期における出力電圧ＶＯＵＴの単調減少の許容量に対応してオフセット部２８のオフセット量を設定するとよい。

＜第２実施形態＞
図６は、第２実施形態に係る電源回路１０及び電圧監視回路２０Ｄの構成を示す図である。なお、図６において図１と同一の部分には同一の符号を付し詳細な説明を省略する。

第２実施形態では、図１に示す半導体集積回路装置１００Ａを図６に示す半導体集積回路装置１００Ｄに変更する。

図６に示す半導体集積回路装置１００Ｄは、電源監視回路２０Ａではなく電源監視回路２０Ｄを備える点で図１に示す半導体集積回路装置１００Ａと相違する。

電源監視回路２０Ｄは電源監視回路２０Ａからサンプルホールド部２１及びスイッチＳＷ１を取り除きＤ／Ａコンバータ２９を追加した構成である。

半導体集積回路装置１００Ａが起動を開始してから出力電圧ＶＯＵＴの立ち上がり時間が経過する迄の第１期間Ｐ１において、例えばソフトスタート部１４が制御部１１で用いられる内部基準電圧をリニアに上昇させる場合、理想的には内部基準電圧と出力電圧ＶＯＵＴとはリニアな関係になる。したがって、本実施形態では、第１期間Ｐ１において、内部基準電圧とリニアな関係である理想的な出力電圧ＶＯＵＴから所定値（例えば出力電圧ＶＯＵＴの目標値×０．０５等）を引いた値が第１基準電圧ＶＲＥＦ１になるようにする。すなわち、電源監視回路２０Ｄは、Ｄ／Ａコンバータ２９、基準電圧源２３、及びコンパレータ２２によって構成され第１期間Ｐ１において出力電圧ＶＯＵＴと単調増加する第１基準電圧ＶＲＥＦ１との比較結果に基づき出力電圧ＶＯＵＴを監視する第１監視部と、Ｄ／Ａコンバータ２９、基準電圧源２３、及びコンパレータ２２によって構成され第２期間Ｐ２において出力電圧ＶＯＵＴと一定の第１基準電圧ＶＲＥＦ１との比較結果に基づき出力電圧ＶＯＵＴを監視する第２監視部と、を備える。なお、内部基準電圧とリニアな関係である理想的な出力電圧ＶＯＵＴから所定値（例えば出力電圧ＶＯＵＴの目標値×０．０５等）を引いた値が正にならない期間は、例えば、基準電圧源２３が第１基準電圧ＶＲＥＦ１を不定にし、減電圧検出をマスクすればよい。

第１期間Ｐ１において、制御部１１は、ソフトスタート部１４によって生成されるデジタル電圧（内部基準電圧の制御に関連する電圧）をＤ／Ａコンバータ２９に出力する。一方、出力電圧ＶＯＵＴの立ち上がり時間が経過してから後の第２期間Ｐ２において、制御部１１は、一定値のデジタル電圧をＤ／Ａコンバータ２９に出力する。

Ｄ／Ａコンバータ２９は、制御部１１から受け取ったデジタル電圧をアナログ電圧に変換して基準電圧源２３に出力する。基準電圧源２３は、Ｄ／Ａコンバータ２９から受け取ったアナログ電圧に応じて第１基準電圧ＶＲＥＦ１の値を調整する。

以上のような構成により、本実施形態では、第１基準電圧ＶＲＥＦ１は図７に示すタイムチャートのように変化する。

＜第２実施形態の変形例＞
半導体集積回路装置１００Ｄに外付けされるコンデンサ（不図示）の容量値、制御部１１で生成されるスイッチングパルス信号の最小オンデューティの限界等の影響により、第１期間Ｐ１において、内部基準電圧と出力電圧ＶＯＵＴとがリニアな関係にならない場合がある。そのような場合、上述した第２実施形態では、例えば図８に示すタイムチャートのように第１期間Ｐ１において出力電圧ＶＯＵＴが単調増加しているにもかかわらず、コンパレータが出力電圧ＶＯＵＴの減電圧を検出してしまうおそれがある。

そこで、実験やシミュレーション等によって、第１期間Ｐ１における出力電圧ＶＯＵＴの標準的な変化特性を予め把握し、その把握した変化特性をソフトスタート部１４によって生成されるデジタル電圧に反映させるとよい。

例えば、第１期間Ｐ１及び延長期間αにおける出力電圧ＶＯＵＴの標準的な変化特性が図９に示すタイムチャートのような場合、図９に示すタイムチャートのように第１基準電圧ＶＲＥＦ１を設定することで、第１期間Ｐ１において出力電圧ＶＯＵＴが単調増加しているにもかかわらず、コンパレータが出力電圧ＶＯＵＴの減電圧を検出してしまうおそれがなくなる。

なお、図９に示すタイムチャートのようなでは、第１基準電圧ＶＲＥＦ１の設定を実現する場合、第２期間Ｐ２の開始直後からではなく延長期間αの終了直後から制御部１１が一定値のデジタル電圧をＤ／Ａコンバータ２９に出力すればよい。

＜用途＞
図１０は、各種電子機器を搭載した車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリＸ１０と、バッテリＸ１０から入力電圧の供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８と、を搭載している。なお、図１０におけるバッテリＸ１０および電子機器Ｘ１１〜Ｘ１８の搭載位置については、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、および、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行うボディコントロールユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、および、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、および、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

先に説明した電源回路及び電圧監視回路は、適宜、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。電源回路に接続される負荷としては、例えばＣＰＵ［central processing unit］、ＤＲＡＭ［dynamic random access memory］等を挙げることができる。また、ここでは用途の一例として車載製品について説明したが、先に説明した電源回路及び電圧監視回路は車載製品に限定されない。

＜留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

例えば、第１実施形態で説明した種々の例示及び変形例は特に矛盾がない限り第２実施形態においても適用してよい。

第１実施形態ではスイッチＳＷ１は第１期間Ｐ１において出力電圧ＶＯＵＴを選択し、第２期間Ｐ２において第１基準電圧ＶＲＥＦ１を選択したが、例えば第２実施形態の変形例と同様に、スイッチＳＷ１が第１期間Ｐ１及び延長期間αにおいて出力電圧ＶＯＵＴを選択し、延長期間αの終了直後から第１基準電圧ＶＲＥＦ１を選択してもよい。

第１実施形態及び第２実施形態では、出力電圧ＶＯＵＴの減電圧検出に関して互いに監視手法が異なる２つの監視部を設けたが、これに加えて又はこれに代えて、出力電圧ＶＯＵＴの過電圧検出に関して互いに監視手法が異なる２つの監視部を設けてもよい。なお、出力電圧ＶＯＵＴの過電圧検出に関する監視では、上述した第１実施形態と同様の構成を適用することができないので、例えば、上述した第１実施形態の変形例と同様の構成、上述した第２実施形態と同様の構成、上述した第２実施形態の変形例と同様の構成等を適用すればよい。

１０ 電源回路
１１ 制御部
１２ ＰチャネルＭＯＳＦＥＴ
１３ ＮチャネルＭＯＳＦＥＴ
２０Ａ〜２０Ｄ 電圧監視回路
２１ サンプルホールド部
２２ コンパレータ
２３ 基準電圧源
２８ オフセット部
２９ Ｄ／Ａコンバータ
１００Ａ〜１００Ｄ 半導体集積回路装置
ＳＷ１ スイッチ
Ｘ 車両

Claims (10)

1. 電源回路の出力電圧を監視する電圧監視回路であって、
   前記電源回路が起動を開始してから所定時間が経過する迄の第１期間の少なくとも一部において、第１監視手法で前記出力電圧を監視する第１監視部と、
   前記所定時間が経過してから後の第２期間において、前記第１監視手法と異なる第２監視手法で前記出力電圧を監視する第２監視部と、
   を備える、電圧監視回路。
2. 前記第１監視部は、異なる時刻における２つの前記出力電圧に基づき前記出力電圧を監視する、請求項１に記載の電圧監視回路。
3. 前記第１監視部は、前記出力電圧又は前記出力電圧の分圧をサンプルホールドするサンプルホールド部を備える、請求項２に記載の電圧監視回路。
4. 前記第１監視部は、前記出力電圧又は前記出力電圧の分圧をオフセットするオフセット部を備える、請求項２又は請求項３に記載の電圧監視回路。
5. 前記オフセット部は、前記サンプルホールド部によってサンプルホールドされた前記出力電圧又は前記出力電圧の分圧をオフセットする、請求項４に記載の電圧監視回路。
6. 前記第１監視部は、前記出力電圧又は前記出力電圧の分圧と単調増加する基準電圧との比較結果に基づき前記出力電圧を監視する、請求項１に記載の電圧監視回路。
7. 前記第１監視部は、前記出力電圧が所定値に達してから前記出力電圧の監視を開始する、請求項１〜６のいずれか一項に記載の電圧監視回路。
8. 請求項１〜７のいずれか一項に記載の電圧監視回路と、
   スイッチング素子又は出力トランジスタを制御する制御部と、
   を備える、半導体集積回路装置。
9. 請求項１〜７のいずれか一項に記載の電圧監視回路と、
   前記電源回路と、
   前記電源回路に接続される負荷と、
   を備える、電子機器。
10. 請求項１〜７のいずれか一項に記載の電圧監視回路と、
    前記電源回路と、
    を備える、車両。

Images