JP2021033472A - リニア電源 - Google Patents

Abstract

【課題】入力過渡応答特性の高いリニア電源を提供する。【解決手段】リニア電源１は、入力電圧ＶＩＮの入力端と出力電圧ＶＯＵＴの出力端との間に接続された出力トランジスタ１０と、入力電圧ＶＩＮを降圧して所定の内部電源電圧ＶＲＥＧを生成する内部電源部７０と、内部電源電圧ＶＲＥＧから所定の基準電圧ＶＲＥＦを生成する基準電圧生成部４０と、出力電圧ＶＯＵＴに応じた帰還電圧ＶＦＢと基準電圧ＶＲＥＦが一致するように出力トランジスタ１０の駆動信号Ｇ１０を生成するアンプ３０と、アンプ３０の駆動電流ＩＡＭＰを生成する駆動電流生成部５０と、内部電源電圧ＶＲＥＧの変動を検出して駆動電流ＩＡＭＰを可変制御する駆動電流制御部６０と、を有する。例えば、駆動電流制御部６０は、内部電源電圧ＶＲＥＧの上昇中に駆動電流ＩＡＭＰを増強するとよい。【選択図】図７

Description

本明細書中に開示されている発明は、リニア電源に関する。

従来より、様々なデバイスの電源手段として、リニア電源（＝ＬＤＯ［low drop out］レギュレータなどのシリーズレギュレータ）が用いられている。

特開２０１８−１１２９６３号公報 特開２０１６−２００９８９号公報 特開２０１３−１６２１４５号公報

ところで、安定度の低い入力電圧（例えばバッテリ電圧）の供給を受けるリニア電源では、入力電圧の過渡的な変動に対する応答特性（＝入力過渡応答特性）を高めておく必要がある。なぜなら、入力過渡応答特性が低いと、入力電圧の変動時に出力電圧まで変動してしまい、負荷の特性悪化や破壊などの原因となり得るからである。特に、近年では、リニア電源に供給される入力電圧の低電圧化が進んでおり、入力過渡応答特性に対する要求も厳しくなっている。

なお、本願出願人は、これまでにも入力過渡応答特性の高いリニア電源（特許文献１、特許文献２）や省電力化と高速化を両立し得るアンプ（特許文献３）を提案しているが、リニア電源における入力過渡応答特性の改善手法（アンプの駆動電流制御手法）については、更なる検討の余地があった。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、入力過渡応答特性の高いリニア電源を提供することを目的とする。

本明細書中に開示されているリニア電源は、入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、前記入力電圧を降圧して所定の内部電源電圧を生成する内部電源部と、前記内部電源電圧から所定の基準電圧を生成する基準電圧生成部と、前記出力電圧に応じた帰還電圧と前記基準電圧が一致するように前記出力トランジスタの駆動信号を生成するアンプと、前記アンプの駆動電流を生成する駆動電流生成部と、前記内部電源電圧の変動を検出して前記駆動電流を可変制御する駆動電流制御部と、を有する構成（第１の構成）とされている。

なお、上記第１の構成から成るリニア電源において、前記駆動電流制御部は、前記内部電源電圧の上昇中に前記駆動電流を増強する構成（第２の構成）にするとよい。

また、上記第２の構成から成るリニア電源において、前記駆動電流制御部は、前記内部電源電圧の交流成分のみを通過させるキャパシタと、前記交流成分に応じた増強電流を前記駆動電流に足し合わせる増強電流生成部と、を含む構成（第３の構成）にするとよい。

また、上記第３の構成から成るリニア電源において、前記増強電流生成部は、前記キャパシタに流れる電流をミラーして前記増強電流を生成するカレントミラーを含む構成（第４の構成）にするとよい。

また、上記第３の構成から成るリニア電源において、前記増強電流生成部は、前記キャパシタに流れる電流を微分電圧に変換する抵抗と、前記微分電圧に応じて前記増強電流を生成するトランジスタと、を含む構成（第５の構成）にしてもよい。

また、上記第１〜第５いずれかの構成から成るリニア電源において、前記駆動電流生成部は、前記アンプと接地端との間に接続されている構成（第６の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成るリニア電源において、前記駆動電流生成部は、前記入力電圧の入力端と前記アンプとの間に接続されている構成（第７の構成）にしてもよい。

また、上記第１〜第７いずれかの構成から成るリニア電源は、前記出力電圧を分圧して前記帰還電圧を生成する分圧部をさらに有する構成（第８の構成）にするとよい。

また、本明細書中に開示されている電子機器は、上記第１〜第８いずれかの構成から成るリニア電源と、前記リニア電源から電力供給を受けて動作する負荷とを有する構成（第９の構成）とされている。

また、本明細書中に開示されている車両は、上記第９の構成から成る電子機器と、前記電子機器に電力を供給するバッテリと、を有する構成（第１０の構成）とされている。

本明細書中に開示されている発明によれば、入力過渡応答特性の高いリニア電源を提供することが可能となる。

リニア電源の比較例を示す図 比較例における入力過渡応答特性を示す図 リニア電源の第１実施形態を示す図 第１実施形態における入力過渡応答特性を示す図 第１実施形態の問題点を説明するための図 第１実施形態における入力ノイズ重畳時の入出力挙動を示す図 リニア電源の第２実施形態を示す図 第２実施形態における入力過渡応答特性を示す図 第２実施形態における入力ノイズ重畳時の入出力挙動を示す図 リニア電源の第３実施形態を示す図 リニア電源の第４実施形態を示す図 リニア電源の第５実施形態を示す図 車両の外観図

まず、リニア電源に関する新規な実施形態の説明に先立ち、それらと対比される比較例について簡単に説明しておく。

＜比較例＞
図１は、リニア電源の比較例を示す図である。本比較例のリニア電源１は、出力トランジスタ１０と、分圧部２０と、アンプ３０と、基準電圧生成部４０と、を有し、入力電圧ＶＩＮを降圧して所望の出力電圧ＶＯＵＴを生成する。入力電圧ＶＩＮは、不図示のバッテリなどから供給されており、その安定度は必ずしも高くない。出力電圧ＶＯＵＴは、後段の負荷２（＝二次電源やマイコンなど）に供給されている。リニア電源１は、例えば、ＩＣ内蔵の基準電圧源として用いることができる。

出力トランジスタ１０は、入力電圧ＶＩＮの入力端と出力電圧ＶＯＵＴの出力端との間に接続されており、アンプ３０からのゲート信号Ｇ１０に応じて導通度（裏を返せばオン抵抗値）が制御される。なお、本図の例では、出力トランジスタ１０として、ＰＭＯＳＦＥＴ［P-channel type MOSFET］が用いられている。従って、ゲート信号Ｇ１０が低いほど、出力トランジスタ１０の導通度が高くなり、出力電圧ＶＯＵＴが上昇する。逆に、ゲート信号Ｇ１０が高いほど、出力トランジスタ１０の導通度が低くなり、出力電圧ＶＯＵＴが低下する。ただし、出力トランジスタ１０としては、ＰＭＯＳＦＥＴに代えて、ＮＭＯＳＦＥＴを用いてもよいし、バイポーラトランジスタを用いてもよい。

分圧部２０は、出力電圧ＶＯＵＴの出力端と接地端との間に直列接続された抵抗２１及び２２（抵抗値：Ｒ１及びＲ２）を含み、両抵抗相互間の接続ノードから出力電圧ＶＯＵＴに応じた帰還電圧ＶＦＢ（＝ＶＯＵＴ×｛Ｒ２／（Ｒ１＋Ｒ２）｝）を出力する。ただし、出力電圧ＶＯＵＴがアンプ３０の入力ダイナミックレンジに収まっていれば、分圧部２０を割愛し、帰還電圧ＶＦＢとして出力電圧ＶＯＵＴそのものをアンプ３０に直接入力しても構わない。

アンプ３０は、非反転入力端（＋）に入力される帰還電圧ＶＦＢが反転入力端（−）に入力される所定の基準電圧ＶＲＥＦと一致するようにゲート信号Ｇ１０（＝出力トランジスタ１０の駆動信号に相当）を生成して出力トランジスタ１０を駆動する。より具体的に述べると、アンプ３０は、帰還電圧ＶＦＢと基準電圧ＶＲＥＦとの差分値ΔＶ（＝ＶＦＢ−ＶＲＥＦ）が高いほどゲート信号Ｇ１０を引き上げ、逆に、差分値ΔＶが低いほどゲート信号Ｇ１０を引き下げる。

基準電圧生成部４０は、入力電圧ＶＩＮから基準電圧ＶＲＥＦ（固定値）を生成する。なお、基準電圧生成部４０としては、例えば、電源依存性や温度依存性の低いバンドギャップ電圧源を好適に用いることができる。

＜入力過渡応答特性（比較例）＞
図２は、比較例における入力過渡応答特性を示す図である。なお、本図上段には、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係が示されており、本図下段には、入力電圧ＶＩＮとゲート信号Ｇ１０との関係が示されている。

入力電圧ＶＩＮの低下に伴い、入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔ（＝出力電圧ＶＯＵＴの目標値）よりも低くなると、帰還電圧ＶＦＢが常に基準電圧ＶＲＥＦを下回った状態となる。その結果、アンプ３０は、その能力の限界までゲート信号Ｇ１０をローレベルに引き下げた状態となるので、出力トランジスタ１０がフルオン状態に陥る（時刻ｔ１１〜ｔ１３を参照）。すなわち、アンプ３０がコンパレータに近い動作状態となる。

このような状態から入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔよりも高い電圧まで急上昇した場合、アンプ３０は、ゲート信号Ｇ１０を引き上げて出力トランジスタ１０をオフしようとする。しかしながら、ローレベルに振り切れた状態のゲート信号Ｇ１０を、入力電圧ＶＩＮの急変に即時追従させて引き上げることは難しい。その結果、出力トランジスタ１０がフルオン状態とされたまま、入力電圧ＶＩＮをそのまま出力してしまい、出力電圧ＶＯＵＴのオーバーシュートを生じる（時刻ｔ１３〜ｔ１５を参照）。このようなオーバーシュートが生じると、負荷２が誤動作したり破壊に至るおそれがある。

なお、出力トランジスタ１０をオフさせるスピードは、アンプ３０の応答速度、アンプ３０の出力段における電流能力、アンプ３０の内部端子が持つインピーダンス、或いは、出力トランジスタ１０のゲート容量などによって決まる。また、オーバーシュートの収束時間は、アンプ３０の特性（位相余裕度、応答速度）などによって決まる。

リニア電源１の入力過渡応答特性を改善するためには、アンプ３０の駆動電流を増やしてゲインを上げるか、或いは、アンプ３０の内部容量値を小さくする必要がある。しかしながら、アンプ３０のゲインや内部容量値は、リニア電源１本来の特性や安定性を考慮して決定されている。従って、リニア電源１の入力過渡応答特性を改善するためだけに、アンプ３０のゲインや内部容量値を変更することは難しい。また、アンプ３０の駆動電流を固定的に増大することは、アンプ３０（延いてはリニア電源１）の消費電流増加に繋がるので、近年要求される低消費電流化に逆行してしまう。

以下では、このような不具合を解消することのできる第１実施形態を提案する。

＜第１実施形態＞
図３は、リニア電源の第１実施形態を示す図である。本実施形態のリニア電源１は、先出の比較例（図１）を基本としつつ、先出の構成要素１０〜４０に加えて、駆動電流生成部５０と、駆動電流制御部６０と、をさらに有する。

駆動電流生成部５０は、アンプ３０と接地端との間に接続されたシンク電流源であり、アンプ３０の駆動電流ＩＡＭＰを生成する。

駆動電流制御部６０は、入力電圧ＶＩＮの変動（上昇）を検出して駆動電流ＩＡＭＰを可変制御する。

＜入力過渡応答特性（第１実施形態）＞
図４は、第１実施形態における入力過渡応答特性を示す図である。なお、本図の上段には、入力電圧ＶＩＮと出力電圧ＶＯＵＴとの関係が示されており、本図の中段には、入力電圧ＶＩＮとゲート信号Ｇ１０との関係が示されている。また、本図の下段には、駆動電流ＩＡＭＰの挙動が描写されている。

入力電圧ＶＩＮの低下に伴い、入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔ（＝出力電圧ＶＯＵＴの目標値）よりも低くなると、帰還電圧ＶＦＢが常に基準電圧ＶＲＥＦを下回った状態となる。その結果、アンプ３０は、その能力の限界までゲート信号Ｇ１０をローレベルに引き下げた状態となるので、出力トランジスタ１０がフルオン状態に陥る（時刻ｔ２１〜ｔ２３を参照）。すなわち、アンプ３０がコンパレータに近い動作状態となる。ここまでの動作は、先出の比較例（図２の時刻ｔ１１〜ｔ１３）と基本的に変わらない。

このような状態から入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔよりも高い電圧まで急上昇した場合、アンプ３０は、ゲート信号Ｇ１０を引き上げて出力トランジスタ１０をオフしようとする。

このとき、駆動電流制御部６０は、入力電圧ＶＩＮの変動（上昇）を検出し、入力電圧ＶＩＮの上昇中にアンプ３０の駆動電流ＩＡＭＰを定常値よりも大きい値に増強する（時刻ｔ２２〜ｔ２５を参照）。その結果、アンプ３０のゲインが一時的に高められるので、ローレベルに振り切れた状態のゲート信号Ｇ１０を、入力電圧ＶＩＮの急変に即時追従させて引き上げることが可能となる。

本図に即して具体的に述べると、ゲート信号Ｇ１０がローレベルから入力電圧ＶＩＮに立ち上がるまでの所要時間（図４の時刻ｔ２３〜ｔ２４）は、先の比較例における所要時間（図２の時刻ｔ１３〜ｔ１４）よりも短くなっており、結果的に出力電圧ＶＯＵＴのオーバーシュートが抑制されていることが分かる。

＜第１実施形態の問題点＞
図５は、第１実施形態の問題点を説明するための図である。本図で示したように、入力電圧ＶＩＮには、意図しないノイズ成分やリップル成分（以下では、入力ノイズと呼ぶ）が重畳し得る。

図６は、第１実施形態における入力ノイズ重畳時の入出力挙動を示す図であり、上から順に、入力電圧ＶＩＮ、駆動電流ＩＡＭＰ、及び、出力電圧ＶＯＵＴが描写されている。本図のように、入力電圧ＶＩＮに入力ノイズが重畳すると、その影響が駆動電流制御部６０を介してアンプ３０の駆動電流ＩＡＭＰに伝わり、最終的には、出力電圧ＶＯＵＴに意図しない変動を生じるおそれがある。

以下では、このような不具合を解消することのできる第２実施形態を提案する。

図７は、リニア電源の第２実施形態を示す図である。本実施形態のリニア電源１は、先出の第１実施形態（図３）を基本としつつ、先出の構成要素１０〜６０に加えて、内部電源部７０をさらに有する。

内部電源部７０は、入力電圧ＶＩＮを降圧して所定の内部電源電圧ＶＲＥＧを生成し、これをリニア電源１の各部に出力する。従って、入力電圧ＶＩＮが内部電源電圧ＶＲＥＧの出力目標値Ｖｔａｒｇｅｔ２よりも高い電圧値に維持されている限り、入力電圧ＶＩＮに入力ノイズが重畳しても、その影響が内部電源電圧ＶＲＥＧに及ぶことはなく、内部電源電圧ＶＲＥＧが一定値に維持される。

なお、内部電源部７０の追加に伴い、基準電圧生成部４０は、入力電圧ＶＩＮから基準電圧ＶＲＥＦを直接生成する構成ではなく、内部電源電圧ＶＲＥＧから基準電圧ＶＲＥＦを生成する構成に変更されている。

また、内部電源部７０の追加に伴い、駆動電流制御部６０は、入力電圧ＶＩＮの変動を検出する構成ではなく、内部電源電圧ＶＲＥＧの変動を検出する構成に変更されている。

＜入力過渡応答特性（第２実施形態）＞
図８は、第２実施形態における入力過渡応答特性を示す図である。なお、本図の上段には、入力電圧ＶＩＮ、内部電源電圧ＶＲＥＧ、及び、出力電圧ＶＯＵＴの関係が示されている。また、本図の中段には、入力電圧ＶＩＮとゲート信号Ｇ１０との関係が示されており、本図の下段には、駆動電流ＩＡＭＰの挙動が描写されている。

第２実施形態における入出力過渡特性は、基本的に先出の第１実施形態（図４）と同様である。すなわち、入力電圧ＶＩＮの低下に伴い、入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔ（＝出力電圧ＶＯＵＴの目標値）よりも低くなると、アンプ３０がコンパレータに近い動作状態となり、この状態から入力電圧ＶＩＮが出力目標値Ｖｔａｒｇｅｔよりも高い電圧まで急上昇した場合、アンプ３０は、ゲート信号Ｇ１０を引き上げて出力トランジスタ１０をオフしようとする。

このとき、駆動電流制御部６０は、内部電源電圧ＶＲＥＧの変動（上昇）を検出し、内部電源電圧ＶＲＥＧの上昇中にアンプ３０の駆動電流ＩＡＭＰを定常値よりも大きい値に増強する（時刻ｔ２２〜ｔｘを参照）。その結果、アンプ３０のゲインが一時的に高められるので、ローレベルに振り切れた状態のゲート信号Ｇ１０を、入力電圧ＶＩＮの急変に即時追従させて引き上げることが可能となり、延いては、オーバーシュートを抑制することが可能となる。

なお、内部電源部７０の特性にもよるが、内部電源電圧ＶＲＥＧの上昇期間（＝時刻ｔ２２〜ｔｘ）は、入力電圧ＶＩＮの上昇期間（＝時刻ｔ２２〜ｔ２５）よりも一般的に短くなる。そのため、第２実施形態では、先出の第１実施形態と比べて、駆動電流ＩＡＭＰの増強期間が短くなる可能性がある。

ただし、本実施形態のリニア電源１であれば、入力電圧ＶＩＮに入力ノイズが重畳する場合であっても、出力電圧特性の悪化を招くことなく、入力過渡応答特性を改善することが可能となる。以下、図面を参照しながら詳細に説明する。

図９は、第２実施形態における入力ノイズ重畳時の入出力挙動を示す図であり、上から順に、入力電圧ＶＩＮ及び内部電源電圧ＶＲＥＧ（破線）、駆動電流ＩＡＭＰ、並びに、出力電圧ＶＯＵＴが描写されている。

先にも述べたように、入力電圧ＶＩＮが内部電源電圧ＶＲＥＧの目標値よりも高い電圧値に維持されているときには、入力電圧ＶＩＮに入力ノイズが重畳しても、その影響が内部電源電圧ＶＲＥＧに及ぶことはなく、内部電源電圧ＶＲＥＧが一定値に維持される。従って、入力ノイズの影響が駆動電流制御部６０を介してアンプ３０の駆動電流ＩＡＭＰに伝わることはないので、出力電圧ＶＯＵＴに意図しない変動が生じるおそれもない。以上の動作原理により、入力電圧ＶＩＮに入力ノイズが重畳する場合であっても、出力電圧特性の悪化を招くことなく、入力過渡応答特性を改善することが可能となる。

図１０は、リニア電源の第３実施形態を示す図である。本実施形態のリニア電源１は、先出の第２実施形態（図７）を基本としつつ、駆動電流制御部６０の構成要素として、キャパシタ６１と増強電流生成部６２が明示されている。なお、増強電流生成部６２は、ＮＭＯＳＦＥＴ６２ａ及び６２ｂを含む。

キャパシタ６１の第１端は、内部電源電圧ＶＲＥＧの印加端に接続されている。キャパシタ６１の第２端は、ＮＭＯＳＦＥＴ６２ａのドレインに接続されている。ＮＭＯＳＦＥＴ６２ａ及び６２ｂそれぞれのゲートは、いずれもＮＭＯＳＦＥＴ６２ａのドレインに接続されている。ＮＭＯＳＦＥＴ６２ａ及び６２ｂそれぞれのソースは、いずれも接地端に接続されている。なお、ＮＭＯＳＦＥＴ６２ｂのドレインは、増強電流ＩＢＳＴの出力端として、アンプ３０と駆動電流生成部５０との接続ノードに接続されている。

上記構成から成る駆動電流制御部６０において、キャパシタ６１は、内部電源電圧ＶＲＥＧの直流成分を遮断して交流成分（＝変動成分）のみを通過させるカップリングキャパシタとして機能する。より具体的に述べると、キャパシタ６１には、内部電源電圧ＶＲＥＧの上昇中にだけ、内部電源電圧ＶＲＥＧの印加端からＮＭＯＳＦＥＴ６２ａを介して接地端に至る向きに電流Ｉ６１が流れる。

増強電流生成部６２は、内部電源電圧ＶＲＥＧの交流成分に応じた増強電流ＩＢＳＴを生成してアンプ３０の駆動電流ＩＡＭＰに足し合わせる。特に、増強電流生成部６２は、キャパシタ６１に流れる電流Ｉ６１をミラーして増強電流ＩＢＳＴを生成するカレントミラー（＝ＮＭＯＳＦＥＴ６２ａ及び６２ｂ）を含む。

従って、内部電源電圧ＶＲＥＧの上昇中には、駆動電流ＩＡＭＰと増強電流ＩＢＳＴとを足し合わせた加算電流（＝ＩＡＭＰ＋ＩＢＳＴ）がアンプ３０に流れるので、アンプ３０のゲインを一時的に高めることが可能となる。

図１１は、リニア電源の第４実施形態を示す図である。本実施形態のリニア電源１は、先出の第３実施形態（図１０）を基本としつつ、増強電流生成部６２の構成要素として、先出のＮＭＯＳＦＥＴ６２ａ及び６２ｂに代えて、ＮＭＯＳＦＥＴ６２ｃと抵抗６２ｄ及び６２ｅが設けられている。

キャパシタ６１の第１端は、内部電源電圧ＶＲＥＧの印加端に接続されている。キャパシタ６１の第２端は、ＮＭＯＳＦＥＴ６２ｃのゲートと抵抗６２ｄの第１端にそれぞれ接続されている。ＮＭＯＳＦＥＴ６２ｃのソースと抵抗６２ｄの第２端は、いずれも接地端に接続されている。ＮＭＯＳＦＥＴ６２ｃのドレインは、抵抗６２ｅの第１端に接続されている。抵抗６２ｅの第２端は、増強電流ＩＢＳＴの出力端として、アンプ３０と駆動電流生成部５０との接続ノードに接続されている。

上記構成から成る駆動電流制御部６０において、抵抗６２ｄは、キャパシタ６１に流れる電流Ｉ６１を微分電圧Ｖ６１に変換する電流／電圧変換素子として機能する。また、ＮＭＯＳＦＥＴ６２ｃは、微分電圧Ｖ６１に応じて増強電流ＩＢＳＴを生成するトランジスタとして機能する。より具体的に述べると、ＮＭＯＳＦＥＴ６２ｃは、微分電圧Ｖ６１が高いほど増強電流ＩＢＳＴを大きくし、逆に、微分電圧Ｖ６１が低いほど増強電流ＩＢＳＴを小さくする。このように、増強電流生成部６２の回路構成は任意である。

図１２は、リニア電源の第５実施形態を示す図である。本実施形態のリニア電源１は、先出の第３実施形態（図１０）を基本としつつ、駆動電流生成部５０が入力電圧ＶＩＮの入力端とアンプとの間に接続されたソース電流源に変更されるとともに、駆動電流制御部６０（特に増強電流生成部６２）の構成要素として、ＰＭＯＳＦＥＴ６２ｆ及び６２ｇが追加されている。

ＰＭＯＳＦＥＴ６２ｆ及び６２ｇそれぞれのソースは、いずれも入力電圧ＶＩＮの入力端に接続されている。ＰＭＯＳＦＥＴ６２ｆ及び６２ｇそれぞれのゲートは、いずれもＰＭＯＳＦＥＴ６２ｆのドレインに接続されている。ＰＭＯＳＦＥＴ６２ｆのドレインは、ＮＭＯＳＦＥＴ６２ｂのドレインに接続されている。一方、ＰＭＯＳＦＥＴ６２ｇのドレインは、増強電流ＩＢＳＴの出力端として、アンプ３０と駆動電流生成部５０との接続ノードに接続されている。

このように、駆動電流生成部５０がソース電流である場合には、ＰＭＯＳＦＥＴ６２ｆ及び６２ｇから成るカレントミラーを用いて、ＮＭＯＳＦＥＴ６２ｂのドレインに流れる増強電流ＩＢＳＴをさらにミラーすることにより、入力電圧ＶＩＮの入力端からアンプ３０に向けて、駆動電流ＩＡＭＰと共に流し込むとよい。

なお、ここでは、先出の第３実施形態（図１０）を基本とした例を挙げたが、例えば、先出の第４実施形態（図１１）を基本としつつ、駆動電流生成部５０をソース電流源に変更するとともに、駆動電流制御部６０（特に増強電流生成部６２）の構成要素として、ＰＭＯＳＦＥＴ６２ｆ及び６２ｇを追加しても構わない。その場合には、ＰＭＯＳＦＥＴ６２ｆのドレインが抵抗６２ｅの第２端に接続されることになる。

＜車両への適用＞
図１３は、車両Ｘの外観図である。本構成例の車両Ｘは、不図示のバッテリから電源電圧の供給を受けて動作する種々の電子機器Ｘ１１〜Ｘ１８を搭載している。本図における電子機器Ｘ１１〜Ｘ１８の搭載位置は、図示の便宜上、実際とは異なる場合がある。

電子機器Ｘ１１は、エンジンに関連する制御（インジェクション制御、電子スロットル制御、アイドリング制御、酸素センサヒータ制御、及び、オートクルーズ制御など）を行うエンジンコントロールユニットである。

電子機器Ｘ１２は、ＨＩＤ［high intensity discharged lamp］やＤＲＬ［daytime running lamp］などの点消灯制御を行うランプコントロールユニットである。

電子機器Ｘ１３は、トランスミッションに関連する制御を行うトランスミッションコントロールユニットである。

電子機器Ｘ１４は、車両Ｘの運動に関連する制御（ＡＢＳ［anti-lock brake system］制御、ＥＰＳ［electric power steering］制御、電子サスペンション制御など）を行う制動ユニットである。

電子機器Ｘ１５は、ドアロックや防犯アラームなどの駆動制御を行うセキュリティコントロールユニットである。

電子機器Ｘ１６は、ワイパー、電動ドアミラー、パワーウィンドウ、ダンパー（ショックアブソーバー）、電動サンルーフ、及び、電動シートなど、標準装備品やメーカーオプション品として、工場出荷段階で車両Ｘに組み込まれている電子機器である。

電子機器Ｘ１７は、車載Ａ／Ｖ［audio/visual］機器、カーナビゲーションシステム、及び、ＥＴＣ［electronic toll collection system］など、ユーザオプション品として任意で車両Ｘに装着される電子機器である。

電子機器Ｘ１８は、車載ブロア、オイルポンプ、ウォーターポンプ、バッテリ冷却ファンなど、高耐圧系モータを備えた電子機器である。

なお、先に説明したリニア電源１は、電子機器Ｘ１１〜Ｘ１８のいずれにも組み込むことが可能である。

＜その他の変形例＞
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、車両関連機器、船舶関連機器、事務機器、ポータブル機器、ないしは、スマートフォンなどに利用することが可能である。

１ リニア電源
２ 負荷
１０ 出力トランジスタ（ＰＭＯＳＦＥＴ）
２０ 分圧部
２１、２２ 抵抗
３０ アンプ
４０ 基準電圧生成部
５０ 駆動電流生成部
６０ 駆動電流制御部
６１ キャパシタ
６２ 増強電流生成部
６２ａ、６２ｂ、６２ｃ ＮＭＯＳＦＥＴ
６２ｄ、６２ｅ 抵抗
６２ｆ、６２ｇ ＰＭＯＳＦＥＴ
７０ 内部電源部
Ｘ 車両
Ｘ１１〜Ｘ１８ 電子機器

Claims (10)

1. 入力電圧の入力端と出力電圧の出力端との間に接続された出力トランジスタと、
   前記入力電圧を降圧して所定の内部電源電圧を生成する内部電源部と、
   前記内部電源電圧から所定の基準電圧を生成する基準電圧生成部と、
   前記出力電圧に応じた帰還電圧と前記基準電圧が一致するように前記出力トランジスタの駆動信号を生成するアンプと、
   前記アンプの駆動電流を生成する駆動電流生成部と、
   前記内部電源電圧の変動を検出して前記駆動電流を可変制御する駆動電流制御部と、
   を有することを特徴とするリニア電源。
2. 前記駆動電流制御部は、前記内部電源電圧の上昇中に前記駆動電流を増強することを特徴とする請求項１に記載のリニア電源。
3. 前記駆動電流制御部は、
   前記内部電源電圧の交流成分のみを通過させるキャパシタと、
   前記交流成分に応じた増強電流を前記駆動電流に足し合わせる増強電流生成部と、
   を含むことを特徴とする請求項２に記載のリニア電源。
4. 前記増強電流生成部は、前記キャパシタに流れる電流をミラーして前記増強電流を生成するカレントミラーを含むことを特徴とする請求項３に記載のリニア電源。
5. 前記増強電流生成部は、
   前記キャパシタに流れる電流を微分電圧に変換する抵抗と、
   前記微分電圧に応じて前記増強電流を生成するトランジスタと、
   を含むことを特徴とする請求項３に記載のリニア電源。
6. 前記駆動電流生成部は、前記アンプと接地端との間に接続されていることを特徴とする請求項１〜請求項５のいずれか一項に記載のリニア電源。
7. 前記駆動電流生成部は、前記入力電圧の入力端と前記アンプとの間に接続されていることを特徴とする請求項１〜請求項５のいずれか一項に記載のリニア電源。
8. 前記出力電圧を分圧して前記帰還電圧を生成する分圧部をさらに有することを特徴とする請求項１〜請求項７のいずれか一項に記載のリニア電源。
9. 請求項１〜請求項８のいずれか一項に記載のリニア電源と、
   前記リニア電源から電力供給を受けて動作する負荷と、
   を有することを特徴とする電子機器。
10. 請求項９に記載の電子機器と、
    前記電子機器に電力を供給するバッテリと、
    を有することを特徴とする車両。

Images