JPH04205115A - ボルテージ・レギュレーター - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＣＭＯＳモノリシックＩＣ化されたボルテー
ジ・レギュレーターに関するものである。

［発明の概要］ 本発明は、ボルテージ・レギュレーターの誤差増幅器に
流す電流値を、電源電圧上昇時に増大させることで、低
消費電流で電源電圧上昇時のオーバー・シュートの小さ
いボルテージ・レギュレーターを提供するものである。

［従来の技術］ 従来の正の出力電圧を持つボルテージ・レギュレーター
の回路図を第２図に示す。基準電圧回路１と抵抗Ｒ１と
Ｒ２とから取り出された電圧は、トランジスタＭ、〜Ｍ
、で構成される誤差増幅器２で比較され、出力トランジ
スタ３を制御する。

つまり、抵抗Ｒ１，Ｒ２から取り出された電圧が、基準
電圧より小さければ、誤差増幅器２の出力は低くなり、
出力トランジスタ３を強くバイアスし、逆に抵抗Ｒ，，
Ｒ２から取り出された電圧が基準電圧より高ければ出力
トランジスタ３を弱くバイアスして出力端子４には一定
の電圧が得られる。

この時、誤差増幅器２には、トランジスタＭ５のゲート
電圧を基準電圧回路１から供給している為、一定の電流
が流れる６ ［発明が解決しようとする課題］ 第２図のボルテージ・レギュレーターの場合、次のよう
な問題点が生じる。

通常、出力端子４にはコンデンサが付加されているが、
電源電圧を急峻に立ち上げると、出力端子４の電圧は、
出力トランジスタ３によって、付加されているコンデン
サを充電して、上昇して行く。この時、誤差増幅器２の
出力は、出力トランジスタ３を強くバイアスする為、低
い電圧となっている。

やがて出力端子４の電圧が、正規のボルテージ・レギュ
レーターの出力電圧に達し、誤差増幅器２の出力は、出
力トランジスタ３を弱くバイアスしようとするが、誤差
増幅器２の出力は瞬間的に変化できない為、低い電圧か
ら高い電圧に変化するまでにある時間を要する。この間
、出力トランジスタ３は、強（バイアスされ続けるので
、出力端子４は、正規の出力電圧よりも上昇し、オーバ
ー・シュートが生じる。

このオーバー・シュートを抑えるには、誤差増幅器２の
応答速度を高めれば良い。

トランジスタ問うの電流値を工５、誤差増幅器２の負荷
となる出力トランジスタ３のゲート容量をＣとすると、
誤差増幅器２のスルーレートＳＲは、式（１）で表わさ
れる。

５Ｒ＝Ｉ５／Ｃ・・・　（１） 式（１）から明らかなように、誤差増幅器２の応答速度
を高めるには、■、を大きくし、Ｃを小さくすれば良い
。

しかし、Ｃを小さくすることは、出力トランジスタ３の
ゲート面積を小さくすることであり、これは、ボルテー
ジ・レギュレーターの出力電流の低下を招き、また■５
を大きくするということは、ボルテージ・レギュレータ
ーの消費電流の増大を招き、どちらも、ボルテージ・レ
ギュレーターの性能を低下させることになる。

［課題を解決するための手段１ 本発明は、従来の技術の課題を解決することを目的とし
、とりわけ、低消費電流で電ｍ電圧上昇時のオーバー・
シュートの小さいボルテージ・レギュレーターを提供で
きた。

具体的には、誤差増幅器２に流す電流値を、電源電圧上
昇時のみ増大させることによって、電源電圧上昇時のオ
ーバー・シュートを小さく抑えるものである。

〔作用１ 本発明のボルテージ・レギュレーターは、電源端子間に
微分回路を設け、［源電圧上昇時に、前記微分回路から
発生される信号を用いて、ボルテージ・レギュレーター
の誤差増幅器の電流値を増加させることによって、電源
電圧上昇時のオーバー・シュートを抑えることができる
。

［実施例］ 以下、図面に従って本発明のボルテージ・レギュレータ
ーの実施例を詳細に説明する。

第１図は、本発明の正の出力電圧を持つボルテージ・レ
ギュレーターの回路図である。基準電圧回路１、出力ト
ランジスタ３、及び抵抗Ｒ５、Ｒ２は第２図と同様であ
る。誤差増幅器２は、従来のトランジスタＭ、〜Ｍ８に
、トランジスタＭ８のソース・ドレインを、ソース・ト
レインとするトランジスタＭｅ、ゲートとソースを、ト
ランジスタＭ、のソースと共通とし、かつ、ドレインを
トランジスタＭ６のゲートとコンデンサＣ１に結線した
トランジスタＭ７、さらにトランジスタＭ、、Ｍ、のソ
ースに一端を結線し、他端をトランジスタＭ６のゲート
とトランジスタＭ７のトレインの接点に結線したコンデ
ンサＣ１が付加されている。ここで、トランジスタＭ、
はデプレッション・トランジスタであり、電ｉＩ！電圧
の変動のない定常状態では、コンデンサＣ１、トランジ
スタＭ７には電流は流れず、また、トランジスタＭ。

のドレイン電圧は、ソース電圧とほぼ等しいので、トラ
ンジスタＭ６はオフしており、第１図のボルテージ・レ
ギュレーターの消費電流は、第２図の従来のボルテージ
・レギュレーターの消費電流と等しい。

第３図のように電源電圧■。０が急峻に上昇すると、コ
ンデンサＣ１の電荷は保存される為、トランジスタＭ７
のドレイン電圧■。０は上昇する。その後、トランジス
タＭ７によって、定電流でコンデンサＣＩの電荷が放電
されて、トランジスタ＋ｔ１．のドレイン電圧は、その
ソース電圧とほぼ等しくなる。

この電源電圧が急峻に上昇して、トランジスタＩｔｔＬ
ｔのドレイン電圧が下がるまでの間は、トランジスタＭ
６がＯＮＬ、その電流■６が流れる。

この時の誤差増幅器２のスルー・レートＳＲは、（１）
の式と同様に、（２）式で表わされる。

ＳＲ＝　（Ｉ！　＋Ｉ６）／Ｃ・　・　・　（２）（２
）式から明らかなように、トランジスタＭ６の電流■６
の分だけ、スルー　レートが改善されることになる。

すなわち、電源電圧が急峻に上昇し、出力端子４の電圧
が、正規のボルテージ・レギュレーターの出力電圧に達
すると、（Ｉｓ＋Ｉｓ）の電流で、素早く出力トランジ
スタ３のゲートバイアスを弱め、電源電圧ＶＤｎの上昇
時のオーバー　シュートは第４図のようになる。曲線ａ
とｂはそれぞれ第１区と第２図の出力端子４に出力され
る出力電圧である。

尚、第１図では、コンデンサＣ２を放電する為にデプレ
ッション・トランジスタＭ、を用いているが、トランジ
スタＭ７のかわりに、拡散抵抗やポリシリコン抵抗を用
いても、同等の効果があることは明らかである。

［発明の効果１ 以上述べたように本発明によれば、電源電圧上昇時に、
誤差増幅器に電流を多く流すことで、低消費電流で電源
電圧上昇時のオーバー・シュートが小さい、ボルテージ
・レギュレーターを提供できるという効果がある。

【図面の簡単な説明】

第１図は本発明の正の出力電圧を持つボルテージ・レギ
ュレーターの回路図、第２図は従来の工の出力電圧を持
つボルテージ・レギュレーターの回路図、第３図は本発
明のボルテージ・レギュレーターの動作を示すタイムチ
ャート、第４図は本発明と従来のボルテージ・レギュレ
ーターの電源投入時の応答を示すタイムチャートである
。 １・・・基／＄電圧回路 ２・・・誤差増幅器 ３・・・出力トランジスタ ４・・・出力端子 以上 出願人　セイコー電子工業株式会社 代理人　弁理士　　林　　　敬　之　助第１図 イｒ茅−のホ゛ルテーシｂｗ、ｔ−グ功１１Ｊｆ＆ｌ１
ｌＤ第２図

Claims (1)

【特許請求の範囲】
1. 誤差増幅器を含むＣＭＯＳモノリシックＩＣ化されたボ
   ルテージ・レギュレーターにおいて、前記誤差増幅器に
   流す電流値を、電源電圧上昇時に増大させる手段を具備
   することを特徴とするボルテージ・レギュレーター。