JP2012123705A - 集積回路装置及び電子機器 - Google Patents

Abstract

【課題】簡素な構成で、電圧発生回路の電源電圧が上昇した場合でも出力電圧の変動を精度よく抑制できる集積回路装置及び電子機器等を提供する。
【解決手段】集積回路装置１００は、ソース同士が接続された第１の入力トランジスター及び第２の入力トランジスターにより構成される入力差動対と、第１の入力トランジスターのドレイン電圧に基づいてゲート電圧を制御される出力トランジスターと、第１の入力トランジスターのドレイン電流と第２の入力トランジスターのドレイン電流との差の電流を出力トランジスターのゲートに供給するカレントミラー回路と、出力トランジスターのゲート及びドレインの間に挿入される第１の容量と、入力差動対を構成するトランジスターの少なくとも一方のソース・ドレイン間に流れる電荷量に対して、第２の電圧に対する第１の電圧の上昇分に対応した電荷量を増加させる電圧変動抑制回路とを含む。
【選択図】図１

Description

本発明は、集積回路装置及びこれを含んで構成される電子機器等に関する。

水晶発振回路を有し、その発振出力である発振クロックを用いてクロック信号を生成する集積回路装置は、一般的に、水晶発振回路を構成するインバーター回路の電源を内蔵のレギュレーター（電圧発生回路、定電圧発生回路）により生成する。

ところが、この種の集積回路装置が携帯型の電子機器に搭載される場合、通常動作時とバックアップ時には電源（例えば電池）の切り替えが行われ、低消費電力化が図られる。そのため、集積回路装置内のシステム電源電圧ＶＤＤが、例えば１．６Ｖから５．５Ｖに急激に上昇することがある。これにより、レギュレーターにより生成される電源電圧が上昇し、水晶発振回路が生成する発振クロックが「歯抜け」になるという問題が生じる。この結果、発振クロックに基づいて生成されるクロック信号のカウント数が不正確になり、集積回路装置が計時用に用いられる場合には正確な計時が不可能となる。

図９に、一般的なレギュレーター及び水晶発振回路の構成例を示す。図９では、水晶発振回路の発振クロックを整形する後段回路の一部もあわせて図示している。

レギュレーター１０は、差動回路と出力回路とにより構成され、システム電源電圧ＶＤＤとシステム接地電圧ＶＳＳとの差を動作電圧として、出力電圧ＶＯＳＣを生成する。差動回路において入力差動対を構成する一方のトランジスターのゲートには、基準電圧Ｖｒｅｆが供給され、該入力差動対を構成する他方のトランジスターのゲートには、出力回路の所定ノードの電圧が印加される。出力回路は、出力制御トランジスターＴｒＡを有し、出力制御トランジスターＴｒＡのゲート及びドレインの間に接続される位相補償容量Ｃ１を含む。低消費電力化を図るため、差動回路の定電流源の電流値は、かなり小さく設定される。

水晶発振回路２０は、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）インバーター回路を含んで構成される。ＣＭＯＳインバーター回路は、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。ＣＭＯＳインバーター回路の入力及び出力には、集積回路装置の外部に設けられた水晶振動子３０が接続端子ＴＭ１、ＴＭ２を介して接続される。ＣＭＯＳインバーター回路の出力である発振クロックは、後段回路２２に供給される。また、レギュレーター１０の出力電圧ＶＯＳＣが供給される出力電圧供給線と、システム接地電圧ＶＳＳが供給される電圧供給線との間には、安定化容量Ｃ２が接続される。一般的に、集積回路装置には安定化容量Ｃ２を外付けするための接続端子は用意されず、安定化容量Ｃ２は集積回路装置内に内蔵される（例えば約１０ｐＦ）。

このような集積回路装置において、システム電源電圧ＶＤＤが急激に上昇した場合、出力制御トランジスターＴｒＡのゲートであるノードＰＧでは、位相補償容量Ｃ１と安定化容量Ｃ２とによりその電位は保持される。このとき、システム電源電圧ＶＤＤが上昇する一方、ノードＰＧの電位が保持されるため、出力制御トランジスターＴｒＡのゲート・ソース間の電位差が大きくなり、出力制御トランジスターＴｒＡに流れる電流が増加する。この結果、出力電圧ＶＯＳＣの電圧が上昇する。出力電圧ＶＯＳＣの電圧が上昇すると、ノードＰＧの電圧が上昇する。そして、出力制御トランジスターＴｒＡがオフするまでノードＰＧの電圧が上昇したところで、出力電圧ＶＯＳＣの電圧の上昇が停止する。

このように出力電圧ＶＯＳＣの電圧が急激に上昇すると、水晶発振が追従できず、水晶発振回路２０を構成するＣＭＯＳインバーター回路からの発振クロックを後段回路２２に伝播できなくなり、後段回路２２で生成されるクロック信号が停止してしまう。これにより、集積回路装置が計時用に用いられる場合には、クロック信号が停止している期間では、計時が遅れることになり、正確な計時が不可能になる。

例えば、システム電源電圧ＶＤＤが１．６Ｖで安定しているとき、ノードＰＧの電圧が１．０Ｖ、出力電圧ＶＯＳＣが０．９Ｖであるものとする。このとき、位相補償容量Ｃ１には、電位差０．１（＝１．０−０．９）Ｖ分の電荷が蓄積される。一方、システム電源電圧ＶＤＤが５．５Ｖになって安定すると、ノードＰＧの電圧が４．９Ｖ、出力電圧ＶＯＳＣが０．９Ｖになり、位相補償容量Ｃ１には、電位差４．０（＝４．９−０．９）Ｖ分の電荷が蓄積されることになる。

システム電源電圧ＶＤＤが１．６Ｖから５．５Ｖに急激に上昇したとき、出力電圧ＶＯＳＣの上昇よりも短時間で位相補償容量Ｃ１を充電することができれば、出力電圧ＶＯＳＣの上昇を抑えることができる。この位相補償容量Ｃ１の充電時間は、位相補償容量Ｃ１の容量値とレギュレーター１０の定電流源の電流値Ｉｃとにより決まる。そのため、位相補償容量Ｃ１の充電時間を短くするため、位相補償容量Ｃ１の容量値を小さくするか、電流値Ｉｃを大きくすればよい。ところが、位相補償容量Ｃ１の容量値を小さくすると、発振しやすくなるという問題が生ずる。また、電流値Ｉｃを大きくすると、消費電流が増大し低消費電力化を阻害するという問題が生ずる。

このような電源電圧の急峻な変動に対して誤動作しない集積回路装置については、例えば特許文献１に開示されている。この特許文献１には、電源電圧が急激に上昇したとき、レギュレーターの入力差動対を構成するトランジスターに流れる定電流を増加させることで、位相補償容量の電荷を充放電する時間を短縮し、その出力を一定の定電圧に保つ技術が開示されている。

特開２００９−３７６４号公報

しかしながら、特許文献１に開示された技術では、電源電圧が急激に上昇したとき、レギュレーターの入力差動対を構成するトランジスターに流れる電流を、必要な電荷量にかかわらず切り替える。そのため、発振等の問題が生じ、発振を考慮した複雑な設計が必要となる場合がある。

また、特許文献１に開示された技術では、システム電源電圧ＶＤＤの上昇は、Ｎ型のＭＯＳトランジスターの閾値電圧以上上昇しなければ検知できず、出力電圧の変動抑制を精度よく行うことができないという問題がある。

上記のような水晶発振回路に電源電圧を供給するレギュレーターに限らず、レギュレーター等の電圧発生回路の電源電圧が上昇した場合でも、該電圧発生回路で発生した電圧の変動を抑制できることが望まれる。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明の幾つかの態様によれば、簡素な構成で、電圧発生回路の電源電圧が上昇した場合でも出力電圧の変動を精度よく抑制できる集積回路装置及び電子機器等を提供することができる。

（１）本発明の第１の態様は、集積回路装置が、ソース同士が接続された第１の入力トランジスター及び第２の入力トランジスターにより構成される入力差動対と、第１の電圧が供給される第１の電圧供給線に接続され、前記第１の入力トランジスターのドレイン電圧に基づいてゲート電圧を制御される出力トランジスターと、前記第１の電圧供給線に接続され、前記第２の入力トランジスターのドレイン電流をミラーして、前記第１の入力トランジスターのドレイン電流と前記第２の入力トランジスターのドレイン電流との差の電流を前記出力トランジスターのゲートに供給するカレントミラー回路と、前記出力トランジスターのゲート及びドレインの間に挿入される第１の容量と、前記第１の入力トランジスター及び前記第２の入力トランジスターの少なくとも一方のソース・ドレイン間に流れる電荷量に対して、第２の電圧に対する前記第１の電圧の上昇分に対応した電荷量を増加させる電圧変動抑制回路とを含む。

本態様によれば、第１の電圧と第２の電圧の電位差が急激に広がった場合でも、入力差動対を構成するトランジスターの少なくとも一方のソース・ドレイン間に流れる電荷量に対して、第２の電圧に対する第１の電圧の上昇分に対応した電荷量を増加させるようにしている。これにより、電圧発生回路として、発振等の問題が生じることなく、出力トランジスターのドレイン電圧である出力電圧の変動を抑制し、且つ、集積回路装置の構成を簡素化できるようになる。また、トランジスターの閾値電圧以上、例えば第１の電圧が上昇した場合に限定されることなく、その上昇分に応じて出力電圧の変動を抑制できるため、該出力電圧の変動抑制を精度よく行うことができる。更に、定常状態における消費電流を増加させることなく、出力電圧の変動を抑制することが可能となる。

（２）本発明の第２の態様に係る集積回路装置は、第１の態様において、前記第１の容量の容量値をＣ１、前記第１の電圧の上昇分をΔＶとしたとき、前記第１の電圧の上昇分に対応した電荷量は、Ｃ１×ΔＶより大きい電荷量である。

本態様によれば、第１の電圧の上昇分に対応した電荷量として、Ｃ１×ΔＶより大きい電荷量としたので、第１の容量を急速充電でき、確実に、出力電圧の変動を精度良く抑制できるようになる。

（３）本発明の第３の態様に係る集積回路装置は、第１の態様又は第２の態様において、前記第１の入力トランジスターのソース及び前記第２の入力トランジスターのソースと前記第２の電圧が供給される第２の電圧供給線との間に挿入される電流源を含み、前記電圧変動抑制回路は、一端が前記第１の電圧供給線に接続される第１の電流源と、ドレイン及びゲートが前記第１の電流源の他端に接続され、ソースが前記第２の電圧供給線に接続される第１のトランジスターと、ソースが前記第２の電圧供給線に接続され、ゲートが前記第１のトランジスターのゲートに接続され、ドレインが前記第１の入力トランジスターのソースと接続される第２のトランジスターと、前記第１の電圧供給線と、前記第１のトランジスターのゲートとの間に挿入される第２の容量とを含む。

本態様においては、入力差動対と第２の電圧供給線との間に電流源を設けると共に、電圧変動抑制回路を、第１の電流源、第１のトランジスター、第２のトランジスター及び第２の容量により構成した。これにより、上記の効果に加えて、非常に簡素な構成で、第１の電圧の上昇分に応じた電荷量を、入力差動対を構成するトランジスターに流すことができるようになる。

（４）本発明の第４の態様に係る集積回路装置は、第３の態様において、前記第１の入力トランジスター、前記第２の入力トランジスター、前記第１のトランジスター、及び前記第２のトランジスターの各々は、第１導電型のトランジスターであり、前記カレントミラー回路を構成するトランジスター及び前記出力トランジスターは、第２導電型のトランジスターである。

本態様によれば、上記の効果を有する集積回路装置を、Ｐ型及びＮ型のＭＯＳトランジスターで構成することができる。

（５）本発明の第５の態様に係る集積回路装置は、第３の態様又は第４の態様において、前記第１の容量の容量値をＣ１、前記第２の容量の容量値をＣｄｅｔ、前記第１のトランジスターの電流駆動能力をβ１、前記第２のトランジスターの電流駆動能力をβ２としたとき、Ｃｄｅｔ×β２／β１＞Ｃ１である。

本態様によれば、第２のトランジスターに十分な電荷量を流すことで、第１の容量を瞬時に充電することができ、確実に出力電圧の変動を抑制することができるようになる。

（６）本発明の第６の態様に係る集積回路装置は、第１の態様乃至第５の態様のいずれかにおいて、前記出力トランジスターのドレイン電圧と前記第２の電圧との差を動作電圧として動作する負荷回路を含む。

本態様によれば、出力トランジスターのドレイン電圧である出力電圧を用いて動作電圧として動作する負荷回路を更に含む構成としたので、動作電圧が上昇した場合でも誤動作しない負荷回路を有する集積回路装置を提供することができるようになる。

（７）本発明の第７の態様に係る集積回路装置は、第６の態様において、前記負荷回路は、その入力及び出力に発振振動子の接続が可能に構成されるインバーター回路を含む。

本態様によれば、負荷回路として、発振振動子の接続が可能なインバーター回路を採用したので、インバーター回路の電源を生成する電圧発生回路の動作電圧が変動しても、発振クロックが「歯抜け」になることを防止する集積回路装置を提供することができるようになる。

（８）本発明の第８の態様に係る集積回路装置は、第７の態様において、前記インバーター回路の出力を分周する分周回路と、前記分周回路の出力に基づいて計時する計時回路とを含む。

本態様によれば、電源の切り替えや電源起動等による電圧発生回路の動作電圧が上昇した場合でも、誤動作することなく計時が可能な集積回路装置を提供することができるようになる。

（９）本発明の第９の態様は、電子機器が、第１の態様乃至第８の態様のいずれか記載の集積回路装置を含む。

本態様によれば、簡素な構成で、電圧発生回路の電源電圧が上昇した場合でも出力電圧の変動を精度よく抑制できる集積回路装置が適用された電子機器を提供することができるようになる。

本発明に係る一実施形態における集積回路装置の構成例のブロック図。 図１の集積回路装置の構成例の回路図。 図１又は図２の電圧発生回路が適用された集積回路装置の構成例の回路図。 本実施形態の変形例における集積回路装置の構成例の回路図。 図４の電圧発生回路が適用された集積回路装置の構成例の回路図。 本発明に係る時計用集積回路装置の構成例のブロック図。 本発明に係る電子機器のハードウェア構成例のブロック図。 図８（Ａ）、図８（Ｂ）は図７の電子機器の構成例の斜視図。 一般的なレギュレーター及び水晶発振回路の構成例を示す図。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の課題を解決するために必須の構成要件であるとは限らない。

図１に、本発明に係る一実施形態における集積回路装置の構成例のブロック図を示す。

集積回路装置１００は、基準電圧発生回路１１０と、電圧発生回路１２０と、電圧変動抑制回路１３０とを備える。電圧発生回路１２０は、差動回路１２２と、出力回路１２４とを有するレギュレーターにより構成される。この集積回路装置１００には、第１の電圧Ｖ１が第１の電圧供給線ＰＬ１を介して上記の各部に供給されると共に、第２の電圧Ｖ２が第２の電圧供給線ＰＬ２を介して上記の各部に供給される。第１の電圧Ｖ１及び第２の電圧Ｖ２は、集積回路装置１００の外部又は内部で生成される。

基準電圧発生回路１１０は、第１の電圧供給線ＰＬ１及び第２の電圧供給線ＰＬ２に接続（より具体的には、電気的に接続。以下同様。）され、例えば定電圧である基準電圧Ｖｒｅｆを生成する。この基準電圧発生回路１１０は、集積回路装置１００の外部に設けられていてもよい。

電圧発生回路１２０は、第１の電圧Ｖ１と第２の電圧Ｖ２との差を動作電圧として第３の電圧Ｖ３を生成し、該第３の電圧Ｖ３を出力電圧供給線ＰＬＯに供給する。より具体的には、電圧発生回路１２０は、基準電圧Ｖｒｅｆに基づいて、例えば定電圧である第３の電圧Ｖ３を生成する。この電圧発生回路１２０において、差動回路１２２は、入力差動対と、カレントミラー回路とを有し、基準電圧Ｖｒｅｆと出力回路１２４の所定のノードの電圧（第３の電圧Ｖ３に対応した電圧）とに基づいて差動動作を行う。出力回路１２４は、差動回路１２２の差動動作結果に基づいて、第３の電圧Ｖ３を出力する。

電圧変動抑制回路１３０は、電圧発生回路１２０の動作電圧が上昇したとき、差動回路１２２の入力差動対を構成するトランジスターのソース・ドレイン間に流れる電荷量に対して、第２の電圧Ｖ２に対する第１の電圧Ｖ１の上昇分に対応した電荷量を増加させる。より具体的には、位相補償容量Ｃ１の容量値をそのままＣ１、第２の電圧Ｖ２に対する第１の電圧Ｖ１の上昇分をΔＶとしたとき、電圧変動抑制回路１３０は、Ｃ１×ΔＶより大きい電荷量を、上昇分に対応した電荷量として増加させる。こうすることで、電圧変動抑制回路１３０は、第３の電圧Ｖ３の変動を精度よく抑えると共に、電圧発生回路１２０の構成の簡素化に寄与することができる。

図２に、図１の集積回路装置１００の構成例の回路図を示す。図２では、第１の電圧Ｖ１がシステム電源電圧ＶＤＤ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤより低電位側のシステム接地電圧ＶＳＳ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。なお、図２において、図１と同様の部分には同一符号を付し、適宜説明を省略する。

基準電圧発生回路１１０は、電流源ＣＳ１、Ｎ型（第１導電型）のＭＯＳトランジスターＴｒ１を含む。電流源ＣＳ１は、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ１のゲート及びドレインに接続される。ＭＯＳトランジスターＴｒ１のソースは、第２の電圧供給線ＰＬ２に接続される。このような構成において、ＭＯＳトランジスターＴｒ１のドレイン電圧（ゲート電圧）が、基準電圧Ｖｒｅｆとなる。

電圧発生回路１２０の差動回路１２２は、入力差動対を構成しソース同士が接続されるＮ型のＭＯＳトランジスターＴｒ２、Ｔｒ３と、電流源ＣＳ２とを含む。電流源ＣＳ２は、ＭＯＳトランジスターＴｒ２、Ｔｒ３のソースと第２の電圧供給線ＰＬ２との間に接続される。ＭＯＳトランジスターＴｒ２は、第１の入力トランジスターに対応し、ＭＯＳトランジスターＴｒ３は、第２の入力トランジスターに対応する。また、差動回路１２２は、カレントミラー回路を構成しゲート及びソース同士が接続されるＰ型（第２導電型）のＭＯＳトランジスターＴｒ４、Ｔｒ５を含む。ＭＯＳトランジスターＴｒ４、Ｔｒ５のソースは、第１の電圧供給線ＰＬ１に接続される。ＭＯＳトランジスターＴｒ４のドレインは、ＭＯＳトランジスターＴｒ２のドレインに接続される。ＭＯＳトランジスターＴｒ５のゲート及びドレインは、ＭＯＳトランジスターＴｒ３のドレインに接続される。即ち、カレントミラー回路は、第１の電圧供給線ＰＬ１に接続され、ＭＯＳトランジスターＴｒ５のドレイン電流をミラーして、ＭＯＳトランジスターＴｒ４のドレイン電流とＭＯＳトランジスターＴｒ５のドレイン電流との差の電流をＭＯＳトランジスターＴｒ６のゲートに供給する。ＭＯＳトランジスターＴｒ５のドレイン電流は、第２の入力トランジスターとしてのＭＯＳトランジスターＴｒ３のドレイン電流と同等である。ここで、トランジスターのドレイン電流は、該トランジスターのソース・ドレイン間電流を意味する（以下、同様）。

出力回路１２４は、電流源ＣＳ３と、Ｐ型のＭＯＳトランジスターＴｒ６、Ｔｒ７と、位相補償容量Ｃ１とを含む。ＭＯＳトランジスターＴｒ６が出力トランジスターに対応し、位相補償容量Ｃ１が第１の容量に対応する。電流源ＣＳ３は、一端が第２の電圧供給線ＰＬ２に接続され、他端がＭＯＳトランジスターＴｒ７のゲート及びドレインに接続される。ＭＯＳトランジスターＴｒ７のソースは、ＭＯＳトランジスターＴｒ６のドレインに接続される。ＭＯＳトランジスターＴｒ６のソースは、第１の電圧供給線ＰＬ１に接続される。位相補償容量Ｃ１は、ＭＯＳトランジスターＴｒ６のゲート（ノードＰＧ）及びドレイン間に接続される。このような構成において、ＭＯＳトランジスターＴｒ６のゲートは、ＭＯＳトランジスターＴｒ２のドレインに接続される。また、ＭＯＳトランジスターＴｒ３のゲートは、ＭＯＳトランジスターＴｒ７のゲート及びドレインに接続される。ここで、ＭＯＳトランジスターＴｒ６のドレイン電圧が、出力電圧ＶＯＳＣとなる。

図２において、基準電圧発生回路１１０では、ＭＯＳトランジスターＴｒ１のドレイン及びソース間に電流源ＣＳ１からの定電流が流れ、入力差動対を構成する一方のＭＯＳトランジスターＴｒ２のゲートには、基準電圧Ｖｒｅｆが供給される。また、該入力差動対を構成する他方のＭＯＳトランジスターＴｒ３のゲートには、ＭＯＳトランジスターＴｒ７のドレインが接続される。ＭＯＳトランジスターＴｒ７のドレイン及びソース間には、電流源ＣＳ３からの定電流が流れ、出力電圧ＶＯＳＣから定電圧だけ低いフィードバック電圧が、ＭＯＳトランジスターＴｒ３のゲートに供給される。これにより、差動回路１２２は、基準電圧Ｖｒｅｆとフィードバック電圧とが等しくなるように制御され、定電流が流れるＭＯＳトランジスターＴｒ７を介して出力電圧ＶＯＳＣは定電圧となる。こうすることで、出力電圧ＶＯＳＣは、システム接地電圧ＶＳＳを基準として、ＭＯＳトランジスターＴｒ１で発生した電位差と、ＭＯＳトランジスターＴｒ７で発生した電位差との和に対応した定電圧となる。

電圧変動抑制回路１３０は、電流源ＣＳ４と、Ｎ型のＭＯＳトランジスターＴｒ８、Ｔｒ９と、検知容量Ｃｄｅｔとを含む。電流源ＣＳ４が第１の電流源に対応し、ＭＯＳトランジスターＴｒ８が第１のトランジスターに対応し、ＭＯＳトランジスターＴｒ９が第２のトランジスターに対応し、検知容量Ｃｄｅｔが第２の容量に対応する。

電流源ＣＳ４は、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ８のドレイン及びゲートに接続される。電流源ＣＳ４は、定電流Ｉ４を流す。ＭＯＳトランジスターＴｒ８のソースは、第２の電圧供給線ＰＬ２に接続される。ＭＯＳトランジスターＴｒ８（Ｔｒ９）のゲートと第１の電圧供給線ＰＬ１との間に検知容量Ｃｄｅｔが挿入される。

ＭＯＳトランジスターＴｒ９は、ゲートがＭＯＳトランジスターＴｒ８のゲートに接続され、ソースが第２の電圧供給線ＰＬ２に接続される。また、ＭＯＳトランジスターＴｒ９のドレインは、ＭＯＳトランジスターＴｒ２、Ｔｒ３のソースに接続される。即ち、ＭＯＳトランジスターＴｒ９は、電流源ＣＳ２と並列に設けられる。

図２に示す構成において、位相補償容量Ｃ１の容量値をそのままＣ１、検知容量Ｃｄｅｔの容量値をそのままＣｄｅｔ、ＭＯＳトランジスターＴｒ８の電流駆動能力をβ１、ＭＯＳトランジスターＴｒ９の電流駆動能力をβ２とする。このとき、Ｃｄｅｔ×β２／β１＞Ｃ１である。こうすることで、電圧変動抑制回路１３０は、ＭＯＳトランジスターＴｒ９に十分な電荷量を流し、位相補償容量Ｃ１を瞬時に充電することができ、確実に出力電圧ＶＯＳＣの変動を抑制することができるようになる。

なお、図２では、安定化容量Ｃ２を省略した構成を採用しているが、出力電圧供給線ＰＬＯと第２の電圧供給線ＰＬ２との間に安定化容量Ｃ２を接続するようにしてもよい。

ここで、電流源ＣＳ４の電流値をＩ４とする。システム電源電圧ＶＤＤが安定している定常状態では、ＭＯＳトランジスターＴｒ８、Ｔｒ９の電流駆動能力が等しいとすると、ＭＯＳトランジスターＴｒ８、Ｔｒ９に流れる定電流はＩ４となる。システム電源電圧ＶＤＤが急激に上昇すると、検知容量ＣｄｅｔによりノードＮ１の電位が押し上げられ、ＭＯＳトランジスターＴｒ８、Ｔｒ９のゲート・ソース間の電位差が大きくなる。これにより、ＭＯＳトランジスターＴｒ８、Ｔｒ９のドレイン電流が増加する。ここで、システム電源電圧ＶＤＤが上昇した電圧をΔＶとすると、ＭＯＳトランジスターＴｒ８には、電流源ＣＳ４の電流値Ｉ４とは別に、Ｃｄｅｔ×ΔＶの電荷に対応した電流が流れたところで、ノードＮ１の電位が定常状態に戻る。

ＭＯＳトランジスターＴｒ９のソース・ドレイン間も、ＭＯＳトランジスターＴｒ８と同等の電流が流れる。システム電源電圧ＶＤＤが上昇したときに位相補償容量Ｃ１を充電するために必要な電荷量はＣ１×ΔＶであり、Ｃｄｅｔ＞Ｃ１であれば、位相補償容量Ｃ１を瞬時に充電することができる。なお、入力差動対を構成するＭＯＳトランジスターのソース・ドレイン間に流れる電流のすべてが位相補償容量Ｃ１の充電に寄与するわけではなく、その分、検知容量Ｃｄｅｔの容量値を位相補償容量Ｃ１の容量値より大きくすることが望ましい。

以上のように、図２の構成によれば、システム電源電圧ＶＤＤが急激に上昇したとき、レギュレーターの入力差動対を構成するトランジスターに流れる電流を、必要な電荷量に応じて切り替えることができる。そのため、発振等の問題が生じることなく、例えば図２に示すようにレギュレーターの構成を簡素化できる。

また、例えばＭＯＳトランジスターの閾値電圧以上上昇しなくても、その上昇分に応じて出力電圧の変動を抑制できるため、出力電圧の変動抑制を精度よく行うことができる。

更に、定常状態における消費電流を増加させることなく、出力電圧の変動を抑制することが可能となる。

例えば、ＭＯＳトランジスターＴｒ８についてチャネル幅Ｗ＝２μｍ、チャネル長Ｌ＝２０μｍ、ＭＯＳトランジスターＴｒ９についてチャネル幅Ｗ＝２μｍ、チャネル長Ｌ＝２０μｍとする。このとき、電流源ＣＳ４の電流値Ｉ４＝５ｎＡ、電流源ＣＳ２の電流値Ｉ２＝１０ｎＡ、検知容量Ｃｄｅｔの容量値１０ｐＦ、位相補償容量Ｃ１の容量値３ｐＦとすることができる。

図３に、図１又は図２の電圧発生回路１２０が適用された集積回路装置の構成例の回路図を示す。図３では、電圧発生回路１２０が発生した出力電圧ＶＯＳＣを動作電圧とする負荷回路として水晶発振回路が採用されている。図３では、安定化容量Ｃ２を省略した構成を採用しているが、出力電圧供給線ＰＬＯと第２の電圧供給線ＰＬ２との間に安定化容量Ｃ２を接続するようにしてもよい。なお、図３において、図１又は図２と同様の部分には同一符号を付し、適宜説明を省略する。

集積回路装置１００は、レギュレーターとしての電圧発生回路１２０と、水晶発振回路１４０と、動作回路としての分周回路１６０とを含む。

水晶発振回路１４０には、集積回路装置１００の接続端子ＴＭａ、ＴＭｂを介して外部に設けられた水晶振動子（広義には、発振振動子）１５０が接続される。水晶発振回路１４０は、出力電圧ＶＯＳＣ（第３の電圧Ｖ３）とシステム接地電圧ＶＳＳ（第２の電圧Ｖ２）との差を動作電圧として水晶発振動作を行い、発振クロックＣＬＫＯを出力する。水晶発振回路１４０の発振出力である発振クロックＣＬＫＯは、分周回路１６０に供給される。

水晶発振回路１４０は、Ｐ型のＭＯＳトランジスターＴｒ１０とＮ型のＭＯＳトランジスターＴｒ１１とから構成されるＣＭＯＳインバーター回路であり、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。ＭＯＳトランジスターＴｒ１０のゲート及びＭＯＳトランジスターＴｒ１１のゲートは、集積回路装置１００の接続端子ＴＭａに接続される。ＭＯＳトランジスターＴｒ１０のドレイン及びＭＯＳトランジスターＴｒ１１のドレインは、集積回路装置１００の接続端子ＴＭｂに接続される（具体的には、ドレイン抵抗を介して接続される）。集積回路装置１００の外部には、水晶振動子１５０が設けられ、接続端子ＴＭａ、ＴＭｂを介して、水晶発振回路１４０を構成するＣＭＯＳインバーター回路の入力及び出力間に、水晶振動子１５０の接続が可能に構成される。

なお、図３では図示を省略しているが、水晶発振回路１４０は、更に、帰還抵抗Ｒｆ、ドレイン抵抗Ｒ_Ｄ、ゲート容量Ｃ_Ｇ、ドレイン容量Ｃ_Ｄを含むことができる。帰還抵抗Ｒｆは、ＣＭＯＳインバーター回路の入力及び出力間に接続される。ドレイン抵抗Ｒ_Ｄは、ＣＭＯＳインバーター回路の出力と接続端子ＴＭｂとの間に直列に挿入される。ゲート容量Ｃ_Ｇは、水晶振動子１５０の一端が接続される接続端子ＴＭａとシステム接地電圧ＶＳＳとの間に挿入される。ドレイン容量Ｃ_Ｄは、水晶振動子１５０の他端が接続される接続端子ＴＭｂとシステム接地電圧ＶＳＳとの間に挿入される。ゲート容量Ｃ_Ｇ及びドレイン容量Ｃ_Ｄを設けることで、発振条件を満たし、発振周波数を調整することができるようにしている。

分周回路１６０（広義には動作回路）は、水晶発振回路１４０からの発振クロックＣＬＫＯをバッファリングするインバーター回路を少なくとも含む。このインバーター回路は、Ｐ型のＭＯＳトランジスターＴｒ１２と、Ｎ型のＭＯＳトランジスターＴｒ１３とを含み、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。

このような構成において、システム電源電圧ＶＤＤが上昇した場合でも、上記のように出力電圧ＶＯＳＣの変動を抑制することができるので、水晶発振を継続できる。そのため、水晶発振回路１４０を構成するＣＭＯＳインバーター回路からの発振クロックを後段回路に伝播でき、後段回路で生成されるクロック信号が停止してしまう事態を回避できる。これにより、集積回路装置が計時用に用いられる場合に、正確な計時が可能となる。

〔変形例〕
本発明は、上記の実施形態で説明した構成に限定されるものではなく、例えば次のような構成であってもよい。

図４に、本実施形態の変形例における集積回路装置１００の構成例の回路図を示す。図４では、第１の電圧Ｖ１がシステム接地電圧ＶＳＳ、第２の電圧Ｖ２がシステム電源電圧ＶＤＤ、第３の電圧Ｖ３が出力電圧ＶＯＳＣであるものとする。従って、図４では、システム電源電圧ＶＤＤが供給される電圧供給線を第２の電圧供給線ＰＬ２とし、システム接地電圧ＶＳＳが供給される電圧供給線を第１の電圧供給線ＰＬ１と図示している。なお、図４において、図２と同様の部分には同一符号を付し、適宜説明を省略する。

図４の構成は、図２の構成におけるＮ型のＭＯＳトランジスターをＰ型のＭＯＳトランジスターに置き換えると共に、Ｐ型のＭＯＳトランジスターをＮ型のＭＯＳトランジスターに置き換えた構成を有している。これに伴い、図２の構成における各電流源の配置も変更され、図４に示すように、対応する各電流源が配置されている。

即ち、本変形例における集積回路装置１００ａは、基準電圧発生回路１１０ａと、電圧発生回路１２０ａと、電圧変動抑制回路１３０ａとを備える。電圧発生回路１２０ａは、差動回路１２２ａと、出力回路１２４ａとを備える。

基準電圧発生回路１１０ａは、電流源ＣＳ１ａ、Ｐ型のＭＯＳトランジスターＴｒ１ａを含む。電流源ＣＳ１ａは、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ１ａのゲート及びドレインに接続される。ＭＯＳトランジスターＴｒ１ａのソースは、第２の電圧供給線ＰＬ２に接続される。このような構成において、ＭＯＳトランジスターＴｒ１ａのドレイン電圧が、基準電圧Ｖｒｅｆとなる。

電圧発生回路１２０ａの差動回路１２２ａは、入力差動対を構成しソース同士が接続されるＰ型のＭＯＳトランジスターＴｒ２ａ、Ｔｒ３ａと、電流源ＣＳ２ａとを含む。電流源ＣＳ２ａは、ＭＯＳトランジスターＴｒ２ａ、Ｔｒ３ａのソースと第２の電圧供給線ＰＬ２との間に接続される。差動回路１２２ａは、カレントミラー回路を構成しゲート及びソース同士が接続されるＮ型のＭＯＳトランジスターＴｒ４ａ、Ｔｒ５ａを含む。ＭＯＳトランジスターＴｒ４ａ、Ｔｒ５ａのソースは、第１の電圧供給線ＰＬ１に接続される。ＭＯＳトランジスターＴｒ４ａのドレインは、ＭＯＳトランジスターＴｒ２ａのドレインに接続される。ＭＯＳトランジスターＴｒ５ａのゲート及びドレインは、ＭＯＳトランジスターＴｒ３ａのドレインに接続される。即ち、カレントミラー回路は、第１の電圧供給線ＰＬ１に接続され、ＭＯＳトランジスターＴｒ５ａのドレイン電流をミラーして、ＭＯＳトランジスターＴｒ４ａのドレイン電流とＭＯＳトランジスターＴｒ５ａのドレイン電流との差の電流をＭＯＳトランジスターＴｒ６ａのゲートに供給する。ＭＯＳトランジスターＴｒ５ａのドレイン電流は、第２の入力トランジスターとしてのＭＯＳトランジスターＴｒ３ａのドレイン電流と同等である。

出力回路１２４ａは、電流源ＣＳ３ａと、Ｎ型のＭＯＳトランジスターＴｒ６ａ、Ｔｒ７ａと、位相補償容量Ｃ１とを含む。電流源ＣＳ３ａは、一端が第２の電圧供給線ＰＬ２に接続され、他端がＭＯＳトランジスターＴｒ７ａのゲート及びドレインに接続される。ＭＯＳトランジスターＴｒ７ａのソースは、ＭＯＳトランジスターＴｒ６ａのドレインに接続される。ＭＯＳトランジスターＴｒ６ａのソースは、第１の電圧供給線ＰＬ１に接続される。位相補償容量Ｃ１は、ＭＯＳトランジスターＴｒ６ａのゲート（ノードＰＧａ）及びドレイン間に接続される。このような構成において、ＭＯＳトランジスターＴｒ６ａのゲートは、ＭＯＳトランジスターＴｒ２ａのドレインに接続される。また、ＭＯＳトランジスターＴｒ３ａのゲートは、ＭＯＳトランジスターＴｒ７ａのゲート及びドレインに接続される。ここで、ＭＯＳトランジスターＴｒ６ａのドレイン電圧が、出力電圧ＶＯＳＣとなる。

図４において、基準電圧発生回路１１０ａの差動回路１２２ａは、差動回路１２２と同様に、基準電圧Ｖｒｅｆとフィードバック電圧とが等しくなるように制御され、定電流が流れるＭＯＳトランジスターＴｒ７ａを介して出力電圧ＶＯＳＣは定電圧となる。こうすることで、出力電圧ＶＯＳＣは、システム接地電圧ＶＳＳを基準として、ＭＯＳトランジスターＴｒ１ａで発生した電位差と、ＭＯＳトランジスターＴｒ７ａで発生した電位差との和に対応した定電圧となる。

電圧変動抑制回路１３０ａは、電流源ＣＳ４ａと、Ｐ型のＭＯＳトランジスターＴｒ８ａ、Ｔｒ９ａと、検知容量Ｃｄｅｔとを含む。

電流源ＣＳ４ａは、一端が第１の電圧供給線ＰＬ１に接続され、他端がＭＯＳトランジスターＴｒ８ａのドレイン及びゲートに接続される。電流源ＣＳ４ａは、定電流Ｉ４ａを流す。ＭＯＳトランジスターＴｒ８ａのソースは、第２の電圧供給線ＰＬ２に接続される。ＭＯＳトランジスターＴｒ８ａ（Ｔｒ９ａ）のゲートと第１の電圧供給線ＰＬ１との間に検知容量Ｃｄｅｔが挿入される。

ＭＯＳトランジスターＴｒ９ａは、ゲートがＭＯＳトランジスターＴｒ８ａのゲートに接続され、ソースが第２の電圧供給線ＰＬ２に接続される。また、ＭＯＳトランジスターＴｒ９ａのドレインは、ＭＯＳトランジスターＴｒ２ａ、Ｔｒ３ａのソースに接続される。即ち、ＭＯＳトランジスターＴｒ９ａは、電流源ＣＳ２ａと並列に設けられる。

図４に示す構成において、位相補償容量Ｃ１の容量値をそのままＣ１、検知容量Ｃｄｅｔの容量値をそのままＣｄｅｔ、ＭＯＳトランジスターＴｒ８ａの電流駆動能力をβ１ａ、ＭＯＳトランジスターＴｒ９ａの電流駆動能力をβ２ａとする。このとき、Ｃｄｅｔ×β２ａ／β１ａ＞Ｃ１である。こうすることで、電圧変動抑制回路１３０ａは、ＭＯＳトランジスターＴｒ９ａに十分な電荷量を流し、位相補償容量Ｃ１を瞬時に充電することができ、確実に出力電圧ＶＯＳＣの変動を抑制することができる。

なお、図４では、安定化容量Ｃ２を省略した構成を採用しているが、出力電圧供給線ＰＬＯと第２の電圧供給線ＰＬ２との間に安定化容量Ｃ２を接続するようにしてもよい。

ここで、電流源ＣＳ４ａの電流値をＩ４ａとする。システム電源電圧ＶＤＤが安定している定常状態では、ＭＯＳトランジスターＴｒ８ａ、Ｔｒ９ａの電流駆動能力が等しいとすると、ＭＯＳトランジスターＴｒ８ａ、Ｔｒ９ａに流れる定電流はＩ４ａとなる。システム接地電圧ＶＳＳに対してシステム電源電圧ＶＤＤが急激に上昇すると、検知容量Ｃｄｅｔにより、ＭＯＳトランジスターＴｒ８ａ、Ｔｒ９ａのゲート・ソース間の電位差が大きくなる。これにより、ＭＯＳトランジスターＴｒ８ａ、Ｔｒ９ａのドレイン電流が増加する。ここで、システム接地電圧ＶＳＳに対してシステム電源電圧ＶＤＤが上昇した電圧をΔＶとする。ＭＯＳトランジスターＴｒ８ａには、電流源ＣＳ４ａの電流値Ｉ４ａとは別に、Ｃｄｅｔ×ΔＶの電荷に対応した電流が流れ、そこでノードＮ１ａの電位が定常状態に戻る。

ＭＯＳトランジスターＴｒ９ａのソース・ドレイン間も、ＭＯＳトランジスターＴｒ８ａと同等の電流が流れる。システム接地電圧ＶＳＳに対してシステム電源電圧ＶＤＤが上昇したときに位相補償容量Ｃ１を充電するために必要な電荷量はＣ１×ΔＶであり、Ｃｄｅｔ＞Ｃ１であれば、位相補償容量Ｃ１を瞬時に充電することができる。なお、入力差動対を構成するＭＯＳトランジスターのソース・ドレイン間に流れる電流のすべてが位相補償容量Ｃ１の充電に寄与するわけではなく、その分、検知容量Ｃｄｅｔの容量値を位相補償容量Ｃ１の容量値より大きくすることが望ましい。

以上のように、図４の構成によれば、システム接地電圧ＶＳＳに対してシステム電源電圧ＶＤＤが急激に上昇したとき、レギュレーターの入力差動対を構成するトランジスターに流れる電流を必要な電荷量に応じて切り替えることができる。そのため、発振等の問題が生じることなく、例えば図４に示すようにレギュレーターの構成を簡素化できる。

また、例えばＭＯＳトランジスターの閾値電圧以上上昇しなくても、その上昇分に応じて出力電圧の変動を抑制できるため、出力電圧の変動抑制を精度よく行うことができる。

更に、定常状態における消費電流を増加させることなく、出力電圧の変動を抑制することが可能となる。

図５に、図４の電圧発生回路１２０ａが適用された集積回路装置の構成例の回路図を示す。図５では、電圧発生回路１２０ａが発生した出力電圧ＶＯＳＣを動作電圧とする負荷回路として水晶発振回路が採用されている。図５では、安定化容量Ｃ２を省略した構成を採用しているが、出力電圧供給線ＰＬＯと第２の電圧供給線ＰＬ２との間に安定化容量Ｃ２を接続するようにしてもよい。なお、図５において、図３と同様の部分には同一符号を付し、適宜説明を省略する。

集積回路装置１００ａは、レギュレーターとしての電圧発生回路１２０ａと、水晶発振回路１４０ａと、動作回路としての分周回路１６０ａとを含む。

水晶発振回路１４０ａには、集積回路装置１００ａの接続端子ＴＭａ、ＴＭｂを介して外部に設けられた水晶振動子１５０が接続される。水晶発振回路１４０ａは、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として水晶発振動作を行い、発振クロックＣＬＫＯを出力する。水晶発振回路１４０ａの発振出力である発振クロックＣＬＫＯは、分周回路１６０ａに供給される。

水晶発振回路１４０ａは、Ｐ型のＭＯＳトランジスターＴｒ１０ａとＮ型のＭＯＳトランジスターＴｒ１１ａとから構成されるＣＭＯＳインバーター回路であり、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。ＭＯＳトランジスターＴｒ１０ａのゲート及びＭＯＳトランジスターＴｒ１１ａのゲートは、集積回路装置１００ａの接続端子ＴＭａに接続される。ＭＯＳトランジスターＴｒ１０ａのドレイン及びＭＯＳトランジスターＴｒ１１ａのドレインは、集積回路装置１００ａの接続端子ＴＭｂに接続される。集積回路装置１００ａの外部には、水晶振動子１５０が設けられ、接続端子ＴＭａ、ＴＭｂを介して、水晶発振回路１４０ａを構成するＣＭＯＳインバーター回路の入力及び出力間に水晶振動子１５０の接続が可能に構成される。

なお、図５においても、図３と同様に、図示を省略した帰還抵抗Ｒｆ、ドレイン抵抗Ｒ_Ｄ、ゲート容量Ｃ_Ｇ、ドレイン容量Ｃ_Ｄを含むことができる。

分周回路１６０ａは、水晶発振回路１４０ａからの発振クロックＣＬＫＯをバッファリングするインバーター回路を少なくとも含む。このインバーター回路は、Ｐ型のＭＯＳトランジスターＴｒ１２ａと、Ｎ型のＭＯＳトランジスターＴｒ１３ａとを含み、出力電圧ＶＯＳＣとシステム接地電圧ＶＳＳとの差を動作電圧として動作する。

このような構成において、システム電源電圧ＶＤＤが上昇した場合でも、上記のように出力電圧ＶＯＳＣの変動を抑制することができるので、水晶発振を継続できる。そのため、水晶発振回路１４０ａを構成するＣＭＯＳインバーター回路からの発振クロックを後段回路に伝播でき、後段回路で生成されるクロック信号が停止してしまう事態を回避できる。これにより、集積回路装置が計時用に用いられる場合に、正確な計時が可能となる。

〔集積回路装置の適用例〕
上記の実施形態又はその変形例における集積回路装置は、発振クロックを用いたクロック信号に基づいて計時する時計用集積回路装置に適用することができる。

図６に、本発明に係る時計用集積回路装置の構成例のブロック図を示す。例えば、上記の実施形態又はその変形例における集積回路装置が、図６に示す発振回路４１０の機能を有する。

時計用集積回路装置４００は、発振回路４１０と、計時回路４２０とを含む。発振回路４１０は、上記の実施形態における基準電圧発生回路１１０と、電圧発生回路１２０と、電圧変動抑制回路１３０とを含む。或いは、発振回路４１０は、上記の実施形態の変形例における基準電圧発生回路１１０ａと、電圧発生回路１２０ａと、電圧変動抑制回路１３０ａとを含んでもよい。更に、発振回路４１０は、水晶発振回路１４０と、水晶振動子１５０とを含む。水晶振動子１５０は、時計用集積回路装置４００の外部に設けられてもよい。計時回路４２０は、分周回路４２２と、時計回路４２４と、制御レジスター４２６と、クロック出力回路４２８と、割り込み発生回路４３０とを含む。

分周回路４２２は、発振回路４１０を構成する水晶発振回路１４０からの発振クロックを分周する。時計回路４２４は、分周回路４２２によって発振クロックを分周することにより生成されたクロック信号をカウントして、「年」、「月」、「日」、「曜」、「時」、「分」、「秒」を計時する。クロック出力回路４２８は、分周回路４２２からのクロック信号に基づいて複数種類のクロック信号を生成し、これらのいずれかのクロック信号を外部に出力する機能を有する。割り込み発生回路４３０は、時計回路４２４の計時結果に基づいて、割り込み信号を生成し、該割り込み信号を外部に出力する。制御レジスター４２６は、計時回路４２０の各部を制御するための制御データが設定されるレジスターを有し、例えばクロック出力回路４２８が出力するクロック信号の周波数の設定や、割り込み発生回路４３０が発生する割り込み条件の設定が行われる。

このような時計用集積回路装置４００によれば、バックアップ時に電源が切り替えられてシステム接地電圧ＶＳＳに対してシステム電源電圧ＶＤＤが上昇し、その動作電圧が上昇した場合でも、発振クロックが「歯抜け」になることなく、正確な計時が可能となる。

〔電子機器〕
上記の時計用集積回路装置４００は、次のような電子機器に適用することができる。

図７に、本発明に係る電子機器のハードウェア構成例のブロック図を示す。図７において、図６と同様の部分には同一符号を付し、適宜説明を省略する。

電子機器５００は、中央演算処理装置（Central Processing Unit：ＣＰＵ）５１０と、入力部５１２と、メモリー５１６と、表示部５１８と、電源部５２０と、時計用集積回路装置４００とを含む。ＣＰＵ５１０、入力部５１２、メモリー５１６、表示部５１８、電源部５２０、及び時計用集積回路装置４００は、バス５２２を介して接続される。ＣＰＵ５１０は、メモリー５１６に記憶されたプログラムを、バス５２２を介して読み出し、該プログラムに対応した処理を実行することで、電子機器５００を構成する各部を制御する。入力部５１２は、電子機器５００を制御するための入力データを受け付ける。ＣＰＵ５１０は、入力部５１２により受け付けられた入力データに応じて、処理を変更することができる。表示部５１８は、ＣＰＵ５１０等によって生成された画像を表示する。電源部５２０は、電子機器５００を構成する各部に供給する電源を生成する。このような電子機器５００は、ＣＰＵ５１０により制御される時計用集積回路装置４００が生成するクロック信号に同期して動作する。このとき、該時計用集積回路装置４００が発生する割り込み信号に対応した処理をタイマー処理としてＣＰＵ５１０が行い、電子機器５００は、リアルタイム処理を行う。

図８（Ａ）、図８（Ｂ）に、図７の電子機器５００の構成例の斜視図を示す。図８（Ａ）は、モバイル型のパーソナルコンピューターの構成例の斜視図を表す。図８（Ｂ）は、携帯電話機の構成の斜視図を表す。

図７の電子機器５００の構成例の１つである図８（Ａ）に示すパーソナルコンピューター８００は、本体部８１０と、表示部８２０と、操作部８３０とを含む。本体部８１０は、図７のＣＰＵ５１０、メモリー５１６、電源部５２０等を有する。表示部８２０は、図７の表示部５１８に対応し、例えば液晶表示パネル等によりその機能が実現される。操作部８３０は、図７の入力部５１２に対応し、キーボード等によりその機能が実現される。このような操作部８３０を介した操作情報が本体部８１０のＣＰＵ５１０によって解析され、その操作情報に応じて表示部８２０に画像が表示される。これにより、バッテリーの切り替えがあっても安定に動作し、低消費電力で、且つ、設計が容易なパーソナルコンピューター８００を提供することができるようになる。

図７の電子機器５００の構成例の１つである図８（Ｂ）に示す携帯電話機９００は、本体部９１０と、表示部９２０と、操作部９３０とを含む。本体部９１０は、図７のＣＰＵ５１０、メモリー５１６、電源部５２０等を有する。表示部９２０は、図７の表示部５１８に対応し、例えば液晶表示パネル等によりその機能が実現される。操作部９３０は、図７の入力部５１２に対応し、ボタン等によりその機能が実現される。このような操作部９３０を介した操作情報が本体部９１０のＣＰＵ５１０によって解析され、その操作情報に応じて表示部９２０に画像が表示される。これにより、バッテリーの切り替えがあっても安定に動作し、低消費電力で、且つ、設計が容易な携帯電話機９００を提供することができるようになる。

なお、図７の電子機器５００として、図８（Ａ）、図８（Ｂ）に示すものに限定されるものではない。例えば、情報携帯端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャー、電子手帳、電子ペーパー、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ（Point of sale system）端末、プリンター、スキャナー、複写機、ビデオプレーヤー、タッチパネルを備えた機器等が挙げられる。

以上、本発明に係る集積回路装置及び電子機器等を上記の実施形態又はその変形例に基づいて説明したが、本発明は上記の実施形態又はその変形例に限定されるものではない。例えば、その要旨を逸脱しない範囲において種々の態様において実施することが可能であり、次のような変形も可能である。

（１）上記の実施形態又はその変形例では、電圧発生回路として、主に、定電圧を生成するレギュレーターを例に説明したが、本発明はこれに限定されるものではない。本発明に係る電圧発生回路は、定電圧を生成するものでなくてもよい。

（２）上記の実施形態又はその変形例では、集積回路装置として、時計用の集積回路装置を例に説明したが、本発明はこれに限定されるものではない。本発明に係る集積回路装置は、時計用以外の用途に適用することができることは言うまでもない。

（３）上記の実施形態又はその変形例において説明したレギュレーターの構成や水晶発振回路の構成に、本発明が限定されるものではない。本発明は、レギュレーターの構成や水晶発振回路の構成に限定されるものではない。

（４）上記の実施形態又はその変形例では、主に、電源の切り替えによりシステム電源電圧ＶＤＤが急激に上昇する例を説明したが、本発明はこれに限定されるものではない。例えば、電源起動によるシステム電源電圧ＶＤＤの急激な上昇時にも、上記した効果を有する。

（５）上記の実施形態又はその変形例において、「ゲート」という語句は、ゲート端子、ゲート領域、又はゲート電極を意味する。同様に、「ドレイン」という語句は、ドレイン端子、ドレイン領域、又はドレイン電極を意味する。また、「ソース」という語句は、ソース端子、ソース領域、又はソース電極を意味する。

（６）上記の実施形態又はその変形例において、トランジスターとしてＭＯＳトランジスターを例に説明したが、本発明はこれに限定されるものではない。

（７）上記の実施形態又はその変形例において、本発明を、集積回路装置及び電子機器等として説明したが、本発明はこれに限定されるものではない。例えば、上記の実施形態又はその変形例で説明した電圧変動抑制方法であってもよい。

１０…レギュレーター、 ２０，１４０，１４４ａ…水晶発振回路、 ２２…後段回路、
３０，１５０…水晶振動子、 １００，１００ａ…集積回路装置、
１１０，１１０ａ…基準電圧発生回路、 １２０，１２０ａ…電圧発生回路、
１２２，１２２ａ…差動回路、 １２４，１２４ａ…出力回路、
１３０，１３０ａ…電圧変動抑制回路、 １６０，１６０ａ，４２２…分周回路、
４００…時計用集積回路装置、 ４１０…発振回路、 ４２０…計時回路、
４２４…時計回路、 ４２６…制御レジスター、 ４２８…クロック出力回路、
４３０…割り込み発生回路、 ５００…電子機器、 ５１０…ＣＰＵ、
５１２…入力部、 ５１６…メモリー、 ５１８，８２０，９２０…表示部、
５２０…電源部、 ５２２…バス、 ８００…パーソナルコンピューター、
８１０，９１０…本体部、 ８３０，９３０…操作部、 ９００…携帯電話機、
Ｃ１…位相補償容量、 Ｃ２…安定化容量、
ＣＳ１，ＣＳ１ａ，ＣＳ２，ＣＳ２ａ，ＣＳ３，ＣＳ３ａ，ＣＳ４、ＣＳ４ａ…電流源、
Ｃｄｅｔ…検知容量、 ＣＬＫＯ…発振クロック、
ＰＧ，ＰＧａ，Ｎ１，Ｎ１ａ…ノード、 ＰＬ１…第１の電圧供給線、
ＰＬ２…第２の電圧供給線、 ＰＬＯ…出力電圧供給線、
ＴＭ１，ＴＭ２，ＴＭａ，ＴＭｂ…接続端子、
Ｔｒ１〜Ｔｒ１３，Ｔｒ１ａ〜Ｔｒ１３ａ…ＭＯＳトランジスター、
ＴｒＡ…出力制御トランジスター、 ＴｒＢ…トランジスター、 Ｖ１…第１の電圧、
Ｖ２…第２の電圧、 Ｖ３…第３の電圧、 ＶＤＤ…システム電源電圧、
ＶＯＳＣ…出力電圧、 Ｖｒｅｆ…基準電圧、 ＶＳＳ…システム接地電圧

Claims (9)

1. ソース同士が接続された第１の入力トランジスター及び第２の入力トランジスターにより構成される入力差動対と、
   第１の電圧が供給される第１の電圧供給線に接続され、前記第１の入力トランジスターのドレイン電圧に基づいてゲート電圧を制御される出力トランジスターと、
   前記第１の電圧供給線に接続され、前記第２の入力トランジスターのドレイン電流をミラーして、前記第１の入力トランジスターのドレイン電流と前記第２の入力トランジスターのドレイン電流との差の電流を前記出力トランジスターのゲートに供給するカレントミラー回路と、
   前記出力トランジスターのゲート及びドレインの間に挿入される第１の容量と、
   前記第１の入力トランジスター及び前記第２の入力トランジスターの少なくとも一方のソース・ドレイン間に流れる電荷量に対して、第２の電圧に対する前記第１の電圧の上昇分に対応した電荷量を増加させる電圧変動抑制回路とを含むことを特徴とする集積回路装置。
2. 請求項１において、
   前記第１の容量の容量値をＣ１、前記第１の電圧の上昇分をΔＶとしたとき、
   前記第１の電圧の上昇分に対応した電荷量は、Ｃ１×ΔＶより大きい電荷量であることを特徴とする集積回路装置。
3. 請求項１又は２において、
   前記第１の入力トランジスターのソース及び前記第２の入力トランジスターのソースと前記第２の電圧が供給される第２の電圧供給線との間に挿入される電流源を含み、
   前記電圧変動抑制回路は、
   一端が前記第１の電圧供給線に接続される第１の電流源と、
   ドレイン及びゲートが前記第１の電流源の他端に接続され、ソースが前記第２の電圧供給線に接続される第１のトランジスターと、
   ソースが前記第２の電圧供給線に接続され、ゲートが前記第１のトランジスターのゲートに接続され、ドレインが前記第１の入力トランジスターのソースと接続される第２のトランジスターと、
   前記第１の電圧供給線と、前記第１のトランジスターのゲートとの間に挿入される第２の容量とを含むことを特徴とする集積回路装置。
4. 請求項３において、
   前記第１の入力トランジスター、前記第２の入力トランジスター、前記第１のトランジスター、及び前記第２のトランジスターの各々は、第１導電型のトランジスターであり、
   前記カレントミラー回路を構成するトランジスター及び前記出力トランジスターは、第２導電型のトランジスターであることを特徴とする集積回路装置。
5. 請求項３又は４において、
   前記第１の容量の容量値をＣ１、前記第２の容量の容量値をＣｄｅｔ、前記第１のトランジスターの電流駆動能力をβ１、前記第２のトランジスターの電流駆動能力をβ２としたとき、
   Ｃｄｅｔ×β２／β１＞Ｃ１であることを特徴とする集積回路装置。
6. 請求項１乃至５のいずれかにおいて、
   前記出力トランジスターのドレイン電圧と前記第２の電圧との差を動作電圧として動作する負荷回路を含むことを特徴とする集積回路装置。
7. 請求項６において、
   前記負荷回路は、
   その入力及び出力に発振振動子の接続が可能に構成されるインバーター回路を含むことを特徴とする集積回路装置。
8. 請求項７において、
   前記インバーター回路の出力を分周する分周回路と、
   前記分周回路の出力に基づいて計時する計時回路とを含むことを特徴とする集積回路装置。
9. 請求項１乃至８のいずれか記載の集積回路装置を含むことを特徴とする電子機器。

Images