KR930004306Y1 - 비트선 전압 발생회로장치 - Google Patents

비트선 전압 발생회로장치 Download PDF

Info

Publication number
KR930004306Y1
KR930004306Y1 KR2019900009851U KR900009851U KR930004306Y1 KR 930004306 Y1 KR930004306 Y1 KR 930004306Y1 KR 2019900009851 U KR2019900009851 U KR 2019900009851U KR 900009851 U KR900009851 U KR 900009851U KR 930004306 Y1 KR930004306 Y1 KR 930004306Y1
Authority
KR
South Korea
Prior art keywords
voltage
current mirror
transistors
output
transistor
Prior art date
Application number
KR2019900009851U
Other languages
English (en)
Other versions
KR920003533U (ko
Inventor
김성욱
안승한
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019900009851U priority Critical patent/KR930004306Y1/ko
Publication of KR920003533U publication Critical patent/KR920003533U/ko
Application granted granted Critical
Publication of KR930004306Y1 publication Critical patent/KR930004306Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

내용 없음.

Description

비트선 전압 발생회로장치
제1a,b도는 종래의 비트선 전압 발생회로도.
제2도는 본 고안에 다른 비트선 전압 발생회로도.
* 도면의 주요부분에 대한 부호의 설명
1,2,11~13 : 피모오스 트랜지스터 3,4,14~16,21~23 : 엔모오스 트랜지스터
5,19 : 출력단 6,7 : 저항
10 : 전압발생부 17 : 증폭부
18 : 커런트미러부 20 : 출력부
24 : 모오스 캐패시터
본 고안은 비트선 전압 발생회로에 관한 것으로 특히 작은 대기(Stand-by)전류를 가지며 안정된 전압을 발생시키는데 적당하도록한 비트선 전압 발생회로에 관한 것이다.
제1도는 종래의 비트선 전압 발생회로를 나타낸 것으로서 제1a도는 피모오스트랜지스터(1,2)와 엔모오스트랜지스터(3,4)를 직렬로 연결하여 각각 액티브 소자의 크기를 조절하여 원하는 출력전압(5)을 발생시키고, 제1b도는 저항값이 큰 저항(6,7)을 직렬로 연결하여 저항값비에 의해서 필요한 출력전압을 갖는다.
즉 제1도(A)회로는 4개 소자(피모오스 트랜지스터(1,2)와 엔모오스 트랜지스터(3,4)의 폭과 길이의 비(W/I ratio)에 의해서 전류와 출력전압(5)이 정해진다. 출력단의 전압(5)을 피모오스 트랜지스터(1)와 엔모오스 트랜지스터(3)에 의해서 챠지(Charge)시키고 엔모오스 트랜지스터(4)와 피모오스 트랜지스터(2)에 의해서 디스챠지(Discharge)시킨다.
그리고 제1b도회로는 원하는 전압을 저항(6,7)의 비에 의해서 조절하는데 이때 흐르는 전류는 VDD-(R1+R2)(R1은 저항(6)의 저항값이고 R은 저항(7)의 저항값이다)로 항상 동일전류가 흐른다.
그런데 상기와 같은 종래의 비트선 전압 발생회로에서 제1a도회로는 출력전압 조절이 힘들며 출력전압을 디스챠지(Discharge)할 경우(출력단의 전압이 원하는 전압보다 △V만큼 높을 경우)엠모오스 트랜지스터(4)를 통하여 다스챠지시키나 이때 전압차 △V가 엔모오스 트랜지스터(2)의 드레인-소오스 전압차이로 나타나므로 구동력이 작아서 소요시간이 길어지는 단점이 있고 제1b도회로는 대기시와 동작시 항상 동일전류가 흐르므로 대기시 전력소비를 줄이기 위하여 큰 저항을 사용하면 동작시 출력전압을 챠지(Charge)시키는데 많은 시간이 소요되는 단점이 있다.
본 고안은 이러한 단점을 해결하기 위해 안출된 것으로서 첨부도면을 참조하여 상세히 설명하면 다음과 같다.
본 고안은 제2도에서와 같이 엔모오스 트랜지스터(14,15)의 커런트 미러와 피모오스 트랜지스터(12,13)의 커런트미러로 구성되어 전류량의 조절 및 출력전압 안정화에 기용하는 커런트미러부(18)와, 피모오스 트랜지스터(11)와 엔모오스 트랜지스터(16)로 구성되며 피이드백되는 출력단(19)전압을 증폭하여 엔모오스 트랜지스터(15)의 게이트와 피모오스 트랜지스터(13)의 게이트로 인가하는 증폭부(17)로 구성되는 전압발생부(10)와, 상기 전압발생부(10)의 출력을 드레인단으로 인가받는 전압 트랜지스터인 엔모오스 트랜지스터(21)와, 엔모오스 트랜지스터(22,23)와 모오스 캐패시터(24)로 구성되며 파워 온시 지연동작을 유도하며 그 출력이 엔모오스 트랜지스터(21)의 게이트로 인가되는 클램프회로(25)로 구성되는 출력부(20)로 구성된다.
즉 본 고안은 대기시 전력 소비를 줄이기 위하여 2개의 커런트미러를 사용하였으며 또 엔모오스 트랜지스터(14,15) 피모오스 트랜지스터(12,13)의 폭과 길이의 비(W/I ratio)에 의해서 전류의 흐름을 제어하므로서 출력단의 전압이 원하는 전압에 도달하면(대기시가 되면)전류흐름을 최소화하여 전력소비를 줄일수 있다.
그리고 출력단(19)의 전압이 △V만큼 높을 경우는 피모오스 트랜지스터(13)의 게이트-소오스 전압(VGS)이 △만큼 증가한다.
이때 피모오스 트랜지스터(13)를 통해서 흐르는 전류는(VGS-Vr)2에 비례하므로 Vr는 피모오스 트랜지스터(13)의 문턱전압 대기시보다 훨씬 많은 양의 전류가 흘러서 출력단(19)의 전압을 빨리 디스챠지시키고, 출력단의 전압이 △V만큼 낮은 경우는 엔모오스 트랜지스터(15)의 게이트-소오스 전압(VGS)이 △V만큼 증가한다. 따라서 엔모오스 트랜지스터(15)를 통하여 많은 양의 전류가 흘러서 출력단의 전압을 챠지시킨다.
또 출력단(19)의 전압변화가 피이드백되어서 피모오스 트랜지스터(11)와 엔모오스 트랜지스터(16)의 증폭부(17)를 통해 증폭되어 엔모오스 트랜지스터(15)의 게이트와 피모오스 트랜지스터(13)의 게이트에 인가되므로 출력단(19)를 챠지 또는 디스챠지시키는 엔모오스 트랜지스터(15)와 피모오스 트랜지스터(13)의, 게이트 소오스 전압(VGS)을 증폭시킨다.
따라서 챠지 또는 디스챠지에 소요되는 시간을 줄인다.
즉 본 고안은 출력단의 전압변화가 출력단을 챠지 또는 디스챠지시키는 소자의 게이트-소오스 전압(VGS)으로 직접 작용하므로 빠른 동작을 구현할 수 있고 또 출력단 전압변화가 증폭되어 피이드백되므로 동작을 가속화 시킬수 있으며 구동력향상을 위하여 엔모오스 트랜지스터(15)와 피모오스 트랜지스터(13)를 크게하고서도 커런트미러에 의한 전류제어를 하여 대기시 전력소비를 줄일수 있는 효과가 있다.

Claims (1)

  1. 전류량을 조절하고 출력전압을 안정화시키는 엔모스 트랜지스터(14,15)의 커런트 미러와 피모스 트랜지스터(12,13)의 커런트 미러를 갖는 커런트 미러부(18)와, 상기 커런트 미러부(18)의 출력단(19) 전압을 피이드백받아 증폭하는 피모스 트랜지스터(11)와 엔모스 트랜지스터(16)의 게이트가 공통 접속되고 상기 트랜지스터(11,16)가 각기 상기 커런트 미러부(18)의 커런트 미러용 트랜지스터(14,15),(12,13)의 입력단에 각기 접속된 증폭부(17)와, 상기 커런트 미러부(18)의 출력을 드레인단으로 인가받은 엔모스 트랜지스터(21)와, 엔모스 트랜지스터(22,23)와 모스 캐패시터(24)로 구성되고 파워 온시 지연동작을 유도하며 그 출력단이 상기 엔모스 트랜지스터(21)의 게이트에 접속된 클램프회로(25)로 구성된 것을 특징으로 하는 비트선 전압 발생회로.
KR2019900009851U 1990-07-05 1990-07-05 비트선 전압 발생회로장치 KR930004306Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019900009851U KR930004306Y1 (ko) 1990-07-05 1990-07-05 비트선 전압 발생회로장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019900009851U KR930004306Y1 (ko) 1990-07-05 1990-07-05 비트선 전압 발생회로장치

Publications (2)

Publication Number Publication Date
KR920003533U KR920003533U (ko) 1992-02-25
KR930004306Y1 true KR930004306Y1 (ko) 1993-07-10

Family

ID=19300699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019900009851U KR930004306Y1 (ko) 1990-07-05 1990-07-05 비트선 전압 발생회로장치

Country Status (1)

Country Link
KR (1) KR930004306Y1 (ko)

Also Published As

Publication number Publication date
KR920003533U (ko) 1992-02-25

Similar Documents

Publication Publication Date Title
US6225855B1 (en) Reference voltage generation circuit using source followers
KR930009148B1 (ko) 전원전압 조정회로
US5345195A (en) Low power Vcc and temperature independent oscillator
US6236249B1 (en) Power-on reset circuit for a high density integrated circuit
JP3095809B2 (ja) 基準発生器
KR910005599B1 (ko) 고밀도 반도체 메모리장치의 전원 공급전압 변환회로
US20050270077A1 (en) Method and apparatus for providing a power-on reset signal
JPH04291608A (ja) 電源回路
JP3335183B2 (ja) バッファ回路
US6259280B1 (en) Class AB amplifier for use in semiconductor memory devices
US5327072A (en) Regulating circuit for a substrate bias voltage generator
US4447745A (en) Buffer circuit including a current leak circuit for maintaining the charged voltages
EP1034619B1 (en) Zero power power-on-reset circuit
US4464591A (en) Current difference sense amplifier
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
KR930004306Y1 (ko) 비트선 전압 발생회로장치
US5532617A (en) CMOS input with temperature and VCC compensated threshold
KR0124048B1 (ko) 반도체 집적장치의 전원전압 변환회로
JPH0278090A (ja) メモリ装置の供給電圧安定化回路
KR950002024B1 (ko) 반도체 메모리 소자의 고전압발생기
KR940002932Y1 (ko) 1/2 Vcc 전압발생기
KR100221658B1 (ko) 다이나믹 바이어스 회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
KR920009869B1 (ko) 집적화용 지연회로
JP2594470Y2 (ja) 基準電圧発生回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040618

Year of fee payment: 12

EXPY Expiration of term