KR0124048B1 - 반도체 집적장치의 전원전압 변환회로 - Google Patents

Abstract

본 발명은 외부에서 인가되는 전원전압을 내부전원접압으로 변환하여 내부전원전압을 발생하는 반도체 집적장치의 전원전압 변환회로에 있어서, 프리차아지 동작시 디스에이블되고 액티브 동작시 인에이블되며 제1입력 노드 및 제2입력 노드에 각각 기준전압 및 상기 내부전원전압을 입력하여 상기 기준전압 및 상기 내부전원전압의 차이를 증폭하는 차동증폭수단과, 상기 차동증폭수단의 출력에 대응하여 상기 외부전원전압으로부터 상기 내부전원전압으로 전류를 공급하는 드라이버 수단과, 상기 프리차아지시 상기 드라이버수단의 구동 신호를 소정 레벨로 프리차아지시킨 후 상기 차동증폭수단이 상기 액티브 동작으로 진입함과 동시에 상기 드라이버수단을 동작시키는 제어수단을 구비함을 특징으로 한다. 본 발명에 의하여 외부전원전압을 변환하여 내부전원전압을 원하는 소정의전압레벨로 빨리 설정될 수 있을뿐만 아니라, 외부전원전압과 내부전원전압 사이의 전류 경로를 빠르게 형성하여 내부전원전압 노이즈에 의한 내부전원전압의 전압 강하를 방지할 수 있는 효과가 있다.

Description

반도체 집적장치의 전원전압 변환회로

제1도는 종래의 기술에 의한 전원전압 변환회로를 보이는 도면.

제2도는 제1도에 따른 전원전압 변환회로의 특성을 보이는 파형도.

제3도는 본 발명에 따른 전원전압 변환회로를 보이는 도면.

제4도는 제3도에 따른 전원전압 변환회로의 특성을 보이는 도면.

본 발명은 반도체 집적장치에 관한 것으로, 특히 외부에서 인가되는 전원전압을 내부전원전압으로 변환하여 최적화된 내부전원전압을 발생하는 전원전압 변환회로에 관한 것이다.

최근의 반도체 메모리 장치는 점점 고밀도와, 고집적화되어 가고 있으며, 이에 따라 반도체 메모리 장치를 구성하고 있는 트랜지스터를 비롯한 각 구성 소자의 크기도 점점 작아지고 있다. 구성 소자의 크기가 점점 작아짐에 따라 내전압 능력도 그에 비례하여 감소되고 있으므로, 내부 회로의 안정적인 동작을 구현하기 위해서는 각 구성 소자에 공급되는 동작 전압의 레벨을 낮추어야만 한다. 이러한 목적을 위하여 통상의 반도체 집적장치는 전원전압 변환회로를 탑재하여 외부에서 공급되는 외부 전원전압을 내부전압으로 변환하여 사용하고 있다.

제1도는 종래의 기술에 의한 전원전압 변환회로를 보이는 도면이며, 제2도는 제1도에 따른 전원전압 변환회로의 특성을 보이는 파형도이다.

제1도에 도시되어 있는 전원전압 변환회로는 통상적으로 전류 미러형(current mirror type)으로 불리운다. 공지된 바와 같이 이러한 형태의 회로는 차동증폭기로 알려져 있으며, 기준전압 VREF 및 내부전압 INT.VCC를 입력하여 방전 트랜지스터 18이 노드 N4의 상태에 대응하여 방전을 개시함으로써 기준전압 VREF 및 내부전압 INT.VCC의 차이를 증폭하게 된다.

제1도의 구성을 살펴보면, 각각의 소오스 단자가 외부전원전압 EXT.VCC를 입력하고 게이트 단자가 서로 공통으로 접속하고 있는 피모오스 트랜지스터 4, 8과, 드레인 단자가 피모오스 트랜지스터 4의 드레인 단자에 접속하고 게이트 단자가 기준전압 VREF에 의해 제어되는 엔모오스 트랜지스터 14와, 드레인 단자가 피모오스 트랜지스터 8의 드레인 단자 및 게이트 단자에 공통으로 접속하며 게이트 단자가 내부전원전압 INT.VCC에 접속하는 엔모오스 트랜지스터 16과, 드레인 단자가 엔모오스 트랜지스터 14, 16의 소오스 단자에 공통으로 접속하고 소오스 단자가 접지전압 VSS에 접속하며 게이트 단자가 N4에 접속하는 엔모오스 트랜지스터 18과, 소오스 단자가 외부전원전압 EXT.VCC에 접속하고 드레인 단자가 내부전원전압 INT.VCC에 접속하며 게이트 단자가 피모오스 트랜지스터 4의 드레인 단자에 접속하는 피모오스 드라이버 트랜지스터 12와, 소오스 단자가 외부전원전압 EXT.VCC에 접속하고 드레인 단자가 피모오스 트랜지스터 4의 드레인 단자에 접속하며 게이트 단자가 제어 클럭 A에 접속하는 피모오스 트랜지스터 2와, 채널의 일단자가 피모오스 트랜지스터 4의 드레인 단자와 접속하며 채널의 타단자가 피모오스 트랜지스터 8의 드레인 단자와 접속하며 게이트 단자가 제어 클럭 A에 접속하는 피모오스 트랜지스터 10과, 소오스 단자가 내부전원 전압 INT.VCC에 접속하여 드레인 단자가 노드 N4에 접속하며 게이트 단자가 제어 클럭 B에 접속하는 피모오스 트랜지스터 20과, 드레인 단자가 노드 N4에 접속하며 소오스 단자가 접지전압 VSS에 접속하며 게이트 단자가 제어 클럭 B에 접속하는 엔모오스 트랜지스터 22로 구성되어 있다.

피모오스 드라이버 트랜지스터 12는 기준전압 VREF가 입력되는 엔모오스 트랜지스터 14를 통하여 흐르는 전류량에 비례하여 내부전원전압 INT.VCC의 입력 노드에 전류를 공급하여 내부전압을 일정 크기로 유지하는 역할을 하게 된다. 이때, 피모오스 트랜지스터 2, 4, 8, 10, 12는 각 트랜지스터의 채널로서 작용하고 있는 표면을 가지는 영역인 백 게이트(back gate)에 외부전원전압 EXT.VCC를 공통으로 접속하고 피모오스 트랜지스터 20의 백 게이트는 내부전원전압 INT.VCC에 접속하고 있다.

제1도 및 제2도를 참조하여 본 발명에 의한 전원전압 변환회로의 동작을 더욱 상세하게 설명한다.

먼저, 프리차아지 동작에 있어서, 제어 클럭 A가 논리 하이상태에서 논리 로우 상태로 천이하게 되면 피모오스 트랜지스터 2가 턴온하게 된다. 피모오스 트랜지스터 2가 턴온함에 따라 노드 N1은 외부전원전압 EXT.VCC의레벨로 프리차아지된다. 또한, 제어 클럭 A에 의하여 피모오스 트랜지스터 10이 턴온하여 노드 N1 및 노드 N2는 동일하게 외부전원전압 EXT.VCC의 레벨로 프리차아지된다. 한편, 제어 클럭 B가 논리 로우상태에서 논리 하이상태로 천이하게 됨에 따라 엔모오스 트랜지스터 22는 턴온되며, 이에 의해 노드 N4는 접지전압 VSS 레벨로 되어 엔모오스 트랜지스터 18을 턴오프시킨다. 엔모오스 트랜지스터 18이 턴오프되어 방전이 차단됨에 따라 피모오스 트랜지스터 4, 8, 10 그리고 엔모오스 트랜지스터 14, 16 및 18로 이루어진 차동증폭단은 디스에이블된다. 또한, 외부전원전압 EXT.VCC의 레벨로 프리차아지된 노드 N1에 접속하고 있는 피모오스 드라이버 트랜지스터 12의 게이트-소오스 전압 Vgs는 0V가 되므로 피모오스 드라이버 트랜지스터 12는 턴오프된다. 피모오스 드라이버 트랜지스터 12가 턴오프되므로 인하여 외부전원전압 EXT.VCC와 내부전원전압 INT.VCC사이의 전기적 접속은 완전히 차단되어 전류 경로가 형성되지 않는다.

다음, 액티브 동작에 있어서, 제어 클럭 A는 논리 로우상태에서 논리 하이상태로 천이하게 되면 피모오스 트랜지스터 2 및 피모오스 트랜지스터 10은 턴오프하게 된다. 한편, 제어 클럭 B는 논리 하이상태에서 논리 로우상태로 천이하게 됨에 따라 피모오스 트랜지스터 20은 턴온되고 엔모오스 트랜지스터 22는 턴오프되며, 이에 의해 엔모오스 트랜지스터 18을 턴온시킨다. 엔모오스 트랜지스터 18이 턴온되어 방전이 개시됨에 따라 차동증폭단은 인에이블된다.

이러한 전원전압 변환회로는 기준전압 VREF와 내부전원전압 INT.VCC 사이의 전압 레벨 차이를 증폭하는 역할을 수행한다. 즉, 내부전원전압 INT.VCC 의 전압 레벨이 기준전압 Vref보다 낮은 경우, 엔모오스 트랜지스터 14를 통하여 흐르는 전류의 양이 점점 증가하므로 인하여 피모오스 드라이버 트랜지스터 12의 게이트 단자에 입력되는 전압은 점점 낮아지게 된다. 이로 인하여 피모오스 드라이버 트랜지스터 12는 턴오프되어 내부전원전압 INT.VCC의 전위를 상승시키게 된다.

한편, 내부전원전압 INT.VCC의 전압 레벨이 기준전압 Vref보다 높은 경우, 엔모오스 트랜지스터 16을 통하여 흐르는 전류의 양이 점점 증가하므로 인하여 피모오스 드라이버 트랜지스터 12의 게이트 단자에 입력되는 전압은 점점 높아지게 된다. 이로 인하여 피모오스 드라이버 트랜지스터 12는 도통되어 내부전원전압 INT.VCC의 상승을 억제하게 된다.

제1도에 도시된 전원전압 변환회로는 전류 미러형으로서 피모오스 트랜지스터 4 및 8을 통하여 흐르는 전류는 거의 일정하게 유지된다. 제1도 및 제2도에 도시된 바와 같이, 전원전압 변환회로의 프리차아지 구간이 끝난 후, 제어 클럭 A, B의 입력에 의하여 차동증폭단이 인에이블되면 피모오스 드라이버 트랜지스터 12의 게이트에 접속하고 있는 노드 N1에 설정되는 전압은 외부전원전압 EXT.VCC로부터 EXT.VCC-Vtp로 하강하게 된다(Vtp : 피모오스 트랜지스터 4의 드레쉬홀드 전압). 이때, 외부전원전압 EXT.VCC로부터 EXT.VCC-Vtp까지의 도달 시간은 내부전원전압 INT.VCC의 안정성에 큰 영향을 미치게 된다. 왜냐하면, 이러한 도달 시간이 늦어지면 질수록 피모오스 드라이버 트랜지스터 12의 턴온 시점이 지연되게 되어 외부전원전압 EXT.VCC와 내부전원전압 INT.VCC 사이의 전류 경로가 늦게 형성되기 때문이다.

외부전원전압 EXT.VCC와 내부전원전압 INT.VCC 사이의 전류 경로가 형성되기 이전에 내부전원전압 노이즈에 의하여 내부전원전압 INT.VCC의 전압 강하가 발생할 경우 내부전원전압 INT.VCC의 회복 시간이 길어지게 되어 원하는 내부전원전압 INT.VCC의 전압 레벨을 유지할 수 없게 된다.

그러므로, 액티브 사이클이 시작된 후 가능한한 빨리 피모오스 드라이버 트랜지스터 12가 턴온되어 내부전원전압 INT.VCC을 소정의 원하는 전압 레벨로 설정되도록 한다. 제2도에 도시된 바와 같이, 종래의 기술에 의한 전원전압 레벨 변환회로에 있어서는 액티브 사이클이 시작된 후 약 50ns(nano-second) 후에 피모오스 드라이버 트랜지스터 12가 턴온되므로 내부전원전압 INT.VCC을 소정의 원하는 전압레벨로 설정되도록 하는 것은 매우 어렵게 된다.

따라서, 본 발명의 목적은 외부전원전압을 변환하여 내부전원전압으로 변환하는 회로에서 있어서, 내부전원전압을 원하는 소정의 전압 레벨로 빨리 설정될 수 있도록 하는 전원전압 변환회로를 제공함에 있다.

본 발명의 또 다른 목적은 외부전원전압과 내부전원전압 사이의 전류 경로를 빠르게 형성하여 내부전원전압 노이즈에 의한 내부전원전압의 전압 강하를 방지할 수 있는 전원전압 변환회로를 제공함에 있다.

이러한 본 발명의 목적은 외부에서 인가되는 전원전압을 내부전원전압으로 변환하여 내부전원전압을 발생하는 반도체 집적장치의 전원전압 변환회로에 있어서, 프리차아지 동작시 디스에이블되고 액티브 동작이 인에이블되며 제1입력 노드 및 제2입력 노드에 각각 기준전압 및 상기 내부전원전압을 입력하여 상기 기준전압 및 상기 내부전원전압의 차이를 증폭하는 차동증폭수단과, 상기 차동증폭수단의 출력에 대응하여 상기 외부전원전압으로부터 상기 내부전원전압으로 전류를 공급하는 드라이버 수단과, 상기 프리차아지시 상기 드라이버 수단의 구동신호를 소정 레벨로 프리차아지시킨 후 사익 차동증폭수단이 상기 액티브 동작으로 진입함과 동시에 상기 드라이버수단을 동작시키는 제어수단을 구비함을 특징으로 하는 전원전압 변환회로를 제공하므로서 달성된다.

이하 본 발명에 의한 반도체 집적장치의 전원전압 변환회로를 첨부한 도면을 참조하여 더욱 상세하게 설명한다.

제3도는 본 발명에 의한 반도체 집적장치의 전원전압 변환회로를 보이는 도면이다. 제3도의 구성을 살펴보면, 각각의 소오스 단자가 외부전원전압 EXT.VCC를 입력하고 게이트 단자가 서로 공통으로 접속하고 있는 피모오스 트랜지스터 4, 8과, 드레인 단자가 피모오스 트랜지스터 4의 드레인 단자에 접속하고 게이트 단자가 기준전압 VREF에 의해 제어되는 엔모오스 트랜지스터 14와, 드레인 단자가 피모오스 트랜지스터 8의 드레인 단자 및 게이트 단자에 공통으로 접속하며 게이트 단자가 내부전원전압 INT.VCC에 접속하는 엔모오스 트랜지스터 16과, 드레인 단자가 엔모오스 트랜지스터 14, 16의 소오스 단자에 공통으로 접속하고 소오스 단자가 접지전압 VSS에 접속하며 게이트 단자가 노드 N4에 접속하는 엔모오스 트랜지스터 18과, 소오스 단자가 외부전원전압 EXT.VCC에 접속하고 드레인 단자가 내부전원전압 INT.VCC에 접속하며 게이트 단자가 피모오스 트랜지스터 4의 드레인 단자에 접속하는 피모오스 드라이버 트랜지스터 12와, 소오스 단자가 외부전원전압 EXT.VCC에 접속하고 게이트 단자가 드레인 단자에 접속하는 다이오드 접속 피모오스 트랜지스터 24와, 소오스 단자가 피모오스 트랜지스터 24의 드레인 단자에 접속하며 드레인 단자가 피모오스 트랜지스터 4의 드레인 단자에 접속하며 게이트 단자가 제어 클럭 A에 접속하는 피모오스 트랜지스터 2와, 채널의 일단자가 피모오스 트랜지스터 4의 드레인 단자와 접속하며 채널의 타단자가 피모오스 트랜지스터 8의 드레인 단자와 접속하며 게이트 단자가 제어 클럭 A에 접속하는 피모오스 트랜지스터 10과, 소오스 단자가 내부전원전압 INT.VCC에 접속하며 드레인 단자가 노드 N4에 접속하며 게이트 단자가 제어 클럭 B에 접속하는 피모오스 트랜지스터 20과, 드레인 단자가 노드 N4에 접속하며 소오스 단자가 접지전압VSS에 접속하며 게이트 단자가 제어 클럭 B에 접속하는 엔모오스 트랜지스터 22로 구성되어 있다.

점선으로 둘러쌓인 다이오드 접속 피모오스 트랜지스터 24 및 피모오스 트랜지스터 2는 피모오스 드라이버 12를 제어하기 위한 제어 회로로서, 피모오스 드라이버 트랜지스터 12의 게이트 전압을 프리차아지시 EXT.VCC-Ttp로 설정하여 주기 위하여 외부전원전압 EXT.VCC를 소오스 전압으로 사용하는 다이오드 접속 피모오스 트랜지스터 24와, 다이오드 접속 피모오스 트랜지스터 24의 드레인 단자와 피모오스 드라이버 트랜지스터 12 사이에 접속하며 프리차아지시 턴온되고 액티브시 턴오프되는 피모오스 트랜지스터 2를 더 구비하고 있다.

이때, 피모오스 트랜지스터 4, 8, 10, 12, 24는 각 트랜지스터의 채널로서 작용하고 있는 표면을 가지는 영역인 백 게이트(back gate)에 외부전원전압 EXT.VCC를 공통으로 접속하고, 피모오스 트랜지스터 20의 백 게이트는 내부전원전압 INT.VCC에 공통으로 접속하며, 피모오스 트랜지스터 2의 소오스 단자와 백게이트는 공통으로 접속되어 있다.

제3도 및 제4도를 참조하여 본 발명에 의한 전원전압 변환회로의 동작을 더욱 상세하게 설명한다.

먼저, 프리차아지 동작에 있어서, 제어 클럭 A가 논리 하이상태에서 논리 로우상태로 천이하게 되면 피모오스 트랜지스터 2가 턴온하게 된다. 피모오스 트랜지스터 2가 턴온함에 따라 노드 N1은 외부전원전압 EXT.VCC가 다이오드 접속 PMOS 트랜지스터 24의 드레쉬홀드 Vtp만큼 전압 강하된 EXT.VCC-Vtp의 전위로서 프리차아지된다. 또한, 제어 클럭 A에 의하여 피모오스 트랜지스터 10이 턴온하여 노드 N1 및 노드 N2는 동일하게 외부전원전압 EXT.VCC-Vtp의 레벨로 프리차아지된다.

한편, 제어 클럭 B가 논리 로우상태에서 논리 하이상태로 천이하게 됨에 따라 엔모오스 트랜지스터 22는 턴온되며, 이에 의해 노드 N4는 접지전압 VSS 레벨로 되어 트랜지스터 18을 턴오프시킨다. 엔모오스 트랜지스터 18이 턴오프되어 방전이 차단됨에 따라 피모오스 트랜지스터 4, 8, 10 그리고 엔모오스 트랜지스터 14, 16 및 18로 이루어진 차동증폭단은 디스에이블된다.

다음, 액티브 동작에 있어서, 제어 클럭 A는 논리 로우상태에서 논리 하이상태로 천이하게 되면 피모오스 트랜지스터 2 및 피모오스 트랜지스터 10은 턴오프된다. 한편, 제어 클럭 B는 논리 하이상태에서 논리 로우상태로 천이하게 됨에 따라 피모오스 트랜지스터 20은 턴온되고 엔모오스 트랜지스터 22는 턴오프되며, 이에 의해 엔모오스 트랜지스터 18을 턴온시킨다. 엔모오스 트랜지스터 18이 턴온되어 방전이 개시됨에 따라 차동증폭단은 인에이블된다.

제3도 및 제4도를 참조하면, 전원전압 변환회로의 프리차아지 구간이 끝난 후, 제어 클럭 A, B의 입력에 의하여 차동증폭단이 인에이블되면 피모오스 드라이버 트랜지스터 12의 게이트에 접속하고 있는 노드 N1에 설정되는 전압이 미리 EXT.VCC-Vtp로 프리차아지되어 있으므로 인하여 피모오스 드라이버 트랜지스터 12가 즉시 턴온되어 액티브 사이클 초기의 내부전원전압 INT.VCC의 전압 강하를 방지할 수 있게 된다. 왜냐하면, 프리차아지 사이클에서 전원전압 변환회로의 피모오스 드라이버 트랜지스터 12의 게이트 노드를 EXT.VCC-Vtp로 프리차아지시킴으로써 내부전원전압 INT.VCC의 전압 레벨이 기준전압 Vref보다 낮게 되는 경우 이를 감지하여 피모오스 드라이버 트랜지스터 12를 빠르게 턴온시킬 수 있기 때문이다.

종래의 기술에 의한 전원전압 변환회로에서 액티브 사이클이 시작된 후 약 50ns 동안에 발생하였던 문제, 즉 내부전원전압 노이즈에 의한 내부전원전압의 전압 강하를 방지하므로서 보다 안정된 동작을 구현할 수가 있다.

제3도에 도시된 본 발명에 의한 전원전압 감지회로에 있어서 피모오스 트랜지스터 24와 피모오스 드라이버 트랜지스터 12의 드레쉬홀드 전압이 동일하게 되면 피모오스 트랜지스터 2를 통하여 외부전원전압 EXT.VCC로부터 내부전원전압 INT.VCC로 약간의 누설 전류가 흐를 수 있다. 이 누설 전류가 내부전원전압 노드에서 소모되는 스탠바이 전류보다 큰 경우, 프리차아지시 내부전원전압 INT.VCC의 전압 레벨이 상승할 가능성이 있다. 이러한 문제점을 해결하기 위하여 본 발명에서는 피모오스 트랜지스터 24의 드레쉬홀드 전압을 피모오스 드라이버 트랜지스터 12의 드레쉬홀드 전압보다 낮게 설정하는 것이 바람직하다. 또한, 피모오스 트랜지스터 24의 드레인-소오스 전압 Vds는 단지 그의 드레쉬홀드 전압에 불과하므로 그 드레쉬홀드 전압을 다른 보통의 피모오스 트랜지스터의 드레쉬홀드 전압보다 낮게 할 수 있다.

피모오스 트랜지스터 24 및 피모오스 드라이버 트랜지스터 12의 드레쉬홀드 전압을 제어하는 방법은 각 트랜지스터의 채널 길이를 달리 하거나 이온 주입량(implant dose)을 서로 다르게 하는 방법이 있을 수 있다. 트랜지스터의 채널 길이를 조정하는 경우, 피모오스 트랜지스터 24의 채널 길이를 피모오스 드라이버 트랜지스터 12의 채널 길이보다 작게 하면 피모오스 트랜지스터 24의 드레쉬홀드 전압이 피모오스 드라이버 트랜지스터 12의 드레쉬홀드 전압보다 작게 된다. 한편, 마스크 공정을 이용하여 이온 주입량의 조절도 가능하다.

본 발명에 의하여 외부전원전압을 변환하여 내부전원전압을 원하는 소정의 전압 레벨로 빨리 설정될 수 있을뿐만 아니라, 외부전원전압과 내부전원전압 사이의 전류 경로를 빠르게 형성하여 내부전원전압 노이즈에 의한 내부전원전압의 전압 강하를 방지할 수 있는 효과가 있다.

Claims (4)

1. 외부에서 인가되는 전원전압을 내부전원전압으로 변환하여 내부전원전압을 발생하는 반도체 집적장치의 전원전압 변환회로에 있어서, 프리차아지 동작시 디스에이블되고 액티브 동작시 인에이블되며 제1입력 노드 및 제2입력 노드에 각각 기준전압 및 상기 내부전원전압을 입력하여 상기 기준전압 및 상기 내부전원전압의 차이를 증폭하는 차동증폭수단과, 상기 차동증폭수단의 출력에 대응하여 상기 외부전원전압으로부터 상기 내부전원전압으로 전류를 공급하는 드라이버 수단과, 상기 프리차아지시 상기 드라이버수단의 구동 신호를 소정 레벨로 프리차아지시킨 후 상기 차동증폭수단이 상기 액티브 동작으로 진입함과 동시에 상기 드라이버 수단을 동작시키는 제어수단을 구비함을 특징으로 하는 전원전압 변환회로.
2. 제1항에 있어서, 상기 제어수단은 상기 외부전원전압을 소오스 전압을 사용하는 제1트랜지스터와, 상기 제1트랜지스터와 상기 드라이버 수단 사이에 접속하며 상기 프리차아지시 동작하고 상기 액티브시 비동작되는 제2트랜지스터를 구비하고 있음을 특징으로 하는 전원전압 변환회로.
3. 제2항에 있어서, 상기 제1트랜지스터는 다이오드 접속 피모오스 트랜지스터이며, 상기 제2트랜지스터 그리고 상기 드라이버 수단은 각각 피모오스 트랜지스터임을 특징으로 하는 전원전압 변환회로.
4. 제3항에 있어서, 상기 제1트랜지스터의 드레쉬홀드 전압은 상기 드라이버 트랜지스터의 드레쉬홀드 전압보다 작음을 특징으로 하는 전원전압 변환회로.