KR920009869B1 - 집적화용 지연회로 - Google Patents

Abstract

내용 없음.

Description

집적화용 지연회로

제1,2도는 종래의 지연회로도.

제3도는 본 발명 지연회로의 블럭도.

제4도는 본 발명의 일실시 예시 회로도.

제5도는 종래 지연회로의 입, 출력 파형도.

제6도는 본 발명 지연회로의 입, 출력 파형도.

제7a도는 종래 지연회로에서의 온도와 전압에 따른 지연시간의 특성변화도, (b)도는 본 발명 지연회로에서의 온도와 전압에 따른 지연시간의 특성변화도 이다.

* 도면의 주요부분에 대한 부호의 설명

K₁: 반도체 소자 K₂, K₃: 로직회로

S₁∼S₅: 모스 FET, R₁: 저항

본 발명은 외부클럭으로 동작되는 스위칭 반도체 소자와 저항 소자를 이용하여 지연구간의 조절이 용이하게 되는 집적화용 지연 회로에 관한 것이다.

일반적인 지연회로는 제1도에서 도시하고 있는 바와 같이 다수개의 인버터 게이트(G₁-G_n)를 직렬로 연결하여 입력되는 신호가 일정한 지연시간을 가지고 출력되도록 하고 있다. 즉, 그의 입, 출력파형을 도시하고 있는 제5도에서와 같이, 입력단(IN)의 입력펄스가 액티브 또는 프리차아지 될 때마다 출력단(OUT₁)에는 지연시간(tD₁) 경과후 출력신호가 나타나게 되는 것이다. 그러나, 통상적으로 프리차아지시의 지연시간(tD₁)은 불필요하므로 다음단의 회로동작에 영향을 미치게 되는 문제가 발생된다.

이와 같은 프리차아지 시의 지연시간을 제거할 목적으로 제2도와 같은 지연회로가 출현하게 되었는데, 이 지연회로의 입, 출력 파형을 나타내고 있는 제5도에서 알 수 있는 바와 같이 프리차아지 시의 지연시간을 거의 가지지 않게되며, 다만, 게이트(G_n-1, G_n)에서의 동작 지연시간(tD₂)이 존재하게 된다.

그러나 이 지연회로에서의 문제점으로는, 입력단(IN)으로 입력되는 입력펄스의 폭이 좁고 또 이에 비하여 액티브 시의 지연시간이 클 경우, 출력단(OUT₂)에는 출력펄스 신호가 나타나지 않게 될 우려가 있게 된다.

또한 상기한 지연회로들의 또다른 문제점으로서, 구성부품수가 증가됨에 따라 집적화에 부적합하게 되며, 특히 온도나 전압 변동에 민감한 반응을 나타내게 된다. 즉, 제7a도에 도시하고 있는 바와 같이, 개개의 인버터마다 1과 같은 온도 특성을 가지게 되므로 지연시간(tD)이 큰 지연회를 구성하기 위해 다수의 게이트를 직렬연결하게 되는 경우에는 지연회로의 온도 특성이 2와 같이 급격한 커브를 나타내게 된다.

따라서, 작은 온도(temp)나 전압(Vcc)의 변화에서도 지연시간(tD)의 변동폭이 커져 온도특성의 저하를 가져오게 되는 문제가 있게 된다.

본 발명은 이와 같은 점을 감안하여 안출한 것으로, 지연회로의 특성이 향상되고 집적화가 용이하게되는 스위칭 반도체 소자와 저항 소자를 이용한 집적화용 지연회로를 제공하려는데 목적이 있는 것이다.

본 발명의 특징은 외부 클럭으로 제어되는 스위칭 반도체 소자를 로직회로와 로직회로 사이에 저항과 병렬로 접속하여, 지연시간의 조절이 용이하게 되고 온도 및 전압 특성이 향상 되며 특히 집적화시의 레이아우트 면적을 크게 줄일 수 있게 된다는 데 있다.

이하 첨부도면에 따라 본 발명의 구성을 설명한다.

제3도에서 도시하고 있는 바와 같이, 로직회로(K₁)와 로직회로(K₂)사이에 스위칭 반도체 소자(K₃)를 연결하고, 이 스위칭 반도체 소자(K₃)와 병렬로 저항(R₁)을 연결구성한다.

제4도는 본 고안의 일 실시예시도로서, 이는 R, N모스 FET(S₂, S₃)로 된 인버터 로직회로와 P. N모스 FET(S₄, S₅)로된 인버터 로직회로와의 사이에 P모스 FET(S₁)(또는 N 모드 FET)를 연결하고, 외부클럭(

)으로 제어되는 상기 P모스 FET(S₁)와 병렬로 저항(R₁)을 연결하여 구성한다. 미설명부호 5, 6은 전원단자 및 접지단자 이다. 이와 같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다.

제4도에서, P모드 FET(S₁)의 게이트에 외부클럭(

)이 하이레벨로 입력되고 입력단(IN)에 입력되는 펄스가 액티브 되면, P, N모스 FET(S₂, S₃)가 각각 턴오프, 턴온된다. 따라서 노드(N₁)에 잔유하던 전하는 접지단자(6)를 통하여 신속히 빠져나가게 되며, 이때 P모스 FET(S₁)는 오프상태이므로 노드(N₂)에 잔유하던 전하는 저항(R₁)을 통하여 접지단자(6)로 서서히 방전하게 된다.

그러므로 인버터 논리회로를 구성하고 있는 P. N모스 FET(S₄, S₅)는 일정시간 경과후 턴온, 턴오프 되므로, 출력단(OUT₃)에는 지연시간(tD₃) 경과후에 전원단자(5)의 하이레벨이 출력되게 된다. 이후 입력단(IN)의 입력신호가 프리차아지 되면 P. N모스 FET(S₂, S₃)는 각각 턴온, 턴오프 되므로 노드(N₁)는 하이레벨 전위로 된다. 이 하이레벨 전위는 저항(R₁)을 통하여, 지연시간을 가지고 노드(N₂)에 나타나게 되므로, 출력단(OUT₃)의 출력신호는 지연시간(tD₁)을 가지고 프리차아지 되게 된다.

다음, P모스 FET(S₁)의 게이트 측에 외부클럭(

)이 로우레벨로 입력될때를 설명한다. 입력단(IN)의 입력신호가 액티브되면 노드(N₁)에 잔유하던 전하는 N모스 FET(S₃)를 통하여 신속히 빠져나가게 되므로 P모스 FET(S₁)는 턴온 된다. 따라서 노드(N₂)에 잔유하던 전하는 P모스 FET(S₁)를 통하여 신속히 빠져나가게 되므로 출력단(OUT₃)의 출력신호는 약간의 지연시간(tD₄)을 가지면서 액티브 되게된다. 이때 지연시간(tD₄)은 모스 FET(S₃, S₁, S₄)의 동작시간이다.

이후, 입력단(IN)의 입력신호가 프리차아지 되면 전원단자(5)에 인가되는 전류가 P모스 FET(S₂)와 P모스 FET(S₁)와, N모스 FET(S₅)를 직렬로 통하여 흐르게 되므로 출력단(OUT3)의 출력신호는 상기 모스 FET(S₂, S₁, S₅)에 의한 작은 지연시간(tD₄) 경과후 프리차아지 되게 된다.

이에 대한 입, 출력 파형도를 제6도에 도시하고 있다. 한편 스위칭 반도체 소자인 P모스 FET(S₁)는 N모스 FET로 대체될수 있으며, 이 경우 외부클럭(

)이 인가될 때 상기 P모스 FET(S₁)에서와 동일한 입, 출력 파형이 나타나게 된다.

이상에서 설명한 바와같은 본 발명은 온도나 전압변동에 대해 안정하게 동작되는데, 그 이유는 지연시간(tD)이 저항소자(R₁) 값만을 가, 감하는 것으로 결정되므로, 지연시간의 장단에 따른 온도특성은 제7b도의 3, 4처럼 항상 일정한 커브로 유지되기 때문이다.

또한, 본 발명은 2가지의 지연구간을 가지는 출력레벨, 즉 입력신호의 앱티브 및 프리차아지시, 지연시간을 거의 가지지 않는 출력신호레벨과, 그 지연시간이 저항소자의 값에 의해 결정되는 출력신호레벨을 외부클럭으로 조절할 수 있게 되는 것이며, 지연회로의 구성이 간단해짐에 따라 지연회로 동작시의 피크전류가 줄어들게 되고, 또한 동일사이즈의 인버터 로직회로를 사용할 경우 집적 회로의 레이아웃 면적을 줄일수 있게 되는 효과가 나타나게 된다.

Claims (2)

1. 집적화를 위한 지연회로에 있어서, 로직회로(K₁)와 로직회로(K₂) 사이에 외부클럭(

   

   )으로 클럭킹되는 스위칭 반도체소자(K₃)와 저항(R₁)을 병렬로 연결하여 구성됨을 특징으로 하는 집적화용 지연회로.
2. 제1항에 있어서, 스위칭 반도체소자(K₃)가 P모스 FET 또는 N모스 FET로 구성됨을 특징으로 하는 집적화용 지연회로.

Images