JP2010067894A - Ｃｍｏｓの集積回路 - Google Patents

Ｃｍｏｓの集積回路 Download PDF

Info

Publication number
JP2010067894A
JP2010067894A JP2008234792A JP2008234792A JP2010067894A JP 2010067894 A JP2010067894 A JP 2010067894A JP 2008234792 A JP2008234792 A JP 2008234792A JP 2008234792 A JP2008234792 A JP 2008234792A JP 2010067894 A JP2010067894 A JP 2010067894A
Authority
JP
Japan
Prior art keywords
integrated circuit
output
gate
nmosfet
cmos integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008234792A
Other languages
English (en)
Other versions
JP5407240B2 (ja
Inventor
Masayuki Yamadaya
政幸 山田谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2008234792A priority Critical patent/JP5407240B2/ja
Priority to US12/558,658 priority patent/US8189310B2/en
Publication of JP2010067894A publication Critical patent/JP2010067894A/ja
Application granted granted Critical
Publication of JP5407240B2 publication Critical patent/JP5407240B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Power Conversion In General (AREA)

Abstract

【課題】電源ラインに静電気等によるサージが印加された際に、電源ラインとほぼ同等な電位変化を起こすノードの電位変化をトリガにスイッチを作動させて集積回路内部の素子の破壊を防止するCMOSの集積回路を提供する。
【解決手段】静電破壊防止放電回路300は、NMOSFET Qe(310)を有し、出力用PDMOSトランジスタ Qo(110)のゲートに繋がるゲート端子ノードVgp(222)と放電用NMOSFET Qe(310)のゲートをコンデンサCe(320)で結合させ、さらに放電用NMOSFET Qe(310)のドレインを出力用PDMOSトランジスタ Qo(110)のゲートに繋がるゲート端子ノードVgp(222)に接続する。また放電用NMOSFET Qe(310)が定常時は動作しないように放電用NMOSFET Qe(310)のゲート・グランド間にプルダウン抵抗Re(330)を有する。
【選択図】図１

Description

本発明は、CMOSの集積回路において、電源ラインに静電気等によるサージが印加された際に、当該集積回路内部の素子をサージ電圧から保護するようにしたCMOSの集積回路に関するものである。
CMOSの集積回路、例えばCMOSプロセスで構成されるレギュレータ回路、において、電源（VCC）ラインに静電気等のサージが印加された場合、回路を構成する素子の耐圧を超えてしまい、破壊に至る場合がある。
図２は、従来のCMOSの集積回路の構成を示す図である。図２に示す従来のCMOSの集積回路400は、具体的にはCMOSプロセスで構成されるシリーズレギュレータ回路を構成しており、出力用ＰチャネルDMOS (P-channel Double diffused Metal Oxide Semiconductor：PDMOSと略称する)トランジスタ Qo(410)を介して出力電流を負荷418に供給するものであるが、電源（VCC）１または負荷418の変動に対して出力電圧(VREG)４が一定となるように制御する制御系を備えている。
この制御系は、負荷418に印加される出力電圧(VREG)４をノード417経由で分圧抵抗Ｒ１(419)，Ｒ２(420)からなる分圧回路の接続点421から分圧電圧として取り出し、オペアンプ部500の差動入力段510の差動対を構成するPチャネルMOSFET (以下、PMOSFETと記す)513のゲートに入力する。差動対の一方のPMOSFET 512のゲートには基準電圧(VREF)２が供給されており、基準電圧(VREF)２と上記分圧電圧とを比較し、基準電圧(VREF)２が大きい場合は、出力用PDMOSトランジスタ Qo(410)の出力電流を増加させて出力電圧(VREG)４を高くするよう制御し、上記分圧電圧が大きい場合は、出力用PDMOSトランジスタ Qo(410)の出力電流を減少させて出力電圧(VREG)４を低くするよう制御するものである。このような制御系を有するシリーズレギュレータ回路は、下記特許文献１にも詳しく説明されている。
オペアンプ部500の差動入力段510は電源（VCC）１のラインに接続され、差動対を構成するPMOSFET 512，513のソースに定電流を供給する定電流源511と、PMOSFET 512，513からなる差動対およびPMOSFET 512，513に等しい電流を流す２つのNチャネルMOSFET(以下、NMOSFETと略す) 516，517からなるカレントミラー回路、を有している。
また、オペアンプ部500は、抵抗Rg(521)とNMOSFET Qn(524)からなる出力段520と、差動入力段510と出力段520の間に接続された位相補償用のフィードバックコンデンサCfb(532)および位相補償用のフィードバック抵抗Rfb(531)からなる帰還回路も有している。
差動入力段510の出力部となるPMOSFET 513のドレインとNMOSFET 517のドレインとの接続部514は、位相補償用のフィードバックコンデンサCfb(532)および位相補償用のフィードバック抵抗Rfb(531)を経由して出力段520のNMOSFET Qn(524)のドレインに接続されるとともに、さらにゲート端子ノードVgp(522)を介して出力用PDMOSトランジスタ Qo(410)のゲートに接続される。さらに差動入力段510の出力部となるPMOSFET 513のドレインとNMOSFET 517のドレインとの接続部515は、NMOSFET Qn(524)のゲートに接続される。またNMOSFET Qn(524)のドレインは、抵抗Rg(521)を経由して電源（VCC）１のラインに接続されるとともに、ゲート端子ノードVgp(522)を介して出力用PDMOSトランジスタ Qo(410)のゲートに接続される。なお、ツェナーダイオード422は出力用PDMOSトランジスタ Qo(410)ゲートを高電圧から保護するために設けられている。
電源ラインに静電気等によるサージが印加された時に集積回路内の素子を保護するために、図２に示す従来のCMOSの集積回路400においては、回路を構成している出力用PDMOSトランジスタ Qo(410)、および、この出力を制御するNMOSFET Qn(524)などが電源（VCC）１のラインに印加されたサージを自ら導通してしまうことで、回路を構成する素子が破壊されるのを防止している。
これを検証してみると、静電気等によるサージが電源（VCC）１のラインに印加されると、電源（VCC）１のラインにおける電圧が急上昇する（サージ電圧が生じる）。この場合、図２に示す従来のCMOSの集積回路400においては、以下のメカニズムにより、電源（VCC）１のラインに重畳されたサージを放電するようにしている。すなわち、
(１) サージ電圧はそのまま出力用PDMOSトランジスタ Qo(410)のソース電位となる一方、出力用PDMOSトランジスタ Qo(410)のゲート電位は、サージ電圧が出力用PDMOSトランジスタ Qo(410)のゲート・ソース間容量Cgs(404) ，ゲート・ドレイン間容量Cgd(402)および容量Cg(406)で分圧された電圧となることにより、出力用PDMOSトランジスタ Qo(410)がオンする。つまり、電源（VCC）１のラインにおける電圧が急上昇することにより出力用PDMOSトランジスタ Qo(410)のソース電位は直ちに上昇するが、出力用PDMOSトランジスタ Qo(410)のゲート電位はコンデンサCgs(404)，Cgd(402)，Cg(406)の分圧となるため、電源（VCC）１のラインにおける電圧と同等な電位変化を起こすものの、ソース電位ほど上がらない。これにより、出力用PDMOSトランジスタ Qo(410)のソース・ゲート間電圧が増大して出力用PDMOSトランジスタ Qo(410)がオンし、負荷418に対して電流を流す。なお、容量Cgs(404)は、出力用PDMOSトランジスタ Qo(410)のゲート容量を含んでいるものとする。また容量Cg(406)は、NMOSFET Qn(524)を取り巻く浮遊容量を表すものである。
(２) 電源（VCC）１のラインにおける急上昇した電圧から抵抗Rg(521)、位相補償用のフィードバック抵抗Rfb(531)、位相補償用のフィードバックコンデンサCfb(532)を経由してNMOSFET Qn(524)のゲート電圧が上昇してNMOSFET Qn(524)がオンし、抵抗Rg(521)経由で電源（VCC）１のラインから電流をグランド（GND）３に流し、さらにゲート端子ノードVgp(522)の電圧を降下させる。これにより、出力用PDMOSトランジスタ Qo(410)がさらにオンする。
特開２００６−３１８２０４号公報
従来のCMOSの集積回路400においては、電源ラインに重畳したサージから回路素子の破壊を防止するために当該集積回路の出力電流を増大させていたが、出力電流を増大させた場合、出力用PDMOSトランジスタ Qo(410)のサイズを大きくする必要がある。この場合、ゲート・ドレイン容量Cgs(404)が大きくなり、さらに系の安定化のためにフィードバック抵抗Rfb(531)、フィードバックコンデンサCfb(532)の大型化が必要となる。ゲート・ドレイン容量Cgs(404)が大きくなると、ゲート端子ノードVgp(522)は電源（VCC）１に追従しやくなり、出力用PDMOSトランジスタ Qo(410)はオンしづらくなる。
また系の安定化では、一般にフィードバック抵抗Rfb(531)とフィードバックコンデンサCfb(532)との積を大きくするが、集積回路中のコンデンサ容量の大型化は集積回路の面積への影響が大きいため、フィードバック抵抗Rfb(531)を大きくするのが現実的である。しかしフィードバック抵抗Rfb(531)が大きくなることでNMOSFET Qn(524)のゲート端子へのインピーダンスが増大し、電源（VCC）１およびゲート端子ノードVgp(522)の変動がNMOSFET Qn(524)のゲートに伝わりづらくなり、その結果、NMOSFET Qn(524)がオンしづらくなる。このため、NMOSFET Qn(524)に過大なサージ電圧が印加され、破壊に至る場合があるという課題があった。
そこで本発明は、電源ラインに静電気等によるサージが印加された際に、電源ラインとほぼ同等な電位変化を起こすノードの電位変化をトリガにスイッチを作動させて集積回路内部の素子の破壊を防止するCMOSの集積回路を提供することを目的とする
本発明のCMOSの集積回路は、CMOSの集積回路の静特性には影響を与えずに、電源ラインに静電気等によるサージが印加された時だけ動作して放電を実行し、集積回路内の素子の破壊を防止するよう構成したものである。
より具体的には、本発明のCMOSの集積回路は、放電用NチャネルMOSFETを有し、出力用PDMOSトランジスタのゲート端子ノードと放電用NチャネルMOSFETのゲートを容量結合させ、さらに放電用NチャネルMOSFETのドレインを出力用PDMOSトランジスタのゲート端子ノードに直結する構成とし、これにより電源ラインに静電気等によるサージが印加された時だけ放電用NチャネルMOSFETがオンして放電動作を実行するものである。また定常時には動作しないように放電用NチャネルMOSFETのゲートにプルダウン抵抗を有する構成としたものである。
本発明のCMOSの集積回路によれば、出力用PDMOSトランジスタの出力電流容量の制限やCMOSの集積回路の安定度への影響なしに、電源ラインへの静電気等によるサージを抜く経路を容易に形成することができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１は、本発明の実施形態に係るCMOSの集積回路の構成を示す図である。図１に示す本発明の実施形態に係るCMOSの集積回路100は、具体的にはCMOSプロセスで構成されるシリーズレギュレータ回路を構成しており、出力用PチャネルDMOS (P-channel Double diffused Metal Oxide Semiconductor：PDMOSと略称する)トランジスタ Qo(110)を介して出力電流を負荷118に供給するものであるが、電源（VCC）１または負荷118の変動に対して出力電圧(VREG)４が一定となるように制御する制御系を備えている。
この制御系は、負荷118に印加される出力電圧(VREG)４をノード117経由で分圧抵抗Ｒ１(119)，Ｒ２(120)からなる分圧回路の接続点121から分圧電圧として取り出し、オペアンプ部200の差動入力段210の差動対を構成するPチャネルMOSFET (以下PMOSFETと記す)213のゲートに入力する。差動対の一方のPMOSFET 212のゲートには基準電圧(VREF)２が供給されており、基準電圧(VREF)２と上記分圧電圧とを比較し、基準電圧(VREF)２が大きい場合は、出力用PDMOSトランジスタ Qo(110)の出力電流を増加させて出力電圧(VREG)４を高くするよう制御し、上記分圧電圧が大きい場合は、出力用PDMOSトランジスタ Qo(110)の出力電流を減少させて出力電圧(VREG)４を低くするよう制御するものである。
オペアンプ部200は、電源（VCC）１のラインに接続され、差動入力段210の差動対を構成するPMOSFET212，213のソースに定電流を供給する定電流源211と、PMOSFET 212，213からなる差動対およびPMOSFET 212，213に等しい電流を流す２つのNチャネルMOSFET(以下、NMOSFETと略す) 216，217からなるカレントミラー回路、を有している。
また、オペアンプ部200は、抵抗Rg(221)とNMOSFET Qn(224)からなる出力段220と、差動入力段210と出力段220の間に接続された位相補償用のフィードバックコンデンサCfb(232)および位相補償用のフィードバック抵抗Rfb(231)からなる帰還回路も有している。
差動入力段210の出力部となるPMOSFET 213のドレインとNMOSFET 217のドレインとの接続部214は、位相補償用のフィードバックコンデンサCfb(232)、位相補償用のフィードバック抵抗Rfb(231)を経由してNMOSFET Qn(224)のドレインに接続されるとともにゲート端子ノードVgp(222)を介して出力用PDMOSトランジスタ Qo(110)のゲートに接続される。さらに差動入力段210の出力部となるPMOSFET 213のドレインとNMOSFET 217のドレインとの接続部215は、NMOSFET Qn(224)のゲートに接続される。またNMOSFET Qn(224)のドレインは、抵抗Rg(221)を経由して電源（VCC）１のラインに接続されるとともに、ゲート端子ノードVgp(222)を介して出力用PDMOSトランジスタ Qo(110)のゲートに接続される。なお、ツェナーダイオード122は出力用PDMOSトランジスタ Qo(110)ゲートを高電圧から保護するために設けられている。
電源ラインに静電気等によるサージが印加された時に集積回路内の素子が破壊されることを防止するために、図１に示す本発明の実施形態に係るCMOSの集積回路100においては、CMOSの集積回路100の静特性には影響を与えずに、電源（VCC）ラインに静電気等によるサージが印加されたときだけ動作して放電を実行する静電破壊防止放電回路300を設けている。
静電破壊防止放電回路300は、放電用NチャネルMOSFET(以下、放電用NMOSFETと略す) Qe(310)を有し、出力用PDMOSトランジスタ Qo(110)のゲートに繋がるゲート端子ノードVgp(222)と放電用NMOSFET Qe(310)のゲートをコンデンサCe(320)で結合させている。ゲート端子ノードVgp(222)ではなく、電源（VCC）１と放電用NMOSFET Qe(310)のゲートをコンデンサCe(320)で結合させてもよい。さらに、放電用NMOSFET Qe(310)のドレインを、出力用PDMOSトランジスタ Qo(110)を制御するNMOSFET Qn(224)のドレインに接続される接続点223経由で、出力用PDMOSトランジスタ Qo(110)のゲートに繋がるゲート端子ノードVgp(222)に接続する。
また静電破壊防止放電回路300は、放電用NMOSFET Qe(310)が定常時は動作しないようにするプルダウン抵抗Re(330)を、放電用NMOSFET Qe(310)のゲート・グランド(GND)間に有する。
次に本発明の実施形態に係るCMOSの集積回路の動作を説明すると、電源（VCC）１のラインの電圧が静電気等に基因するサージにより急上昇した場合（サージ電圧が生じた場合）、出力用PDMOSトランジスタ Qo(110)の図示していないゲート・ソース間容量を介してゲート端子ノードVgp(222)もそれに伴い急上昇する。図２に示す従来のCMOSの集積回路と同様に、ゲート端子ノードVgp(222)には電源（VCC）１のラインにおけるサージ電圧を複数のコンデンサで分圧したものが印加されるから、ゲート端子ノードVgp(222)は電源（VCC）１のラインにおける電圧と同等な電位変化を起こすノードとなる。ゲート端子ノードVgp(222)におけるこの電圧変化が静電破壊防止放電回路300内に設けられているコンデンサCe(320)によって交流的に放電用NMOSFET Qe(310)のゲート端子に伝えられ、結果としてゲート端子における電圧変化が放電用NMOSFET Qe(310)のしきい値電圧を超えると放電用NMOSFET Qe(310)がオンする。
静電破壊防止放電回路300内の放電用NMOSFET Qe(310)がオンすると、放電用NMOSFET Qe(310)は抵抗Rg(221)経由で電源（VCC）１のラインから電流をグランド(GND)３に流すため、出力用PDMOSトランジスタ Qo(110)のゲート端子に直結するゲート端子ノードVgp(222)の電圧が降下する。ゲート端子ノードVgp(222)の電圧が降下すると、出力用PDMOSトランジスタ Qo(110)のゲート電圧が下がるため出力用PDMOSトランジスタ Qo(110)がオンする。したがって、サージにより電源（VCC）１から供給されたエネルギーは共にオンした放電用NMOSFET Qe(310)と出力用PDMOSトランジスタ Qo(110)とにより放電されることになり、従来例のような回路素子の破壊に至る恐れはなくなる。
その一方、定常時には、放電用NMOSFET Qe(310)のゲートにプルダウン抵抗Re(330)を介して所定の電圧が印加されるようにして放電用NMOSFET Qe(310)がオンしないようにしている。
このように本発明の実施形態に係るCMOSの集積回路は、出力用PDMOSトランジスタの出力電流容量の制限やCMOSの集積回路の安定度への影響なしに、電源ラインへの静電気等によるサージを抜く経路を容易に形成することができる。なお、静電破壊防止放電回路300がこのCMOSの集積回路の通常動作に悪影響を与えないようにするために、静電破壊防止放電回路300に用いられるコンデンサCe(320)とプルダウン抵抗Re(330)による遅延が、このCMOSの集積回路の周波数特性に対し十分なマージンを持つよう（遅延を小さくするよう）に設計する必要がある。
本発明の実施形態に係るCMOSの集積回路の構成を示す図である。 従来のCMOSの集積回路の構成を示す図である。
符号の説明
１ 電源（VCC）
２ 基準電圧（VREF）
３ グランド（GND）
４ 出力電圧（VREG）
100 CMOSの集積回路
110 出力用PDMOSトランジスタ（Qo）
118 負荷
119 分圧抵抗(Ｒ１)
120 分圧抵抗(Ｒ２)
200 オペアンプ部
210 差動入力段
211 定電流源
220 出力段
221 抵抗（Rg）
222 ゲート端子ノード（Vgp）
224 NチャネルMOSFET(Qn)
231 フィードバック抵抗(Rfb)
232 フィードバックコンデンサ(Cfb)
300 静電破壊防止放電回路
310 放電用NチャネルMOSFET(Qe)
320 コンデンサ（Ce）
330 プルダウン抵抗(Re)

Claims (5)

  1. CMOSの集積回路において、電源ラインまたはこれと同等な電位変化を起こすノードの電位変化をトリガとして動作する放電スイッチを備え、前記電源ラインにサージが印加された場合、前記放電スイッチを動作させて回路内部の素子を前記サージによる電圧から保護するようにしたことを特徴とするCMOSの集積回路。
  2. 前記放電スイッチは、ＮチャネルMOSFETで構成され、該MOSFETのゲート端子は前記電源ラインまたはこれと同等な電位変化を起こすノードとコンデンサにより結合され、また前記MOSFETのドレイン端子は前記電源ラインと同等な電位変化を起こすノードに接続されていることを特徴とする請求項１に記載のCMOSの集積回路。
  3. 前記放電スイッチを構成する前記ＮチャネルMOSFETのゲート端子とグランドとの間にプルダウン抵抗を備えていることを特徴とする請求項２に記載のCMOSの集積回路。
  4. 前記CMOSの集積回路はオペアンプおよび該オペアンプの出力端子がゲートに接続される出力トランジスタを有し、
    前記オペアンプは差動段，出力段および帰還抵抗と帰還容量の直列回路からなる帰還回路を有し、
    前記帰還回路は、前記オペアンプの出力端子となる前記出力段の出力端子および前記差動段の出力端子の間に接続され、
    前記放電スイッチを構成する前記ＮチャネルMOSFETのドレイン端子は、前記オペアンプの出力端子に接続されていることを特徴とする請求項１ないし３のいずれか１項に記載のCMOSの集積回路。
  5. 前記請求項１ないし４のいずれか１項に記載のCMOSの集積回路を含んで成るシリーズレギュレータ回路。
JP2008234792A 2008-09-12 2008-09-12 Ｃｍｏｓの集積回路 Expired - Fee Related JP5407240B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008234792A JP5407240B2 (ja) 2008-09-12 2008-09-12 Ｃｍｏｓの集積回路
US12/558,658 US8189310B2 (en) 2008-09-12 2009-09-14 CMOS integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008234792A JP5407240B2 (ja) 2008-09-12 2008-09-12 Ｃｍｏｓの集積回路

Publications (2)

Publication Number Publication Date
JP2010067894A true JP2010067894A (ja) 2010-03-25
JP5407240B2 JP5407240B2 (ja) 2014-02-05

Family

ID=42165005

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008234792A Expired - Fee Related JP5407240B2 (ja) 2008-09-12 2008-09-12 Ｃｍｏｓの集積回路

Country Status (2)

Country Link
US (1) US8189310B2 (ja)
JP (1) JP5407240B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207412A (ja) * 2013-04-16 2014-10-30 株式会社東芝 Ｅｓｄ保護回路
US9263884B2 (en) 2013-06-12 2016-02-16 Kabushiki Kaisha Toshiba Electrostatic protection circuit
JP2016184837A (ja) * 2015-03-26 2016-10-20 ラピスセミコンダクタ株式会社 半導体装置
JP2018092983A (ja) * 2016-11-30 2018-06-14 日本電信電話株式会社 光受信回路
JP2018101808A (ja) * 2018-03-12 2018-06-28 ルネサスエレクトロニクス株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527530B2 (en) * 2021-01-13 2022-12-13 Texas Instruments Incorporated Electrostatic discharge protection system

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04205115A (ja) * 1990-11-29 1992-07-27 Seiko Instr Inc ボルテージ・レギュレーター
JP2003177829A (ja) * 2001-12-10 2003-06-27 Fuji Electric Co Ltd レギュレータ回路
JP2005045100A (ja) * 2003-07-24 2005-02-17 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2006318204A (ja) * 2005-05-12 2006-11-24 Fuji Electric Device Technology Co Ltd シリーズレギュレータ電源回路
JP2008192738A (ja) * 2007-02-02 2008-08-21 Denso Corp 内燃機関用点火装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212616A (en) * 1991-10-23 1993-05-18 International Business Machines Corporation Voltage regulation and latch-up protection circuits
US5333105A (en) * 1993-05-27 1994-07-26 Eaton Corporation Transient voltage protector
US6731488B2 (en) * 2002-04-01 2004-05-04 International Business Machines Corporation Dual emitter transistor with ESD protection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04205115A (ja) * 1990-11-29 1992-07-27 Seiko Instr Inc ボルテージ・レギュレーター
JP2003177829A (ja) * 2001-12-10 2003-06-27 Fuji Electric Co Ltd レギュレータ回路
JP2005045100A (ja) * 2003-07-24 2005-02-17 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JP2006318204A (ja) * 2005-05-12 2006-11-24 Fuji Electric Device Technology Co Ltd シリーズレギュレータ電源回路
JP2008192738A (ja) * 2007-02-02 2008-08-21 Denso Corp 内燃機関用点火装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014207412A (ja) * 2013-04-16 2014-10-30 株式会社東芝 Ｅｓｄ保護回路
US9263884B2 (en) 2013-06-12 2016-02-16 Kabushiki Kaisha Toshiba Electrostatic protection circuit
JP2016184837A (ja) * 2015-03-26 2016-10-20 ラピスセミコンダクタ株式会社 半導体装置
US10193337B2 (en) 2015-03-26 2019-01-29 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2018092983A (ja) * 2016-11-30 2018-06-14 日本電信電話株式会社 光受信回路
JP2018101808A (ja) * 2018-03-12 2018-06-28 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US8189310B2 (en) 2012-05-29
JP5407240B2 (ja) 2014-02-05
US20100118456A1 (en) 2010-05-13

Similar Documents

Publication Publication Date Title
EP2937901B1 (en) Electrostatic discharge protection circuit
KR101369154B1 (ko) 과전압 보호 기능을 갖는 션트 레귤레이터 및 이를 구비한반도체 장치
JP5407240B2 (ja) Ｃｍｏｓの集積回路
US20060012929A1 (en) Hot-swap circuit system for fan tray module
JP2007234718A (ja) 半導体集積回路装置
JP6033709B2 (ja) 半導体装置
JP2015002510A (ja) 静電気保護回路
JP2016162884A (ja) 静電気保護回路
JP2011119356A (ja) 半導体装置
JP2014207412A (ja) Ｅｓｄ保護回路
US9431823B2 (en) ESD protection circuit
JP2013118256A (ja) Ｅｓｄ保護回路
US20230376060A1 (en) Supply voltage regulator
JP2010041013A (ja) 保護回路
TW201427279A (zh) 半導體裝置
JP2007214420A (ja) 半導体集積回路
US20140168831A1 (en) Esd protection circuit
JP6088894B2 (ja) 過電圧保護回路
JP2008103945A (ja) 半導体装置
US11990192B2 (en) Integrated circuit with ESD protection
JP2006209328A (ja) 定電圧装置
US9263882B2 (en) Output circuits with electrostatic discharge protection
JP2006039812A (ja) 直流安定化電源回路
JP2010224951A (ja) 電流駆動回路
US10691151B2 (en) Devices and methods for dynamic overvoltage protection in regulators

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131021

R150 Certificate of patent or registration of utility model

Ref document number: 5407240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees