JP4935266B2 - 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 - Google Patents
電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 Download PDFInfo
- Publication number
- JP4935266B2 JP4935266B2 JP2006253423A JP2006253423A JP4935266B2 JP 4935266 B2 JP4935266 B2 JP 4935266B2 JP 2006253423 A JP2006253423 A JP 2006253423A JP 2006253423 A JP2006253423 A JP 2006253423A JP 4935266 B2 JP4935266 B2 JP 4935266B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- turn
- semiconductor element
- time
- driven semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 16
- 238000001514 detection method Methods 0.000 claims description 41
- 230000004044 response Effects 0.000 claims description 11
- 238000011084 recovery Methods 0.000 description 21
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P20/00—Technologies relating to chemical industry
- Y02P20/50—Improvements relating to the production of bulk chemicals
- Y02P20/52—Improvements relating to the production of bulk chemicals using catalysts, e.g. selective catalysts
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Description
本発明は、電圧駆動型半導体素子の駆動方法に関し、より詳しくは、スイッチング損失の減少や、サージ電圧の低下を図る技術に関する。
従来、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の電圧駆動型半導体素子の駆動に関する技術分野において、前記半導体素子を流れる電流の時間変化率ｄＩｃｅ／ｄｔ等を検出し、この検出結果に基づいて前記半導体素子の最適な駆動の実現を図る技術が知られている。
例えば、特許文献１では、ターンオン損失を低減するとともに、ターンオン時のＩＧＢＴのコレクタ電流の時間変化率ｄＩｃｅ／ｄｔの低減を検出し、これにより、前記時間変化率ｄＩｃｅ／ｄｔに比例して発生するリカバリ・サージ電圧を低減する技術が開示されている。この技術では、遅延回路で設定された遅延時間ｔ１後に抵抗値の低い抵抗に切り替えることにより、ターンオン損失を低減しようとするものである。
また、特許文献２では、スイッチング動作における素子状態に応じて変化する電気量の時間変化率（たとえば、ｄＶｇｅ／ｄｔ）を検出し、この検出結果に基づき、実効ゲート抵抗値を変化させることによって、どのような特性の半導体素子に対しても、特に調整を必要とすることなく、最適な駆動を実現する技術が開示されている。
ここで、前記特許文献１に関し、半導体素子の特性や、温度特性にはばらつきがあり、また、コレクタ電流値によってゲート電圧波形が変化するという理由から、予め設定した固定の遅延時間ｔ１にて高精度の制御をすることは非常に困難であるといえる。また、同様の理由から、ターンオフ時も固定の遅延時間でゲート制御を行うことも非常に困難であるといえる。
また、前記特許文献１、及び、特許文献２に関し、検出回路、制御回路、駆動回路の全てに高速性能が必要とされるという問題がある。この高速性能が確保できないと、スイッチング損失の増加やサージ電圧の増大につながり、半導体素子を破壊してしまうという問題が生じることになる。
ここで、ＩＧＢＴをある条件でターンオフさせたＳｉｍｕｌａｔｉｏｎ波形を図４に示す。
Ｖｇｅ、ｄＶｇｅ／ｄｔ、Ｉｃｅ、ｄＩｃｅ／ｄｔのいずれの検出信号を検出する場合においても、図４の点線Ｂのタイミングを検出回路で捉える必要がある。そして、ターンオフ・サージ電圧は、点線Ｃのタイミングでピークを迎えることになる。このため、図４の時間ｔＦＢよりも短時間で、検出回路→制御回路→駆動回路のフィードバック制御を完結させる必要がある。前記時間ｔＦＢは、例えば、約５０ｎｓとなり、一般的な高速検出回路の応答時間とほぼ等しい。また、この時間ｔＦＢ以外にも、高速制御回路の応答時間約１０ｎｓ、及び、高速駆動回路の応答時間約５０ｎｓが実際の制御では必要となるので、現実的には時間ｔＦＢより短い時間でのフィードバック制御完結は非常に困難である。
また、Ｖｃｅを検出信号とすれば、前記時間ｔＦＢに余裕が生まれるが、Ｖｃｅ検出回路を構成する各素子に、ＩＧＢＴ並の耐圧が必要となってしまう。また、インピーダンスの高いＶｃｅには、他相の電圧性スイッチングノイズが載るため、ノイズによる誤検出が発生し得るという問題がある。
さらに、ＩＧＢＴのスイッチング周波数は、今後も高周波化するという状況にあるため、前記時間ｔＦＢはさらに短くなるということが考えられる。
特許第３６１４５１９号公報
特開２００４−２６６３６８号公報
Ｖｇｅ、ｄＶｇｅ／ｄｔ、Ｉｃｅ、ｄＩｃｅ／ｄｔのいずれの検出信号を検出する場合においても、図４の点線Ｂのタイミングを検出回路で捉える必要がある。そして、ターンオフ・サージ電圧は、点線Ｃのタイミングでピークを迎えることになる。このため、図４の時間ｔＦＢよりも短時間で、検出回路→制御回路→駆動回路のフィードバック制御を完結させる必要がある。前記時間ｔＦＢは、例えば、約５０ｎｓとなり、一般的な高速検出回路の応答時間とほぼ等しい。また、この時間ｔＦＢ以外にも、高速制御回路の応答時間約１０ｎｓ、及び、高速駆動回路の応答時間約５０ｎｓが実際の制御では必要となるので、現実的には時間ｔＦＢより短い時間でのフィードバック制御完結は非常に困難である。
また、Ｖｃｅを検出信号とすれば、前記時間ｔＦＢに余裕が生まれるが、Ｖｃｅ検出回路を構成する各素子に、ＩＧＢＴ並の耐圧が必要となってしまう。また、インピーダンスの高いＶｃｅには、他相の電圧性スイッチングノイズが載るため、ノイズによる誤検出が発生し得るという問題がある。
さらに、ＩＧＢＴのスイッチング周波数は、今後も高周波化するという状況にあるため、前記時間ｔＦＢはさらに短くなるということが考えられる。
本発明の課題は、電圧駆動型半導体素子の駆動において、上記従来技術の問題点に鑑みつつ、スイッチング損失の減少や、サージ電圧の低下を図ることができる新たな技術を提案することである。
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。
即ち、請求項１においては、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間を記憶し、
次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時における前記サージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値を変更する、電圧駆動型半導体素子の駆動方法とするものである。
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間を記憶し、
次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時における前記サージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値を変更する、電圧駆動型半導体素子の駆動方法とするものである。
また、請求項２においては、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとするものである。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとするものである。
また、請求項３においては、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとするものである。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとするものである。
また、請求項４においては、
前記サージ電圧発生のタイミングの検出は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミング、を検出することによって行われる、こととするものである。
前記サージ電圧発生のタイミングの検出は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミング、を検出することによって行われる、こととするものである。
また、請求項５においては、
前記実効ゲート抵抗値の変更は、ゲート抵抗を複数個並列接続し、
いずれかのゲート抵抗の通電の有無を切り替えることにより行われる、こととするものである。
前記実効ゲート抵抗値の変更は、ゲート抵抗を複数個並列接続し、
いずれかのゲート抵抗の通電の有無を切り替えることにより行われる、こととするものである。
また、請求項６においては、
制御信号に応じて行われる前記電圧駆動型半導体素子の各スイッチング時のサージ電圧発生を検出する手段と、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングから、前記サージ電圧発生のタイミングまでのサージ期間を記憶する手段と、
次回のターンオン時又はターンオフ時において、前記サージ期間を記憶する手段により今回記憶されたターンオン時又はターンオフ時におけるサージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値の変更のタイミングを決定する手段と、
前記実効ゲート抵抗値の変更のタイミングに基づいて、前記実効ゲート抵抗値を変更する手段と、
を備える、電圧駆動型半導体素子のゲート駆動回路とするものである。
制御信号に応じて行われる前記電圧駆動型半導体素子の各スイッチング時のサージ電圧発生を検出する手段と、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングから、前記サージ電圧発生のタイミングまでのサージ期間を記憶する手段と、
次回のターンオン時又はターンオフ時において、前記サージ期間を記憶する手段により今回記憶されたターンオン時又はターンオフ時におけるサージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値の変更のタイミングを決定する手段と、
前記実効ゲート抵抗値の変更のタイミングに基づいて、前記実効ゲート抵抗値を変更する手段と、
を備える、電圧駆動型半導体素子のゲート駆動回路とするものである。
また、請求項７においては、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとするものである。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとするものである。
また、請求項８においては、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとするものである。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとするものである。
また、請求項９においては、
前記サージ電圧発生を検出する手段は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミングを検出することで、サージ電圧発生のタイミングを検出する、こととするものである。
前記サージ電圧発生を検出する手段は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミングを検出することで、サージ電圧発生のタイミングを検出する、こととするものである。
また、請求項１０においては、
前記実効ゲート抵抗値を変更する手段は、ゲート抵抗を複数個並列接続し、いずれかのゲート抵抗の通電の有無を切り替えることにより、実効ゲート抵抗値を変更する構成とするものである。
前記実効ゲート抵抗値を変更する手段は、ゲート抵抗を複数個並列接続し、いずれかのゲート抵抗の通電の有無を切り替えることにより、実効ゲート抵抗値を変更する構成とするものである。
本発明の構成によれば、の効果として、以下に示すような効果を奏する。
請求項１においては、半導体素子の特性や、温度特性のばらつき、また、コレクタ電流値によってゲート電圧波形が変化するといったことに起因する制御不良の問題を回避することができ、予め設定された固定の時間でゲート制御するものと比較しても、制御の精度を向上させることができる。
請求項２においては、ターンオン時において、前記サージ期間では、リカバリ・サージ電圧を低下させることができ、前記サージ期間の経過後はスイッチング損失を減少することができる。
請求項３においては、ターンオフ時において、前記サージ期間では、スイッチング損失を低下させることができ、前記サージ期間の経過後はターンオフ・サージ電圧を減少することができる。
請求項４においては、簡易な構成によりサージ電圧発生を検出できる。
請求項５においては、簡易・安価な構成に実効ゲート抵抗値の変更を実現できる。
請求項６においては、半導体素子の特性や、温度特性のばらつき、また、コレクタ電流値によってゲート電圧波形が変化するといったことに起因する制御不良の問題を回避することができ、予め設定された固定の時間でゲート制御するものと比較しても、制御の精度を向上させることができる。
請求項７においては、ターンオン時において、前記サージ期間では、リカバリ・サージ電圧を低下させることができ、前記サージ期間の経過後はスイッチング損失を減少することができる。
請求項８においては、ターンオフ時において、前記サージ期間では、スイッチング損失を低下させることができ、前記サージ期間の経過後はターンオフ・サージ電圧を減少することができる。
請求項９においては、簡易な構成によりサージ電圧発生を検出できる。
請求項１０においては、簡易・安価な構成に実効ゲート抵抗値の変更を実現できる。
発明の実施の形態は、図１及び図２に示すごとく、
電圧駆動型半導体素子（ＩＧＢＴ１）の駆動方法であって、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間（ターンオン時間ｔＯＮ／ターンオフ時間ｔＯＦＦ）を記憶し、
次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時における前記サージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値を変更する、こととするものである。
電圧駆動型半導体素子（ＩＧＢＴ１）の駆動方法であって、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間（ターンオン時間ｔＯＮ／ターンオフ時間ｔＯＦＦ）を記憶し、
次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時における前記サージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値を変更する、こととするものである。
また、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとする。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとする。
また、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとする。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとする。
また、前記サージ電圧発生のタイミングの検出は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミング、を検出することによって行われる、こととするものである。
また、
前記実効ゲート抵抗値の変更は、ゲート抵抗を複数個並列接続し、
いずれかのゲート抵抗の通電の有無を切り替えることにより行われる、こととするものである。
前記実効ゲート抵抗値の変更は、ゲート抵抗を複数個並列接続し、
いずれかのゲート抵抗の通電の有無を切り替えることにより行われる、こととするものである。
また、図１、及び、図２に示すごとく、
制御信号に応じて行われる前記電圧駆動型半導体素子（ＩＧＢＴ１）の各スイッチング時のサージ電圧発生を検出する手段（サージ電圧検出回路３）と、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングから、前記サージ電圧発生のタイミングまでのサージ期間を記憶する手段（時間記憶回路４）と、
次回のターンオン時又はターンオフ時において、時間記憶回路４により今回記憶されたターンオン時又はターンオフ時におけるサージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値の変更のタイミングを決定する手段（制御回路５）と、
前記実効ゲート抵抗値の変更のタイミングに基づいて、前記実効ゲート抵抗値を変更する手段と、
を備える、電圧駆動型半導体素子（ＩＧＢＴ１）のゲート駆動回路１０とするものである。
制御信号に応じて行われる前記電圧駆動型半導体素子（ＩＧＢＴ１）の各スイッチング時のサージ電圧発生を検出する手段（サージ電圧検出回路３）と、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングから、前記サージ電圧発生のタイミングまでのサージ期間を記憶する手段（時間記憶回路４）と、
次回のターンオン時又はターンオフ時において、時間記憶回路４により今回記憶されたターンオン時又はターンオフ時におけるサージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値の変更のタイミングを決定する手段（制御回路５）と、
前記実効ゲート抵抗値の変更のタイミングに基づいて、前記実効ゲート抵抗値を変更する手段と、
を備える、電圧駆動型半導体素子（ＩＧＢＴ１）のゲート駆動回路１０とするものである。
また、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとする。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定されることとする。
また、
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとする。
前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定されることとする。
また、前記サージ電圧発生を検出する手段は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミングを検出することで、サージ電圧発生のタイミングを検出する、こととするものである。
また、
前記実効ゲート抵抗値を変更する手段は、ゲート抵抗Ｒ１〜Ｒ４を複数個並列接続し、いずれかのゲート抵抗の通電の有無を切り替えることにより、実効ゲート抵抗値を変更する構成とするものである。
前記実効ゲート抵抗値を変更する手段は、ゲート抵抗Ｒ１〜Ｒ４を複数個並列接続し、いずれかのゲート抵抗の通電の有無を切り替えることにより、実効ゲート抵抗値を変更する構成とするものである。
以上の構成は、自動車メーカー、半導体メーカー、インバータメーカー等の業界において適用可能であり、以下、詳細の構成について説明する。
まず、本発明を適用する装置の一つとして、３相モータを駆動するインバータが考えられる。このインバータは、電圧駆動型半導体素子としてのＩＧＢＴ、ダイオード、駆動回路の組を６組具備するものであり、以下では、図１に示すごとく、２組のＩＧＢＴ１・２とダイオードＤ１・Ｄ２、及び、１組の駆動回路（ＩＧＢＴ１のゲート駆動回路１０）の構成をもって説明する。
図１は、実施例１のゲート駆動回路１０の回路図を示すものであり、同図において、１は電圧駆動型半導体素子としてのＩＧＢＴである。
このＩＧＢＴ１には、ダイオードＤ１が並列接続される。
また、このＩＧＢＴ１は、センスエミッタ端子を有するセンスＩＧＢＴである。
また、このＩＧＢＴ１は、制御回路５によって駆動するものである。
また、このＩＧＢＴ１のセンスエミッタ端子は、抵抗Ｒ５を介してアース接続される。
また、このＩＧＢＴ１に対してＩＧＢＴ２が対向に配置されており、このＩＧＢＴ２は、ゲート駆動回路１０と同様に構成される図示せぬゲート駆動回路によって駆動されるものである。
このＩＧＢＴ１には、ダイオードＤ１が並列接続される。
また、このＩＧＢＴ１は、センスエミッタ端子を有するセンスＩＧＢＴである。
また、このＩＧＢＴ１は、制御回路５によって駆動するものである。
また、このＩＧＢＴ１のセンスエミッタ端子は、抵抗Ｒ５を介してアース接続される。
また、このＩＧＢＴ１に対してＩＧＢＴ２が対向に配置されており、このＩＧＢＴ２は、ゲート駆動回路１０と同様に構成される図示せぬゲート駆動回路によって駆動されるものである。
また、図１において、３は、サージ電圧検出回路である。このサージ電圧検出回路３は、ＩＧＢＴ１のターンオン時には、対向のダイオードＤ２により発生するリカバリ・サージ電圧（図３）を検出し、ＩＧＢＴ１のターンオフ時には、ＩＧＢＴ１に発生するターンオフ・サージ電圧（図４）を検出するための回路である。
そして、このリカバリ・サージ電圧、ターンオフ・サージ電圧の検出は、ＩＧＢＴ１のセンスエミッタ端子から入力される電流を計測し、その時間変化、即ち、微分値ｄＩｃｅ／ｄｔを検出することによって行われる。
また、前記サージ電圧検出回路３は、リカバリ・サージ電圧、及び、ターンオフ・サージ電圧を検出すると、後述する時間記憶回路４にその検出のタイミングを出力する。
そして、このリカバリ・サージ電圧、ターンオフ・サージ電圧の検出は、ＩＧＢＴ１のセンスエミッタ端子から入力される電流を計測し、その時間変化、即ち、微分値ｄＩｃｅ／ｄｔを検出することによって行われる。
また、前記サージ電圧検出回路３は、リカバリ・サージ電圧、及び、ターンオフ・サージ電圧を検出すると、後述する時間記憶回路４にその検出のタイミングを出力する。
また、図１において、４は、時間記憶回路である。
この時間記憶回路４は、ターンオン時には、ＩＧＢＴのターンオン信号からリカバリ・サージ電圧発生まで（前記サージ電圧検出回路３からのリカバリ・サージ電圧検出の信号が入力されるまで）のターンオン時間ｔＯＮ（図３参照）を記憶する。
また、この時間記憶回路４は、ターンオフ時には、ＩＧＢＴ１のターンオフ信号からターンオフ・サージ電圧発生まで（前記サージ電圧検出回路３からのターンオフ・サージ電圧検出の信号が入力されるまで）のターンオフ時間ｔＯＦＦ（図４参照）を記憶する回路である。
このターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦが、前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間となる。
この時間記憶回路４は、ターンオン時には、ＩＧＢＴのターンオン信号からリカバリ・サージ電圧発生まで（前記サージ電圧検出回路３からのリカバリ・サージ電圧検出の信号が入力されるまで）のターンオン時間ｔＯＮ（図３参照）を記憶する。
また、この時間記憶回路４は、ターンオフ時には、ＩＧＢＴ１のターンオフ信号からターンオフ・サージ電圧発生まで（前記サージ電圧検出回路３からのターンオフ・サージ電圧検出の信号が入力されるまで）のターンオフ時間ｔＯＦＦ（図４参照）を記憶する回路である。
このターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦが、前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間となる。
また、この時間記憶回路４は、ＩＧＢＴ１がスイッチングを行うたびに、そのサージ期間（ターンオン時間ｔＯＮ、ターンオフ時間ｔＯＦＦ）を記憶し直し、その結果を制御回路５に出力することとしている。
より具体的には、図４に示すごとく、前記時間記憶回路４は、ＩＧＢＴ制御信号Ｉｓがオフからオンに切り替わったタイミングＴ１から、前記検出信号Ｋが入力されるまでの期間、制御回路５に対して信号Ｓ５を出力する。この場合において、時間記憶回路４が信号Ｓ５を出力している期間が、ターンオン時間ｔＯＮとなる。
また、時間記憶回路４は、ＩＧＢＴ制御信号Ｉｓがオンからオフに切り替わったタイミングＴ２から、前記検出信号Ｋが入力されるまでの期間、制御回路５に対して信号Ｓ５を出力する。この場合において、時間記憶回路４が信号Ｓ５を出力している期間が、ターンオフ時間ｔＯＦＦとなる。
より具体的には、図４に示すごとく、前記時間記憶回路４は、ＩＧＢＴ制御信号Ｉｓがオフからオンに切り替わったタイミングＴ１から、前記検出信号Ｋが入力されるまでの期間、制御回路５に対して信号Ｓ５を出力する。この場合において、時間記憶回路４が信号Ｓ５を出力している期間が、ターンオン時間ｔＯＮとなる。
また、時間記憶回路４は、ＩＧＢＴ制御信号Ｉｓがオンからオフに切り替わったタイミングＴ２から、前記検出信号Ｋが入力されるまでの期間、制御回路５に対して信号Ｓ５を出力する。この場合において、時間記憶回路４が信号Ｓ５を出力している期間が、ターンオフ時間ｔＯＦＦとなる。
尚、このＩＧＢＴ１のゲート駆動回路１０の電源起動直後は、ターンオン時間ｔＯＮ、及び、ターンオフ時間ｔＯＦＦの記憶値はゼロ、或いは、固定の初期値となるが、このときの負荷（モータ）の電流はゼロ、或いは、ゼロ付近であるため、サージ電圧は問題とならないレベルとなる。
また、図１において、５は、制御回路である。この制御回路５は、ＩＧＢＴ制御信号（ターンオン信号／ターンオフ信号）と、前回のスイッチング時に、時間記憶回路４から出力されたターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦを元にして、ＩＧＢＴ１の実効ゲート抵抗値を変更させるものである。この実効ゲート抵抗値の変更により、ＩＧＢＴ１のターンオン時、及び、ターンオフ時のスイッチング損失の減少と、サージ電圧の低下を図るものである。
また、この制御回路５は、前記ＩＧＢＴ１をオン／オフするための信号１〜４を、スイッチ素子Ｍ１〜Ｍ４に対して出力する。
また、この制御回路５は、前記ＩＧＢＴ１をオン／オフするための信号１〜４を、スイッチ素子Ｍ１〜Ｍ４に対して出力する。
また、前記制御回路５は、前記時間記憶回路４から出力される信号Ｓ５が、ＩＧＢＴ制御信号Ｉｓのオフからオンへの切り替え時に対応するのか、又は、オンからオフへの切り替え時に対応するのかを識別、つまり、ターンオン時間ｔＯＮとターンオフ時間ｔＯＦＦを識別できるように構成されている。この識別の方法は、特に限定されるものではなく、例えば、信号Ｓ５に、ターンオン／オフを識別するための情報を付加することによって実現できる。
また、図１において、Ｍ１〜Ｍ４は、前記制御回路５から出力されるオン／オフ信号が入力されるスイッチ素子であり、前記オン／オフ信号に応じて、各スイッチ素子Ｍ１〜Ｍ４が動作し、ＩＧＢＴ１のターンオン／ターンオフが行われる。
より具体的には、スイッチ素子Ｍ１・Ｍ３は、ＩＧＢＴ１のターンオン時に信号Ｓ１・Ｓ３によってそれぞれ動作することとされ、特に、スイッチ素子Ｍ３のオン／オフの切り替えにより、ＩＧＢＴ１のターンオン時の実効ゲート抵抗値が切り替えられるようになっている。
また、スイッチ素子Ｍ２・Ｍ４は、ＩＧＢＴ１のターンオフ時に信号Ｓ２・Ｓ４によってそれぞれ動作することとされ、特に、スイッチ素子Ｍ４のオン／オフの切り替えにより、ＩＧＢＴ１のターンオフ時の実効ゲート抵抗値が切り替えられるようになっている。
また、このスイッチ素子Ｍ１〜Ｍ４は、ＭＯＳトランジスタにて構成され、制御回路５からの信号によりオン／オフされ、抵抗Ｒ１〜Ｒ４の通電の有無を切り替えるものである。本例の場合、スイッチ素子Ｍ１・Ｍ３はＰ−ｃｈ ＭＯＳトランジスタにて構成され、スイッチ素子Ｍ２・Ｍ４はＮ−ｃｈ ＭＯＳトランジスタにて構成されている。
より具体的には、スイッチ素子Ｍ１・Ｍ３は、ＩＧＢＴ１のターンオン時に信号Ｓ１・Ｓ３によってそれぞれ動作することとされ、特に、スイッチ素子Ｍ３のオン／オフの切り替えにより、ＩＧＢＴ１のターンオン時の実効ゲート抵抗値が切り替えられるようになっている。
また、スイッチ素子Ｍ２・Ｍ４は、ＩＧＢＴ１のターンオフ時に信号Ｓ２・Ｓ４によってそれぞれ動作することとされ、特に、スイッチ素子Ｍ４のオン／オフの切り替えにより、ＩＧＢＴ１のターンオフ時の実効ゲート抵抗値が切り替えられるようになっている。
また、このスイッチ素子Ｍ１〜Ｍ４は、ＭＯＳトランジスタにて構成され、制御回路５からの信号によりオン／オフされ、抵抗Ｒ１〜Ｒ４の通電の有無を切り替えるものである。本例の場合、スイッチ素子Ｍ１・Ｍ３はＰ−ｃｈ ＭＯＳトランジスタにて構成され、スイッチ素子Ｍ２・Ｍ４はＮ−ｃｈ ＭＯＳトランジスタにて構成されている。
また、図１において、Ｒ１〜Ｒ４は、ゲート抵抗である。これら抵抗Ｒ１〜Ｒ４は、前記スイッチ素子Ｍ１〜Ｍ４の状態によって通電の有無が切り替えられ、これにより、前記ＩＧＢＴ１における実効ゲート抵抗値が変更されるようになっている。
より具体的には、ＩＧＢＴ１のターンオン時には、抵抗Ｒ１・Ｒ３によって実効ゲート抵抗値が決定される。抵抗Ｒ１・Ｒ３は、互いに並列接続される関係にある。
そして、抵抗Ｒ３については、前記スイッチ素子Ｍ３によって適宜通電の有無が切り替えられ、これに応じて、ターンオン時における実効ゲート抵抗値が変更される。つまり、低速Ｒ３が通電されると、実効ゲート抵抗値は高くなり、低速Ｒ３が通電されないと、実効ゲート抵抗値は低くなる。
そして、抵抗Ｒ３については、前記スイッチ素子Ｍ３によって適宜通電の有無が切り替えられ、これに応じて、ターンオン時における実効ゲート抵抗値が変更される。つまり、低速Ｒ３が通電されると、実効ゲート抵抗値は高くなり、低速Ｒ３が通電されないと、実効ゲート抵抗値は低くなる。
また、このターンオン時において、実効ゲート抵抗値を小さくすることで、高速スイッチングが可能となり、スイッチング損失を低減することができる。また、実効ゲート抵抗値を大きくすることで、ＩＧＢＴのコレクタ電流Ｉｃｅの時間変化率ｄＩｃｅ／ｄｔを低減できるので、前記ｄＩｃｅ／ｄｔに比例するリカバリ・サージ電圧を低減できる。尚、リカバリ・サージ電圧Ｖｒは、前記ｄＩｃｅ／ｄｔと、寄生インダクタンス成分をＬとすると、Ｖｒ＝Ｌ×（ｄＩｃｅ／ｄｔ）で表現される。
一方、ＩＧＢＴ１のターンオフ時には、抵抗Ｒ２・Ｒ４によって実効ゲート抵抗値が決定される。抵抗Ｒ２・Ｒ４は、互いに並列接続される関係にある。
そして、抵抗Ｒ４については、前記スイッチ素子Ｍ４によって適宜通電の有無が切り替えられ、これに応じて、ターンオフ時における実効ゲート抵抗値が変更される。低速Ｒ４が通電されると、実効ゲート抵抗値は高くなり、低速Ｒ４が通電されないと、実効ゲート抵抗値は低くなる。
そして、抵抗Ｒ４については、前記スイッチ素子Ｍ４によって適宜通電の有無が切り替えられ、これに応じて、ターンオフ時における実効ゲート抵抗値が変更される。低速Ｒ４が通電されると、実効ゲート抵抗値は高くなり、低速Ｒ４が通電されないと、実効ゲート抵抗値は低くなる。
また、ターンオン時におけるものと同様、ターンオフ時において、実効ゲート抵抗値を小さくすることで、高速スイッチングが可能となり、スイッチング損失を低減することができる。また、実効ゲート抵抗値を大きくすることで、ＩＧＢＴのコレクタ電流Ｉｃｅの時間変化率ｄＩｃｅ／ｄｔを低減できるので、前記ｄＩｃｅ／ｄｔに比例するリカバリ・サージ電圧を低減できる。尚、リカバリ・サージ電圧Ｖｒは、前記ｄＩｃｅ／ｄｔと、寄生インダクタンス成分をＬとすると、Ｖｒ＝Ｌ×（ｄＩｃｅ／ｄｔ）で表現される。
次に、ターンオン時における、リカバリ・サージ電圧の波形について説明する。
図３では、ＩＧＢＴ１のターンオンの信号が制御回路５に入力されてから、リカバリ・サージ電圧が発生するまでの時間をターンオン時間ｔＯＮ（サージ期間）とし、点線Ａのタイミングでリカバリ・サージ電圧が発生するものとしている。
このリカバリ・サージ電圧の発生は、センスエミッタ端子に接続されるサージ電圧検出回路３によって、コレクタ電流の微分値ｄＩｃｅ／ｄｔが最小となるタイミングを検出することで検出することができる。
また、リカバリ・サージ電圧の発生の検出は、この他、サージ電圧検出回路３の端子を、ゲート配線に接続し、ＩＧＢＴ１のゲート・エミッタ間の電圧Ｖｇｅの微分値ｄＶｇｅ／ｄｔが最小となるタイミングを検出することや、ＩＧＢＴ１に対向するダイオードＤ２のアノード・カソード間の電圧Ｖａｋを検出することによっても可能である。
図３では、ＩＧＢＴ１のターンオンの信号が制御回路５に入力されてから、リカバリ・サージ電圧が発生するまでの時間をターンオン時間ｔＯＮ（サージ期間）とし、点線Ａのタイミングでリカバリ・サージ電圧が発生するものとしている。
このリカバリ・サージ電圧の発生は、センスエミッタ端子に接続されるサージ電圧検出回路３によって、コレクタ電流の微分値ｄＩｃｅ／ｄｔが最小となるタイミングを検出することで検出することができる。
また、リカバリ・サージ電圧の発生の検出は、この他、サージ電圧検出回路３の端子を、ゲート配線に接続し、ＩＧＢＴ１のゲート・エミッタ間の電圧Ｖｇｅの微分値ｄＶｇｅ／ｄｔが最小となるタイミングを検出することや、ＩＧＢＴ１に対向するダイオードＤ２のアノード・カソード間の電圧Ｖａｋを検出することによっても可能である。
次に、ターンオフ時における、ターンオフ・サージ電圧の波形について説明する。
図４では、ＩＧＢＴ１のターンオフの信号が制御回路５に入力されてから、ターンオフ・サージ電圧が発生するまでの時間をターンオフ時間ｔＯＦＦ（サージ期間）とし、点線Ｃのタイミングでターンオフ・サージ電圧が発生するものとしている。
このターンオフ・サージ電圧の発生は、センスエミッタ端子に接続されるサージ電圧検出回路３によって、コレクタ電流の微分値ｄＩｃｅ／ｄｔが最小となるタイミングを検出することで検出することができる。
また、ターンオフ・サージ電圧の発生の検出は、この他、サージ電圧検出回路３の端子を、ゲート配線に接続し、ＩＧＢＴ１のゲート・エミッタ間の電圧Ｖｇｅの微分値ｄＶｇｅ／ｄｔが最小となるタイミングを検出することや、ＩＧＢＴ１に対向するダイオードＤ２のアノード・カソード間の電圧Ｖａｋを検出することによっても可能である。
図４では、ＩＧＢＴ１のターンオフの信号が制御回路５に入力されてから、ターンオフ・サージ電圧が発生するまでの時間をターンオフ時間ｔＯＦＦ（サージ期間）とし、点線Ｃのタイミングでターンオフ・サージ電圧が発生するものとしている。
このターンオフ・サージ電圧の発生は、センスエミッタ端子に接続されるサージ電圧検出回路３によって、コレクタ電流の微分値ｄＩｃｅ／ｄｔが最小となるタイミングを検出することで検出することができる。
また、ターンオフ・サージ電圧の発生の検出は、この他、サージ電圧検出回路３の端子を、ゲート配線に接続し、ＩＧＢＴ１のゲート・エミッタ間の電圧Ｖｇｅの微分値ｄＶｇｅ／ｄｔが最小となるタイミングを検出することや、ＩＧＢＴ１に対向するダイオードＤ２のアノード・カソード間の電圧Ｖａｋを検出することによっても可能である。
次に、図１に示す回路図、及び、図２に示すタイミング・チャートを用いて制御回路５の制御について説明する。
この図２では、ＩＧＢＴのオン／オフの制御信号Ｉｓに基づいて変化する電圧・電流値、サージ電圧検出回路３の検出信号Ｋ、時間記憶回路４の信号Ｓ５、及び、制御回路５によるスイッチ素子Ｍ１〜Ｍ４の制御信号Ｓ１〜Ｓ４の関係を示している。
この図２では、ＩＧＢＴのオン／オフの制御信号Ｉｓに基づいて変化する電圧・電流値、サージ電圧検出回路３の検出信号Ｋ、時間記憶回路４の信号Ｓ５、及び、制御回路５によるスイッチ素子Ｍ１〜Ｍ４の制御信号Ｓ１〜Ｓ４の関係を示している。
タイミング・チャートの左側から説明していくと、まず、ＩＧＢＴ制御信号Ｉｓがオフからオンになり（タイミングＴ１）、前記サージ電圧検出回路３が、前記ダイオードＤ２でのリカバリ・サージ電圧の発生を検出すると、前記サージ電圧検出回路３は、検出信号Ｋを前記時間記憶回路４に出力する。
また、前記時間記憶回路４には、図１に示すごとく、ＩＧＢＴ制御信号Ｉｓが入力されるものであり、図２に示すごとく、時間記憶回路４は、ＩＧＢＴ制御信号Ｉｓがオフからオンに切り替わったタイミングＴ１から、前記検出信号Ｋが入力されるまでの期間をターンオン時間ｔＯＮとして記憶し、このターンオン時間ｔＯＮを信号Ｓ５により制御回路５に対して出力する。時間記憶回路４は、ＩＧＢＴがターンオンされるたびに、そのターンオンの際におけるターンオン時間ｔＯＮを記憶する。
次に、ＩＧＢＴ制御信号Ｉｓがオンからオフになり（タイミングＴ２）、前記サージ電圧検出回路３が、前記ターンオフ・サージ電圧の発生を検出すると、前記サージ電圧検出回路３は、検出信号Ｋを前記時間記憶回路４に出力する。
また、前記時間記憶回路４には、図１に示すごとく、ＩＧＢＴ制御信号Ｉｓが入力されるものであり、時間記憶回路４は、ＩＧＢＴ制御信号Ｉｓがオンからオフに切り替わったタイミングＴ２から、前記検出信号Ｋが入力されるまでの期間をターンオフ時間ｔＯＦＦとして記憶し、このターンオフ時間ｔＯＦＦを信号Ｓ５により制御回路５に対して出力する。時間記憶回路４は、ＩＧＢＴがターンオフされるたびに、そのターンオフの際におけるターンオフ時間ｔＯＦＦを記憶する。
以上のようにして、時間記憶回路４からは、ＩＧＢＴの各ターンオン／ターンオフ動作におけるターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦの情報である信号Ｓ５が制御回路５に出力され、制御回路５では、ＩＧＢＴの各ターンオン／ターンオフ動作におけるターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦが認識される。
そして、前記制御回路５では、このターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦに基づいたスイッチ素子Ｍ１〜Ｍ４の動作制御が行われる。
まず、ターンオン時であるタイミングＴ３におけるスイッチ素子Ｍ１・Ｍ３の操作について説明すると、制御回路５は、信号Ｓ１により、スイッチ素子Ｍ１をオンとする一方、ターンオン時間ｔＯＮだけ遅らせて信号Ｓ３を出力して、スイッチ素子Ｍ３をオンとする。
まず、ターンオン時であるタイミングＴ３におけるスイッチ素子Ｍ１・Ｍ３の操作について説明すると、制御回路５は、信号Ｓ１により、スイッチ素子Ｍ１をオンとする一方、ターンオン時間ｔＯＮだけ遅らせて信号Ｓ３を出力して、スイッチ素子Ｍ３をオンとする。
このようにスイッチ素子Ｍ３が遅れてオンされることにより、ＩＧＢＴのターンオンの初期においては、実効ゲート抵抗値が大きく設定されることになり、ターンオン時におけるリカバリ・サージ電圧を低下することができる。そして、ターンオン時間ｔＯＮ経過後では、実効ゲート抵抗値が小さく設定されて高速スイッチングが可能となり、ターンオン時におけるスイッチング損失を減少することができる。
そして、このようにして、サージ電圧（リカバリ・サージ電圧）とスイッチング損失の間のトレードオフ特性を安定して改善することができる。
尚、このＩＧＢＴのターンオンの間、スイッチ素子Ｍ２・Ｍ４は、共にオフとされる。
そして、このようにして、サージ電圧（リカバリ・サージ電圧）とスイッチング損失の間のトレードオフ特性を安定して改善することができる。
尚、このＩＧＢＴのターンオンの間、スイッチ素子Ｍ２・Ｍ４は、共にオフとされる。
一方、ターンオフ時であるタイミングＴ４におけるスイッチ素子Ｍ２・Ｍ４の操作について説明すると、制御回路５は、信号Ｓ２により、スイッチ素子Ｍ２をオンし続ける一方、スイッチ素子Ｍ４については、信号Ｓ４により、ターンオフ時間ｔＯＦＦだけオンとされ、ターンオフ時間ｔＯＦＦの経過後はオフとされる。
このようにスイッチ素子Ｍ４がターンオフ時間ｔＯＦＦだけオンにされることにより、ＩＧＢＴのターンオフの初期においては、実効ゲート抵抗値が小さく設定されて高速スイッチングが可能となり、ターンオフ時におけるスイッチング損失を減少することができる。そして、ターンオフ時間ｔＯＦＦ経過後では、実効ゲート抵抗値が大きく設定されることになり、ターンオフ時におけるターンオフ・サージ電圧を低下することができる。
そして、このようにして、サージ電圧（ターンオフ・サージ電圧）とスイッチング損失の間のトレードオフ特性を安定して改善することができる。
尚、このＩＧＢＴのターンオフの間、スイッチ素子Ｍ１・Ｍ３は、共にオフとされる。
そして、このようにして、サージ電圧（ターンオフ・サージ電圧）とスイッチング損失の間のトレードオフ特性を安定して改善することができる。
尚、このＩＧＢＴのターンオフの間、スイッチ素子Ｍ１・Ｍ３は、共にオフとされる。
そして、前記制御回路５は、前記信号Ｓ３の出力を、前回のＩＧＢＴのターンオン時でのターンオン時間ｔＯＮを参照して行うものとしている。つまり、図２の例でいえば、信号Ｓ３によるタイミングＴ３でのターンオン時間ｔＯＮ（ｎ）について、それよりも一つ前のＩＧＢＴのターンオン時のタイミングＴ１における時間記憶回路４で記憶されたターンオン時間ｔＯＮ（ｎ）を利用するものである。
また、同様に、前記制御回路５は、前記信号Ｓ４の出力を、前回のＩＧＢＴのターンオフ時でのターンオフ時間ｔＯＦＦを参照して行うものとしている。つまり、図２の例でいえば、信号Ｓ４によるタイミングＴ４でのターンオフ時間ｔＯＦＦ（ｎ）について、それよりも一つ前のＩＧＢＴのターンオフ時のタイミングＴ２における時間記憶回路４で記憶されたターンオフ時間ｔＯＦＦ（ｎ）を利用するものである。
そして、以上のように、制御回路５での信号Ｓ３・４の出力制御は、今回のターンオン時、又は、ターンオフ時において、前回のターンオン時、又は、ターンオフ時における、サージ期間（ターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦ）を参照して行うという、フィードバック制御が行われるものである。
換言すれば、次回のターンオン時、又は、ターンオフ時において、今回のターンオン時、又は、ターンオフ時における、サージ期間（ターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦ）を参照するものである。
換言すれば、次回のターンオン時、又は、ターンオフ時において、今回のターンオン時、又は、ターンオフ時における、サージ期間（ターンオン時間ｔＯＮ、又は、ターンオフ時間ｔＯＦＦ）を参照するものである。
また、このようにフィードバック制御をすることにより、前記サージ期間が変更されることになり（可変となる）、半導体素子の特性や、温度特性のばらつき、また、コレクタ電流値によってゲート電圧波形が変化するといったことに起因する制御不良の問題を回避することができ、予め設定された固定の時間でゲート制御するものと比較しても、制御の精度を向上させることができる。
また、本実施例でのフィードバック制御では、次回のターンオン時、又は、ターンオフ時において、今回のターンオン時、又は、ターンオフ時における情報を利用して実効ゲート抵抗値を変更することとしているため、フィードバック制御に要する時間に余裕ができる。
例えば、図４に示すごとく、或る回のターンオフ時において、当該或る回のターンオフ時におけるターンオフ・サージ電圧の発生の情報を利用する場合では、時間ｔＦＢよりも短時間で、検出回路→制御回路→駆動回路のフィードバック制御を完結させる必要があり、現実的には時間ｔＦＢより短い時間でのフィードバック制御完結は非常に困難となる。
この点、本実施例では、前回のターンオフ時におけるターンオフ・サージ電圧の情報（ターンオフ時間ｔＯＦＦ）を利用するので、汎用的な検出回路（応答時間約１５０ｎｓ）、制御回路（応答時間約３０ｎｓ）、駆動回路（応答時間約１５０ｎｓ）を使用してもフィードバック制御を充分に完結できることとなる。また、これら各回路の応答時間が固定であることを利用することによれば、ゲート駆動制御に関連するトータルの応答時間についてより細かな設計を行うことが可能となる。
例えば、図４に示すごとく、或る回のターンオフ時において、当該或る回のターンオフ時におけるターンオフ・サージ電圧の発生の情報を利用する場合では、時間ｔＦＢよりも短時間で、検出回路→制御回路→駆動回路のフィードバック制御を完結させる必要があり、現実的には時間ｔＦＢより短い時間でのフィードバック制御完結は非常に困難となる。
この点、本実施例では、前回のターンオフ時におけるターンオフ・サージ電圧の情報（ターンオフ時間ｔＯＦＦ）を利用するので、汎用的な検出回路（応答時間約１５０ｎｓ）、制御回路（応答時間約３０ｎｓ）、駆動回路（応答時間約１５０ｎｓ）を使用してもフィードバック制御を充分に完結できることとなる。また、これら各回路の応答時間が固定であることを利用することによれば、ゲート駆動制御に関連するトータルの応答時間についてより細かな設計を行うことが可能となる。
尚、通常のモータ制御では、モータ電流の周波数に対するスイッチング周波数は充分に高い値が使用されるものであり、隣り合うスイッチング時でのコレクタ電流の差は、無視することができる大きさの値であると考えることができる。このため、或る回のスイッチング時において、前回のスイッチング時におけるサージ期間（ターンオン時間ｔＯＮ、ターンオフ時間ｔＯＦＦ）の値を実効ゲート抵抗値の制御に利用することについては問題がないということなる。
１ ＩＧＢＴ
２ ＩＧＢＴ
３ サージ電圧検出回路
４ 時間記憶回路
５ 制御回路
Ｄ１・Ｄ２ ダイオード
Ｍ１〜Ｍ４ スイッチ素子
Ｒ１〜Ｒ４ 抵抗
Ｓ１〜Ｓ５ 信号
１０ ゲート駆動回路
２ ＩＧＢＴ
３ サージ電圧検出回路
４ 時間記憶回路
５ 制御回路
Ｄ１・Ｄ２ ダイオード
Ｍ１〜Ｍ４ スイッチ素子
Ｒ１〜Ｒ４ 抵抗
Ｓ１〜Ｓ５ 信号
１０ ゲート駆動回路
Claims (10)
- 電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングからサージ電圧発生のタイミングまでのサージ期間を記憶し、
次回のターンオン時又はターンオフ時において、今回記憶したターンオン時又はターンオフ時における前記サージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値を変更する、電圧駆動型半導体素子の駆動方法。 - 前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定される、
ことを特徴とする請求項１に記載の電圧駆動型半導体素子の駆動方法。 - 前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定される、
ことを特徴とする請求項１又は請求項２に記載の電圧駆動型半導体素子の駆動方法。 - 前記サージ電圧発生のタイミングの検出は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミング、を検出することによって行われる、
ことを特徴とする請求項１乃至請求項３のいずれか１項に記載の電圧駆動型半導体素子の駆動方法。 - 前記実効ゲート抵抗値の変更は、ゲート抵抗を複数個並列接続し、
いずれかのゲート抵抗の通電の有無を切り替えることにより行われる、
ことを特徴とする請求項１乃至請求項４のいずれか１項に記載の電圧駆動型半導体素子の駆動方法。 - 制御信号に応じて行われる前記電圧駆動型半導体素子の各スイッチング時のサージ電圧発生を検出する手段と、
前記電圧駆動型半導体素子のターンオン又はターンオフの指令のタイミングから、前記サージ電圧発生のタイミングまでのサージ期間を記憶する手段と、
次回のターンオン時又はターンオフ時において、前記サージ期間を記憶する手段により今回記憶されたターンオン時又はターンオフ時におけるサージ期間に基づいて、前記電圧駆動型半導体素子の実効ゲート抵抗値の変更のタイミングを決定する手段と、
前記実効ゲート抵抗値の変更のタイミングに基づいて、前記実効ゲート抵抗値を変更する手段と、
を備える、電圧駆動型半導体素子のゲート駆動回路。 - 前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオン時においては、
前記サージ期間では、大きく設定され、
前記サージ期間の経過後は、小さく設定される、
ことを特徴とする請求項６に記載の電圧駆動型半導体素子のゲート駆動回路。 - 前記実効ゲート抵抗値は、
前記電圧駆動型半導体素子のターンオフ時においては、
前記サージ期間では、小さく設定され、
前記サージ期間の経過後は、大きく設定される、
ことを特徴とする請求項６又は請求項７に記載の電圧駆動型半導体素子のゲート駆動回路。 - 前記サージ電圧発生を検出する手段は、前記電圧駆動型半導体素子のコレクタ電流の微分値が最小となるタイミング、又は、ゲート・エミッタ間の電圧の微分値が最小となるタイミングを検出することで、サージ電圧発生のタイミングを検出する、
ことを特徴とする請求項６乃至請求項８のいずれか１項に記載の電圧駆動型半導体素子のゲート駆動回路。 - 前記実効ゲート抵抗値を変更する手段は、ゲート抵抗を複数個並列接続し、いずれかのゲート抵抗の通電の有無を切り替えることにより、実効ゲート抵抗値を変更する構成とする、
ことを特徴とする請求項６乃至請求項９のいずれか１項に記載の電圧駆動型半導体素子のゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006253423A JP4935266B2 (ja) | 2006-09-19 | 2006-09-19 | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006253423A JP4935266B2 (ja) | 2006-09-19 | 2006-09-19 | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008078816A JP2008078816A (ja) | 2008-04-03 |
| JP4935266B2 true JP4935266B2 (ja) | 2012-05-23 |
Family
ID=39350446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006253423A Expired - Fee Related JP4935266B2 (ja) | 2006-09-19 | 2006-09-19 | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4935266B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10819212B1 (en) | 2019-06-24 | 2020-10-27 | Fuji Electric Co., Ltd. | Gate driver and power converter |
| US10855272B1 (en) | 2019-06-10 | 2020-12-01 | Fuji Electric Co., Ltd. | Gate drive apparatus, switching apparatus, and gate drive method |
| JP2021078309A (ja) * | 2019-11-13 | 2021-05-20 | 富士電機株式会社 | ゲート駆動装置及び電力変換装置 |
| US11056965B2 (en) | 2019-07-08 | 2021-07-06 | Fuji Electric Co., Ltd. | Gate driver and power converter |
| US11196336B2 (en) | 2019-01-10 | 2021-12-07 | Fuji Electric Co., Ltd. | Gate drive apparatus and switching apparatus |
| US11271560B2 (en) | 2019-01-10 | 2022-03-08 | Fuji Electric Co., Ltd. | Gate drive device and switching device |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5427633B2 (ja) * | 2010-02-09 | 2014-02-26 | 株式会社日立製作所 | ゲート駆動装置 |
| JP2011172446A (ja) * | 2010-02-22 | 2011-09-01 | Toyota Motor Corp | 半導体電力変換装置 |
| US8749278B2 (en) | 2010-08-09 | 2014-06-10 | Honda Motor Co., Ltd. | Semiconductor device driving unit and method |
| JP5460519B2 (ja) | 2010-08-09 | 2014-04-02 | 本田技研工業株式会社 | 半導体素子の駆動装置及び方法 |
| JP5810965B2 (ja) * | 2012-02-22 | 2015-11-11 | 株式会社デンソー | スイッチング素子の駆動回路 |
| JP2014075694A (ja) * | 2012-10-04 | 2014-04-24 | Renesas Electronics Corp | ゲートドライバ、及びスイッチング方法 |
| JP2014215234A (ja) * | 2013-04-26 | 2014-11-17 | トヨタ自動車株式会社 | 配線状態検出装置 |
| JP6349897B2 (ja) * | 2014-04-11 | 2018-07-04 | 株式会社デンソー | 駆動回路のタイミング調整方法及び駆動回路のタイミング調整回路 |
| JP6258165B2 (ja) | 2014-09-05 | 2018-01-10 | 株式会社東芝 | ゲート駆動回路、半導体装置、及び電力変換装置 |
| JP6296082B2 (ja) | 2016-03-09 | 2018-03-20 | トヨタ自動車株式会社 | 駆動装置 |
| JP2019057757A (ja) * | 2017-09-19 | 2019-04-11 | 株式会社東芝 | 制御回路、制御方法、およびプログラム |
| JP7073706B2 (ja) | 2017-12-19 | 2022-05-24 | 富士電機株式会社 | 駆動装置および半導体装置 |
| JP6815346B2 (ja) | 2018-03-21 | 2021-01-20 | 株式会社東芝 | 半導体装置、電力変換装置、電子回路、駆動装置、車両、昇降機、及び、半導体装置の制御方法 |
| JP7302172B2 (ja) * | 2019-01-08 | 2023-07-04 | 株式会社デンソー | スイッチング素子の制御装置 |
| JP7219731B2 (ja) * | 2020-02-03 | 2023-02-08 | 日立Astemo株式会社 | 半導体素子駆動装置および電力変換装置 |
| CN115088169A (zh) * | 2020-02-10 | 2022-09-20 | 三菱电机株式会社 | 半导体开关元件驱动电路及半导体装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3614519B2 (ja) * | 1995-07-25 | 2005-01-26 | 株式会社日立製作所 | 絶縁ゲート型半導体装置の駆動方法及び装置 |
| JPH10215152A (ja) * | 1997-01-30 | 1998-08-11 | Nec Corp | スイッチング用素子の駆動回路 |
| JP2001274665A (ja) * | 2000-03-27 | 2001-10-05 | Nissan Motor Co Ltd | 電圧駆動型素子の駆動方法および駆動回路 |
| JP4023336B2 (ja) * | 2003-02-20 | 2007-12-19 | 株式会社日立製作所 | 半導体装置の駆動方法および装置 |
-
2006
- 2006-09-19 JP JP2006253423A patent/JP4935266B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11196336B2 (en) | 2019-01-10 | 2021-12-07 | Fuji Electric Co., Ltd. | Gate drive apparatus and switching apparatus |
| US11271560B2 (en) | 2019-01-10 | 2022-03-08 | Fuji Electric Co., Ltd. | Gate drive device and switching device |
| US10855272B1 (en) | 2019-06-10 | 2020-12-01 | Fuji Electric Co., Ltd. | Gate drive apparatus, switching apparatus, and gate drive method |
| JP2020202667A (ja) * | 2019-06-10 | 2020-12-17 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置、および、ゲート駆動方法 |
| US11329644B2 (en) | 2019-06-10 | 2022-05-10 | Fuji Electric Co., Ltd. | Gate drive apparatus, switching apparatus, and gate drive method |
| JP7251335B2 (ja) | 2019-06-10 | 2023-04-04 | 富士電機株式会社 | ゲート駆動装置、スイッチング装置、および、ゲート駆動方法 |
| US10819212B1 (en) | 2019-06-24 | 2020-10-27 | Fuji Electric Co., Ltd. | Gate driver and power converter |
| US11205948B2 (en) | 2019-06-24 | 2021-12-21 | Fuji Electric Co., Ltd. | Gate driver and power converter |
| US11056965B2 (en) | 2019-07-08 | 2021-07-06 | Fuji Electric Co., Ltd. | Gate driver and power converter |
| JP2021078309A (ja) * | 2019-11-13 | 2021-05-20 | 富士電機株式会社 | ゲート駆動装置及び電力変換装置 |
| US11152933B2 (en) | 2019-11-13 | 2021-10-19 | Fuji Electric Co., Ltd. | Gate driver and power converter |
| JP7490946B2 (ja) | 2019-11-13 | 2024-05-28 | 富士電機株式会社 | ゲート駆動装置及び電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008078816A (ja) | 2008-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4935266B2 (ja) | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 | |
| US8729914B2 (en) | Detection of the conduction state of an RC-IGBT | |
| CN205725692U (zh) | 用于驱动功率开关的栅极驱动器电路 | |
| EP1881587B1 (en) | Driving apparatus for voltage-driven semiconductor device | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| US8471600B2 (en) | Detection of the zero crossing of the load current in a semiconductor device | |
| JP4915158B2 (ja) | 電力用スイッチング素子の駆動装置 | |
| JP5141049B2 (ja) | ゲート電圧制御回路及びゲート電圧制御方法 | |
| JP2006222593A (ja) | 電圧駆動型半導体素子の駆動装置および方法 | |
| JP6498473B2 (ja) | スイッチ駆動回路 | |
| JPWO2009044602A1 (ja) | ゲート駆動回路 | |
| JP4894430B2 (ja) | 電圧駆動型半導体素子の駆動方法、及び、ゲート駆動回路 | |
| JP4650688B2 (ja) | 絶縁ゲート型トランジスタ駆動回路装置 | |
| JP2006296119A (ja) | 半導体スイッチング素子の駆動回路 | |
| JP4161737B2 (ja) | 半導体装置の駆動方法および装置 | |
| JP4437685B2 (ja) | 電力変換器におけるゲート駆動回路 | |
| JP5392287B2 (ja) | 負荷駆動装置 | |
| JP3052792B2 (ja) | インバータ装置 | |
| JP4991446B2 (ja) | 電力変換装置 | |
| JP2016059036A (ja) | 短絡保護用の回路、システム、及び方法 | |
| JP2008193717A (ja) | 半導体装置の駆動方法および装置 | |
| JP2017079534A (ja) | ゲート制御回路 | |
| JP2009194514A (ja) | パワー半導体のゲート駆動回路 | |
| US8144443B2 (en) | Discharging control apparatus of switching device for inverter | |
| JP4816198B2 (ja) | 貫通電流制御装置を備えたインバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4935266 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |