JP5810965B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、電圧制御形のスイッチング素子を駆動対象スイッチング素子とするスイッチング素子の駆動回路に関する。

従来、下記特許文献１に見られるように、半導体スイッチング素子（ＩＧＢＴ）の駆動状態をオン状態及びオフ状態のうち一方の状態から他方の状態に切り替えるに際し、他方の状態とするためのゲート電荷の充電速度を変更する技術（いわゆるアクティブゲートコントロール）が知られている。この技術について、スイッチング素子をオフ状態とするためのゲート電荷の充電を主にして説明すると、スイッチング素子のゲートには、一対の充電経路が接続されている。これら充電経路のそれぞれには、抵抗体が備えられ、これら抵抗体の抵抗値は、互いに相違している。そして、上記充電経路のそれぞれには、充電経路を開閉するトランジスタが備えられている。

こうした構成において、まず、スイッチング素子に対するオフ操作指令を入力として、抵抗値の低い方の抵抗体と同じ充電経路に備えられたトランジスタがオン状態とされることで、充電速度を高速度としてゲート電荷が充電される。その後、上記トランジスタがオフ状態とされてかつ、抵抗値の高い方の抵抗体と同じ充電経路に備えられたトランジスタがオン状態とされることで、充電速度を低速度としてゲート電荷が充電される。

上記技術によれば、スイッチング素子の駆動状態がオン状態及びオフ状態のうち一方の状態から他方の状態に切り替えられる場合に生じるサージ電圧の増大を抑制し、また、スイッチング損失の低減を図ることができる。

特許第３３３９３１１号公報

ところで、上記トランジスタ等、アクティブゲートコントロール機能に異常が生じると、充電速度が変更できなくなる等、アクティブゲートコントロールを適切に行うことができなくなることも考えられる。アクティブゲートコントロールを適切に行うことができないと、サージ電圧の増大を抑制できなかったり、スイッチング損失を低減できなかったりするおそれがある。

本発明は、上記課題を解決するためになされたものであり、その目的は、アクティブゲートコントロール機能に異常が生じたことを検出することのできるスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

本発明は、オン操作指令に基づき、電圧制御形のスイッチング素子である駆動対象スイッチング素子（Ｓ＊＃）をオン状態とするための電荷を該駆動対象スイッチング素子の開閉制御端子に充電し、オフ操作指令に基づき、前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する充電手段を備え、前記充電手段は、前記開閉制御端子に接続された充電経路と、前記充電経路に設けられてかつ、該充電経路を開閉すべく通電操作される開閉手段（２４ａ，２４ｂ，３０ａ，３０ｂ，４８，５４）とを備え、前記駆動対象スイッチング素子は、その入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備え、前記駆動対象スイッチング素子の出力端子又はこの端子と同じ電位を有する部材と、前記センス端子とは、センス抵抗（３２）を介して接続され、前記充電が開始されてから完了されるまでの期間の途中において、前記センス抵抗の両端の電位差であるセンス電圧に基づき、前記充電の速度を変更すべく前記開閉手段の操作状態を変更するアクティブゲート制御手段と、前記センス電圧に基づき、前記充電手段に異常が生じているか否かを判断する異常判断手段とを備えることを特徴とする。

上記発明では、センス電圧に基づき開閉手段の操作状態を変更することでアクティブゲートコントロールを行う。ここで、アクティブゲートコントロール機能に関わる上記充電手段に異常が生じると、充電の速度がサージ電圧やスイッチング損失を低減するための適切な速度からずれるといった不都合が生じ得る。こうした不都合が生じると、上記不都合が生じない場合のセンス電圧から実際のセンス電圧がずれることとなる。この点に着目すると、センス電圧は、充電手段の異常の有無を判断するためのパラメータとなる。ここで、上記発明では、異常判断手段を備えることで、アクティブゲートコントロール機能に異常が生じたことを適切に検出することができる。

なお、駆動対象スイッチング素子の駆動状態をオン状態及びオフ状態のうち一方の状態から他方の状態とするための電荷とは、正の電荷に限らず、負の電荷のこともある。このため、負の電荷を開閉制御端子に充電するとは、正の電荷を開閉制御端子から放電することを意味する。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかる充電処理の概要を示す図。 同実施形態にかかる放電速度の概要を示す図。 同実施形態にかかる異常判断処理の手順を示す流れ図。 同実施形態にかかる異常判断処理の一例を示す図。 第２の実施形態にかかるドライブユニットの構成図。 同実施形態にかかる異常判断処理の手順を示す流れ図。 第３の実施形態にかかる異常判断処理の手順を示す流れ図。 同実施形態にかかるセンス電圧の取得タイミングを示す図。 第４の実施形態にかかる異常判断処理の手順を示す流れ図。 同実施形態にかかる異常判断処理の一例を示す図。 第５の実施形態にかかるドライブユニットの構成図。 同実施形態にかかる異常判断処理の一例を示す図。 第６の実施形態にかかるドライブユニットの構成図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機を備える車両の電力変換装置に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステムの全体構成を示す。

モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＶ及び昇圧コンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された駆動対象スイッチング素子としての一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、昇圧コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフによって、高電圧バッテリ１２の電圧（例えば「２８８Ｖ」）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、駆動対象スイッチング素子としてのスイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体、及びスイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体を備えている。これら各直列接続体の接続点は、モータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

なお、本実施形態では、スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。また、これらスイッチング素子Ｓ＊＃にはそれぞれ、フリーホイールダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源としてかつ、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶや昇圧コンバータＣＶを操作する。詳しくは、制御装置１４は、インターフェース１８及びドライブユニットＤＵを介してスイッチング素子Ｓ＊＃を操作すべく、操作信号ｇ＊＃を出力する。なお、インターフェース１８は、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行うための機器である。本実施形態では、インターフェース１８として、フォトカプラが用いられている。

ちなみに、高電位側のスイッチング素子Ｓ＊ｐに対する操作信号ｇ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎに対する操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

次に、図２を用いて、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０と、スイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に電圧を印加するための定電圧電源２２とを備えている。

定電圧電源２２は、ＰチャネルＭＯＳＦＥＴ（第１の充電用スイッチング素子２４ａ）を介して、ドライブＩＣ２０の端子Ｔ１に接続されている。端子Ｔ１は、第１の充電用抵抗体２６ａを介してスイッチング素子Ｓ＊＃のゲートに接続されている。また、定電圧電源２２は、ＰチャネルＭＯＳＦＥＴ（第２の充電用スイッチング素子２４ｂ）を介して、端子Ｔ２に接続され、端子Ｔ２は、第２の充電用抵抗体２６ｂを介してスイッチング素子Ｓ＊＃のゲートに接続されている。

スイッチング素子Ｓ＊＃のゲートは、第1の放電用抵抗体２８ａを介してドライブＩＣ２０の端子Ｔ３に接続されており、端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（第1の放電用スイッチング素子３０ａ）を介して端子Ｔ４に接続されている。また、スイッチング素子Ｓ＊＃のゲートは、第２の放電用抵抗体２８ｂを介して端子Ｔ５に接続されており、端子Ｔ５は、ＮチャネルＭＯＳＦＥＴ（第２の放電用スイッチング素子３０ｂ）を介して端子Ｔ４に接続されている。そして、端子Ｔ４は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

ちなみに、第１の充電用抵抗体２６ａ及び第２の充電用抵抗体２６ｂの抵抗値は、互いに同一であってもよいし、相違していてもよい。また、第1の放電用抵抗体２８ａ及び第２の放電用抵抗体２８ｂの抵抗値も、互いに同一であってもよいし、相違していてもよい。

上記スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）及びエミッタ間を流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗３２）を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗３２に電圧降下が生じるため、センス抵抗３２のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。ちなみに、本実施形態では、センス抵抗３２の両端のうちセンス端子Ｓｔ側の電位がエミッタの電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。また、エミッタの電位を「０」とする。

センス電圧Ｖｓｅは、端子Ｔ６を介してドライブＩＣ２０内の駆動制御部３４に入力される。また、センス電圧Ｖｓｅは、端子Ｔ６を介して微分回路３６に入力される。微分回路３６は、センス電圧Ｖｓｅの変化速度（電圧変化速度Ｓｓｅ）を駆動制御部３４に対して出力する。

駆動制御部３４は、端子Ｔ７を介して入力される操作信号ｇ＊＃と、センス電圧Ｖｓｅとに基づき、スイッチング素子Ｓ＊＃のゲートの充放電処理を行う。本実施形態では、ゲートの充放電処理として、ゲート電荷の充放電が開始されてから完了されるまでの期間の途中において、スイッチング素子Ｓ＊＃のゲートに接続される充放電経路の抵抗値を変更するアクティブゲートコントロールを行う。これは、スイッチング素子Ｓ＊＃の駆動状態が切り替えられる場合のサージ電圧やスイッチング損失の増大を抑制するための制御である。

詳しくは、ゲートの充電処理について説明すると、操作信号ｇ＊＃がオン操作指令とされることで、第１の充電用スイッチング素子２４ａ及び第２の充電用スイッチング素子２４ｂのうちいずれかをオン状態とさせ、ゲート電荷（正の電荷）の充電速度を低速度とする。本実施形態では、第１の充電用スイッチング素子２４ａのみをオン状態とさせることで、充電速度を低速度とする。これにより、第１の充電用スイッチング素子２４ａ及び第１の充電用抵抗体２６ａを介して定電圧電源２２とスイッチング素子Ｓ＊＃のゲートとを接続する第１の充電経路Ｌｃａによってゲートに電荷が充電される。その後、これらスイッチング素子２４ａ，２４ｂの双方をオン状態とさせ、ゲート電荷の充電速度を高速度に変更する。これにより、第２の充電用スイッチング素子２４ｂ及び第２の充電用抵抗体２６ｂを介して定電圧電源２２とゲートとを接続する第２の充電経路Ｌｃｂと、上記第１の充電経路Ｌｃａとの双方によってゲートに電荷が充電される。なお、ゲートの充電処理が行われる期間において、第１，第２の放電用スイッチング素子３０ａ，３０ｂの双方はオフ状態とされる。また、上記第１の充電経路Ｌｃａ及び第２の充電経路Ｌｃｂが、ゲートに接続された複数の充電経路（正の電荷の充電経路）に相当する。

一方、ゲートの放電処理について説明すると、操作信号ｇ＊＃がオフ操作指令とされることで、第１の放電用スイッチング素子３０ａ及び第２の放電用スイッチング素子３０ｂの双方をオン状態とさせ、ゲート電荷の放電速度（負の電荷の充電速度）を高速度とする。これにより、第１の放電用抵抗体２８ａ及び第1の放電用スイッチング素子３０ａを介してゲートとエミッタとを接続する第１の放電経路Ｌｄａ（負の電荷の充電経路）と、第２の放電用抵抗体２８ｂ及び第２の放電用スイッチング素子３０ｂを介してゲートとエミッタとを接続する第２の放電経路Ｌｄｂとの双方によってゲートから電荷を放電させる。その後、これらスイッチング素子３０ａ，３０ｂのうちいずれかをオフ状態とさせ、ゲート電荷の放電速度を低速度に変更する。本実施形態では、第２の放電用スイッチング素子３０ｂのみをオフ状態に切り替えることで、放電速度を低速度とする。これにより、上記第１の放電経路Ｌｄａによってゲートの電荷が放電される。なお、ゲートの放電処理が行われる期間において、第１，第２の充電用スイッチング素子２４ａ，２４ｂの双方はオフ状態とされる。また、上記第１の放電経路Ｌｄａ及び第２の放電経路Ｌｄｂが、ゲートに接続された複数の放電経路（負の電荷の充電経路）に相当する。

ここで、本実施形態では、充放電速度の変更タイミングを、センス電圧Ｖｓｅに基づき把握する。

まず、図３を用いて、充電速度の変更タイミングについて説明する。詳しくは、図３（ａ）は、操作信号ｇ＊＃の推移を示し、図３（ｂ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｃ）は、コレクタ・エミッタ間電圧Ｖｃｅ及びコレクタ電流Ｉｃｅの推移を示し、図４（ｄ）は、センス電圧Ｖｓｅの推移を示す。また、図３（ｅ），図３（ｆ）は、第１，第２の充電用スイッチング素子２４ａ，２４ｂの操作状態の推移を示し、図３（ｇ）は、ゲート電荷の充電速度の推移を示す。

図示されるように、時刻ｔ１においてゲート電荷の充電が開始された後、センス電圧Ｖｓｅが第１の閾値電圧Ｖαを上から下に跨ぐタイミング（時刻ｔ２）を充電速度の変更タイミングとして把握する。ここで、変更タイミングの把握にセンス電圧Ｖｓｅを用いるのは、スイッチング素子がオフ状態からオン状態に切り替えられる場合におけるリカバリ電流に起因したサージ電圧を抑制しつつ、スイッチング損失を低減可能な充電速度の変更タイミングと、センス電圧Ｖｓｅが第１の閾値電圧Ｖαを跨ぐタイミングとを関係付けることが可能であるためである。

なお、スイッチング素子Ｓ＊＃がオフ状態からオン状態に移行される期間内の時刻ｔ２近傍において、センス電圧Ｖｓｅが大きく上昇する現象（以下、持ち上がり現象）が生じる。持ち上がり現象が生じる理由を、上記リカバリ電流に起因するサージ電圧が生じる理由と併せて以下に説明する。

直列接続された一対の高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうち一方がオン状態とされると、他方と逆並列に接続されたフリーホイールダイオードにリカバリ電流が流れる。このリカバリ電流に起因して、フリーホイールダイオード及びこれに並列接続されたスイッチング素子にサージ電圧が生じる。そして、このサージ電圧が、オン状態とされるスイッチング素子Ｓ＊＃のコレクタやエミッタとゲートとの間の寄生容量等を介してセンス電圧Ｖｓｅに重畳する。このようにして、上記持ち上がり現象が生じると考えられる。

続いて、図４を用いて、放電速度の変更タイミングについて説明する。詳しくは、図４（ａ）〜図４（ｄ）は、先の図３（ａ）〜図３（ｄ）に対応しており、図４（ｅ），図４（ｆ）は、第１，第２の放電用スイッチング素子３０ａ，３０ｂの操作状態の推移を示し、図４（ｇ）は、ゲート電荷の放電速度の推移を示す。

図示されるように、時刻ｔ１においてゲート電荷の放電が開始された後、センス電圧Ｖｓｅが第２の閾値電圧Ｖβを下から上に跨ぐタイミング（時刻ｔ２）を放電速度の変更タイミングとして把握する。ここで、放電速度の変更タイミングの把握にセンス電圧Ｖｓｅを用いるのは、スイッチング素子がオン状態からオフ状態に切り替えられる場合におけるサージ電圧を抑制しつつ、スイッチング損失を低減可能な放電速度の変更タイミングと、センス電圧Ｖｓｅが第２の閾値電圧Ｖαを跨ぐタイミングとを関係付けることが可能であるためである。

なお、スイッチング素子Ｓ＊＃がオン状態からオフ状態に移行される期間内の時刻ｔ２近傍においても、上記持ち上がり現象が生じる。この現象は、スイッチング素子Ｓ＊＃のコレクタやエミッタとゲートとの間の寄生容量等を介してセンス電圧Ｖｓｅにサージ電圧が重畳するために生じると考えられる。

次に、駆動制御部３４によって実行される本実施形態にかかるアクティブゲート異常判断処理について説明する。この処理は、オフ操作指令及びオン操作指令のうち一方から他方に切り替えられる場合において電圧変化速度Ｓｓｅが切り替わらないと判断された場合、アクティブゲートコントロール機能に異常が生じている旨判断する処理である。

オフ操作指令及びオン操作指令のうち一方から他方に切り替えられると、スイッチング素子Ｓ＊＃の駆動状態を操作指令に応じた駆動状態とするための電荷の充放電が開始される。そして、その後、アクティブゲートコントロールによって充放電速度が変更される。充放電速度が変更されると、電圧変化速度Ｓｓｅが切り替わる。ここで、例えば第２の放電用スイッチング素子３０ｂにオープン異常が生じることによって放電速度が変更できなくなると、電圧変化速度Ｓｓｅが切り替わらないこととなる。この点に鑑み、電圧変化速度Ｓｓｅを用いた上記異常判断処理を行う。

図５は、本実施形態にかかる異常判断処理の手順を示す図である。なお、本実施形態にかかる駆動制御部３４は、ハードウェア処理手段であるため、図５に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ１０において、操作信号ｇ＊＃がオフ操作指令であるか否かを判断する。

ステップＳ１０において肯定判断された場合には、ステップＳ１２に進み、オフ操作指令がなされる期間において電圧変化速度Ｓｓｅが切り替わるか否かを判断する。詳しくは、まず、端子Ｔ６を介して検出されるセンス電圧Ｖｓｅに基づき、センス電圧Ｖｓｅが第２の閾値電圧Ｖβを下から上に跨ぐタイミング（先の図４の時刻ｔ２）前後のタイミングを把握する。より具体的には、第２の閾値電圧Ｖβよりも所定電圧（＞０）低い電圧をセンス電圧Ｖｓｅが下から上に跨ぐタイミングと、第２の閾値電圧Ｖβよりも上記所定電圧高い電圧をセンス電圧Ｖｓｅが下から上に跨ぐタイミングとを把握する。そして、これらタイミングのそれぞれにおいて微分回路３６から出力される電圧変化速度Ｓｓｅを取得し、取得されたこれら電圧変化速度Ｓｓｅ同士の差の絶対値が所定値（＞０）を上回ると判断された場合、電圧変化速度Ｓｓｅが切り替わったと判断する。こうした処理は、第２の放電用スイッチング素子３０ｂにオープン異常もしくはショート異常、第２の放電用抵抗体２８ｂ、第１の放電経路Ｌｄａもしくは第２の放電経路Ｌｄｂにオープン異常、又はセンス抵抗３２にショート異常が生じているか否かを判断するための処理である。

つまり、アクティブゲートコントロールによって放電速度が高速度から低速度に変更されると、電圧変化速度Ｓｓｅとしての電圧上昇速度が低くなる。すなわち、電圧上昇速度が２段階に切り替わる。ここで、第２の放電用抵抗体２８ｂ又は第２の放電用スイッチング素子３０ｂにオープン異常が生じると、放電速度を低速度にしか設定できない。また、第２の放電用スイッチング素子３０ｂにショート異常が生じると、放電速度を高速度にしか設定できない。こうした異常が生じると、センス電圧Ｖｓｅが第２の閾値電圧Ｖβを跨ぐ場合であっても、放電速度を切り替えることができず、電圧上昇速度が２段階に切り替わらない。

一方、第１の放電経路Ｌｄａ又は第２の放電経路Ｌｄｂにオープン異常が生じると、放電速度を低速度にしか設定できなかったり、ゲートから電荷を放電させることができなかったりすることで、電圧上昇速度が２段階に切り替わらない。

他方、センス抵抗３２にショート異常が生じると、ゲート電荷の放電が開始されたにもかかわらず、センス電圧Ｖｓｅが変化せずに「０」に維持される。このため、センス電圧Ｖｓｅが第２の閾値電圧Ｖβを跨がず、放電速度が高速度に維持され、電圧上昇速度が２段階に切り替わらない。

なお、本実施形態において、第1，第２の放電用スイッチング素子３０ａ，３０ｂ及び第１，第２の充電用スイッチング素子２４ａ，２４ｂのオープン異常及びショート異常には、これらスイッチング素子自体に生じる異常に加えて、これらスイッチング素子の開閉制御端子（ゲート）と駆動制御部３４とを接続する配線の断線等によりこれらスイッチング素子をオンオフ操作できなくなる異常も含まれる。

ステップＳ１２において肯定判断された場合には、ステップＳ１４に進み、第２の放電用スイッチング素子３０ｂにオープン異常もしくはショート異常、第２の放電用抵抗体２８ｂ、第１の放電経路Ｌｄａもしくは第２の放電経路Ｌｄｂにオープン異常、又はセンス抵抗３２にショート異常が生じている旨判断する。そして、端子Ｔ８及びインターフェース１８を介して制御装置１４へとフェール信号ＦＬを出力するフェール処理を行う。なお、フェール信号ＦＬが制御装置１４に入力されると、制御装置１４によって、例えば、その旨をユーザに報知する処理が行われたり、インバータＩＶや昇圧コンバータＣＶが備えるスイッチング素子Ｓ＊＃を強制的にオフ状態とさせるシャットダウン処理が行われたりする。

一方、上記ステップＳ１０において否定判断された場合には、ステップＳ１６に進み、オン操作指令がなされる期間において電圧変化速度Ｓｓｅが切り替わるか否かを判断する。詳しくは、まず、端子Ｔ６を介して検出されるセンス電圧Ｖｓｅに基づき、センス電圧Ｖｓｅが第１の閾値電圧Ｖαを上から下に跨ぐタイミング（先の図３の時刻ｔ２）前後のタイミングを把握する。より具体的には、第１の閾値電圧Ｖαよりも上記所定電圧高い電圧をセンス電圧Ｖｓｅが上から下に跨ぐタイミングと、第１の閾値電圧Ｖαよりも上記所定電圧低い電圧をセンス電圧Ｖｓｅが上から下に跨ぐタイミングとを把握する。そして、これらタイミングのそれぞれにおいて微分回路３６から出力される電圧変化速度Ｓｓｅを取得し、取得されたこれら電圧変化速度Ｓｓｅ同士の差の絶対値が上記所定値を上回ると判断された場合、電圧変化速度Ｓｓｅが切り替わったと判断する。こうした処理は、第２の充電用スイッチング素子２４ｂにオープン異常もしくはショート異常、第２の充電用抵抗体２６ｂ、第１の充電経路Ｌｃａもしくは第２の充電経路Ｌｃｂにオープン異常、又はセンス抵抗３２にショート異常が生じているか否かを判断するための処理である。

つまり、アクティブゲートコントロールによって充電速度が低速度から高速度に変更されると、電圧変化速度Ｓｓｅとしての電圧下降速度が高くなる。すなわち、電圧下降速度が２段階に切り替わる。ここで、第２の充電用抵抗体２６ｂ又は第２の充電用スイッチング素子２４ｂにオープン異常が生じると、充電速度を低速度にしか設定できない。また、第２の充電用スイッチング素子２４ｂにショート異常が生じると、充電速度を高速度にしか設定できない。こうした異常が生じると、センス電圧Ｖｓｅが第１の閾値電圧Ｖαを跨ぐ場合であっても、電圧下降速度が２段階に切り替わらない。

一方、第１の充電経路Ｌｃａ又は第２の充電経路Ｌｃｂにオープン異常が生じると、充電速度を低速度にしか設定できなかったり、ゲートに電荷を充電することができなかったりすることで、電圧下降速度が２段階に切り替わらない。

他方、センス抵抗３２にショート異常が生じると、ゲート電荷の充電が開始されたにもかかわらず、センス電圧Ｖｓｅが変化せずに「０」に維持される。このため、センス電圧Ｖｓｅが第１の閾値電圧Ｖαを跨がず、充電速度が低速度に維持され、電圧下降速度が２段階に切り替わらない。

ステップＳ１６において肯定判断された場合には、ステップＳ１８に進み、第２の充電用スイッチング素子２４ｂにオープン異常もしくはショート異常、第２の充電用抵抗体２６ｂ、第１の充電経路Ｌｃａもしくは第２の充電経路Ｌｃｂにオープン異常、又はセンス抵抗３２にショート異常が生じている旨判断してかつ、上記フェール処理を行う。

なお、上記ステップＳ１２、Ｓ１６において否定判断された場合や、ステップＳ１４，Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。

図６に、上記異常判断処理の一例を示す。詳しくは、図６は、第２の放電用スイッチング素子３０ｂにショート異常が生じる状況下、オフ操作指令がなされる期間において実行される異常判断処理の一例である。なお、図６（ａ）〜図６（ｄ）は、先の図４（ａ）〜図４（ｄ）に対応しており、図６（ｅ）は、電圧変化速度Ｓｓｅの推移を示す。

図示される例では、時刻ｔ１において操作信号ｇ＊＃がオン操作指令からオフ操作指令に切り替えられる。

第２の放電用スイッチング素子３０ｂにショート異常が生じる場合、時刻ｔ３においてセンス電圧Ｖｓｅが第２の閾値電圧Ｖβを下から上に跨ぐと判断されるものの、放電速度を高速度から低速度に変更することができない。このため、図６（ｅ）に実線にて示すように電圧変化速度Ｓｓｅが切り替わらず、第２の放電用スイッチング素子３０ｂにショート異常等が生じている旨判断されることとなる。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）オフ操作指令がなされる期間において電圧変化速度Ｓｓｅが切り替わらないと判断された場合、第２の放電用スイッチング素子３０ｂにオープン異常もしくはショート異常、第２の放電用抵抗体２８ｂ、第１の放電経路Ｌｄａもしくは第２の放電経路Ｌｄｂにオープン異常、又はセンス抵抗３２にショート異常が生じている旨判断した。一方、オン操作指令がなされる期間において電圧変化速度Ｓｓｅが切り替わらないと判断された場合、第２の充電用スイッチング素子２４ｂにオープン異常もしくはショート異常、第２の充電用抵抗体２６ｂ、第１の充電経路Ｌｃａもしくは第２の充電経路Ｌｃｂにオープン異常、又はセンス抵抗３２にショート異常が生じている旨判断した。これにより、アクティブゲートコントロール機能に異常が生じたことを適切に検出することができる。

（２）異常判断処理によって異常が生じている旨判断された場合、制御装置１４に対してフェール信号ＦＬを出力するフェール処理を行った。これにより、例えば、報知処理によってユーザにリンプホームを促したり、シャットダウン処理によってインバータＩＶ等の機器の信頼性が低下した状態で上記機器の使用が継続される事態を回避したりすることができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、アクティブゲート異常判断処理として、センス電圧Ｖｓｅ及びエミッタ・コレクタ間電圧Ｖｃｅに基づき、センス抵抗３２にショート異常が生じているか否かを判断する処理を行う。

図７に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図７において、先の図２の部材と同一の部材については、便宜上同一の符号を付している。

図示されるように、スイッチング素子Ｓ＊＃のコレクタは、ドライブＩＣ２０の端子Ｔ９を介して駆動制御部３４に接続されている。駆動制御部３４は、端子Ｔ９の電圧に基づき、スイッチング素子Ｓ＊＃のエミッタ・コレクタ間電圧Ｖｃｅを検出する。

次に、本実施形態にかかるアクティブゲート異常判断処理について説明する。

オフ操作指令及びオン操作指令のうちいずれか一方から他方に切り替えられた場合、エミッタ・コレクタ間電圧Ｖｃｅが変化する（先の図３（ｃ），図４（ｃ）参照）。この電圧が変化する状況は、コレクタ電流の流通態様が変化する状況であることから、センス電圧Ｖｓｅも変化することとなる（先の図３（ｄ），図４（ｄ）参照）。ここで、センス抵抗３２にショート異常が生じると、エミッタ・コレクタ間電圧Ｖｃｅが変化してもセンス電圧Ｖｓｅが「０」に維持される。この点に鑑み、センス電圧Ｖｓｅ及びエミッタ・コレクタ間電圧Ｖｃｅを用いた異常判断処理を行う。

図８に、駆動制御部３４によって実行される上記異常判断処理の手順を示す。なお、図８に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ２０において、操作信号ｇ＊＃がオン操作指令からオフ操作指令に切り替えられたか否か、又は操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替えられたか否かを判断する。

ステップＳ２０において肯定判断された場合には、ステップＳ２２に進み、操作指令の切り替えに伴いエミッタ・コレクタ間電圧Ｖｃｅが変化を開始するか否かを判断する。ここで、エミッタ・コレクタ間電圧Ｖｃｅが変化を開始するとは、例えば、充電処理が行われる場合、先の図３（ｃ）に示したようにエミッタ・コレクタ間電圧Ｖｃｅが低下を開始することを指し、放電処理が行われる場合、先の図４（ｃ）に示したようにエミッタ・コレクタ間電圧Ｖｃｅが上昇を開始することを指す。

ステップＳ２２において肯定判断された場合には、ステップＳ２４に進み、エミッタ・コレクタ間電圧Ｖｃｅが変化する状況下においてセンス電圧Ｖｓｅが「０」であるか否かを判断する。この処理は、センス抵抗３２にショート異常が生じているか否かを判断するための処理である。

ステップＳ２４において肯定判断された場合には、ステップＳ２６に進み、センス抵抗３２にショート異常が生じている旨判断してかつ、上記フェール処理を行う。

なお、上記ステップＳ２０〜Ｓ２４において否定判断された場合や、ステップＳ２６の処理が完了した場合には、この一連の処理を一旦終了する。

このように、本実施形態では、センス電圧Ｖｓｅ及びエミッタ・コレクタ間電圧Ｖｃｅに基づく異常判断処理を行った。これにより、センス抵抗３２のショート異常を適切に検出することができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、アクティブゲート異常判断処理として、センス抵抗３２にショート異常又はオープン異常が生じているか否かを判断する処理を行う。

図９に、駆動制御部３４によって実行される上記異常判断処理の手順を示す。なお、図９に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ３０において、操作信号ｇ＊＃がオン操作指令からオフ操作指令に切り替えられたか否かを判断する。

ステップＳ３０において肯定判断された場合には、ステップＳ３２に進み、センス電圧Ｖｓｅが「０」以外の値であるか否かを判断する。この処理は、センス抵抗３２にオープン異常が生じているか否かを判断するための処理である。つまり、スイッチング素子Ｓ＊＃がオフ状態とされる場合、コレクタ電流が流れない。このため、センス抵抗３２にオープン異常が生じていなければ、センス電圧Ｖｓｅは「０」とされる。これに対し、センス抵抗３２にオープン異常が生じると、センス端子Ｓｔの出力電位がコレクタ電流に応じて定まらないこと等に起因して、センス電圧Ｖｓｅが「０」以外の値を取り得る。

なお、上記オープン異常の有無を判断するために用いるセンス電圧Ｖｓｅを、図１０に示すように、オフ操作指令がなされる期間（時刻ｔ１〜ｔ３）であってかつ、オフ操作指令に切り替えられてから規定時間ＴＡ経過したタイミング（時刻ｔ２）以降のタイミングで取得することが望ましい。なお、図１０（ａ）及び図１０（ｂ）は、先の図４（ａ）及び図４（ｄ）に対応している。上述したタイミングでセンス電圧Ｖｓｅを取得するのは、センス抵抗３２のオープン異常の有無の誤判断を回避するためである。つまり、操作信号ｇ＊＃がオフ操作指令に切り替えられた直後においては、上記持ち上がり現象が生じる。ここで、オフ操作指令に切り替えられた直後のセンス電圧Ｖｓｅを用いて異常判断処理を行うと、センス抵抗３２にオープン異常が生じていないにもかかわらず、この異常が生じている旨誤判断されるおそれがある。このため、上記規定時間ＴＡ経過したタイミング以降のタイミングで取得されたセンス電圧Ｖｓｅを用いることで、上記誤判断を回避する。

図９の説明に戻り、ステップＳ３２において肯定判断された場合には、ステップＳ３４に進み、センス抵抗３２にオープン異常が生じている旨判断してかつ、上記フェール処理を行う。

一方、上記ステップＳ３０において否定判断された場合には、ステップＳ３６に進み、操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替えられたか否かを判断する。

ステップＳ３６において肯定判断された場合には、ステップＳ３８に進み、センス電圧Ｖｓｅが「０」であるか否かを判断する。この処理は、センス抵抗３２にショート異常が生じているか否かを判断する処理である。つまり、スイッチング素子Ｓ＊＃がオン状態とされた場合、コレクタ電流が流れる。このため、センス抵抗３２にショート異常が生じていなければ、センス電圧Ｖｓｅが「０」以外の値となる。これに対し、センス抵抗３２にショート異常が生じると、センス電圧Ｖｓｅが「０」とされる。

ステップＳ３８において肯定判断された場合には、ステップＳ４０に進み、センス抵抗３２にショート異常が生じている旨判断してかつ、上記フェール処理を行う。

なお、上記ステップＳ３２、Ｓ３６、Ｓ３８において否定判断された場合や、ステップＳ３４，Ｓ４０の処理が完了した場合には、この一連の処理を一旦終了する。

このように、本実施形態では、上記異常判断処理を行うことで、センス抵抗３２のショート異常又はオープン異常を適切に検出することができる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、アクティブゲート異常判断処理として、オフ操作指令及びオン操作指令のうち一方から他方に切り替えられた場合におけるセンス電圧Ｖｓｅの最大値（以下、最大電圧Ｐｅａｋ）に基づき、アクティブゲートコントロール機能の異常の有無を判断する処理を行う。

アクティブゲートコントロールによって充放電速度を変更することで、サージ電圧の低減効果が得られる。ここで、センス電圧Ｖｓｅは、上述したようにサージ電圧の影響を受ける。このため、充放電速度が変更できなくなると、サージ電圧の低減効果が変化し、操作指令が切り替えられた場合における最大電圧Ｐｅａｋが変化する。この点に鑑み、最大電圧Ｐｅａｋを用いた異常判断処理を行う。

なお、本実施形態にかかるドライブユニットＤＵには、微分回路３６が備えられていない。

図１１は、駆動制御部３４によって実行される異常判断処理の手順を示す図である。なお、図１１に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ５０において、操作信号ｇ＊＃がオフ操作指令であるか否かを判断する。

ステップＳ５０において肯定判断された場合には、ステップＳ５２に進み、最大電圧Ｐｅａｋからオフ時規定電圧Ｖｄを減算した値が規定値ΔＶ（＞０）以上であるか否かを判断する。この処理は、第１の放電用抵抗体２８ａ、第２の放電用抵抗体２８ｂ又は第２の放電用スイッチング素子３０ｂにショート異常が生じているか否かを判断するための処理である。

つまり、第１の放電用抵抗体２８ａ又は第２の放電用抵抗体２８ｂにショート異常が生じると、放電経路の抵抗値が低下することに起因してサージ電圧が増大する。また、第２の放電用スイッチング素子３０ｂにショート異常が生じると、放電速度を低速度に変更できず、サージ電圧が増大することとなる。本ステップの処理は、この点を利用した処理である。

なお、オフ時規定電圧Ｖｄは、オン操作指令からオフ操作指令に切り替えられた場合であってかつ、アクティブゲートコントロール機能（２４ａ，２４ｂ，２６ａ，２６ｂ，２８ａ，２８ｂ，３０ａ，３０ｂ，３２，第１の充電経路Ｌｃａ、第２の充電経路Ｌｃｂ，第１の放電経路Ｌｄａ，第２の放電経路Ｌｄｂ）に異常が生じていない場合における最大電圧Ｐｅａｋ近傍の値に設定される。

ステップＳ５２において肯定判断された場合には、ステップＳ５４に進み、第１の放電用抵抗体２８ａ、第２の放電用抵抗体２８ｂ又は第２の放電用スイッチング素子３０ｂにショート異常が生じている旨判断してかつ、上記フェール処理を行う。

一方、上記ステップＳ５２において否定判断された場合には、ステップＳ５６に進み、上記オフ時規定電圧Ｖｄから最大電圧Ｐｅａｋを減算した値が上記規定値ΔＶ以上であるとの条件、及び直近にオン操作指令からオフ操作指令に切り替えられた直前のコレクタ電流Ｉｃｅが規定電流Ｉｔｈ以上であるとの条件の論理積が真であるか否かを判断する。この処理は、第１の放電用抵抗体２８ａ、第２の放電用抵抗体２８ｂ、第１の放電用スイッチング素子３０ａ、第２の放電用スイッチング素子３０ｂ、第１の放電経路Ｌｄａ又は第２の放電経路Ｌｄｂにオープン異常が生じているか否かを判断するための処理である。

つまり、第２の放電用抵抗体２８ｂ又は第２の放電用スイッチング素子３０ｂにオープン異常が生じると、放電速度を高速度とできず、サージ電圧が低下することとなる。また、第１の放電用抵抗体２８ａ又は第１の放電用スイッチング素子３０ａにオープン異常が生じると、放電速度が低速度に変更された場合に放電を行うことができず、スイッチング素子Ｓ＊＃をオフ状態とさせることができなくなる。この場合、オン操作指令からオフ操作指令に切り替えられたときに持ち上がり現象が生じず、上記オフ時規定電圧Ｖｄに対して実際のセンス電圧Ｖｓｅが過度に低い電圧となる。

一方、第１の放電経路Ｌｄａ又は第２の放電経路Ｌｄｂにオープン異常が生じると、放電速度を高速度とできなかったり、放電速度が低速度に変更された場合に放電を行うことができなかったり、ゲートから電荷を放電させることができなかったりする。これに起因して、上記オフ時規定電圧Ｖｄに対して実際のセンス電圧Ｖｓｅが過度に低い電圧となる。本ステップの処理は、こうした点を利用した処理である。

なお、コレクタ電流Ｉｃｅは、センス電圧Ｖｓｅに基づき算出すればよい。また、本ステップにおいて、コレクタ電流Ｉｃｅに関する条件は、アクティブゲートコントロール機能の異常の有無を誤判断することを回避するための条件である。つまり、コレクタ電流Ｉｃｅが小さいと、スイッチング素子Ｓ＊＃がオン状態からオフ状態に切り替えられる場合におけるサージ電圧が低くなり、最大電圧Ｐｅａｋが低くなる。最大電圧Ｐｅａｋが低くなると、アクティブゲートコントロール機能に異常が生じていないにもかかわらず、本ステップにおいて肯定判断され、上記機能に異常が生じている旨誤判断されることとなる。

ステップＳ５６において肯定判断された場合には、ステップＳ５８に進み、第１の放電用抵抗体２８ａ、第２の放電用抵抗体２８ｂ、第１の放電用スイッチング素子３０ａ、第２の放電用スイッチング素子３０ｂ、第１の放電経路Ｌｄａ又は第２の放電経路Ｌｄｂにオープン異常が生じている旨判断してかつ、上記フェール処理を行う。

上記ステップＳ５０において否定判断された場合には、操作信号ｇ＊＃がオン操作指令であると判断し、ステップＳ６０に進む。ステップＳ６０では、最大電圧Ｐｅａｋからオン時規定電圧Ｖｃを減算した値が上記規定値ΔＶ以上であるか否かを判断する。この処理は、第２の充電用スイッチング素子２４ｂ又は第１の充電用抵抗体２６ａにショート異常が生じているか否かを判断するための処理である。

つまり、第２の充電用スイッチング素子２４ｂにショート異常が生じると、充電速度を低速度に設定できない。このため、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうち充電対象となるスイッチング素子でないスイッチング素子側のフリーホイールダイオードにおいて、リカバリ電流に起因するサージ電圧が増大する。そしてこれにより、充電対象となるスイッチング素子に対応する最大電圧Ｐｅａｋが増大する。また、第１の充電用抵抗体２６ａにショート異常が生じると、充電経路の抵抗値が低下することに起因してサージ電圧が増大する。サージ電圧が増大する場合における最大電圧Ｐｅａｋは、正常時の最大電圧Ｐｅａｋよりも高くなる。本ステップの処理は、この点を利用した処理である。

なお、オン時規定電圧Ｖｃは、オフ操作指令からオン操作指令に切り替えられた場合であってかつ、アクティブゲートコントロール機能に異常が生じていない場合における最大電圧Ｐｅａｋ近傍の値に設定される。

ステップＳ６０において肯定判断された場合には、ステップＳ６２に進み、第２の充電用スイッチング素子２４ｂ又は第１の充電用抵抗体２６ａにショート異常が生じている旨判断してかつ、上記フェール処理を行う。

一方、上記ステップＳ６０において否定判断された場合には、ステップＳ６４に進み、上記オン時規定電圧Ｖｃから最大電圧Ｐｅａｋを減算した値が規定値ΔＶ以上であるとの条件、及び直近にオン操作指令からオフ操作指令に切り替えられた直前のコレクタ電流Ｉｃｅが規定電流Ｉｔｈ以上であるとの条件の論理積が真であるか否かを判断する。この処理は、第１の充電用スイッチング素子２４ａ、第１の充電用抵抗体２６ａ又は第１の充電経路Ｌｃａにオープン異常が生じているか否かを判断するための処理である。つまり、第１の充電用スイッチング素子２４ａ、第１の充電用抵抗体２６ａ又は第１の充電経路Ｌｃａにオープン異常が生じると、ゲート電荷の充電を行うことができず、リカバリ電流に起因するサージ電圧が生じない。サージ電圧が生じないと、最大電圧Ｐｅａｋが低下する。本ステップの処理は、この点を利用した処理である。

なお、上記コレクタ電流Ｉｃｅに関する条件は、上記ステップＳ５６で説明したコレクタ電流Ｉｃｅに関する条件と同様の趣旨で設けられる条件である。つまり、スイッチング素子Ｓ＊＃が前回オン状態とされていた場合のコレクタ電流Ｉｃｅが小さいと、スイッチング素子Ｓ＊＃が今回オン状態とされたときのコレクタ電流Ｉｃｅも小さくなる蓋然性が高い。今回オン状態とされる場合のコレクタ電流Ｉｃｅが小さくなる状況は、スイッチング素子Ｓ＊＃がオフ状態からオン状態に切り替えられる場合におけるサージ電圧が低くなる状況であると考えられる。こうした状況においては、最大電圧Ｐｅａｋが低くなり、アクティブゲートコントロール機能の異常の有無を誤判断するおそれがある。

ステップＳ６４において肯定判断された場合には、ステップＳ６６に進み、第１の充電用スイッチング素子２４ａ、第１の充電用抵抗体２６ａ又は第１の充電経路Ｌｃａにオープン異常が生じている旨判断する。

なお、上記ステップＳ５６、Ｓ６４において否定判断された場合や、ステップＳ５４、Ｓ５８、Ｓ６２、Ｓ６６の処理が完了した場合には、この一連の処理を一旦終了する。

図１２に、オン操作指令からオフ操作指令に切り替えられた場合における上記異常判断処理の一例を示す。詳しくは、図１２（ａ）及び図１２（ｂ）は、先の図４（ａ）及び図４（ｄ）に対応している。

まず、第１の放電用抵抗体２８ａにショート異常が生じた場合を例に説明する。

図中実線にて示すように、操作信号ｇ＊＃がオン操作指令からオフ操作指令に切り替えられた後、アクティブゲートコントロールによって放電速度を低速度に変更することができないことから、サージ電圧が増大する。これにより、最大電圧Ｐｅａｋからオフ時規定電圧Ｖｄを減算した値が規定値ΔＶ以上になると判断され、第１の放電用抵抗体２８ａにショート異常等が生じている旨判断される。

続いて、第２の放電用抵抗体２８ｂにオープン異常が生じた場合を例に説明する。

図中二点鎖線にて示すように、オフ操作指令に切り替えられた後、放電速度が低速度に固定されて放電処理が行われることから、サージ電圧が低下する。このため、オフ時規定電圧Ｖｄから最大電圧Ｐｅａｋを減算した値が規定値ΔＶ以上になると判断され、第２の放電用抵抗体２８ｂにオープン異常等が生じている旨判断される。

このように、本実施形態では、上記態様の異常判断処理を行うことで、アクティブゲートコントロール機能についての異常判断対象を拡大することができる。

（第５の実施形態）
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、アクティブゲート異常判断処理として、オフ操作指令がなされる期間においてセンス抵抗３２に電源を接続した場合のセンス電圧Ｖｓｅが０であると判断されたとき、センス抵抗３２にショート異常が生じている旨判断する処理を行う。

図１３に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１３において、先の図２の部材と同一の部材については、便宜上同一の符号を付している。

図示されるように、ドライブＩＣ２０には、定電圧電源４０が備えられている。定電圧電源４０の出力電位Ｖｔｍは、スイッチング素子Ｓ＊＃のエミッタ電位Ｖｅよりも高い電位に設定されている。

定電圧電源４０は、スイッチ４２を介して端子Ｔ６に接続されている。スイッチ４２は、駆動制御部３４によってオンオフ操作される。

次に、駆動制御部３４によって実行される本実施形態にかかるアクティブゲート異常判断処理について説明する。

図１４は、上記異常判断処理の一例を示す図である。詳しくは、図１４（ａ）及び図１４（ｃ）は、先の図４（ａ）及び図４（ｄ）に対応しており、図１４（ｂ）は、スイッチ４２の操作状態の推移を示す。なお、図１４（ｃ）では、上記持ち上がり現象の図示を省略している。また、この処理は、実際にはロジック回路によって実行される。

図示される例では、時刻ｔ１においてオフ操作指令に切り替えられた後、時刻ｔ２においてスイッチ４２をオン状態とさせる。

ここで、センス抵抗３２にショート異常が生じていない場合、定電圧電源４０からセンス抵抗３２に流れる電流によってセンス抵抗３２に電圧降下が生じることから、センス電圧Ｖｓｅが「０」以外の値になると判断される。

これに対し、センス抵抗３２にショート異常が生じる場合には、センス抵抗３２に電圧降下が生じないことから、センス電圧Ｖｓｅが「０」であると判断され、センス抵抗３２にショート異常が生じている旨判断される。

このように、本実施形態では、上記態様の異常判断処理を行うことで、センス抵抗３２のショート異常を適切に検出することができる。

（第６の実施形態）
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、アクティブゲートコントロールを行うための回路構成を変更する。

図１５に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１５において、先の図２の部材と同一の部材については、便宜上同一の符号を付している。

図示されるように、定電圧電源２２は、ＰチャネルＭＯＳＦＥＴ（第３の充電用スイッチング素子４４）を介してドライブＩＣ２０の端子Ｔ１０に接続されている。端子Ｔ１０は、充電用抵抗体４６ａ，４６ｂの直列接続体を介してスイッチング素子Ｓ＊＃のゲートに接続されている。そして、充電用抵抗体４６ａ，４６ｂの直列接続体の接続点は、ドライブＩＣ２０の端子Ｔ１１及びＰチャネルＭＯＳＦＥＴ（充電側短絡素子４８）を介して端子Ｔ１０に接続されている。

スイッチング素子Ｓ＊＃のゲートは、放電用抵抗体５０ａ，５０ｂの直列接続体、ドライブＩＣ２０の端子Ｔ１２及びＮチャネルＭＯＳＦＥＴ（第３の放電用スイッチング素子５２）を介して端子Ｔ４に接続されている。そして、放電用抵抗体５０ａ，５０ｂの直列接続体の接続点は、ドライブＩＣ２０の端子Ｔ１３及びＮチャネルＭＯＳＦＥＴ（放電側短絡素子５４）を介して端子Ｔ１２に接続されている。

次に、本実施形態にかかるゲート電荷の充放電処理について説明する。

まず、ゲートの充電処理について説明すると、操作信号ｇ＊＃がオン操作指令とされることで、第３の充電用スイッチング素子４４をオン状態とさせてかつ、充電側短絡素子４８をオフ状態とさせ、ゲート電荷の充電速度を低速度とする。これにより、第３の充電用スイッチング素子４４及び充電用抵抗体４６ａ，４６ｂの直列接続体を介して定電圧電源２２とスイッチング素子Ｓ＊＃のゲートとを接続する第３の充電経路Ｌｃｃによってゲートに電荷が充電される。その後、充電側短絡素子４８をオン状態に切り替え、ゲート電荷の充電速度を高速度に変更する。これにより、第３の充電用スイッチング素子４４、充電側短絡素子４８及び充電用抵抗体４６ｂを介して定電圧電源２２とゲートとを接続する第４の充電経路Ｌｃｄによってゲートに電荷が充電される。なお、ゲートの充電処理が行われる期間において、第３の放電用スイッチング素子５２はオフ状態とされる。また、上記第３の充電経路Ｌｃｃ及び第４の充電経路Ｌｃｄが、ゲートに接続された複数の充電経路（正の電荷の充電経路）に相当する。

一方、ゲートの放電処理について説明すると、操作信号ｇ＊＃がオフ操作指令とされることで、第３の放電用スイッチング素子５２及び放電側短絡素子５４の双方をオン状態とさせ、ゲート電荷の放電速度を高速度とする。これにより、放電用抵抗体５０ａ、放電側短絡素子５４及び第３の放電用スイッチング素子５２を介してゲートとエミッタとを接続する第３の放電経路Ｌｄｃによってゲートから電荷を放電させる。その後、放電側短絡素子５４をオフ状態に切り替え、ゲート電荷の放電速度を低速度に変更する。これにより、放電用抵抗体５０ａ，５０ｂの直列接続体及び第３の放電用スイッチング素子５２を介してゲートとエミッタとを接続する第４の放電経路Ｌｄｄによってゲートの電荷が放電される。なお、ゲートの放電処理が行われる期間において、第３の充電用スイッチング素子４４はオフ状態とされる。また、上記第３の放電経路Ｌｄｃ及び第４の放電経路Ｌｄｄが、ゲートに接続された複数の放電経路（負の電荷の充電経路）に相当する。

続いて、本実施形態にかかるアクティブゲート異常判断処理について説明する。本実施形態にかかる上記異常判断処理は、先の図５に示した処理に準じた処理によって行うことができる。

詳しくは、図５のステップＳ１２において肯定判断された場合、第３の放電経路Ｌｄｃ、放電用抵抗体５０ａもしくは放電側短絡素子５４にオープン異常、又は放電側短絡素子５４もしくは放電用抵抗体５０ｂにショート異常が生じている旨判断すればよい。

一方、ステップＳ１６において肯定判断された場合、第３の充電経路Ｌｃｃ、充電用抵抗体４６ａ，４６ｂもしくは充電側短絡素子４８にオープン異常、又は充電用抵抗体４６ａもしくは充電側短絡素子４８にショート異常が生じている旨判断すればよい。

このように、本実施形態では、先の図１５に示した回路構成を採用する場合であっても、アクティブゲート機能の異常を適切に検出することができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・ゲート電荷の放電速度の変更手法としては、上記各実施形態に例示したものに限らない。例えば、第１の放電用抵抗体２８ａの抵抗値を第２の放電用抵抗体２８ｂの抵抗値よりも低く設定し、第1の放電用スイッチング素子３０ａのみをオン状態とさせることで放電速度を高速度に設定し、第２の放電用スイッチング素子３０ｂのみをオン状態とさせることで放電速度を低速度に設定してもよい。

また、ゲート電荷の充電速度の変更手法としては、上記各実施形態に例示したものに限らない。例えば、第１の充電用抵抗体２６ａの抵抗値を第２の充電用抵抗体２６ｂの抵抗値よりも高く設定し、第１の充電用スイッチング素子２４ａのみをオン状態とさせることで充電速度を低速度に設定し、第２の充電用スイッチング素子２４ｂのみをオン状態とさせることで充電速度を高速度に設定してもよい。

なお、充放電速度の変更手法を上記とする場合、上記第１の実施形態の図５に示す異常判断処理において、オフ操作指令がなされる期間に電圧変化速度Ｓｓｅが切り替わらないと判断された場合、第１の放電用スイッチング素子３０ａ、第１の放電用抵抗体２８ａ、第１の放電経路Ｌｄａもしくは第２の放電経路Ｌｄｂにオープン異常、又はセンス抵抗３２にショート異常が生じている旨判断すればよい。一方、オン操作指令がなされる期間に電圧変化速度Ｓｓｅが切り替わらないと判断された場合、第１の充電用スイッチング素子２４ａ、第１の充電用抵抗体２６ａ、第１の充電経路Ｌｃａもしくは第２の充電経路Ｌｃｂにオープン異常、又はセンス抵抗３２にショート異常が生じている旨判断すればよい。

また、上記第４の実施形態の図１１に示す異常判断処理において、ステップＳ５２で肯定判断された場合、第１の放電用抵抗体２８ａ又は第２の放電用スイッチング素子３０ｂにショート異常が生じている旨判断すればよい。ちなみに、ステップＳ５６，Ｓ５６，Ｓ６０，Ｓ６４で肯定判断された場合の処理は、ステップＳ５８，Ｓ６２，Ｓ６６の処理と同じである。

・エミッタ・コレクタ間電圧Ｖｃｅが操作指令の切り替えに応じて変化するにもかかわらずセンス電圧Ｖｓｅが変化しないことに基づき、センス抵抗３２にショート異常が生じている旨判断する手法としては、上記第２の実施形態に例示したものに限らない。例えば、先の図８のステップＳ２４において、センス電圧Ｖｓｅの変化速度が「０」であると判断された場合、センス抵抗３２にショート異常が生じている旨判断する手法を採用してもよい。

・上記各実施形態では、センス端子Ｓｔがセンス抵抗３２を介してスイッチング素子Ｓ＊＃のエミッタに接続される回路構成を採用したがこれに限らない。例えば、エミッタに代えて、エミッタと同じ電位を有する部材（例えば電源）に接続してもよい。この場合、この電源の出力電位は、実際のエミッタの電位に応じて可変設定されることとなる。

・上記第５の実施形態では、定電圧電源４０の出力電位を、スイッチング素子Ｓ＊＃のエミッタ電位Ｖｅよりも高く設定したがこれに限らず、低く設定してもよい。この場合であっても、センス抵抗３２にショート異常が生じると、エミッタからセンス抵抗３２を介して定電圧電源４０へと電流が流れず、センス抵抗３２において電圧降下が生じない。このため、センス電圧Ｖｓｅが「０」であると判断された場合、センス抵抗３２にショート異常が生じている旨判断できる。

・上記第４の実施形態の図１１のステップＳ５６，Ｓ６４において、コレクタ電流Ｉｃｅに関する条件を除去してもよい。

・上記第１，第２，第５，第６の実施形態において、上記第３の実施形態に示したセンス抵抗３２にオープン異常が生じているか否かの判断手法を取り入れてもよい。また、上記第４の実施形態において、上記第２，第３，第５の実施形態に示したセンス抵抗３２の異常判断手法を取り入れてもよい。

・上記第６の実施形態の図１５に示した回路構成に対して、上記第４の実施形態で説明した異常判断手法を適用することができる。

詳しくは、先の図１１のステップＳ５２において肯定判断された場合、放電用抵抗体５０ａ、放電用抵抗体５０ｂ又は放電側短絡素子５４にショート異常が生じている旨判断すればよい。一方、ステップＳ５６において肯定判断された場合、放電用抵抗体５０ａ、放電用抵抗体５０ｂ、第３の放電用スイッチング素子５２、放電側短絡素子５４、第３の放電経路Ｌｄｃ又は第４の放電経路Ｌｄｄにオープン異常が生じている旨判断すればよい。

また、ステップＳ６０において肯定判断された場合、充電用抵抗体４６ａ、充電用抵抗体４６ｂ又は充電側短絡素子４８にショート異常が生じている旨判断すればよい。一方、ステップＳ６４において肯定判断された場合、第３の充電用スイッチング素子４４、充電用抵抗体４６ａ、充電用抵抗体４６ｂ又は第３の充電経路Ｌｃｃにオープン異常が生じている旨判断すればよい。

・上記第１の実施形態では、ゲートに一対の充電経路Ｌｃａ，Ｌｃｂ及び一対の放電経路Ｌｄａ，Ｌｄｂを接続した回路構成を採用したがこれに限らない。例えば、充電経路及び放電経路のうち少なくとも一方をゲートに３つ以上接続した回路構成を採用してもよい。詳しくは、充電処理について説明すると、例えば、これら充電経路のそれぞれに充電経路を開閉すべくオンオフ操作される開閉手段（例えばＭＯＳＦＥＴ）及び抵抗体を備えてかつ、これら抵抗体の抵抗値を互いに相違させる。そして、開閉手段のオンオフ操作によってこれら充電経路のうちいずれかを選択することで、充電速度を段階的に変更する。なお、放電速度の変更についても、上述した充電処理の構成と同様な構成によって実現することができる。

・ゲート電荷の充放電速度を変更するための回路構成としては、充放電経路の抵抗値を変更させる回路構成に限らない。放電処理について説明すると、例えば、エミッタ又はエミッタよりも低電位となる箇所と、ゲートとの接続を切り替え可能な開閉手段（例えばＭＯＳＦＥＴ）を備えた回路構成を採用してもよい。こうした構成において、放電速度を高速度としたい放電処理の初期に限って、ゲートとエミッタとを接続する代わりに、ゲートをエミッタよりも低電位となる箇所に接続すべく開閉手段を操作する。そしてその後、ゲートをエミッタに接続すべく開閉手段の操作状態を変更することによって放電速度を低速度に変更する。なお、上記回路構成において、エミッタとゲートとを接続する放電経路と、エミッタよりも低電位となる箇所とゲートとを接続する放電経路とが、複数の放電経路（負の電荷の充電経路）に相当する。

一方、充電処理について説明すると、例えば、定電圧電源２２又は定電圧電源２２の出力電位よりも高い出力電位を有する第２の定電圧電源と、ゲートとの接続を切り替え可能な開閉手段（例えばＭＯＳＦＥＴ）を備えた回路構成を採用してもよい。こうした構成において、充電速度を低速度としたい充電処理の初期に限って、定電圧電源２２をゲートに接続すべく開閉手段を操作する。そしてその後、第２の定電圧電源をゲートに接続すべく開閉手段の操作状態を変更することによって充電速度を高速度に変更する。

・上記各実施形態では、充電処理及び放電処理の双方においてアクティブゲートコントロールを行う回路構成としたがこれに限らない。例えば、充電処理及び放電処理のうちいずれかにおいてアクティブゲートコントロールを行う回路構成を採用してもよい。

・駆動対象スイッチング素子としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明の適用対象としては、車両に搭載される電力変換装置に限らない。また、本願発明の適用対象としては、コンバータやインバータ等の電力変換装置に限らない。

２４ａ…第１の充電用スイッチング素子、２４ｂ…第２の充電用スイッチング素子、２６ａ…第１の充電用抵抗体、２６ｂ…第２の充電用抵抗体、２８ａ…第１の放電用抵抗体、２８ｂ…第２の放電用抵抗体、３０ａ…第１の放電用スイッチング素子、３０ｂ…第２の放電用スイッチング素子、３２…センス抵抗、Ｓｔ…センス端子、Ｓ＊＃…スイッチング素子。

Claims (8)

1. オン操作指令に基づき、電圧制御形のスイッチング素子である駆動対象スイッチング素子（Ｓ＊＃）をオン状態とするための電荷を該駆動対象スイッチング素子の開閉制御端子に充電し、オフ操作指令に基づき、前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する充電手段を備え、
   前記充電手段は、
   前記開閉制御端子に接続された複数の充電経路と、
   前記充電経路に設けられてかつ、該充電経路を開閉すべく通電操作される開閉手段（２４ａ，２４ｂ，３０ａ，３０ｂ，４８，５４）とを備え、
   前記駆動対象スイッチング素子は、その入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備え、
   前記駆動対象スイッチング素子の出力端子又はこの端子と同じ電位を有する部材と、前記センス端子とは、センス抵抗（３２）を介して接続され、
   前記充電が開始されてから完了されるまでの期間の途中において、前記センス抵抗の両端の電位差であるセンス電圧に基づき、前記充電の速度を変更すべく前記開閉手段の操作状態を変更するアクティブゲート制御手段と、
   前記オフ操作指令及び前記オン操作指令のうち一方から他方に切り替えられた場合において前記センス電圧の変化速度が切り替わらないことに基づき、前記充電手段に異常が生じている旨判断する異常判断手段とを備えることを特徴とするスイッチング素子の駆動回路。
2. オン操作指令に基づき、電圧制御形のスイッチング素子である駆動対象スイッチング素子（Ｓ＊＃）をオン状態とするための電荷を該駆動対象スイッチング素子の開閉制御端子に充電し、オフ操作指令に基づき、前記駆動対象スイッチング素子をオフ状態とするための電荷を前記開閉制御端子に充電する充電手段を備え、
   前記充電手段は、
   前記開閉制御端子に接続された複数の充電経路と、
   前記充電経路に設けられてかつ、該充電経路を開閉すべく通電操作される開閉手段（２４ａ，２４ｂ，３０ａ，３０ｂ，４８，５４）とを備え、
   前記駆動対象スイッチング素子は、その入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備え、
   前記駆動対象スイッチング素子の出力端子又はこの端子と同じ電位を有する部材と、前記センス端子とは、センス抵抗（３２）を介して接続され、
   前記充電が開始されてから完了されるまでの期間の途中において、前記センス抵抗の両端の電位差であるセンス電圧に基づき、前記充電の速度を変更すべく前記開閉手段の操作状態を変更するアクティブゲート制御手段と、
   前記オフ操作指令及び前記オン操作指令のうち一方から他方に切り替えられた場合において前記センス電圧の最大値が規定電圧から規定値以上ずれることに基づき、前記充電手段に異常が生じている旨判断する異常判断手段とを備えることを特徴とするスイッチング素子の駆動回路。
3. 前記オフ操作指令及び前記オン操作指令のうち一方から他方に切り替えられた場合において、前記入出力端子間の電圧が前記操作指令の切り替えに応じて変化するにもかかわらず前記センス電圧が変化しないことに基づき、前記センス抵抗にショート異常が生じている旨判断する手段を更に備えることを特徴とする請求項１又は２に記載のスイッチング素子の駆動回路。
4. 前記駆動対象スイッチング素子がオン状態とされた場合における前記センス電圧が０であると判断されることに基づき、前記センス抵抗にショート異常が生じている旨判断する手段を更に備えることを特徴とする請求項１又は２に記載のスイッチング素子の駆動回路。
5. 前記出力端子の電位と相違する電位を出力電位とする電源（４０）と、
   前記電源と、前記センス端子及び前記センス抵抗の接続点とを接続する電気経路を開閉すべくオンオフ操作されるスイッチ（４２）とを更に備え、
   前記オフ操作指令がなされる期間において、前記スイッチをオン状態とした場合における前記センス電圧が０であることに基づき、前記センス抵抗にショート異常が生じている旨判断する手段を更に備えることを特徴とする請求項１又は２に記載のスイッチング素子の駆動回路。
6. 前記駆動対象スイッチング素子がオフ状態とされた場合における前記センス電圧が０でないと判断されることに基づき、前記センス抵抗にオープン異常が生じている旨判断する手段を更に備えることを特徴とする請求項１〜５のいずれか１項に記載のスイッチング素子の駆動回路。
7. 前記複数の充電経路のそれぞれには、抵抗体（２６ａ，２６ｂ，２８ａ，２８ｂ，４６ａ，４６ｂ，５０ａ，５０ｂ）が設けられていることを特徴とする請求項１〜６のいずれか１項に記載のスイッチング素子の駆動回路。
8. 前記異常が生じている旨判断された場合、その旨を外部に通知する通知手段を更に備えることを特徴とする請求項１〜７のいずれか１項に記載のスイッチング素子の駆動回路。

Images