JP5939095B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、アクティブゲートコントロール機能を備えるスイッチング素子の駆動回路に関する。

この種の駆動回路としては、下記特許文献１に見られるように、半導体スイッチング素子（例えばＩＧＢＴ）をオフ状態からオン状態に切り替えるに際し、スイッチング素子のゲートへの電荷の充電速度を変更するものが知られている。

詳しくは、上記駆動回路では、スイッチング素子の操作信号がオン操作指令に切り替えられてから規定時間経過するタイミングまでは、第１のゲート抵抗を介してゲートに電荷を充電する。一方、上記規定時間経過したタイミング以降においては、第１のゲート抵抗よりも抵抗値の低い第２のゲート抵抗を介してゲートに電荷を充電する。これにより、電荷の充電が開始されてから完了されるまでの期間の途中において、電荷の充電速度を低速度から高速度に変更することができ、スイッチング素子がオン状態に切り替えられる場合に生じるサージ電圧やスイッチング損失を低減させることができる。

特開平９−４６２０１号公報

ところで、本発明者らは、スイッチング素子がオン状態からオフ状態に切り替えられる場合に生じるサージ電圧やスイッチング損失を低減すべく、スイッチング素子をオフ状態に切り替える場合にアクティブゲートコントロールを行う構成の採用を考えた。詳しくは、この構成は、ゲートからの電荷の放電が開始されてから完了されるまでの期間の途中であってかつ、上記期間に含まれる基準タイミングから規定時間経過したタイミングで電荷の放電速度を高速度から低速度に変更するものである。

ここで、本発明者らは、上記構成を採用した場合に、電荷の放電速度の変更タイミングがサージ電圧やスイッチング損失を低減可能な適切なタイミングからずれるといった問題に直面した。

本発明は、上記課題を解決するためになされたものであり、その目的は、アクティブゲートコントロール機能を備えるスイッチング素子の駆動回路において、スイッチング素子がオフ状態に切り替えられる場合に生じるサージ電圧やスイッチング損失を低減させることのできる新たな上記駆動回路を提供することにある。

上記課題を解決すべく、請求項１記載の発明は、オン操作指令とされることによりスイッチング素子（Ｓ＊＃：＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）をオフ状態からオン状態に切り替え、オフ操作指令とされることにより前記スイッチング素子をオン状態からオフ状態に切り替えるスイッチング素子の駆動回路において、前記オフ操作指令とされることにより前記スイッチング素子をオン状態からオフ状態に切り替えるべく、該スイッチング素子の開閉制御端子から電荷を放電させる放電手段（Ｌｄａ，Ｌｄｂ，２８ａ，２８ｂ，３０ａ，３０ｂ）と、前記放電手段によって前記電荷の放電が開始されてから完了されるまでの期間の途中であってかつ、該期間に含まれる基準タイミングから規定時間（ＴＡ）経過したタイミングで、前記電荷の放電速度を高速度から低速度に変更するアクティブゲート制御手段と、前記スイッチング素子がオン状態とされる場合の該スイッチング素子の入出力端子間を流れる電流が大きいほど、前記規定時間を短く設定する設定手段と、を備えることを特徴とする。

本発明者らは、放電速度の変更タイミングがサージ電圧やスイッチング損失を低減可能な適切なタイミングからずれる要因について詳細に検討等を行った。そして、その要因が、スイッチング素子がオン状態とされる場合の入出力端子間を流れる電流の大小にあることを見出した。つまり、入出力端子間を流れる電流が大きいほど、ミラー電圧が高くなることに起因して、上記基準タイミングから上記適切なタイミングまでの時間が短くなる。この点に着目し、上記発明では、設定手段を備えた。このため、放電速度の変更タイミングを入出力端子間を流れる電流に応じたタイミングとすることができ、スイッチング素子がオフ状態に切り替えられる場合に生じるサージ電圧やスイッチング損失を好適に低減させることができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかるアクティブゲートコントロールの概要を示す図。 同実施形態にかかるコレクタ電流及び放電速度変更タイミングの関係を示す図。 同実施形態にかかる可変設定処理の手順を示す流れ図。 同実施形態にかかるセンス電圧の取得タイミングを示す図。 第２の実施形態にかかるセンス電圧の温度特性を示す図。 同実施形態にかかる可変設定処理の手順を示す流れ図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機を備えた車両に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に示すように、モータジェネレータ１０は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータＩＶ及びコンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば「２８８Ｖ」）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えている。これら各直列接続体の接続点は、モータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

なお、本実施形態では、スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。また、これらスイッチング素子Ｓ＊＃にはそれぞれ、フリーホイールダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源とし、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、制御装置１４は、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力することで、コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎをオンオフ操作する。また、制御装置１４は、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力することで、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎをオンオフ操作する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。すなわち、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

インターフェース１８は、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行うための機器である。本実施形態では、インターフェース１８として、光絶縁素子（フォトカプラ）を備えるものが用いられている。

次に、図２を用いて、上記ドライブユニットＤＵの構成を説明する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０の端子Ｔ１には、充電用抵抗体２２を介して定電圧電源２４が接続されている。定電圧電源２４は、スイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に電圧を印加するためのものである。なお、本実施形態では、定電圧電源２４の端子電圧を「ＶＨ」で示すこととする。

また、上記端子Ｔ１には、ＰチャネルＭＯＳＦＥＴ（充電用スイッチング素子２６）を介してドライブＩＣ２０の端子Ｔ２に接続されている。端子Ｔ２は、スイッチング素子Ｓ＊＃のゲートに接続されている。

スイッチング素子Ｓ＊＃のゲートは、第１の放電用抵抗体２８ａを介してドライブＩＣ２０の端子Ｔ３に接続されており、端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（第１の放電用スイッチング素子３０ａ）を介してドライブＩＣ２０の端子Ｔ４に接続されている。また、スイッチング素子Ｓ＊＃のゲートは、第２の放電用抵抗体２８ｂを介してドライブＩＣ２０の端子Ｔ５に接続されており、端子Ｔ５は、ＮチャネルＭＯＳＦＥＴ（第２の放電用スイッチング素子３０ｂ）を介して端子Ｔ４に接続されている。ここで、第２の放電用抵抗体２８ｂの抵抗値Ｒｂは、第１の放電用抵抗体２８ａの抵抗値Ｒａよりも高く設定されている。なお、端子Ｔ４は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

上記スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）及びエミッタ間を流れる電流（以下、コレクタ電流）と正の相関を有する微少電流を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、具体的には例えば、コレクタ電流の「１／数千」〜「１／１００００」程度の電流を出力する。センス端子Ｓｔは、センス抵抗３２を介してエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗３２に電圧降下が生じるため、センス抵抗３２のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。なお、センス電圧Ｖｓｅは、ドライブＩＣ２０の端子Ｔ６を介してドライブＩＣ２０内の駆動制御部３４に入力される。

ちなみに、本実施形態では、センス抵抗３２の両端のうちセンス端子Ｓｔ側の電位がエミッタの電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。また、エミッタの電位を「０」とする。

スイッチング素子Ｓ＊＃付近には、スイッチング素子Ｓ＊＃の温度を検出するための感温ダイオードＳＤ＊＃が設けられている。感温ダイオードＳＤ＊＃は、ドライブＩＣ２０に対して外付けされた定電圧電源３６からの電荷が定電流電源３８を介して供給されるものである。感温ダイオードＳＤ＊＃のカソードは、エミッタに接続され、アノードは、ドライブＩＣ２０の端子Ｔ７に接続されている。こうした構成によれば、感温ダイオードＳＤ＊＃は、スイッチング素子Ｓ＊＃の温度に応じた出力電圧を出力する。なお、感温ダイオードＳＤ＊＃の出力電圧は、端子Ｔ７を介して駆動制御部３４に入力される。駆動制御部３４は、感温ダイオードＳＤ＊＃の出力電圧に基づき、スイッチング素子Ｓ＊＃の温度を検出する。

次に、駆動制御部３４によって実行される本実施形態にかかるゲート電荷の充放電処理について説明する。なお、本実施形態にかかる駆動制御部３４は、ハードウェアであるため、上記充放電処理は、実際にはロジック回路によって実行される。

まず、充電処理について説明する。

本実施形態では、充電処理を定電流制御によって行う。詳しくは、定電流制御は、ドライブＩＣ２０の端子Ｔ８を介して入力される操作信号ｇ＊＃がオン操作指令とされることで、充電用抵抗体２２の電圧降下量をその目標値（例えば１Ｖ）とすべく、充電用スイッチング素子２６のゲート電圧を操作するものである。なお、充電処理が行われる期間においては、第１，第２の放電用スイッチング素子３０ａ，３０ｂがオフ操作される。

続いて、放電処理について説明する。

本実施形態では、ゲートから電荷の放電が開始されてから完了されるまでの期間の途中においてスイッチング素子Ｓ＊＃のゲートに接続される放電経路の抵抗値を低いものから高いものへと変更するアクティブゲートコントロールを行う。これは、スイッチング素子Ｓ＊＃がオン状態からオフ状態に切り替えられる場合に生じるサージ電圧やスイッチング損失を低減させるための制御である。以下、図３を用いて、上記放電処理について詳述する。

図３は、本実施形態にかかる放電処理の一例を示す図である。詳しくは、図３（ａ）は、ゲート電圧Ｖｇｅ、コレクタ電流Ｉｃ及びコレクタ・エミッタ間電圧Ｖｃｅの推移を示し、図３（ｂ）は、操作信号ｇ＊＃の推移を示し、図３（ｃ）は、第１の放電用スイッチング素子３０ａの操作状態の推移を示し、図３（ｄ）は、第２の放電用スイッチング素子３０ｂの操作状態の推移を示す。

図示されるように、基準タイミングである時刻ｔ１において操作信号ｇ＊＃がオフ操作指令に切り替えられることで、第１の放電用スイッチング素子３０ａがオン操作に切り替えられ、電荷の放電速度が高速度とされる。これにより、第１の放電用抵抗体２８ａを介してスイッチング素子Ｓ＊＃のゲート及びエミッタを接続する第１の放電経路Ｌｄａによってゲートから電荷が放電される。

その後、操作信号ｇ＊＃がオフ操作指令に切り替えられてから規定時間ＴＡが経過する時刻ｔ２において、第１の放電用スイッチング素子３０ａがオフ操作に切り替えられてかつ、第２の放電用スイッチング素子３０ｂがオン操作に切り替えられる。これにより、電荷の放電速度が低速度に変更され、第２の放電用抵抗体２８ｂを介してスイッチング素子Ｓ＊＃のゲート及びエミッタを接続する第２の放電経路Ｌｄｂによってゲートから電荷が放電される。

ここで、上記規定時間ＴＡは、スイッチング素子Ｓ＊＃がオン状態からオフ状態に切り替えられる場合に生じるサージ電圧やスイッチング損失を低減可能な観点から設定されている。具体的には例えば、規定時間ＴＡは、サージ電圧が生じる直前のタイミングで放電速度を変更可能なように設定されている。

なお、オフ操作指令に切り替えられてからの経過時間は、駆動制御部３４が備えるタイマ機能によって計時すればよい。また、放電処理が行われる期間においては、充電用スイッチング素子２６がオフ操作される。さらに、上記第１の放電経路Ｌｄａ及び第２の放電経路Ｌｄｂが、ゲートに接続された複数の放電経路に相当する。

ところで、本発明者らは、アクティブゲートコントロールによる放電速度の変更タイミングが、サージ電圧やスイッチング損失を低減可能な適切なタイミングからずれるといった問題に直面した。以下、この問題について、図４を用いて説明する。

図４は、スイッチング素子Ｓ＊＃がオフ状態に切り替えられる場合のゲート電圧Ｖｇｅ、コレクタ電流Ｉｃ及びコレクタ・エミッタ間電圧Ｖｃｅの推移を示す。詳しくは、図４（ａ）は、スイッチング素子Ｓ＊＃がオフ状態とされる直前のコレクタ電流が大きい場合（Ｉｃ＝４００Ａ）の推移を示し、図４（ｂ）は、上記コレクタ電流Ｉｃが小さい場合（３０Ａ）の推移を示す。

ちなみに、図４（ａ）及び図４（ｂ）において、時間スケール（横軸スケール）は互いに同一であり、ゲート電圧Ｖｇｅ及びコレクタ・エミッタ間電圧Ｖｃｅに関する図面上の単位長さあたりの量（縦軸スケール）も互いに同一である。また、図４（ａ）のコレクタ電流Ｉｃに関する縦軸スケールは、図４（ｂ）のコレクタ電流Ｉｃに関する縦軸スケールよりも大きい。

図示される例では、時刻ｔ１において操作信号ｇ＊＃がオフ操作信号に切り替えられている。ここで、スイッチング素子Ｓ＊＃がオン状態とされる場合のコレクタ電流Ｉｃが大きいほど、その後スイッチング素子Ｓ＊＃がオフ状態に切り替えられる際のミラー電圧が高くなる傾向にある。ここで、図４（ａ）には、コレクタ電流Ｉｃが大きい場合のミラー電圧を「Ｖｍα」で示し、図４（ｂ）には、コレクタ電流Ｉｃが小さい場合のミラー電圧を「Ｖｍβ」で示した。

ミラー電圧が高くなると、ゲートの充電電流が大きくなるため、ミラー期間の終了タイミングが早くなる。これにより、操作信号ｇ＊＃がオフ操作信号に切り替えられてから放電速度の適切な変更タイミング（サージ電圧が生じる直前のタイミング）までの時間について、コレクタ電流Ｉｃが大きい場合の値Ｔαが、コレクタ電流が小さい場合の値Ｔβよりも短くなる。

このため、例えば、コレクタ電流Ｉｃが小さい場合に規定時間ＴＡを適合すると、実際のコレクタ電流Ｉｃが適合時のコレクタ電流Ｉｃよりも大きくなる場合に放電速度の変更タイミングが遅れ、サージ電圧等が増大するおそれがある。

こうした問題を解決すべく、本実施形態では、コレクタ電流Ｉｃと相関を有するセンス電圧Ｖｓｅに基づき規定時間ＴＡを可変設定する可変設定処理を行う。

図５に、上記可変設定処理の手順を示す。この処理は、駆動制御部３４によって実行される。なお、本実施形態にかかる駆動制御部３４は、ハードウェアであるため、上記処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ１０において、操作信号ｇ＊＃がオン操作指令であるとの条件、及びゲート電圧Ｖｇｅがその上限電圧ＶＨであるとの条件の論理積が真であるか否かを判断する。

ステップＳ１０において肯定判断された場合には、ステップＳ１２に進み、センス電圧Ｖｓｅが定常状態とされる期間におけるセンス電圧Ｖｓｅを取得する。ここで、上記定常状態とされる期間とは、図６に示すように、ゲート電圧Ｖｇｅが上限電圧ＶＨに到達するタイミングよりも後のタイミングから操作信号ｇ＊＃がオフ操作指令に切り替えられるタイミングまでの期間（時刻ｔ２〜ｔ３）のことである。なお、図６（ａ）は、操作信号ｇ＊＃の推移を示し、図６（ｂ）は、ゲート電圧Ｖｇｅの推移を示し、図６（ｃ）は、コレクタ電流Ｉｃの推移を示し、図６（ｄ）は、センス電圧Ｖｓｅの推移を示す。

本ステップの処理によれば、コレクタ電流Ｉｃの把握精度を高めることができる。つまり、操作信号ｇ＊＃がオン操作信号に切り替えられた直後では、センス電圧Ｖｓｅの推移が過渡状態となることで、例えばセンス電圧Ｖｓｅ及びコレクタ電流Ｉｃの関係が当初想定した関係からずれ、コレクタ電流Ｉｃの把握精度が低下するおそれがある。

先の図５の説明に戻り、続くステップＳ１４では、取得されたセンス電圧Ｖｓｅが高いほど、スイッチング素子Ｓ＊＃が次回オフ操作される場合に用いられる規定時間ＴＡを短く設定する。ちなみに、規定時間ＴＡの設定は、例えば、センス電圧Ｖｓｅ及び規定時間ＴＡが規定されたマップを用いて設定すればよい。

なお、上記ステップＳ１０において否定判断された場合や、ステップＳ１４の処理が完了した場合には、この一連の処理を一旦終了する。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）センス電圧Ｖｓｅが高いほど規定時間ＴＡを短く設定する可変設定処理を行った。このため、放電速度の変更タイミングがサージ電圧やスイッチング損失を低減可能な適切なタイミングからずれることを回避できる。これにより、スイッチング素子Ｓ＊＃がオフ状態に切り替えられる場合に生じるサージ電圧やスイッチング損失を好適に低減させることができる。

（２）センス電圧Ｖｓｅが定常状態とされる期間におけるセンス電圧Ｖｓｅを用いて規定時間ＴＡを設定した。このため、コレクタ電流Ｉｃの把握精度を高めることができ、規定時間ＴＡの設定精度を高めることができる。これにより、放電速度の変更タイミングが上記適切なタイミングからずれることをより好適に回避できる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、可変設定処理による規定時間ＴＡの設定に、感温ダイオードＳＤ＊＃によって検出されたスイッチング素子Ｓ＊＃の温度（以下、温度検出値ＴＤ）を加味する。これは、温度検出値ＴＤ及びセンス抵抗３２の温度が正の相関を有することに鑑みてなされ、コレクタ電流Ｉｃの把握精度の低下を回避するためである。つまり、図７に示すように、コレクタ電流Ｉｃが一定とされる状況下において、センス抵抗３２の温度が高いほど、センス抵抗３２の抵抗値が高くなることから、センス電圧Ｖｓｅが高くなる。これにより、センス電圧Ｖｓｅに基づくコレクタ電流Ｉｃの把握精度が低下する懸念がある。

図８に、本実施形態にかかる可変設定処理の手順を示す。この処理は、駆動制御部３４によって実行される。なお、本実施形態にかかる駆動制御部３４は、ハードウェアであるため、上記処理は、実際にはロジック回路によって実行される。また、図８において、先の図５に示した処理と同一の処理については、便宜上、同一の符号を付している。

この一連の処理では、ステップＳ１２の処理が完了した場合、ステップＳ１４ａに進み、温度検出値ＴＤと、センス電圧Ｖｓｅとに基づき、規定時間ＴＡを可変設定する。詳しくは、温度検出値ＴＤが低かったり、センス電圧Ｖｓｅが高かったりするほど、規定時間ＴＡを短く設定する。

なお、上記ステップＳ１０において否定判断された場合や、ステップＳ１４ａの処理が完了した場合には、この一連の処理を一旦終了する。

このように、本実施形態では、規定時間ＴＡの設定に温度検出値ＴＤを加味することで、コレクタ電流Ｉｃの把握精度を高めることができる。これにより、規定時間ＴＡの設定精度をいっそう高めることができ、ひいては放電速度の変更タイミングが上記適切なタイミングからずれることをいっそう好適に回避できる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・「温度検出手段」としては、感温ダイオードに限らず、例えば抵抗体（測温抵抗体）であってもよい。

・「設定手段」としては、センス電圧Ｖｓｅに基づき規定時間ＴＡを可変設定するものに限らない。例えば、コレクタ電流の流通経路に設けられたシャント抵抗等、コレクタ電流Ｉｃを直接検出する手段を備え、検出されたコレクタ電流Ｉｃが大きいほど規定時間ＴＡを短く設定するものであってもよい。

・「アクティブゲート制御手段」としては、放電速度を２段階に切り替えるものに限らず、Ｎ段階（Ｎは３以上の整数）に切り替えるものであってもよい。この場合、放電速度の変更タイミングが「Ｎ−１」個設定されることとなる。こうした構成は、具体的には例えば、上記第１の実施形態で説明した基準タイミングを基準としてかつ互いに相違する規定期間を「Ｎ−１」個設定し、互いに抵抗値の相違する放電経路を「Ｎ−１」個備えることによって実現することができる。

・「基準タイミング」としては、上記第１の実施形態に例示したものに限らない。例えば、ゲート電圧Ｖｇｅの低下開始タイミング（先の図６の時刻ｔ３）を基準タイミングとしてもよい。また、例えば、センス電圧Ｖｓｅが定常状態とされる期間の終了タイミング（センス電圧Ｖｓｅの持ち上がりタイミング。先の図６の時刻ｔ３）を基準タイミングとしてもよい。この場合、例えば、操作信号ｇ＊＃がオン操作指令に切り替えられてから所定時間に渡って基準タイミング把握用のセンス電圧Ｖｓｅをマスクする処理を行い、その後センス電圧が急上昇するタイミングを基準タイミングとして把握すればよい。

・「アクティブゲート制御手段」としては、上記第１の実施形態に例示したものに限らず、例えば、以下のものを採用してもよい。

操作信号ｇ＊＃がオフ操作指令に切り替えられることで、第１の放電用スイッチング素子３０ａ及び第２の放電用スイッチング素子３０ｂの双方をオン操作し、電荷の放電速度を高速度とする。その後、操作信号ｇ＊＃がオフ操作指令に切り替えられてから規定時間ＴＡ経過するタイミングで第１の放電用スイッチング素子３０ａ及び第２の放電用スイッチング素子３０ｂのうちいずれかをオフ操作に切り替えることで、放電速度を低速度に変更する。なお、上記構成の場合、第１の放電用抵抗体２８ａ及び第２の放電用抵抗体２８ｂの抵抗値は、互いに同一であってもよいし、相違していてもよい。

また、「アクティブゲート制御手段」としては、放電経路の抵抗値を変更するものに限らず、例えば、以下（Ａ），（Ｂ）に説明するものであってもよい。

（Ａ）エミッタ又はエミッタよりも低電位となる箇所と、ゲートとの接続を切り替え可能な通電操作式の素子（例えばＭＯＳＦＥＴ）をゲートに接続された放電経路に設ける。こうした構成において、放電速度を高速度としたい放電処理の初期に限って、ゲートとエミッタとを接続する代わりに、ゲートをエミッタよりも低電位となる箇所に接続すべく上記素子を操作する。そしてその後、ゲートをエミッタに接続すべく、上記素子の操作状態を変更することによって放電速度を低速度に変更する。

（Ｂ）ゲートに接続された放電経路に、この経路を開閉すべくオンオフ操作される第１の素子（例えばＭＯＳＦＥＴ）と抵抗体とを備える。そして、所定の電気経路を介してゲートに電源を接続し、上記電気経路を開閉すべくオンオフ操作される第２の素子（例えばＭＯＳＦＥＴ）を上記電気経路に備える。こうした構成において、放電処理の開始とともに第１の素子をオン操作してかつ、放電速度を高速度としたい放電処理の初期に限って第２の素子をオフ操作する。そしてその後、第２の素子をオン操作に切り替える。こうした第１，第２の素子の操作状態の変更によれば、電源から放電経路の抵抗体へと電流が流れ、ゲートから抵抗体へと流れる電流が低下する。これにより、ゲート電荷の放電が妨げられ、放電速度が高速度から低速度に変更される。

・上記各実施形態では、センス端子Ｓｔがセンス抵抗３２を介してスイッチング素子Ｓ＊＃のエミッタに接続される回路構成を採用したがこれに限らない。例えば、エミッタに代えて、エミッタと同じ電位を有する部材（例えば電源）に接続される回路構成を採用してもよい。この場合、この電源の電位は、実際のエミッタの電位に応じて可変設定されることとなる。

・「スイッチング素子」としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本発明の適用対象としては、車載電力変換回路（インバータＩＶやコンバータＣＶ）を構成するスイッチング素子に限らない。また、本発明の適用対象としては、電力変換回路を構成するスイッチング素子に限らない。

２８ａ…第１の放電用抵抗体、２８ｂ…第２の放電用抵抗体、３０ａ…第１の放電用スイッチング素子、３０ｂ…第２の放電用スイッチング素子、Ｌｄａ…第１の放電経路、Ｌｄｂ…第２の放電経路、Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）…スイッチング素子。

Claims (5)

1. オン操作指令とされることによりスイッチング素子（Ｓ＊＃：＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）をオフ状態からオン状態に切り替え、オフ操作指令とされることにより前記スイッチング素子をオン状態からオフ状態に切り替えるスイッチング素子の駆動回路において、
   前記オフ操作指令とされることにより前記スイッチング素子をオン状態からオフ状態に切り替えるべく、該スイッチング素子の開閉制御端子から電荷を放電させる放電手段（Ｌｄａ，Ｌｄｂ，２８ａ，２８ｂ，３０ａ，３０ｂ）と、
   前記放電手段によって前記電荷の放電が開始されてから完了されるまでの期間の途中であってかつ、該期間に含まれる基準タイミングから規定時間（ＴＡ）経過したタイミングで、前記電荷の放電速度を高速度から低速度に変更するアクティブゲート制御手段と、
   前記スイッチング素子がオン状態とされる場合の該スイッチング素子の入出力端子間を流れる電流が大きいほど、前記規定時間を短く設定する設定手段と、
   を備えることを特徴とするスイッチング素子の駆動回路。
2. 前記スイッチング素子は、前記入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備え、
   前記スイッチング素子の出力端子又は該出力端子と同じ電位を有する部材と、前記センス端子とは、センス抵抗（３２）を介して接続され、
   前記設定手段は、前記センス抵抗の両端の電位差であるセンス電圧（Ｖｓｅ）が高いほど、前記規定時間を短く設定することを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記設定手段は、前記開閉制御端子の電圧（Ｖｇｅ）がその上限値（ＶＨ）とされる場合の前記センス電圧を用いて前記規定時間を設定することを特徴とする請求項２記載のスイッチング素子の駆動回路。
4. 前記センス抵抗の温度と相関を有する温度を検出する温度検出手段（ＳＤ＊＃）を備え、
   前記設定手段は、前記温度検出手段によって検出された温度（ＴＤ）が高いほど、前記規定時間を長く設定する手段を更に備えることを特徴とする請求項２又は３記載のスイッチング素子の駆動回路。
5. 前記放電手段は、
   前記開閉制御端子に接続されてかつ、前記電荷を放電する複数の放電経路（Ｌｄａ，Ｌｄｂ）と、
   前記複数の放電経路のそれぞれに設けられてかつ、該放電経路を開閉すべく通電操作される開閉素子（３０ａ，３０ｂ）と、
   前記複数の放電経路のそれぞれに設けられた抵抗体（２８ａ，２８ｂ）と、
   を備え、
   前記アクティブゲート制御手段は、前記開閉素子の少なくとも１つの操作状態を変更することで前記電荷の放電速度を高速度から低速度に変更することを特徴とする請求項１〜４のいずれか1項に記載のスイッチング素子の駆動回路。