以下、本発明にかかる電力変換システムの制御装置について図面を参照しつつ説明する。
図1,図2に示すように、電力変換システム100は、直流電源12、モータ10、制御装置20、ドライブIC30、インバータ40を備えて構成されている。
直流電源12は、高電圧電源であり、リチウムイオン電池、ニッケル水素電池などの充放電可能な二次電池、キャパシタなどが用いられる。
モータ10は、3相同期型又は3相誘導型の回転機であり、図示を略す動力分割装置を介して駆動輪や車載主機としてのエンジンに連結されており、車載主機等として用いられる。インバータ40はモータ10に接続されるとともに、図示を略すコンバータを介して直流電源12に接続される。
インバータ40は、上アームの一対のスイッチング素子Q1,Q2の並列接続体と、下アームの一対のスイッチング素子Q1,Q2の並列接続体との直列接続体を3つ備えて構成されている。これらの直列接続体は、互いに並列接続されている。また、これらの直列接続体の接続点のそれぞれは、モータ10のU,V,W相にそれぞれ接続されている。このように、インバータ40を構成するスイッチング素子Q1,Q2を一対のスイッチング素子の並列接続体とすることで、車載主機として用いられるモータ10の出力電流の最大値を大きくすることができる。
各スイッチング素子Q1,Q2は、例えば、電圧制御形の絶縁ゲートバイポーラトランジスタ(IGBT)が用いられる。この場合、各スイッチング素子Q1,Q2には、フリーホイールダイオードDが逆並列に接続される。これ以外にも、スイッチング素子Q1,Q2は、MOS−FET、バイポーラトランジスタ等が使用されてもよい。また、各スイッチング素子Q1,Q2には、各スイッチング素子Q1,Q2の温度を検出する感温ダイオード(図示略)が設けられている。
制御装置20は、低電圧バッテリ16を電源とし、CPU、ROM、RAM等からなるマイクロコンピュータを主体として構成されている。制御装置20は、モータ10の制御量をその指令値に制御すべく、インバータ40の各スイッチング素子Q1,Q2をオンオフを制御するパルス状の指令信号を生成する。詳しくは、制御装置20は、モータ10の制御量としてトルク指令値(以下、トルク指令値TRと称する)を使用する。トルク指令値TRは、車両の制御を統括する上位の制御装置(ECU)(図示略)から入力される。制御装置20は、このトルク指令値TRからインバータ40の各スイッチング素子Q1,Q2のオンオフを制御する指令信号を生成する。
図2に示すように、インバータ40の各スイッチング素子Q1,Q2によりスイッチ部SWが構成されており、スイッチ部SWはドライブIC30に接続されている。ドライブIC30は、1チップ化された半導体集積回路や低電圧電源を備えて構成されており、制御装置20から入力されたパルス状の指令信号から、各スイッチング素子Q1,Q2のゲートを駆動するゲート駆動信号を生成したり、スイッチング素子Q1,Q2の駆動状態を監視したりする。
なお図1に示すように、各ドライブIC30と制御装置20との間の信号の伝送は、インターフェース18を介して行われる。インターフェース18は、直流電源12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとの間を電気的に絶縁することで、インバータ40に供給される高い駆動電圧(例えば数100V)から、制御装置20を保護するためのものであり、例えば、光絶縁素子(フォトカプラ)などが使用される。
図2において、ドライブIC30は、駆動信号生成部31、電圧検出部32、電流検出部33、温度検出部34を備えている。
駆動信号生成部31は、制御装置20から入力されたパルス状の指令信号からスイッチング素子のオンオフを制御するゲート駆動信号を出力する。駆動信号生成部31は、スイッチ部SWをオン動作(ターンオン)する際には、各スイッチング素子Q1,Q2の駆動電圧(ゲート電圧Vg)を上昇させるようにゲート駆動信号を出力する。スイッチ部SWをオフ動作(ターンオフ)する際には、各スイッチング素子Q1,Q2の駆動電圧を低下させるようにゲート駆動信号を出力する。
電圧検出部32は、各スイッチング素子Q1,Q2の駆動電圧を検出する。例えば駆動電圧としてゲート電圧Vgを検出する。これ以外にもエミッタ‐コレクタ間の電圧Vce、図示を略す電流センス用の回路で検出されるセンス電圧Vsなどを駆動電圧として検出してもよい。電流検出部33は、各スイッチング素子Q1,Q2のエミッタ‐コレクタ間を流れるコレクタ電流Iceを検出する。温度検出部34は、各スイッチング素子Q1,Q2の温度を検出する。
ところで、上アーム及び下アームのスイッチ部SWにおいて、スイッチング素子Q1,Q2がスイッチング動作する際、すなわちターンオン、ターンオフする際にはスイッチング損失が発生する。特に本実施形態のように、上アーム及び下アームの各々がスイッチング素子Q1,Q2の並列接続体で構成されている場合において、一対のスイッチング素子Q1,Q2の各々が同時にターンオフ、ターンオンする場合には、スイッチング素子Q1,Q2ごとにスイッチング損失が発生するため、スイッチング損失が大きくなってしまう。
ここで、ターンオフの場合を例に挙げてスイッチング素子Q1,Q2の並列接続体で発生するスイッチング損失について詳しく説明する。図3はターンオフの際のコレクタ電流Iceとスイッチング損失Sとの関係の説明図である。図4は一対のスイッチング素子Q1,Q2の並列接続体においてターンオフの際に発生するスイッチング損失Sの例である。
例えば、一対のスイッチング素子Q1,Q2の各々に電流Iaが流れている状態で、両スイッチング素子Q1,Q2が同時にターンオフされると、一対のスイッチング素子Q1,Q2の各々において、ターンオフ時の電流Iaに対応するスイッチング損失S1が発生するため、一対のスイッチング素子Q1,Q2のターンオフ動作によって発生するスイッチング損失S=2×S1となる。
そこで、各スイッチング素子Q1,Q2のターンオフに遅延時間を設ける場合を想定する。例えば、スイッチング素子Q1,Q2の各々に電流Iaが流れている状態で、先にスイッチング素子Q1をターンオフし、後にスイッチング素子Q2をターンオフする。この場合、スイッチング素子Q1は、スイッチング素子Q2のオン状態(Vce≒0)でターンオフされるため、スイッチング損失Sの発生が抑えられる(例えば略ゼロに抑えることができる)。
一方、スイッチング素子Q2においては、スイッチング素子Q1のターンオフに伴い電流量が増加する。すなわちスイッチング素子Q1のターンオフ後、スイッチング素子Q2には、2倍の電流Ib(=2×Ia)が流れることとなる。
そのため、この状態でスイッチング素子Q2がターンオフされると、ターンオフ時の電流Ibに対応するスイッチング損失S2が発生する。しかし図4に示すように、スイッチング損失S2は、スイッチング素子Q1,Q2の両方を同時にターンオフした際に発生するスイッチング損失(2×S1)に比べて小さくなる。
従って、一対のスイッチング素子Q1,Q2のスイッチング動作に遅延時間を発生させた場合、一対のスイッチング素子Q1,Q2のスイッチング動作を同時に行う場合と比べて、スイッチング動作に伴って発生するスイッチング損失を抑えることができる。
そこで本実施形態では、各スイッチ部SWの駆動信号生成部31に、スイッチング素子Q1,Q2の並列接続体の各々におけるターンオン時及びターンオフ時に遅延時間を発生させる遅延回路50を設ける。例えば図5に示すように、遅延回路50を、コンパレータ51,52、基準波形生成部53、閾値生成部54を用いて構成する。詳しくは、コンパレータ51はスイッチング素子Q1に接続される。コンパレータ52はスイッチング素子Q2に接続される。基準波形生成部53は、各スイッチング素子Q1,Q2の入力端子Aに接続され、各入力端子Aに基準波形として高周波の三角波等を出力する。閾値生成部54は、コンパレータ51の入力端子B及びコンパレータ52の入力端子Bに接続され、コンパレータ51の入力端子Bに基準電位として閾値Th1を出力する。また閾値生成部54は、コンパレータ52の入力端子Bに基準電位として閾値Th1とは異なる閾値Th2を出力する。なお本実施形態では閾値Th1>Th2であるとする。
このような遅延回路50を設けた場合、図6に示すように、スイッチング素子Q1,Q2のターンオンと、ターンオフの際に遅延時間ΔTを発生させることができる。なお図6の例では、ターンオンの際には、先にスイッチング素子Q1がターンオンし、遅延時間ΔTの経過後にスイッチング素子Q2がターンオンする。一方、ターンオフの際には、先にスイッチング素子Q1がターンオンし、遅延時間ΔTの経過後にスイッチング素子Q2がターンオフすることとなる。この場合、ターンオンおよびターンオンの両方において、スイッチング素子Q2のスイッチング動作に伴うスイッチング損失Sの発生を抑えることができる。言い換えると、ターンオンおよびターンオフの両方において、スイッチング素子Q1のスイッチング動作により発生するスイッチング損失のみに抑えることができる。以上により、出力電流の最大値を大きくしつつ、電力変換システム100全体のスイッチング損失を低減できる。
また本実施形態では、並列接続されたスイッチング素子Q1,Q2のうち、先にスイッチング動作が行われるスイッチング素子の駆動電圧が一定のミラー電圧となるミラー期間において、後にスイッチング動作を行うスイッチング素子のスイッチング動作が行われるようにする。すなわち遅延回路50において発生する遅延時間ΔTがミラー期間の終わりよりも短くなるように、閾値Th1,Th2を設定する。この場合、スイッチング素子Q1,Q2の並列接続体におけるスイッチング動作の差を抑えつつ、一対のスイッチング素子Q1,Q2で発生するスイッチング損失を低減できる。
なお、並列接続されたスイッチング素子Q1,Q2のうち、スイッチング損失が発生する側のスイッチング素子(先にターンオンされるスイッチング素子、後にターンオフされるスイッチング素子)においては、スイッチング損失に伴う温度上昇が生じうる。そこで本実施形態においては、スイッチング素子Q1,Q2の並列接続体におけるターンオン又はターンオフの順番を交互に入れ替える。
例えば温度検出部34による各スイッチング素子Q1,Q2の温度の検出結果に基づき、一対のスイッチング素子Q1,Q2の温度差が所定の判定値ΔD以上となる際に、スイッチング素子Q1,Q2のターンオン又はターンオフの順番を入れ替える。すなわち図5の遅延回路50において、スイッチング素子Q1及びスイッチング素子Q2の各入力端子Bに出力する閾値Th1,Th2を入れ替える。このようにすると、スイッチング素子Q1、Q2間の温度差の発生を抑えつつ、スイッチング素子の並列接続体を電力変換装置に用いる場合におけるスイッチング損失を低減できる。
次に図7を用いて、本実施形態におけるスイッチング動作制御について説明する。なお図7の処理は制御装置20が所定周期で繰り返し実施する。
まず、一対のスイッチング素子Q1,Q2が共にオン状態であるか否かを判定する(S11)。本処理は、指令信号に基づき判定する。スイッチング素子Q1,Q2が共にオン状態の場合には、ターンオフ時期であるか否かを判定する(S12)。本処理は指令信号に基づき判定する。ターンオフ時期の場合には、スイッチング素子Q1,Q2の温度差が所定の判定値ΔD未満であるか否かを判定する(S13)。S13で肯定判定した場合には、前回と同じ閾値を設定する(S14)。例えばスイッチング素子Q1に閾値Th1を出力し、スイッチング素子Q2に閾値Th2を出力する。S13で否定判定した場合には、閾値を切り替える(S15)。例えばスイッチング素子Q1に閾値Th2を出力し、スイッチング素子Q2に閾値Th1を出力する。
S11で否定判定した場合、すなわちスイッチング素子Q1,Q2がオフ状態の場合には、ターンオン時期であるか否かを判定する(S16)。本処理は指令信号に基づき判定する。ターンオン時期の場合には、S13に進み、スイッチング素子Q1,Q2の温度差が所定の判定値ΔD未満であるか否かを判定する。S13で肯定判定した場合には、S14で前回と同じ閾値を設定する。例えばスイッチング素子Q1に閾値Th1を出力し、スイッチング素子Q2に閾値Th2を出力する。S13で否定判定した場合には、S15に進み閾値を入れ替える。例えばスイッチング素子Q1に閾値Th2を出力し、スイッチング素子Q2に閾値Th1を出力入力する。
次に図8を用いて上記処理の実行例を説明する。なお以下の処理において、スイッチング素子Q1,Q2の温度差は所定値未満であり、スイッチング素子Q1が閾値Th1,スイッチング素子Q2が閾値Th2に設定されているとする。
図8(a)に示すように、スイッチング素子Q1,Q2のオフ状態において、ターンオン時期となると、時刻t1でスイッチング素子Q1が先にターンオンされる。そしてミラー期間の経過前であり、且つ遅延時間ΔTの経過後の時刻t2で、スイッチング素子Q1の導通状態で、スイッチング素子Q2がターンオンされる。この場合、スイッチング素子Q2がターンオンする際のスイッチング損失の発生が抑えられる。
図8(b)に示すように、スイッチング素子Q1,Q2のオン状態において、ターンオフ時期となると、時刻t11でスイッチング素子Q2が先にターンオフされる。この際、スイッチング素子Q1が導通状態であることで、スイッチング素子Q2のターンオフに伴うスイッチング損失の発生が抑えられる。そしてミラー期間の経過前であり、且つ遅延時間ΔTの経過後の時刻t12で、スイッチング素子Q1がターンオフされる。
上記によれば以下の優れた効果を奏することができる。
・一方のスイッチング素子の駆動電圧がミラー電圧となる際に、他方のスイッチング素子のオン動作又はオフ動作が開始されるように、スイッチング素子Q1とスイッチング素子Q2とのスイッチング動作に遅延時間を発生させる場合、一方のスイッチング素子のミラー電圧での通電状態で、他方のスイッチング素子がスイッチング動作されることとなるため、他方のスイッチング素子のオン動作又はオフ動作に伴うスイッチング損失の発生を抑えることができる。そのため、スイッチング素子Q1とスイッチング素子Q2の並列接続体で構成された電力変換装置において、スイッチング素子Q1及びスイッチング素子Q2の両方でスイッチング損失が発生する場合と比べて、スイッチング損失を低減することができる。
・スイッチング素子Q1とスイッチング素子Q2に遅延時間を設ける場合、一方のスイッチング素子において、スイッチング損失の発生に伴う温度上昇が生じ、一対のスイッチング素子間で温度差が生じうる。そこで、先にオン動作又はオフ動作が開始されるスイッチング素子と、後にオン動作又はオフ動作が開始されるスイッチング素子とを交互に切り替えるようにしたため、一方のスイッチング素子のみでスイッチング損失が発生することに伴って、一対のスイッチング素子間に温度差が生じることを抑えることができる。
・スイッチング素子Q1とスイッチング素子Q2とに所定以上の温度差がある場合に、温度が低いスイッチング素子の温度が上昇するように、スイッチング素子Q1及びスイッチング素子Q2のいずれを先にオン動作又はオフ動作させるかを決定することとしたため、これにより発生される遅延時間によって、スイッチング素子Q1とスイッチング素子Q2との間の温度差を解消することができる。
本発明は上記に限定されず例えば以下のように実施することができる。なお以下の説明において上記の構成と同様の構成には同じ図番号を付して詳述は省略する。
・上記では、スイッチング素子Q1,Q2の並列接続体において、ターンオンする場合と、ターンオフする場合の両方に遅延時間ΔTを設定する例を示したが、遅延時間ΔTはターンオン及びターンオフの少なくとも一方に設定されるようにしてもよい。例えば基準波形生成部53において基準波形として鋸波を出力することで、ターンオフ又はターンオン時の一方において、遅延時間が発生されるようにしてもよい。
・上記において、温度差の判定値ΔDに応じて、スイッチング素子Q1,Q2の並列接続体における遅延時間ΔTが可変設定されてもよい。すなわち温度差が大きくなるほど遅延時間ΔTが大きくなるように、スイッチング素子Q1,Q2に入力する閾値を可変設定する。この場合、スイッチング素子Q1,Q2に温度差が発生した際、温度差の解消を促しつつ、スイッチング損失の低減を図ることができる。
・上記では、温度差の判定値ΔDに応じて、スイッチング素子の並列接続体におけるターンオン、ターンオフの順番を交互に入れ替える例を説明したが、温度差の判定値ΔDに関わらず、スイッチング素子の並列接続体におけるターンオン、ターンオフの順番を交互に入れ替えてもよい。例えば、スイッチング素子のターンオン、ターンオフをn回(n≧1)実施する毎に、順番を入れ替えるようにしてもよい。
・上記において、スイッチング素子Q1,Q2の両方の温度が高い場合には、遅延回路50を用いた時間差駆動を実施しなくてもよい。例えばスイッチング素子Q1,Q2の両方の温度が所定以上の際に、遅延回路50のコンパレータ51,52に入力する閾値を同じにすることで、遅延時間を発生しないようにしてもよい。
・本実施形態の制御装置は、車載主機としての回転電機を備える電気自動車、ハイブリッド自動車等の車両に搭載される電力変換システムに適用される。