JP5541295B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、電圧制御形のスイッチング素子に対するオン操作指令又はオフ操作指令に基づき、前記スイッチング素子の開閉制御端子の電荷の充放電処理を行うことで該スイッチング素子をオン状態又はオフ状態とさせるスイッチング素子の駆動回路に関する。

従来、下記特許文献１に見られるように、ＩＧＢＴ等の絶縁ゲートトランジスタ（以下、スイッチング素子）のゲート電荷の放電が開始されてから完了されるまでの期間の途中において、ゲート電荷の放電速度を変更する技術（いわゆるアクティブゲートコントロール）が知られている。詳しくは、この技術では、スイッチング素子のコレクタ電流の微分値に相当する信号を出力する微分回路を備え、微分回路の出力信号と基準信号との大小比較に基づき、ゲートに接続される放電経路を抵抗値の低いものから高いものに変更する。すなわち、コレクタ電流の低下速度が所定以上となる場合に放電経路の抵抗値を高くする。これにより、スイッチング素子がオフ状態とされる場合に生じるサージ電圧の増大を抑制し、また、スイッチング損失を低減する。

なお、アクティブゲートコントロールについては下記特許文献２にも記載されている。

特許第３３７３７０４号公報 特許第３３３９３１１号公報

ところで、スイッチング素子がオン状態からオフ状態に移行される期間においてサージ電圧が生じる場合であっても、スイッチング素子のコレクタ・エミッタ間に印加される実際の電圧とその許容上限値との間に余裕代が生じることがある。このとき、上記特許文献１に記載された技術のように、微分回路の出力信号に基づき放電速度の変更タイミングを一律に定めると、スイッチング速度を上昇させる余地があるにもかかわらず、これを実現できなくなる。そしてこのとき、スイッチング損失の低減効果が低下するおそれがある。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング損失の低減効果の低下を好適に回避することのできる新たなスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

第１の発明は、電圧制御形のスイッチング素子に対するオン操作指令又はオフ操作指令に基づき、前記スイッチング素子の開閉制御端子の電荷の充放電処理を行うことで該スイッチング素子をオン状態又はオフ状態とさせるスイッチング素子の駆動回路において、前記電荷の放電速度を低速度又は高速度に設定する放電速度設定手段と、前記スイッチング素子の入出力端子間を流れる電流又はこれと相関を有するパラメータの値を検出する検出手段と、前記スイッチング素子がオン状態とされる場合における前記検出手段の検出値が規定値未満となることに基づき、前記電荷の放電が開始されてから完了されるまでの期間のうち少なくとも初期における前記放電速度を前記高速度に設定して前記電荷の放電処理を行う放電制御手段とを備えることを特徴とする。

スイッチング素子がオン状態からオフ状態に移行される期間に生じるサージ電圧は、スイッチング素子がオン状態とされる場合にスイッチング素子の入出力端子間を流れる電流（主電流）が大きいほど高くなる傾向にある。これは、主電流が大きいほど、スイッチング素子がオン状態からオフ状態に移行される期間における主電流の低下速度が高くなることによる。こうした点に着目すると、スイッチング素子の主電流が小さい場合には、電荷の放電速度を高くすることによってサージ電圧の低減効果が得られないとしても、スイッチング素子がオフ状態とされる場合におけるスイッチング素子の入出力端子間の印加電圧とその許容上限値との間に余裕代が生じる。

この点に鑑み、上記発明では、上記検出手段の検出値が規定値未満となることに基づき、上記態様にて放電速度を設定して電荷の放電処理を行う。このため、スイッチング速度を高くすることができ、ひいてはスイッチング損失の低減効果の低下を好適に回避することができる。

第２の発明は、第１の発明において、前記放電速度設定手段は、前記電荷の放電が開始されてから完了されるまでの期間の途中において、前記放電速度の設定を前記高速度から前記低速度に変更し、前記放電制御手段は、前記オン状態とされる場合における前記検出手段の検出値が前記規定値未満となることに基づき、前記放電速度設定手段による前記放電速度の変更を行わず、前記放電速度を前記高速度に設定して前記放電処理を行うことを特徴とする。

上記発明では、電荷の放電が開始されてから完了されるまでの期間の途中において、放電速度の設定を高速度から低速度に変更するアクティブゲートコントロールを採用している。こうした構成において、上記発明では、スイッチング素子の主電流が小さい場合にスイッチング速度を高くすることができる。

第３の発明は、第２の発明において、前記スイッチング素子は、該スイッチング素子の入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、当該駆動回路には、前記スイッチング素子として、直流電源の正極側に接続される高電位側スイッチング素子と、前記直流電源の負極側に接続される低電位側スイッチング素子とが備えられ、前記高電位側スイッチング素子と前記低電位側スイッチング素子とは直列接続され、前記高電位側スイッチング素子及び前記低電位側スイッチング素子のそれぞれには、フリーホイールダイオードが逆並列に接続され、前記検出手段は、前記相関を有するパラメータの値としての前記センス端子の出力値を検出し、前記規定値を第２の規定値とし、前記放電速度設定手段は、前記検出手段の検出値が前記第２の規定値よりも大きい第１の規定値以上となるタイミングを前記放電速度の変更タイミングとして把握してかつ、前記オフ操作指令がなされる期間においてのみ前記変更タイミングの把握に用いる前記検出手段の検出値を有効とすることを特徴とする。

スイッチング素子のオフ状態及びオン状態のうち一方から他方に移行される期間において、センス端子の出力値（出力電流又は出力電圧）が大きく上昇する現象（以下、持ち上がり現象）が生じる。持ち上がり現象が生じると、検出手段の検出値が上記第１の規定値以上となることがある。この場合、充電処理が行われているにもかかわらず、アクティブゲートコントロールによって放電速度を高速度とした放電処理が誤って行われる等の不都合が生じるおそれがある。ここで、上記発明では、オフ操作指令がなされる期間においてのみ放電速度の変更タイミングの把握に用いる上記検出値を有効とする。このため、充電処理が行われているにもかかわらず放電処理が誤って行われる等の不都合の発生を回避することができる。

第４の発明は、第１の発明において、前記放電制御手段は、前記オン状態とされる場合における前記検出手段の検出値が前記規定値未満となることに基づき、前記放電速度を前記高速度のみに設定して前記放電処理を行い、前記オン状態とされる場合における前記検出手段の検出値が前記規定値以上となることに基づき、前記放電速度を前記低速度のみに設定して前記放電処理を行うことを特徴とする。

第５の発明は、第１〜第４のいずれか１つの発明において、前記放電制御手段は、前記オン操作指令がなされる期間であってかつ該オン操作指令がなされてから所定時間経過した規定タイミング以降において、前記規定値との比較に用いる前記検出手段の検出値を有効とすることを特徴とする。

オン操作指令がなされた後、十分な時間が経過していない場合には、スイッチング素子がオフ状態からオン状態に移行される状況下においてスイッチング素子の主電流が安定しなかったり、上記検出手段の検出値にノイズが混入したりする等、上記検出手段の検出値が安定しないことがある。こうした状況下においては、検出手段の検出値に基づく上記余裕代の把握精度が低下するおそれがある。

この点、上記発明では、上記態様にて定められる期間において、規定値との比較に用いる検出手段の検出値を有効とする。このため、上記余裕代の把握精度の低下を回避することができ、ひいては電荷の放電処理を適切に定めることができる。

第６の発明は、第５の発明において、前記規定タイミングは、前記オン操作指令がなされてから前記開閉制御端子の電圧が前記スイッチング素子のオン状態を規定する規定電圧以上の電圧となるタイミングであることを特徴とする。

電荷の充電処理によって開閉制御端子の電圧の上昇が開始される。そしてその後、この電圧が上記規定電圧以上の電圧となるタイミングは通常、オン操作指令がなされてから十分な時間が経過したタイミングである。このため、上記タイミングにおける検出手段の検出値は安定している蓋然性が高い。この点に鑑み、上記発明では、上記規定タイミングを開閉制御端子の電圧が規定電圧以上の電圧となるタイミングとする。

第７の発明は、第１〜第４のいずれか１つの発明において、前記放電制御手段は、前記オン操作指令から前記オフ操作指令に切り替えられるタイミングにおいて、前記規定値との比較に用いる前記検出手段の検出値を有効とすることを特徴とする。

オン操作指令によってスイッチング素子がオン状態とされる場合であっても、上記検出手段の検出値にノイズが混入したり、スイッチング素子がオン状態とされる状況下において主電流が漸増又は漸減したりすることがある。このとき、検出手段の検出値に基づく上記余裕代の把握精度が低下するおそれがある。

この点、上記発明では、オン操作指令からオフ操作指令に切り替えられるタイミングにおいて規定値との比較に用いる検出手段の検出値を有効とする。このため、スイッチング素子がオフ状態とされる直前の主電流を把握したり、放電速度の設定に用いられる上記検出値にノイズが混入する余地を極力与えないようにしたりすることができる。これにより、上記余裕代の把握精度の低下を好適に回避することができ、ひいては電荷の放電処理を適切に定めることができる。

第８の発明は、第５の発明において、前記規定タイミングは、前記検出手段の検出値が前記規定値以上となるタイミングから前記検出値が前記規定値以上となる状態で規定時間経過するタイミングであることを特徴とする。

スイッチング素子がオン状態とされた後、何らかの要因によって検出手段の検出値にノイズが混入することで、主電流が小さいにもかかわらず上記検出値が規定値以上となることがある。この場合、誤った放電速度が設定されることで、スイッチング損失の低減効果が低下するおそれがある。ここで、上記検出値へのノイズの混入によって上記検出値が大きくなるのは一時的であると考えられる。この点に鑑み、上記発明では、上記規定タイミングを上記態様にて定める。このため、ノイズの混入によって誤った放電速度が設定される事態を好適に回避できる。

第９の発明は、第５〜第８のいずれか１つの発明において、前記スイッチング素子は、該スイッチング素子の入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、当該駆動回路には、前記スイッチング素子として、直流電源の正極側に接続される高電位側スイッチング素子と、前記直流電源の負極側に接続される低電位側スイッチング素子とが備えられ、前記高電位側スイッチング素子と前記低電位側スイッチング素子とは直列接続され、前記高電位側スイッチング素子及び前記低電位側スイッチング素子のそれぞれには、フリーホイールダイオードが逆並列に接続され、前記検出手段は、前記相関を有するパラメータの値としての前記センス端子の出力値を検出することを特徴とする。

スイッチング素子のオフ状態及びオン状態のうち一方から他方に移行される期間において、センス端子の出力値（出力電流又は出力電圧）が大きく上昇する現象（以下、持ち上がり現象）が生じる。ここで、スイッチング素子がオン状態とされる状況下において持ち上がり現象が生じると、主電流が小さいにもかかわらず、上記検出値が規定値以上となりやすい。このため、スイッチング損失の低減効果が低下するおそれが大きい。したがって、上記発明は、放電速度を適切に設定可能な第５又は第７の発明の発明特定事項を備えるメリットが大きい。

第１０の発明は、第９の発明において、前記センス端子の出力値が所定値以上となることに基づき、前記スイッチング素子の通常駆動時において前記オフ状態とするための前記放電速度よりも低い放電速度で前記放電処理を行うソフト遮断手段と、前記オフ操作指令がなされる期間、及び前記オン操作指令がなされる期間であってかつ該オン操作指令がなされてから所定時間経過するまでの期間のうち少なくとも一方において、前記ソフト遮断手段によって前記所定値との比較に用いられる前記センス端子の出力値を無効とするソフト遮断無効化手段とを更に備えることを特徴とする。

上記発明では、スイッチング素子に大電流が流れてこの素子の信頼性が低下することを回避すべく、ソフト遮断手段が備えられている。ここで、スイッチング素子がオフ状態又はオン状態とされる状況下において上記持ち上がり現象が生じると、スイッチング素子に大電流が流れていないにもかかわらず、センス端子の出力値が所定値以上となることがある。この場合、ソフト遮断機能が誤作動するおそれがある。この点、上記発明では、ソフト遮断無効化手段を備えることで、ソフト遮断機能の誤作動を回避することができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 スイッチングオフ時のセンス電圧等の挙動の計測結果。 スイッチングオン時のセンス電圧等の挙動の計測結果。 第１の実施形態にかかるゲートの放電処理の手順を示す流れ図。 同実施形態にかかるゲートの放電処理の一例を示すタイムチャート。 同実施形態にかかるゲートの放電処理の一例を示すタイムチャート。 同実施形態にかかるゲートの放電処理の効果を示す図。 第２の実施形態にかかるゲートの放電処理の一例を示すタイムチャート。 第３の実施形態にかかるゲートの放電処理の一例を示すタイムチャート。 第４の実施形態にかかるゲートの放電処理の一例を示すタイムチャート。 第５の実施形態にかかるゲートの放電処理の一例を示すタイムチャート。 第５の実施形態にかかるゲートの放電処理の一例を示すタイムチャート。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機及び内燃機関を備えるハイブリッド車両の電力変換装置に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステムの全体構成を示す。

モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＶ及び昇圧コンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、昇圧コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフによって、高電圧バッテリ１２の電圧（例えば「２８８Ｖ」）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

なお、本実施形態では、スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。また、これらスイッチング素子Ｓ＊＃にはそれぞれ、フリーホイールダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源としてかつ、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶや昇圧コンバータＣＶを操作する。詳しくは、制御装置１４は、インターフェース１８及びドライブユニットＤＵを介して、昇圧コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎや、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作する。

インターフェース１８は、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行うための機器である。本実施形態では、インターフェース１８として、フォトカプラが用いられている。

次に、図２を用いて、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。

ドライブＩＣ２０の備える駆動制御部２２には、ドライブＩＣ２０の端子Ｔ１、抵抗体２４及び端子Ｔ２を介して電源２６（例えば端子電圧を５Ｖとする電源）が接続されている。また、端子Ｔ１には、インターフェース１８としてのフォトカプラの２次側（フォトトランジスタのコレクタ）が接続されており、フォトトランジスタのエミッタは接地されている。なお、フォトカプラの１次側（フォトダイオード）は、制御装置１４に接続されている。

こうした構成において、スイッチング素子Ｓ＊＃のそれぞれに対応するフォトダイオードに対して制御装置１４から論理「Ｌ」の操作信号ｇ＊＃（以下、オフ操作指令）が出力される場合、フォトトランジスタがオフ状態とされる。このため、駆動制御部２２には電源２６の電圧が印加されることとなる。すなわち、駆動制御部２２に対する入力信号（以下、駆動信号Ｖｉ＊＃）の論理が「Ｈ」とされる。これにより、ゲートの放電処理が行われる。なお、以降、論理「Ｈ」の駆動信号Ｖｉ＊＃をオフ駆動指令と称すこととする。

一方、フォトダイオードに対して制御装置１４から論理「Ｈ」の操作信号ｇ＊＃（以下、オン操作指令）が出力される場合には、フォトトランジスタがオン状態とされる。このため、駆動制御部２２はフォトトランジスタを介して接地されることとなる。すなわち、駆動制御部２２に対する駆動信号Ｖｉ＊＃の論理が「Ｌ」とされる。これにより、ゲートの充電処理が行われる。なお、以降、論理「Ｌ」の駆動信号Ｖｉ＊＃をオン駆動指令と称すこととする。

なお、高電位側のスイッチング素子Ｓ＊ｐに対する操作信号ｇ＊ｐ及び駆動信号Ｖｉ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎに対する操作信号ｇ＊ｎ及び駆動信号Ｖｉ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

ドライブＩＣ２０の端子Ｔ３には、ドライブユニットＤＵの電源の電圧Ｖｆｂが印加される。ちなみに、この電源は、低電圧バッテリ１６の電力を変換するフライバックコンバータとすればよい。

上記電圧Ｖｆｂは、シリーズレギュレータ２８によって降圧され、スイッチング素子Ｓ＊＃の導通制御端子（ゲート）に印加するための電圧Ｖｏｍとされる。シリーズレギュレータ２８の出力端子は、ドライブＩＣ２０の端子Ｔ４，Ｔ５を介して定電流用抵抗体３０及びＰチャネルＭＯＳＦＥＴ（充電用スイッチング素子３２）の直列接続体に接続されている。充電用スイッチング素子３２は、端子Ｔ６を介してスイッチング素子Ｓ＊＃のゲートに接続されている。

スイッチング素子Ｓ＊＃のゲートは、第1の放電用抵抗体３４ａを介して端子Ｔ７に接続されており、端子Ｔ７は、ＮチャネルＭＯＳＦＥＴ（第1の放電用スイッチング素子３６ａ）を介して端子Ｔ８に接続されている。また、スイッチング素子Ｓ＊＃のゲートは、第２の放電用抵抗体３４ｂを介して端子Ｔ９に接続されており、端子Ｔ９は、ＮチャネルＭＯＳＦＥＴ（第２の放電用スイッチング素子３６ｂ）を介して端子Ｔ８に接続されている。そして、端子Ｔ８は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

ちなみに、第1の放電用抵抗体３４ａ及び第２の放電用抵抗体３４ｂの抵抗値は、互いに同一であってもよいし、相違していてもよい。

上記スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）及びエミッタ間を流れる電流（コレクタ電流）と正の相関を有する微少電流を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体３８を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によって抵抗体３８に電圧降下が生じるため、抵抗体３８のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と正の相関を有する電気的な状態量とすることができる。なお、センス電圧Ｖｓｅは、端子Ｔ１０を介して上記駆動制御部２２に取り込まれる。

上記ドライブユニットＤＵは、スイッチング素子Ｓ＊＃のゲート及びエミッタ間を短絡するためのＮチャネルＭＯＳＦＥＴ（オフ保持用スイッチング素子４０）を備えている。オフ保持用スイッチング素子４０は、スイッチング素子Ｓ＊＃のゲート及びエミッタ間を低抵抗にて接続すべく、スイッチング素子Ｓ＊＃に極力近接して設けられている。そして、スイッチング素子Ｓ＊＃のゲート及びエミッタ間を接続させる放電経路のうちオフ保持用スイッチング素子４０を備える放電経路の抵抗値は、第1の放電用抵抗体３４ａや第２の放電用スイッチング素子３６ｂを備える放電経路（通常駆動時放電経路）の抵抗値（図中、Ｒａ，Ｒｂで表記）よりも低くなるように設定されている。こうした構成は、上記駆動信号Ｖｉ＊＃に応じてスイッチング素子Ｓ＊＃がオフ状態とされている際、スイッチング素子Ｓ＊＃のコレクタやエミッタとゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ＊＃が誤ってオン状態とされることを回避するためのものである。

上記オフ保持用スイッチング素子４０のゲートは、端子Ｔ１１を介して、駆動制御部２２に接続されている。駆動制御部２２は、端子Ｔ１２に印加される電圧に基づき、スイッチング素子Ｓ＊＃のゲート及びエミッタ間電圧（ゲート電圧Ｖｇｅ）をモニタする。駆動制御部２２は、モニタされたゲート電圧Ｖｇｅと駆動信号Ｖｉ＊＃とに基づき、オフ保持用スイッチング素子４０をオンオフ操作するオフ保持制御を行う。

詳しくは、駆動信号Ｖｉ＊＃がオン駆動指令とされてゲートの充電処理がなされる場合や、駆動信号Ｖｉ＊＃がオフ駆動指令とされてゲートの放電処理がなされてかつ、ゲート電圧Ｖｇｅが所定電圧よりも高い場合、オフ保持用スイッチング素子４０がオフ状態とされる。一方、ゲートの放電処理がなされてかつゲート電圧Ｖｇｅが所定電圧以下となる場合には、オフ保持用スイッチング素子４０がオン状態とされる。ここで、上記所定電圧は、例えば、スイッチング素子Ｓ＊＃のミラー電圧よりも低い電圧に設定すればよい。

スイッチング素子Ｓ＊＃のゲートは、さらに、ソフト遮断用抵抗体４２、端子Ｔ１３及びＮチャネルＭＯＳＦＥＴ（ソフト遮断用スイッチング素子４４）を介して端子Ｔ８に接続されている。

上記センス電圧Ｖｓｅは、端子Ｔ１０を介してコンパレータ４６の非反転入力端子に取り込まれる。一方、コンパレータ４６の反転入力端子には、基準電源４８の基準電圧Ｖｒｅｆが印加されている。この基準電圧Ｖｒｅｆは、スイッチング素子Ｓ＊＃に流れるコレクタ電流が閾値電流となる場合におけるセンス電圧Ｖｓｅに設定されている。これにより、コレクタ電流が閾値電流以上となることで、コンパレータ４６の出力信号が論理「Ｌ」から論理「Ｈ」に反転される。コンパレータ４６の出力する論理「Ｈ」の信号は、ディレイ５０に取り込まれる。ディレイ５０は、入力信号が所定時間に渡って論理「Ｈ」となることで、フェール信号ＦＬを出力する。フェール信号ＦＬは、スイッチング素子Ｓ＊＃を強制的にオフ状態とすべく、ソフト遮断用スイッチング素子４４をオン状態にしたり、充電用スイッチング素子３２及び第１，第２の放電用スイッチング素子３６ａ，３６ｂの駆動を停止させるべく駆動制御部２２に指令したりするものである。

こうした構成によれば、スイッチング素子Ｓ＊＃を大電流が流れる時間が所定時間継続される場合、ソフト遮断用スイッチング素子４４がオン状態とされてゲート電荷が放電される。これにより、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。ここで、ソフト遮断用抵抗体４２は、ゲート電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体４２が備えられる放電経路の抵抗値（図中、Ｒｓで表記）は、上記通常駆動時放電経路の抵抗値よりも高く設定されている。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。

なお、フェール信号ＦＬは、端子Ｔ１４及びインターフェース１８を介して低電圧システム（制御装置１４）に出力される。また、このフェール信号ＦＬによって、インバータＩＶや昇圧コンバータＣＶがシャットダウンされる処理が行われる。

次に、駆動制御部２２によって行われるスイッチング素子Ｓ＊＃の通常駆動時におけるゲートの充放電処理について説明する。

まず、ゲートの充電処理について説明する。

本実施形態では、ゲートの充電処理を定電流制御によって行う。定電流制御は、定電流用抵抗体３０の電圧降下量をその目標値（例えば１Ｖ）とすべく、充電用スイッチング素子３２のゲート電圧を操作するものである。これにより、スイッチング素子Ｓ＊＃のゲートの充電電流を一定値に制御することで、スイッチング素子Ｓ＊＃がオン状態とされる場合に生じるサージ電圧を抑制する。なお、ゲートの充電処理が行われる期間においては、第１，第２の放電用スイッチング素子３６ａ，３６ｂがオフ状態とされる。

ちなみに、定電流制御の制御性は、スイッチング素子Ｓ＊＃のゲート電圧Ｖｇｅが上昇することで低下する。このため、本実施形態では、スイッチング素子Ｓ＊＃が正常に駆動される場合のコレクタ電流の最大値を飽和電流とするゲート電圧（最大電圧）までは定電流制御の制御性が低下しないように、シリーズレギュレータ２８の電圧Ｖｏｍ（最終的なゲート電圧Ｖｇｅ）を、定電流用抵抗体３０における電圧降下量と、充電用スイッチング素子３２における電圧降下量と、上記最大電圧との和以上の値として設定している。

次に、ゲートの放電処理について説明する。

本実施形態では、ゲート電荷の放電が開始されてから完了されるまでの期間の途中においてスイッチング素子Ｓ＊＃のゲートに接続される放電経路の抵抗値を低いものから高いものへと変更するアクティブゲートコントロールを行う。すなわち、ゲート電荷の放電が開始されてから完了されるまでの期間のうち少なくとも初期におけるゲート電荷の放電速度を高速度に設定する。これは、スイッチング素子がオフ状態からオン状態に移行される場合のサージ電圧やスイッチング損失の増大を抑制するための制御である。

詳しくは、駆動信号Ｖｉ＊＃がオン駆動指令とされることで、第１の放電用スイッチング素子３６ａ及び第２の放電用スイッチング素子３６ｂの双方をオン状態とさせ、ゲート電荷の放電速度を高速度とする。その後、これらスイッチング素子３６ａ，３６ｂのうちいずれかをオフ状態とさせ、ゲート電荷の放電速度を低速度に変更する。なお、ゲートの放電処理が行われる期間においては、充電用スイッチング素子３２はオフ状態とされる。

ここで、本実施形態では、放電速度を高速度から低速度に変更するタイミングを、図３に示すように、コレクタ・エミッタ間電圧Ｖｃｅと高電圧バッテリ１２の電圧とが略同一となるタイミング（時刻ｔ２）とする。これは、ゲート電荷の放電速度を低くするタイミングを極力遅らせることで、サージ電圧の抑制効果を得ながらスイッチング速度の低下を極力抑制するためである。

そして、上記変更タイミングをセンス電圧Ｖｓｅに基づき把握する。詳しくは、時刻ｔ１においてゲート電荷の放電が開始された後、センス電圧Ｖｓｅが第１の閾値電圧Ｖｔｈ１以上となるタイミングを放電速度の変更タイミングとして把握する。ここで、変更タイミングの把握にセンス電圧Ｖｓｅを用いるのは、コレクタ・エミッタ間電圧Ｖｃｅと高電圧バッテリ１２の電圧とが略同一となるタイミングと、センス電圧Ｖｓｅが第１の閾値電圧Ｖｔｈ１となるタイミングとを関係付けることが可能であるためである。

なお、スイッチング素子Ｓ＊＃がオン状態からオフ状態に移行される期間内の時刻ｔ２近傍において、センス電圧Ｖｓｅが大きく上昇する現象（以下、持ち上がり現象）が生じる。この現象は、スイッチング素子Ｓ＊＃のコレクタやエミッタとゲートとの間の寄生容量等を介してセンス電圧Ｖｓｅにサージ電圧が重畳することで生じると考えられる。

さらに、本実施形態では、スイッチング素子Ｓ＊＃がオン状態とされる場合におけるセンス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２（＜Ｖｔｈ１）以下になると判断された場合、アクティブゲートコントロールを行わず、ゲート電荷の放電速度を高速度としてゲートの放電処理を行うアクティブゲート無効化処理を行う。この処理は、スイッチング損失の低減効果を高めるための処理である。

つまり、スイッチング素子Ｓ＊＃がオフ状態とされる場合に生じるサージ電圧は、スイッチング素子Ｓ＊＃がオン状態とされる場合のコレクタ電流が大きいほど高くなる傾向にある。これは、コレクタ電流が大きいほど、スイッチング素子Ｓ＊＃がオン状態からオフ状態に移行される期間におけるコレクタ電流の低下速度が高くなるためである。こうした点に鑑みれば、コレクタ電流が小さい場合、スイッチング素子がオフ状態とされるときに生じるサージ電圧も低くなることから、コレクタ・エミッタ間電圧Ｖｃｅとその許容上限値との間の余裕代が大きくなる。そしてこの場合、放電速度を高速度として放電処理を行ってもスイッチング素子Ｓ＊＃の信頼性が低下する事態は生じないと考えられる。このため、コレクタ電流が小さい場合にアクティブゲート無効化処理を行うことで、スイッチング損失の低減効果を高め、ひいては車両の燃費の改善を図る。

なお、第２の閾値電圧Ｖｔｈ２は、ソフト遮断機能の実行の有無を判断するために用いられる上記基準電圧Ｖｒｅｆよりも低い電圧に設定されている。

ところで、スイッチング素子がオフ状態からオン状態に移行される期間においても、図４に示すように、上記持ち上がり現象が生じる。これは、以下に説明するメカニズムによって生じると考えられる。

直列接続された一対の高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうち一方がオン状態とされる場合、他方と逆並列に接続されたフリーホイールダイオードにリカバリ電流が流れる。このリカバリ電流に起因して、フリーホイールダイオード及びこれに並列接続されたスイッチング素子にサージ電圧が生じる。そして、このサージ電圧が、オン状態とされるスイッチング素子Ｓ＊＃のコレクタやエミッタとゲートとの間の寄生容量等を介してセンス電圧Ｖｓｅに重畳する。このようにして、スイッチング素子が状態とされる場合にも持ち上がり現象が生じると考えられる。

ここで、スイッチング素子がオン状態とされる場合に持ち上がり現象が生じると、スイッチング素子の誤動作によって種々の不都合が生じるおそれがある。詳しくは、コレクタ電流が実際には大きくないにもかかわらず、持ち上がり現象によってセンス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２以上となることがある。この場合、アクティブゲート無効化処理によって放電処理においてスイッチング速度を上昇させる余地があるにもかかわらず、アクティブゲートコントロールが誤って行われることで、スイッチング損失の低減効果が低下するおそれがある。

また、ゲートの充電処理によってスイッチング素子をオフ状態からオン状態に切り替えようとしているにもかかわらず、持ち上がり現象によってセンス電圧Ｖｓｅが第１の閾値電圧Ｖｔｈ１以上となり、アクティブゲートコントロールによる放電処理がなされるおそれもある。

こうした問題に対処すべく、本実施形態では、図５に示すゲートの放電処理を行う。

図５は、本実施形態にかかるゲートの放電処理の手順である。この処理は、駆動制御部２２によって実行される。

この一連の処理では、まずステップＳ１０において、駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられてから規定時間ＴＡ経過するまで待機する。この処理は、スイッチング素子Ｓ＊＃がオン状態とされる場合の持ち上がり現象が解消されるまで待機するための処理である。

続くステップＳ１２では、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効とする。これにより、センス電圧Ｖｓｅの検出値がアクティブゲート無効化処理を実行するか否かの判断に用いられることとなる。

続くステップＳ１４〜Ｓ１８では、駆動信号Ｖｉ＊＃がオフ駆動指令に切り替えられるまでの期間において、センス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２以上となるか否かを判断する。これらの処理は、アクティブゲート無効化処理を実行するか否かを判断するための処理である。ここでは、上記期間においてセンス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２以上になると判断された場合、無効化処理実行フラグＦの値を「１」とする。このフラグＦの値は、「０」によってアクティブゲート無効化処理を実行することを示し、「１」によってこの処理を実行しないことを示す。なお、このフラグの初期値は「０」に設定される。

その後、駆動信号Ｖｉ＊＃がオン駆動指令からオフ駆動指令に切り替えられると判断された場合には、ステップＳ２０に進み、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値を無効としてかつ、第１の閾値電圧Ｖｔｈ１との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効とする。これにより、センス電圧Ｖｓｅの検出値がアクティブゲート無効化処理を実行するか否かの判断に用いられることが禁止されてかつ、センス電圧Ｖｓｅの検出値が放電速度の変更タイミングの把握に用いられることとなる。

続くステップＳ２２では、無効化処理実行フラグＦの値が「１」であるか否かを判断する。

ステップＳ２２において肯定判断された場合には、続くステップＳ２４〜Ｓ３０において、アクティブゲートコントロールを行う。詳しくは、駆動信号Ｖｉ＊＃がオフ駆動指令とされる状況下、センス電圧Ｖｓｅが第１の閾値電圧Ｖｔｈ１以上になると判断されるまで、ゲート電荷の放電速度を高速度とすべく第1の放電用スイッチング素子３６ａ及び第２の放電用スイッチング素子３６ｂの双方をオン状態とさせる（Ｓ２２：ＹＥＳ→Ｓ２４：ＹＥＳ→Ｓ２６→Ｓ３０：ＮＯ）。

そしてその後、センス電圧Ｖｓｅが第１の閾値電圧Ｖｔｈ１以上になると判断された後、ゲート電荷の放電速度を低速度とすべく第1の放電用スイッチング素子３６ａ及び第２の放電用スイッチング素子３６ｂのうちいずれかをオフ状態とさせる（Ｓ２２：ＹＥＳ→Ｓ２４：ＮＯ→Ｓ２８→Ｓ３０：ＮＯ）。ちなみに、ゲートの放電処理の実行期間においてオフ保持制御も併せて実行される。

上記ステップＳ２２において否定判断された場合には、アクティブゲートコントロールを行わないと判断し、ゲート電荷の放電速度を高速度とするアクティブゲート無効化処理を行う（Ｓ２２：ＮＯ→Ｓ３２→Ｓ３０：ＮＯ）。

ステップＳ３０において駆動信号Ｖｉ＊＃がオフ駆動指令からオン駆動指令に切り替えられたと判断された場合には、ステップＳ３４に進み、第１の閾値電圧Ｖｔｈ１との比較に用いるためのセンス電圧Ｖｓｅの検出値を無効とする。これにより、センス電圧Ｖｓｅの検出値が放電速度の変更タイミングの把握に用いられることが禁止される。

なお、ステップＳ３４の処理が完了する場合には、この一連の処理を一旦終了する。

ちなみに、スイッチング素子がオン状態又はオフ状態とされる場合に生じる持ち上がり現象によってソフト遮断用スイッチング素子４４によるソフト遮断機能が誤作動するおそれがある。このため、本実施形態では、上記持ち上がり現象が生じる場合のセンス電圧Ｖｓｅがソフト遮断機能の実行の有無の判断に用いられないようにすべく、ソフト遮断無効化処理が行われる。詳しくは、この処理は、駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられてから規定時間ＴＡ経過するまでの期間と、オフ駆動指令がなされる期間とにおいて、基準電圧Ｖｒｅｆとの比較に用いるセンス電圧Ｖｓｅの検出値を無効とする処理である。この処理によれば、持ち上がり現象によるソフト遮断機能の誤作動を回避することができる。

次に、図６及び図７を用いて、本実施形態にかかるゲートの放電処理の一例を示す。

まず、図６を用いて、アクティブゲートコントロールが実行される場合の放電処理の一例を説明する。詳しくは、図６（ａ）は、操作信号ｇ＊＃の推移を示し、図６（ｂ）は、駆動信号Ｖｉ＊＃の推移を示し、図６（ｃ）は、ゲート電圧Ｖｇｅの推移を示し、図６（ｄ）は、センス電圧Ｖｓｅの推移を示す。また、図６（ｅ）は、ゲート電荷の放電速度の推移を示し、図６（ｆ）は、第１の閾値電圧Ｖｔｈ１との比較に用いるセンス電圧Ｖｓｅの有効又は無効の推移を示し、図６（ｇ）は、第２の閾値電圧Ｖｔｈ２との比較に用いるセンス電圧Ｖｓｅの有効又は無効の推移を示し、図６（ｈ）は、基準電圧Ｖｒｅｆとの比較に用いるセンス電圧Ｖｓｅの有効又は無効の推移を示す。

図示される例では、時刻ｔ１において駆動信号Ｖｉ＊＃がオフ駆動指令からオン駆動指令に切り替えられた後、ゲートの充電処理によって時刻ｔ２からゲート電圧Ｖｇｅの上昇が開始される。なお、オフ駆動指令に切り替えられてからゲート電圧Ｖｇｅの上昇が開始されるまでに一定の時間を要するのは、ドライブユニットＤＵ内における信号遅延のためである。

その後、オフ駆動指令に切り替えられてから規定時間ＴＡが経過する時刻ｔ３において、第２の閾値電圧Ｖｔｈ２との比較に用いるセンス電圧Ｖｓｅの検出値が有効とされる。そして、上記検出値が有効とされる期間内である時刻ｔ４において、センス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２以上になると判断されることで、無効化処理実行フラグＦの値が「１」とされ、アクティブゲート無効化処理が実行されない旨判断される。

その後、駆動信号Ｖｉ＊＃がオン駆動指令からオフ駆動指令に切り替えられる時刻ｔ５において、第２の閾値電圧Ｖｔｈ２との比較に用いるセンス電圧Ｖｓｅの検出値が無効とされてかつ、第１の閾値電圧Ｖｔｈ１との比較に用いるセンス電圧Ｖｓｅの検出値が有効とされる。そしてその後、ゲートの放電処理によって時刻ｔ６においてゲート電圧Ｖｇｅの低下が開始される。

その後、センス電圧Ｖｓｅが第１の閾値電圧Ｖｔｈ１以上となる時刻ｔ７において、アクティブゲートコントロールによってゲート電荷の放電速度が高速度から低速度に変更される。

ちなみに、その後、駆動信号Ｖｉ＊＃がオフ駆動指令からオン駆動指令に切り替えられる時刻ｔ８において、第１の閾値電圧Ｖｔｈ１との比較に用いるセンス電圧Ｖｓｅの検出値が無効とされる。

また、駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられてから規定時間ＴＡ経過するまでの期間（例えば、時刻ｔ１〜ｔ３）と、オフ駆動指令がなされる期間（例えば、時刻ｔ１以前の期間と、時刻ｔ５〜ｔ８）とで上記ソフト遮断無効化処理が行われる。これにより、スイッチング素子がオフ状態及びオン状態のうち一方から他方に移行される状況で生じる持ち上がり現象によってセンス電圧Ｖｓｅが基準電圧Ｖｒｅｆを超える場合であっても、ソフト遮断機能は実行されない。

続いて、図７を用いて、アクティブゲートコントロールが実行されない場合の放電処理の一例を説明する。詳しくは、図７（ａ）〜図７（ｇ）は、先の図６（ａ）〜図６（ｇ）に対応している。なお、図７では、基準電圧Ｖｒｅｆとの比較に用いられるセンス電圧Ｖｓｅを有効又は無効とするタイミングが先の図６に示したタイミングと同一であることから、先の図６（ｈ）に対応する図を省略している。

図示される例では、駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられる時刻ｔ１から規定時間ＴＡが経過する時刻ｔ２において、第２の閾値電圧Ｖｔｈ２との比較に用いるセンス電圧Ｖｓｅの検出値が有効とされる。そして、上記検出値が有効とされる期間内（時刻ｔ２〜ｔ３）において、センス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２未満に維持されることから、無効化処理実行フラグＦの値が「０」とされ、アクティブゲート無効化処理が実行される旨判断される。このため、駆動信号Ｖｉ＊＃がオフ駆動指令に切り替えられる時刻ｔ３からオン駆動指令に切り替えられる時刻ｔ４まで、ゲート電荷の放電速度が高速度に維持されるアクティブゲート無効化処理が行われる。

以上説明したゲートの放電処理によれば、図８に実線にて示すように、ゲートの放電経路の抵抗値を、例えば、第1の放電用抵抗体３４ａ及び第２の放電用抵抗体３４ｂの並列接続体の合計抵抗値（固定値）とする従来技術（図中、一点鎖線）と比較して、スイッチング損失を低減させることができる。なお、アクティブゲート無効化処理が実行される領域において、スイッチング損失が低減されているのは、アクティブゲート無効化処理によってスイッチング速度を上昇させたためである。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）オン駆動指令がなされる期間であってかつオン駆動指令がなされてから規定時間ＴＡ経過したタイミング以降において、センス電圧Ｖｓｅの検出値が第２の閾値電圧Ｖｔｈ２未満に維持されると判断された場合、アクティブゲート無効化処理を行った。これにより、スイッチング損失の低減効果の低下を回避し、ひいては車両の燃費の改善を図ることができる。

さらに、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値の有効期間を上記態様にて設定した。このため、アクティブゲート無効化処理を行う状況であるか否かを的確に判断することもできる。

（２）オフ駆動指令がなされる期間においてのみ放電速度の変更タイミングの把握に用いるセンス電圧Ｖｓｅの検出値を有効とした。これにより、ゲートの充電処理が指示されるにもかかわらず、放電処理が誤って行われる事態を回避することができる。

（３）放電速度の変更タイミングをセンス電圧Ｖｓｅに基づき把握した。センス電圧Ｖｓｅに基づく把握手法によれば、上記変更タイミングを把握するための回路構成を高電圧システム内で完結させることができる。このため、ドライブユニットＤＵの回路規模の増大を回避することなどが期待できる。

（４）ソフト遮断無効化処理を行った。これにより、持ち上がり現象によってソフト遮断機能が誤作動することを好適に回避できる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、駆動信号Ｖｉ＊＃がオン駆動指令とされる期間であってかつ、オン駆動指令に切り替えられてからゲート電圧Ｖｇｅが規定電圧Ｖα以上となるタイミング以降において、第２の閾値電圧Ｖｔｈ２の比較に用いるためのセンス電圧Ｖｓｅの検出値を有効とする。ここで、上記規定電圧Ｖαは、スイッチング素子Ｓ＊＃がオン状態とされる場合の持ち上がり現象が解消されるタイミングに対応する電圧として設定し、具体的には、スイッチング素子Ｓ＊＃のオン状態を規定する電圧（例えばミラー電圧）又はそれ以上の電圧に設定すればよい。

図９に、本実施形態にかかるゲートの放電処理の一例を示す。詳しくは、図９（ａ）〜図９（ｅ）は、先の図６（ａ）〜図６（ｄ）及び図６（ｇ）に対応している。なお、図９では、ゲート電荷の放電速度の変更タイミング、及び第１の閾値電圧Ｖｔｈ１との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効又は無効とするタイミング等が先の図６に示したタイミングと同一であることから、これらの図示を省略している。

図示される例では、時刻ｔ１において駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられた後、ゲートの放電処理によってゲート電圧Ｖｇｅの上昇が開始される。

その後、ゲート電圧Ｖｇｅが規定電圧Ｖα以上となる時刻ｔ２において、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値が有効とされる。

そしてその後、駆動信号Ｖｉ＊＃がオフ駆動指令に切り替えられる時刻ｔ３において、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値が無効とされる。

このように、本実施形態では、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効とするタイミングをゲート電圧Ｖｇｅによって規定することで、上記第１の実施形態で得られた効果と同様の効果を得ることができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、駆動信号Ｖｉ＊＃がオン駆動指令からオフ駆動指令に切り替えられるタイミングにおけるセンス電圧Ｖｓｅの検出値が第２の閾値電圧Ｖｔｈ２未満になると判断された場合、アクティブゲート無効化処理を行う。

図１０に、本実施形態にかかるゲートの放電処理の一例を示す。図１０（ａ）〜図１０（ｅ）は、先の図６（ａ）〜図６（ｄ）及び図６（ｇ）に対応している。なお、図１０では、ゲート電荷の放電速度の変更タイミング、及び第１の閾値電圧Ｖｔｈ１との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効又は無効とするタイミング等が先の図６に示したタイミングと同一であることから、これらの図示を省略している。

図示される例では、時刻ｔ１においてオン駆動指令に切り替えられた後、オン駆動指令からオフ駆動指令に切り替えられるタイミングである時刻ｔ２において、センス電圧Ｖｓｅの検出値が第２の閾値電圧Ｖｔｈ２以上であるか否かが判断される。本実施形態では、センス電圧Ｖｓｅの検出値がＶｔｈ２以上であると判断されることから、時刻ｔ２以降においてアクティブゲートコントロールが行われる。

このように、本実施形態では、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効とするタイミングをオン駆動指令からオフ駆動指令への切り替えタイミングとした。こうした構成によれば、上記第１の実施形態で得られた効果に加えて、例えば、先の図１０の時刻ｔ１〜ｔ２の期間において、持ち上がり現象以外の何らかの要因によってセンス電圧Ｖｓｅの検出値にノイズが混入することによるスイッチング素子Ｓ＊＃の誤動作を回避するといった効果を得ることができる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、オン駆動指令がなされる期間であってかつ、センス電圧Ｖｓｅの検出値が第２の閾値電圧Ｖｔｈ２以上になると判断されたタイミングから、上記検出値が第２の閾値電圧Ｖｔｈ２以上となる状態で閾値時間ＴＢ経過するタイミング以降において、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効する。

図１１に、本実施形態にかかるゲートの放電処理の一例を示す。図１１（ａ）〜図１１（ｅ）は、先の図６（ａ）〜図６（ｄ）及び図６（ｇ）に対応している。なお、図１１では、ゲート電荷の放電速度の変更タイミング、及び第１の閾値電圧Ｖｔｈ１との比較に用いるためのセンス電圧Ｖｓｅの検出値を有効又は無効とするタイミング等が先の図６に示したタイミングと同一であることから、これらの図示を省略している。

図示される例では、時刻ｔ１においてオン駆動指令に切り替えられた後、時刻ｔ２においてセンス電圧Ｖｓｅの検出値が第２の閾値電圧Ｖｔｈ２以上になると判断される。そして、センス電圧Ｖｓｅの検出値が第２の閾値電圧Ｖｔｈ２以上となる状態で時刻ｔ２から閾値時間ＴＢ経過する時刻ｔ３において、第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値が有効とされる。そしてその後、オフ駆動指令に切り替えられる時刻ｔ４において第２の閾値電圧Ｖｔｈ２との比較に用いるためのセンス電圧Ｖｓｅの検出値が無効とされる。

このように、本実施形態では、第２の閾値電圧Ｖｔｈ２の比較に用いるセンス電圧Ｖｓｅの検出値を有効とするタイミングをセンス電圧Ｖｓｅの検出値及び閾値時間ＴＢによって規定した。こうした構成によれば、上記第１の実施形態で得られた効果に加えて、例えば、先の図１０の時刻ｔ１〜ｔ４の期間において、持ち上がり現象以外とは別に、一時的にノイズがセンス電圧Ｖｓｅの検出値に混入することによるスイッチング素子Ｓ＊＃の誤動作を回避するといった効果を得ることができる。

（第５の実施形態）
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、ゲート電荷の放電が開始されてから完了されるまでの期間の途中においてゲート電荷の放電速度を変更する構成に代えて、オン駆動指令がなされる期間におけるセンス電圧Ｖｓｅに基づき、放電速度を低速度又は高速度のいずれかに設定して放電処理を行う構成を採用する。

まず、図１２を用いて、放電速度が低速度に設定される場合の放電処理の一例を示す。詳しくは、図１２（ａ）〜図１２（ｆ）は、先の図６（ａ）〜図６（ｅ）及び図６（ｇ）に対応している。なお、図１２では、基準電圧Ｖｒｅｆとの比較に用いられるセンス電圧Ｖｓｅの検出値を有効又は無効とするタイミングが先の図６に示したタイミングと同一であることから、先の図６（ｈ）に対応する図を省略している。

図示される例では、駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられる時刻ｔ１から規定時間ＴＡ経過する時刻ｔ２において、第２の閾値電圧Ｖｔｈ２との比較に用いられるセンス電圧Ｖｓｅの検出値が有効とされる。

その後、時刻ｔ３において、センス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２以上になると判断される。このため、駆動信号Ｖｉ＊＃がオフ駆動指令とされる期間（時刻ｔ４〜ｔ５）において、放電速度が低速度のみに設定されて放電処理が行われる。これにより、サージ電圧の低減効果を優先した放電処理が行われる。

続いて、図１３を用いて、放電速度が高速度に設定される場合の放電処理の一例を説明する。詳しくは、図１３（ａ）〜図１３（ｆ）は、先の図１２（ａ）〜図１２（ｆ）に対応している。

図示される例では、駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられる時刻ｔ１から規定時間ＴＡ経過する時刻ｔ２以降において、センス電圧Ｖｓｅが第２の閾値電圧Ｖｔｈ２未満に維持されると判断される。このため、駆動信号Ｖｉ＊＃がオフ駆動指令とされる期間（時刻ｔ３〜ｔ４）において、放電速度が高速度のみに設定されて放電処理が行われる。これにより、スイッチング損失の低減を優先した放電処理が行われる。

このように、本実施形態では、スイッチング損失の低減効果と、サージ電圧の低減効果とのバランスを図った放電処理を行うことができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・アクティブゲート無効化処理を行うか否かの判断に用いるパラメータとしては、センス電圧Ｖｓｅに限らない。例えば、センス端子Ｓｔの出力電流を検出する電流センサを備え、このセンサによって検出される電流を用いてもよい。

また、上記パラメータとしては、コレクタ電流と相関を有するパラメータに限らず、例えば、コレクタ電流を直接検出するセンサを備え、上記センサによって検出されるコレクタ電流であってもよい。この場合、例えば先の図４に示したように、スイッチング素子がオフ状態からオン状態に移行される期間においてコレクタ電流が安定しない。このため、上記第１の実施形態に示したように、駆動信号Ｖｉ＊＃がオン駆動指令に切り替えられてから規定時間ＴＡ経過したタイミング以降におけるコレクタ電流を用いることで、アクティブゲート無効化処理を行う状況であるか否かを的確に判断することができる。

・アクティブゲートコントロールやアクティブゲート無効化処理の実行主体としては、ドライブＩＣ２０（駆動制御部２２）に限らず、例えば制御装置１４であってもよい。この場合、先の図５のステップＳ１０、Ｓ１８、Ｓ３０において、駆動信号Ｖｉ＊＃に代えて、操作信号ｇ＊＃を用いればよい。

・ゲート電荷の放電速度の変更タイミングとしては、上記第１の実施形態に例示したものに限らない。例えば、駆動信号Ｖｉ＊＃がオフ駆動指令とされる期間であってかつ先の図３の時刻ｔ２以前のタイミングであってもよい。ここでは、変更タイミングを早くするほど、サージ電圧が低くなってかつ、スイッチング速度が低下する傾向にある。

・上記各実施形態では、ゲート電荷の放電速度を２段階に設定したがこれに限らず、３段階以上に設定してもよい。こうした設定は、例えば、第1の放電用抵抗体３４ａを備える放電経路及び第２の放電用抵抗体３４ｂを備える放電経路に加えて、ソフト遮断用スイッチング素子４４を備える放電経路を用いることで実現できる。

・基準電圧Ｖｒｅｆとの比較に用いられるセンス電圧Ｖｓｅを無効とする手法としては、上記第１の実施形態に例示したものに限らない。例えば、オン駆動指令に切り替えられてからゲート電圧Ｖｇｅが規定電圧Ｖαとなるまでの期間において上記センス電圧Ｖｓｅを無効としてもよい。

・上記第５の実施形態において、第２の閾値電圧Ｖｔｈ２との比較に用いられるセンス電圧Ｖｓｅを有効又は無効とする手法として、上記第２〜第４の実施形態に示した手法を採用してもよい。

・電圧制御形のスイッチング素子Ｓ＊＃としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明の適用対象としては、車載式の電力変換装置に限らない。また、本願発明の適用対象としては、コンバータやインバータ等の電力変換装置に限らない。

１４…制御装置、２０…ドライブＩＣ、２２…駆動制御部、３２…充電用スイッチング素子、３４ａ…第1の放電用抵抗体、３４ｂ…第２の放電用抵抗体、３６ａ…第1の放電用スイッチング素子、３６ｂ…第２の放電用スイッチング素子、ＣＶ…昇圧コンバータ、ＩＶ…インバータ。

Claims (8)

1. 電圧制御形のスイッチング素子に対するオン操作指令又はオフ操作指令に基づき、前記スイッチング素子の開閉制御端子の電荷の充放電処理を行うことで該スイッチング素子をオン状態又はオフ状態とさせるスイッチング素子の駆動回路において、
   前記電荷の放電が開始されてから完了されるまでの期間の途中において、前記電荷の放電速度の設定を高速度から低速度に変更する放電速度設定手段と、
   前記スイッチング素子の入出力端子間を流れる電流又はこれと相関を有するパラメータの値を検出する検出手段と、
   前記スイッチング素子がオン状態とされる場合における前記検出手段の検出値が規定値以上となることに基づき、前記期間の途中において前記放電速度の設定を前記高速度から前記低速度に変更する前記電荷の放電処理を行い、前記スイッチング素子がオン状態とされる場合における前記検出手段の検出値が前記規定値未満となることに基づき、前記放電速度設定手段による前記放電速度の変更を行わず、前記放電速度を前記高速度に設定して前記電荷の放電処理を行う放電制御手段とを備えることを特徴とするスイッチング素子の駆動回路。
2. 前記スイッチング素子は、該スイッチング素子の入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、
   前記スイッチング素子は、直流電源の正極側に接続される高電位側スイッチング素子と、前記直流電源の負極側に接続される低電位側スイッチング素子とを含み、
   前記高電位側スイッチング素子と前記低電位側スイッチング素子とは直列接続され、
   前記高電位側スイッチング素子及び前記低電位側スイッチング素子のそれぞれには、フリーホイールダイオードが逆並列に接続され、
   前記検出手段は、前記相関を有するパラメータの値としての前記センス端子の出力値を検出し、
   前記規定値を第２の規定値とし、
   前記放電速度設定手段は、前記検出手段の検出値が前記第２の規定値よりも大きい第１の規定値以上となるタイミングを前記放電速度の変更タイミングとして把握してかつ、前記オフ操作指令がなされる期間においてのみ前記変更タイミングの把握に用いる前記検出手段の検出値を有効とすることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記放電制御手段は、前記オン操作指令がなされる期間であってかつ該オン操作指令がなされてから所定時間経過した規定タイミング以降において、前記規定値との比較に用いる前記検出手段の検出値を有効とすることを特徴とする請求項１又は２記載のスイッチング素子の駆動回路。
4. 前記規定タイミングは、前記オン操作指令がなされてから前記開閉制御端子の電圧が前記スイッチング素子のオン状態を規定する規定電圧以上の電圧となるタイミングであることを特徴とする請求項３記載のスイッチング素子の駆動回路。
5. 前記放電制御手段は、前記オン操作指令から前記オフ操作指令に切り替えられるタイミングにおいて、前記規定値との比較に用いる前記検出手段の検出値を有効とすることを特徴とする請求項１又は２記載のスイッチング素子の駆動回路。
6. 前記規定タイミングは、前記検出手段の検出値が前記規定値以上となるタイミングから前記検出値が前記規定値以上となる状態で規定時間経過するタイミングであることを特徴とする請求項３記載のスイッチング素子の駆動回路。
7. 前記スイッチング素子は、該スイッチング素子の入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、
   前記スイッチング素子は、直流電源の正極側に接続される高電位側スイッチング素子と、前記直流電源の負極側に接続される低電位側スイッチング素子とを含み、
   前記高電位側スイッチング素子と前記低電位側スイッチング素子とは直列接続され、
   前記高電位側スイッチング素子及び前記低電位側スイッチング素子のそれぞれには、フリーホイールダイオードが逆並列に接続され、
   前記検出手段は、前記相関を有するパラメータの値としての前記センス端子の出力値を検出することを特徴とする請求項３〜６のいずれか1項に記載のスイッチング素子の駆動回路。
8. 前記センス端子の出力値が所定値以上となることに基づき、前記スイッチング素子の通常駆動時において前記オフ状態とするための前記放電速度よりも低い放電速度で前記放電処理を行うソフト遮断手段と、
   前記オフ操作指令がなされる期間、及び前記オン操作指令がなされる期間であってかつ該オン操作指令がなされてから所定時間経過するまでの期間のうち少なくとも一方において、前記ソフト遮断手段によって前記所定値との比較に用いられる前記センス端子の出力値を無効とするソフト遮断無効化手段とを更に備えることを特徴とする請求項７記載のスイッチング素子の駆動回路。