JP5585594B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、スイッチング素子に対するオン操作指令又はオフ操作指令に基づき該スイッチング素子の開閉制御端子の電荷の移動処理を行うことで、前記スイッチング素子をオン状態又はオフ状態とさせるスイッチング素子の駆動回路に関する。

従来、下記特許文献１に見られるように、半導体スイッチング素子（ＩＧＢＴ）のゲート電荷の充放電が開始されてから完了されるまでの期間の途中において、ゲート電荷の充放電速度を変更する技術（いわゆるアクティブゲートコントロール）が知られている。この技術について詳しく説明すると、スイッチング素子のゲートに、一対の充放電経路と、これら充放電経路の抵抗値よりも高い抵抗値を有する一対の充放電経路とが接続されている。また、スイッチング素子には、この素子を流れるコレクタ電流に比例した微少電流を出力する補助エミッタ端子が備えられ、補助エミッタ端子とスイッチング素子のエミッタとがインダクタンスを介して接続されている。

こうした構成において、ゲート電荷の放電処理を主にして説明すると、まず、スイッチング素子に対するオフ操作指令を入力として、抵抗値の低い方の放電経路を介してゲート電荷を放電させる。その後、コレクタ電流の低下に起因したインダクタンスの流通電流の減少開始タイミングを入力として、抵抗値の高い放電経路を介してゲート電荷を放電させる。こうした技術によれば、スイッチング素子の駆動状態がオン状態及びオフ状態のうち一方から他方に移行される場合に生じるサージ電圧の増大を抑制し、また、スイッチング損失の低減を図っている。

特許第３３３９３１１号公報

ところで、スイッチング素子の駆動状態が移行される場合に生じるスイッチング素子のコレクタ・エミッタ間の印加電圧の高さは、スイッチング損失やスイッチング素子の信頼性等に大きな影響を及ぼす。この印加電圧の高さは、上記コレクタ電流を含めた種々の要因によって変化する。

スイッチング素子のコレクタ・エミッタ間の印加電圧の高さが種々の要因によって変化するにもかかわらず、上記特許文献１に記載された技術のように、インダクタンスの流通電流の減少開始タイミング等を入力として一律にゲート電荷の充放電速度を変更すると、種々の不都合が生じるおそれがある。

具体的には、例えば、コレクタ電流が大きいにもかかわらず、放電処理において放電速度を低くするタイミングを遅らせることに起因して、サージ電圧が高くなる。これにより、コレクタ・エミッタ間の印加電圧が高くなり、スイッチング損失の増大等を招くおそれがある。また、例えば、スイッチング素子の駆動状態の移行によってスイッチング素子のコレクタ・エミッタ間に印加される実際の電圧がその許容上限値に対して余裕があるにもかかわらず、アクティブゲートコントロールによってゲート電荷の充放電速度が変更されることがある。この場合、スイッチング速度の低下に起因して、スイッチング損失が増大するおそれがある。

本発明は、上記課題を解決するためになされたものであり、その目的は、アクティブゲートコントロールが行われるスイッチング素子の駆動回路において、サージ電圧やスイッチング損失の増大を好適に抑制することのできる新たなスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

第１の発明は、スイッチング素子に対するオン操作指令又はオフ操作指令に基づき該スイッチング素子の開閉制御端子の電荷の移動処理を行うことで、前記スイッチング素子をオン状態又はオフ状態とさせるスイッチング素子の駆動回路において、前記開閉制御端子の電荷の移動が開始されてから完了されるまでの期間の途中において、前記電荷の移動速度を変更するアクティブゲート制御手段と、前記スイッチング素子の入力端子側に接続される直流電源の端子電圧、前記スイッチング素子の入出力端子間を流れる電流、及び前記スイッチング素子の温度のうち少なくとも１つに基づき、前記アクティブゲート制御手段による前記移動速度の変更タイミング、及び前記アクティブゲート制御手段による前記移動速度の変更の有無のうち少なくとも１つを決定する決定手段とを備えることを特徴とする。

上記直流電源の端子電圧や、スイッチング素子の入出力端子間を流れる電流（以下、主電流）、更にはスイッチング素子の温度に応じて、スイッチング素子の駆動状態が移行される場合におけるスイッチング素子の入出力端子間の印加電圧の高さが変化する。すなわち、上記端子電圧や、スイッチング素子の主電流、スイッチング素子の温度によれば、スイッチング素子の駆動状態が移行される場合における上記入出力端子間の実際の印加電圧とその許容上限値との間の余裕代を把握することができる。上記余裕代を把握することができれば、サージ電圧の抑制効果とスイッチング速度の低下によるスイッチング損失の増大とのバランスを考慮した電荷の移動速度を定めることができると考えられる。

この点に鑑み、上記発明では、上記決定手段を備えることで、スイッチング素子の駆動状態が移行される場合におけるサージ電圧やスイッチング損失の増大を好適に抑制することができる。

第２の発明は、第１の発明において、前記決定手段は、前記直流電源の端子電圧が高いほど、前記スイッチング素子の駆動状態が移行される期間において前記入出力端子間を流れる電流の変化速度が低くなるように前記移動速度の変更タイミングを可変設定することを特徴とする。

スイッチング素子の駆動状態が移行される場合にスイッチング素子の入出力端子間に印加される電圧は、サージ電圧と上記直流電源の端子電圧との加算値となる。このため、直流電源の端子電圧が高いほど、スイッチング素子の駆動状態が移行される場合に生じる上記入出力端子間の印加電圧が高くなる。この点に鑑み、上記発明では、アクティブゲート制御手段による電荷の移動速度の変更タイミングを直流電源の端子電圧を用いて上記態様にて設定する。このため、スイッチング素子の駆動状態が移行される場合における上記入出力端子間の印加電圧が高くなることを好適に抑制することができる。したがって、スイッチング損失の増大やスイッチング素子の信頼性の低下を抑制することができる。

第３の発明は、第１又は２の発明において、前記アクティブゲート制御手段は、前記電荷の移動速度を高速度及び低速度のうち一方から他方に変更し、前記決定手段は、前記直流電源の端子電圧が規定電圧未満となることに基づき、前記アクティブゲート制御手段による前記移動速度の変更を行わず、前記移動速度を前記高速度として前記電荷の移動処理を行うことを特徴とする。

直流電源の端子電圧が低いと、スイッチング素子の駆動状態が移行される場合に生じるスイッチング素子の入出力端子間の印加電圧が低くなる。すなわち、直流電源の端子電圧の低い状況は、スイッチング素子の入出力端子間に実際に印加される電圧とその許容上限値との間の余裕代が大きくなる状況となる。こうした状況下において、電荷の移動速度を上記高速度に維持して電荷の移動処理を行う場合、スイッチング素子の駆動状態が移行されるときにおけるサージ電圧の抑制効果が得られないとしても、上記入出力端子間の印加電圧が過度に高くならないと考えられる。

この点に鑑み、上記発明では、直流電源の端子電圧が規定電圧未満となることに基づき、アクティブゲートコントロールを行うことなく、電荷の移動速度を高速度として電荷の移動処理を行う。このため、スイッチング速度を高くすることができ、スイッチング損失の増大を抑制することができる。

第４の発明は、第３の発明において、前記規定電圧を、第１の規定電圧とし、前記決定手段は、前記直流電源の端子電圧が前記第１の規定電圧よりも高い第２の規定電圧を上回ることに基づき、前記アクティブゲート制御手段による前記移動速度の変更を行わず、前記移動速度を前記低速度として前記電荷の移動処理を行うことを特徴とする。

直流電源の端子電圧が高い状況下において、アクティブゲート制御手段によって電荷の移動速度が高速度とされると、スイッチング素子の駆動状態が移行される場合に生じるスイッチング素子の入出力端子間の印加電圧が過度に高くなるおそれがある。ここで、上記発明では、直流電源の端子電圧が上記第２の規定電圧を上回ることに基づき、アクティブゲートコントロールを行うことなく、電荷の移動速度を低速度として電荷の移動処理を行う。こうした上記発明によれば、サージ電圧の抑制効果を高めることができ、スイッチング素子の駆動状態が移行される場合に生じる上記入出力端子間の印加電圧が過度に高くなることを抑制できる。

第５の発明は、第１〜４のいずれか１つの発明において、前記決定手段は、前記スイッチング素子がオン状態とされる場合に前記入出力端子間を流れる電流が大きいほど、前記アクティブゲート制御手段による前記電荷の放電速度の変更タイミングを早めることを特徴とする。

スイッチング素子がオン状態からオフ状態に移行される場合に生じるサージ電圧は、スイッチング素子の主電流が大きいほど高くなる傾向にある。ここで、上記発明では、上記主電流が大きいほど、アクティブゲート制御手段による電荷の放電速度の変更タイミングを早めることで、サージ電圧の抑制効果を高める。このため、スイッチング素子がオフ状態に移行される場合に上記入出力端子間の印加電圧が過度に高くなることを好適に抑制することができる。したがって、スイッチング損失の増大やスイッチング素子の信頼性の低下を抑制することができる。

第６の発明は、第１〜５のいずれか１つの発明において、前記アクティブゲート制御手段は、前記電荷の放電速度を高速度から低速度に変更し、前記決定手段は、前記入出力端子間を流れる電流が規定電流未満となることに基づき、前記アクティブゲート制御手段による前記電荷の放電速度の変更を行わず、前記放電速度を前記高速度として前記電荷の放電処理を行うことを特徴とする。

スイッチング素子がオン状態とされる場合においてこの素子の主電流が小さいと、スイッチング素子がオン状態からオフ状態に移行される期間における主電流の低下速度が低くなる。この場合、スイッチング素子がオフ状態に移行されるときに生じる上記入出力端子間の印加電圧が低くなる。すなわち、スイッチング素子の入出力端子間に実際に印加される電圧とその許容上限値との間の余裕代が大きくなる。こうした状況下において、電荷の放電速度を高速度に維持した状態で電荷の放電処理を行う場合、スイッチング素子がオフ状態に切り替えられる場合におけるサージ電圧の抑制効果が得られないとしても、上記入出力端子間の印加電圧が過度に高くならないと考えられる。

この点に鑑み、上記発明では、スイッチング素子の主電流が規定電流未満となることに基づき、アクティブゲートコントロールを行うことなく、電荷の放電速度を高速度として電荷の放電処理を行う。このため、スイッチング速度を高くすることができ、スイッチング損失の増大を抑制することができる。

第７の発明は、第６の発明において、前記規定電流を、第１の規定電流とし、前記決定手段は、前記入出力端子間を流れる電流が前記第１の規定電流よりも大きい第２の規定電流を上回ることに基づき、前記アクティブゲート制御手段による前記放電速度の変更を行わず、前記放電速度を前記低速度として前記電荷の放電処理を行うことを特徴とする。

スイッチング素子の主電流が大きい状況下において、アクティブゲート制御手段によって電荷の放電速度が高速度とされると、スイッチング素子がオフ状態に移行される場合に生じる上記入出力端子間の印加電圧が過度に高くなるおそれがある。ここで、上記発明では、スイッチング素子の主電流が上記第２の規定電流を上回ることに基づき、アクティブゲートコントロールを行うことなく、電荷の放電速度を低速度として電荷の放電処理を行う。こうした上記発明によれば、サージ電圧の抑制効果を高めることができ、スイッチング素子がオフ状態に切り替えられる場合に上記入出力端子間の印加電圧が過度に高くなることを抑制できる。

第８の発明は、第１〜７のいずれか１つの発明において、前記決定手段は、前記スイッチング素子の温度が低いほど、該スイッチング素子の駆動状態が移行される期間において前記入出力端子間を流れる電流の変化速度が低くなるように前記移動速度の変更タイミングを可変設定することを特徴とする。

スイッチング素子の温度が低いほど、スイッチング速度が高くなり、スイッチング素子の駆動状態が移行される期間における主電流の変化速度が高くなる傾向にある。そして、主電流の変化速度が高くなると、スイッチング素子の駆動状態が移行される場合に生じるサージ電圧が高くなる傾向にある。ここで、上記発明では、電荷の移動速度の変更タイミングをスイッチング素子の温度を用いて上記態様にて可変設定する。このため、スイッチング素子の駆動状態が移行される場合における上記入出力端子間の印加電圧が過度に高くなることを好適に抑制することができる。したがって、スイッチング損失の増大やスイッチング素子の信頼性の低下を抑制することができる。

第９の発明は、第１〜８のいずれか１つの発明において、前記アクティブゲート制御手段は、前記電荷の移動速度を高速度及び低速度のうち一方から他方に変更し、前記決定手段は、前記スイッチング素子の温度が規定温度を上回ることに基づき、前記アクティブゲート制御手段による前記電荷の移動速度の変更を行わず、前記移動速度を前記高速度として前記電荷の移動処理を行うことを特徴とする。

スイッチング素子の温度が高いと、スイッチング素子の駆動状態が移行される期間における主電流の変化速度が低くなる。このため、スイッチング素子の駆動状態が移行される場合に生じるスイッチング素子の入出力端子間の印加電圧が低くなる。すなわち、スイッチング素子の温度が高いほど、上記入出力端子間に実際に印加される電圧とその許容上限値との間の余裕代が大きくなる。こうした状況下において、電荷の移動速度を高速度に維持した状態で電荷の移動処理を行う場合、スイッチング素子の駆動状態が移行される場合におけるサージ電圧の抑制効果が得られないとしても、上記入出力端子間の印加電圧が過度に高くならないと考えられる。

この点に鑑み、上記発明では、スイッチング素子の温度が規定温度を上回ることに基づき、アクティブゲートコントロールを行うことなく、電荷の移動速度を高速度として電荷の移動処理を行う。このため、スイッチング速度を高くすることができ、スイッチング損失の増大を抑制することができる。

第１０の発明は、第９の発明において、前記規定温度を、第１の規定温度とし、前記決定手段は、前記スイッチング素子の温度が前記第１の規定温度よりも低い第２の規定温度未満となることに基づき、前記アクティブゲート制御手段による前記移動速度の変更を行わず、前記移動速度を前記低速度として前記電荷の移動処理を行うことを特徴とする。

スイッチング素子の温度が低い状況下においてアクティブゲート制御手段によって電荷の移動速度が高速度とされると、スイッチング素子の駆動状態が移行される場合に生じる上記入出力端子間の印加電圧が過度に高くなるおそれがある。ここで、上記発明では、スイッチング素子の温度が上記第２の規定温度未満となることに基づき、アクティブゲートコントロールを行うことなく、電荷の移動速度を低速度として電荷の移動処理を行う。こうした上記発明によれば、サージ電圧の抑制効果を高めることができ、スイッチング素子の駆動状態が移行される場合にスイッチング素子の入出力端子間の印加電圧が過度に高くなることを抑制できる。

第１１の発明は、第１〜１０のいずれか１つの発明において、前記スイッチング素子は、前記入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、前記アクティブゲート制御手段は、前記センス端子の出力電流に基づき、前記移動速度の変更タイミングを把握することを特徴とする。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかるゲートの放電処理の手順を示す流れ図。 同実施形態にかかるゲートの放電処理の一例を示すタイムチャート。 第２の実施形態にかかるゲートの放電処理の手順を示す流れ図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機としての回転機に接続される電力変換装置の駆動回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステムの全体構成を示す。

モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＶ及び昇圧コンバータＣＶを介して高電圧バッテリ１２に接続されている。

昇圧コンバータＣＶは、コンデンサＣ、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎ、及び一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極側とを接続するリアクトルＬを備えている。詳しくは、昇圧コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば「２８８Ｖ」）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

なお、本実施形態では、上記スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、電圧制御形のスイッチング素子が用いられており、より詳しくは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらスイッチング素子Ｓ＊＃のそれぞれには、フリーホイールダイオードＤ＊＃のそれぞれが逆並列に接続されている。また、本実施形態では、スイッチング素子Ｓ＊＃の入力端子（コレクタ）及び出力端子（エミッタ）間を流れる電流（以下、コレクタ電流）を直接検出すべく、スイッチング素子Ｓ＊＃のそれぞれに対応して電流検出回路が備えられている。

制御回路１４は、低電圧バッテリ１６を電源とし、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶや昇圧コンバータＣＶを操作する。詳しくは、制御回路１４は、インバータＩＶの入力電圧ＶＨ（コンデンサＣの電圧）を検出する電圧センサ１８や、モータジェネレータ１０のＵ相，Ｗ相の電流ｉｕ，ｉｗを検出する電流センサ２０，２２等の検出値を取り込む。そして、制御回路１４は、昇圧コンバータＣＶの出力電圧を所望とすべく、各種センサの検出値に基づき生成される操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力し、昇圧コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作する。また、制御回路１４は、各種センサの検出値に基づき生成される操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力し、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作する。ここで、高電位側のスイッチング素子Ｓ＊ｐに対する操作信号ｇ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎに対する操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース２４を介して行われる。具体的には、電圧センサ１８、電流センサ２０，２２、更には上記電流検出回路の検出値等が高電圧システムからインターフェース２４を介して低電圧システムに送信される。一方、操作信号ｇ＊＃等が低電圧システムからインターフェース２４を介して高電圧システムに送信される。

次に、図２を用いて本実施形態にかかる上記ドライブユニットＤＵの構成を説明する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２６と、スイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に電圧を印加するための定電圧電源２８とを備えている。

定電圧電源２８は、ＰチャネルＭＯＳＦＥＴ（第１の充電用スイッチング素子３０ａ）を介して、ドライブＩＣ２６の端子Ｔ１に接続されている。端子Ｔ１は、第１の充電用抵抗体３２ａを介してスイッチング素子Ｓ＊＃のゲートに接続されている。また、定電圧電源２８は、ＰチャネルＭＯＳＦＥＴ（第２の充電用スイッチング素子３０ｂ）を介して、端子Ｔ２に接続され、端子Ｔ２は、第２の充電用抵抗体３２ｂを介してスイッチング素子Ｓ＊＃のゲートに接続されている。

スイッチング素子Ｓ＊＃のゲートは、第1の放電用抵抗体３４ａを介してドライブＩＣ２６の端子Ｔ３に接続されており、端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（第1の放電用スイッチング素子３６ａ）を介して端子Ｔ４に接続されている。また、スイッチング素子Ｓ＊＃のゲートは、第２の放電用抵抗体３４ｂを介して端子Ｔ５に接続されており、端子Ｔ５は、ＮチャネルＭＯＳＦＥＴ（第２の放電用スイッチング素子３６ｂ）を介して端子Ｔ４に接続されている。そして、端子Ｔ４は、スイッチング素子Ｓ＊＃のエミッタに接続されている。

ちなみに、第１の充電用抵抗体３２ａ及び第２の充電用抵抗体３２ｂの抵抗値は、互いに同一であってもよいし、相違していてもよい。また、第1の放電用抵抗体３４ａ及び第２の放電用抵抗体３４ｂの抵抗値も、互いに同一であってもよいし、相違していてもよい。

上記スイッチング素子Ｓ＊＃は、コレクタ電流と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体３８を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によって抵抗体３８に電圧降下が生じるため、抵抗体３８のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。なお、センス電圧Ｖｓｅは、端子Ｔ６を介してドライブＩＣ２６内の駆動制御部４０に取り込まれる。

スイッチング素子Ｓ＊＃付近には、スイッチング素子Ｓ＊＃の温度（以下、素子温度ＴＤ）を検出する感温ダイオードＳＤ＊＃が設けられている。詳しくは、感温ダイオードＳＤ＊＃は、スイッチング素子Ｓ＊＃の温度に応じた出力電圧を出力する。なお、感温ダイオードＳＤ＊＃の出力電圧とスイッチング素子Ｓ＊＃の温度とは負の相関を有する。また、感温ダイオードＳＤ＊＃の出力電圧は、端子Ｔ９を介して駆動制御部４０に取り込まれる。駆動制御部４０は、感温ダイオードＳＤ＊＃の出力電圧に基づき、素子温度ＴＤをモニタする。

なお、ドライブＩＣ２６には、電圧センサ１８によって検出される入力電圧ＶＨや、上記電流検出回路によって検出されるコレクタ電流Ｉａ等を低電圧システム（制御回路１４）から駆動制御部４０に取り込むための端子Ｔ１１が備えられている。

上記ドライブユニットＤＵは、スイッチング素子Ｓ＊＃のゲート及びエミッタ間を短絡するためのＮチャネルＭＯＳＦＥＴ（オフ保持用スイッチング素子４２）を備えている。オフ保持用スイッチング素子４２は、スイッチング素子Ｓ＊＃のゲート及びエミッタ間を低抵抗にて接続すべく、スイッチング素子Ｓ＊＃に極力近接して設けられている。そして、スイッチング素子Ｓ＊＃のゲート及びエミッタ間を接続させる放電経路のうち、オフ保持用スイッチング素子４２を備える放電経路の抵抗値は、第1の放電用抵抗体３４ａや第２の放電用抵抗体３４ｂを備える放電経路の抵抗値よりも低くなるように設定されている。こうした構成は、上記操作信号ｇ＊＃に応じてスイッチング素子Ｓ＊＃がオフ状態とされている際、スイッチング素子Ｓ＊＃のコレクタやエミッタとゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ＊＃が誤ってオン状態とされることを回避するためのものである。

上記オフ保持用スイッチング素子４２のゲートは、端子Ｔ７を介して、駆動制御部４０に接続されている。駆動制御部４０は、端子Ｔ８に印加される電圧に基づき、スイッチング素子Ｓ＊＃のゲート及びエミッタ間電圧（ゲート電圧Ｖｇｅ）をモニタする。駆動制御部４０は、モニタされたゲート電圧Ｖｇｅと、端子１０を介して入力される操作信号ｇ＊＃とに基づきオフ保持用スイッチング素子４２をオンオフ操作するオフ保持制御を行う。

詳しくは、操作信号ｇ＊＃がオン操作指令とされてゲートの充電処理がなされる場合や、操作信号ｇ＊＃がオフ操作指令とされてゲートの放電処理がなされてかつ、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈよりも高い場合、オフ保持用スイッチング素子４２がオフ状態とされる。一方、ゲートの放電処理がなされてかつゲート電圧Ｖｇｅが閾値電圧Ｖｔｈ以下となる場合には、オフ保持用スイッチング素子４２がオン状態とされる。ここで、上記閾値電圧Ｖｔｈは、例えば、スイッチング素子Ｓ＊＃のミラー電圧よりも低い電圧に設定すればよい。

次に、駆動制御部４０によって行われるスイッチング素子Ｓ＊＃のゲートの充放電処理について説明する。

本実施形態では、ゲートの充放電処理として、ゲート電荷の充放電が開始されてから完了されるまでの期間の途中において、スイッチング素子Ｓ＊＃のゲートに接続される充放電経路の抵抗値を変更するアクティブゲートコントロールを行う。これは、スイッチング素子の駆動状態が切り替えられる場合のサージ電圧やスイッチング損失の増大を抑制するための制御である。

詳しくは、ゲートの充電処理について説明すると、操作信号ｇ＊＃がオン操作指令とされることで、第１の充電用スイッチング素子３０ａ及び第２の充電用スイッチング素子３０ｂのうちいずれかをオフ状態とさせ、ゲート電荷の充電速度を低速度とする。その後、これらスイッチング素子３０ａ，３０ｂの双方をオン状態とさせ、ゲート電荷の充電速度を高速度に変更する。なお、ゲートの充電処理が行われる期間において、第１，第２の放電用スイッチング素子３６ａ，３６ｂの双方はオフ状態とされる。

一方、ゲートの放電処理について説明すると、操作信号ｇ＊＃がオフ操作指令とされることで、第１の放電用スイッチング素子３６ａ及び第２の放電用スイッチング素子３６ｂの双方をオン状態とさせ、ゲート電荷の放電速度を高速度とする。その後、これらスイッチング素子３６ａ，３６ｂのうちいずれかをオフ状態とさせ、ゲート電荷の放電速度を低速度に変更する。なお、ゲートの放電処理が行われる期間において、第１，第２の充電用スイッチング素子３０ａ，３０ｂの双方はオフ状態とされる。

ここで、本実施形態では、スイッチング損失等の低減効果を高めるべく、電圧センサ１８によって検出される入力電圧ＶＨに応じて充放電速度の変更タイミング等を決定する決定処理を行う。以下、この決定処理について、ゲートの放電処理を主にして説明する。

図３に、ゲートの放電処理における決定処理の手順を示す。この処理は、操作信号ｇ＊＃がオフ操作指令に切り替えられることをトリガとして、駆動制御部４０によって実行される。

この一連の処理では、まずステップＳ１０において、端子Ｔ１１を介して取得される入力電圧ＶＨが第１の規定電圧Ｖα１未満であるか否かを判断する。この処理は、アクティブゲートコントロールを行わず、ゲート電荷の放電速度を高速度に維持してゲートの放電処理を行うか否かを決定するための処理である。つまり、入力電圧ＶＨが低い状況は、スイッチング素子のコレクタ・エミッタ間電圧と、その許容上限値との間の余裕代が大きくなる状況である。このため、ゲート電荷の放電速度を高速度に維持して放電処理を行ったとしても、コレクタ・エミッタ間電圧が上記許容上限値に到達しないと考えられる。なお、許容上限値とは、例えば、スイッチング素子Ｓ＊＃の信頼性を維持することのできる電圧の上限値のことである。

ステップＳ１０において肯定判断された場合には、アクティブゲートコントロールを実行しないことを決定し、ステップＳ１２に進む。ステップＳ１２では、所定の閾値Ａを非常に大きな値とする。なお、非常に大きな値とは、例えば、駆動制御部４０におけるセンス電圧Ｖｓｅの検出レンジの上限値のことである。

続くステップＳ１４では、ゲート電荷の放電速度を高速度とすべく第１の放電用スイッチング素子３６ａ及び第２の放電用スイッチング素子３６ｂの双方をオン状態とさせる。

一方、上記ステップＳ１０において入力電圧ＶＨが第１の規定電圧Ｖα１以上であると判断された場合には、ステップＳ１６に進む。ステップＳ１６では、入力電圧ＶＨが第１の規定電圧Ｖα１よりも高い第２の規定電圧Ｖα２を上回るか否かを判断する。この処理は、アクティブゲートコントロールを行わず、ゲート電荷の放電速度を低速度に維持してゲートの放電処理を行うか否かを決定するための処理である。つまり、入力電圧ＶＨが高い状況下において、アクティブゲートコントロールを行うと、スイッチング素子Ｓ＊＃がオン状態からオフ状態に移行される場合に生じるコレクタ・エミッタ間電圧が上記許容上限値を超えるおそれがある。こうした事態を回避すべく、入力電圧ＶＨが高い場合には、ゲート電荷の放電速度を低速度とすることで、サージ電圧の抑制効果を高め、コレクタ・エミッタ間電圧が上記許容上限値を超えることを回避する。

ステップＳ１６において肯定判断された場合には、アクティブゲートコントロールを実行しないことを決定し、ステップＳ１８に進む。ステップＳ１８では、ゲート電荷の放電速度を低速度とすべく、第１の放電用スイッチング素子３６ａ及び第２の放電用スイッチング素子３６ｂのうち一方をオン状態とさせる。

一方、上記ステップＳ１６において否定判断された場合には、アクティブゲートコントロールの実行を決定し、ステップＳ２０に進む。ステップＳ２０では、入力電圧ＶＨが高いほど、後述するステップＳ２８においてセンス電圧Ｖｓｅと比較するための所定の閾値Ａを小さく設定する。この処理は、入力電圧ＶＨが高いほど、ゲート電荷の放電速度を高速度から低速度に変更するタイミングを早めるための処理であり、スイッチング損失の増大等を抑制するための処理である。

つまり、スイッチング素子がオフ状態に移行される場合に生じるコレクタ・エミッタ間電圧は、サージ電圧と入力電圧ＶＨとの加算値となる。このため、入力電圧ＶＨによれば、スイッチング素子がオフ状態に移行される場合に生じるコレクタ・エミッタ間電圧と、上記許容上限値との余裕代を把握できる。余裕代を把握できれば、サージ電圧の抑制効果と、スイッチング速度の低下によるスイッチング損失の増大とのバランスを考慮した放電速度の変更タイミングを定めることができる。こうした点に鑑み、本ステップの処理によって、入力電圧ＶＨが高いほど、スイッチング素子Ｓ＊＃がオン状態からオフ状態に移行される期間におけるコレクタ電流の低下速度が低くなるように放電速度の変更タイミングを可変設定する。

なお、本実施形態では、本ステップの処理によって設定される上記閾値Ａの最大値を、スイッチング素子Ｓ＊＃がオン状態からオフ状態に移行される期間においてコレクタ・エミッタ間電圧が入力電圧ＶＨとなるタイミングに対応したセンス電圧Ｖｓｅとする。

ステップＳ２０の処理が完了する場合には、上記ステップＳ１４に進む。そして、上記ステップＳ１４の処理が完了する場合、ステップＳ２２に進み、所定の閾値Ａが非常に大きな値に設定されていないか否かを判断する。

ステップＳ２２において否定判断された場合には、オフ操作指令がなされる期間においてゲート電荷の放電速度を高速度に維持すると判断し、ステップＳ２６に進む。

一方、上記ステップＳ２２において肯定判断された場合には、ステップＳ２８において、センス電圧Ｖｓｅが所定の閾値Ａを上回るまで待機する。この処理は、ゲート電荷の放電速度の変更タイミングを把握するための処理である。

ステップＳ２８において肯定判断された場合には、上記ステップＳ１８に進み、ゲート電荷の放電速度を高速度から低速度に変更する。

そして、ステップＳ３０では、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈ以下になると判断されるまで待機する。この処理は、オフ保持制御によってオフ保持用スイッチング素子４２をオン状態とさせるタイミングであるか否かを判断するための処理である。

続くステップＳ３２では、オフ保持制御によってオフ保持用スイッチング素子４２をオン状態とさせる。これにより、ゲート電荷の放電速度が低速度から高速度に変更される。

上記ステップＳ２２において否定判断された場合に加えて、ステップＳ３２の処理が完了する場合には、ステップＳ２６に進む。ステップＳ２６では、操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替えられると判断されるまで待機する。

なお、ステップＳ２６において肯定判断された場合には、第１，第２の放電用スイッチング素子３６ａ，３６ｂの双方をオフ状態とさせ、この一連の処理を一旦終了する。

ちなみに、ゲートの充電処理においても上記決定処理を適用することができる。この場合、決定処理を先の図３に示した処理に準じた処理で実現することができる。

詳しくは、ゲートの充電処理における決定処理は、オン操作指令に切り替えられることをトリガとして実行される。まず、決定処理のうち、ゲート電荷の充電速度の変更タイミングを決定する処理について説明すると、入力電圧ＶＨが高いほど、ゲート電荷の充電速度を低速度から高速度に変更するタイミングを遅くする処理が行われる。すなわち、入力電圧ＶＨが高いほど、スイッチング素子Ｓ＊＃がオフ状態からオン状態に移行される期間におけるコレクタ電流の上昇速度が低くなるように充電速度の変更タイミングを可変設定する。

続いて、決定処理のうち、アクティブゲートコントロールの実行の有無を決定する処理について説明すると、入力電圧ＶＨが第１の規定電圧Ｖα１よりも低いと判断された場合、ゲート電荷の充電速度を高速度としてゲートの充電処理が行われ、入力電圧ＶＨが第２の規定電圧Ｖα２を上回ると判断された場合、ゲート電荷の充電速度を低速度としてゲートの充電処理が行われる。

こうした処理によれば、直列接続された一対の高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうち一方がオン状態とされる場合、他方と逆並列に接続されたフリーホイールダイオードに流れるリカバリ電流に起因したサージ電圧を低減させることができる。これにより、上記他方のコレクタ・エミッタ間電圧が過度に高くなることを回避できる。

図４に、アクティブゲートコントロールが行われる場合のゲートの放電処理の一例を示す。詳しくは、図４（ａ）に、駆動制御部４０に入力される操作信号ｇ＊＃の推移を示し、図４（ｂ）に、ゲート電圧Ｖｇｅの推移を示し、図４（ｃ）に、コレクタ・エミッタ間電圧Ｖｃｅ及びコレクタ電流Ｉｃの推移を示し、図４（ｄ）に、センス電圧Ｖｓｅの推移を示し、図４（ｅ）に、ゲート電荷の放電速度の推移を示す。

図示される例では、操作信号ｇ＊＃がオン操作指令からオフ操作指令に切り替えられる時刻ｔ１において、ゲート電荷の放電速度を高速度としてゲートの放電処理が開始される。これにより、ゲート電圧Ｖｇｅの低下が開始される。

その後、センス電圧Ｖｓｅが所定の閾値Ａを超える時刻ｔ２において、アクティブゲートコントロールによってゲート電荷の放電速度が高速度から低速度に変更される。なお、図中、所定の閾値Ａは、先の図３のステップＳ２０の処理によって設定され得る最大値とされている。

その後、ゲート電圧Ｖｇｅが閾値電圧Ｖｔｈ以下となる時刻ｔ３において、オフ保持制御によってゲート電荷の放電速度が低速度から高速度に変更される。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）入力電圧ＶＨが高いほど、スイッチング素子Ｓ＊＃の駆動状態が移行される期間におけるコレクタ電流の変化速度が低くなるように充放電速度の変更タイミングを可変設定した。このため、スイッチング素子Ｓ＊＃のコレクタ・エミッタ間電圧が過度に高くなることを回避することができ、ひいてはスイッチング損失の増大やスイッチング素子Ｓ＊＃の信頼性の低下を好適に抑制することができる。

（２）入力電圧ＶＨが第１の規定電圧Ｖα１未満であると判断された場合、アクティブゲートコントロールを行うことなく、ゲート電荷の充放電速度を高速度に維持してゲートの充放電処理を行った。これにより、スイッチング損失の増大を好適に抑制することができる。

（３）入力電圧ＶＨが第２の規定電圧Ｖα２を上回ると判断された場合、アクティブゲートコントロールを行うことなく、ゲート電荷の充放電速度を低速度に維持してゲートの充放電処理を行った。これにより、スイッチング素子Ｓ＊＃のゲート・エミッタ間電圧が過度に高くなることを好適に回避することができる。

（４）センス電圧Ｖｓｅに基づきゲート電荷の充放電速度の変更タイミングを把握した。こうした把握手法によれば、上記変更タイミングを把握するための回路構成を高電圧システム内で完結させることができる。このため、ドライブユニットＤＵの回路規模の増大を回避することなどが期待できる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、上記電流検出回路によって検出されるコレクタ電流Ｉａと、感温ダイオードＳＤ＊＃によって検出される素子温度ＴＤとに基づき、上記決定処理を行う。

図５に、本実施形態にかかるゲートの放電処理における決定処理の手順を示す。この処理は、操作信号ｇ＊＃がオフ操作指令とされることをトリガとして、駆動制御部４０によって実行される。なお、図５において、先の図３に示したステップと同一の処理については、便宜上、同一の符号を付している。

この一連の処理では、まずステップＳ１０ａにおいて、端子Ｔ１１を介して取得されるコレクタ電流Ｉａが第１の規定電流Ｉα１を下回るとの条件、及び素子温度ＴＤが第１の規定温度Ｔα１を上回るとの条件の論理積が真であるか否かを判断する。この処理は、先の図３のステップＳ１０と同様の趣旨で実行される処理であり、コレクタ・エミッタ間電圧がその許容上限値に到達しないと考えられる状況において実行される処理である。つまり、コレクタ電流が小さいほど、スイッチング素子Ｓ＊＃がオン状態からオフ状態に移行される期間におけるコレクタ電流の低下速度が低くなり、サージ電圧が低くなる。また、素子温度ＴＤが高いほど、スイッチング速度が低くなり、上記移行される期間におけるコレクタ電流の低下速度が低くなってサージ電圧が低くなる。このため、コレクタ電流Ｉａが小さくかつ素子温度ＴＤが高い状況は、スイッチング素子がオフ状態に移行される場合におけるコレクタ・エミッタ間電圧と、その許容上限値との間の余裕代が大きくなる状況であると考えられる。

なお、ステップＳ１０ａにおいて肯定判断された場合には、アクティブゲートコントロールを実行しないことを決定し、ステップＳ１２に進む。

一方、上記ステップＳ１０ａにおいて否定判断された場合には、ステップＳ１６ａに進み、コレクタ電流Ｉａが第１の規定電流Ｉα１よりも高い第２の規定電流Ｉα２を上回るとの条件、及び素子温度ＴＤが第１の規定温度Ｔα１よりも低い第２の規定温度Ｔα２未満であるとの条件の論理積が真であるか否かを判断する。この処理は、先の図３のステップＳ１６の処理と同様の趣旨で実行される処理である。なお、ステップＳ１６ａにおいて肯定判断された場合には、アクティブゲートコントロールを実行しないことを決定し、ステップＳ１８に進む。

一方、上記ステップＳ１６ａにおいて否定判断された場合には、ステップＳ２０ａに進む。ステップＳ２０ａでは、コレクタ電流Ｉａが大きいほど上記所定の閾値Ａを小さく設定する。ここでは、さらに、コレクタ電流Ｉａに基づき設定された上記閾値Ａを、素子温度ＴＤが高いほど増大補正する。すなわち、コレクタ電流Ｉａが大きかったり、素子温度ＴＤが低かったりするほど、所定の閾値Ａを小さく設定し、ゲート電荷の放電速度を高速度から低速度に変更するタイミングを早くする。こうした処理によれば、コレクタ電流の低下速度に影響を及ぼすパラメータとして、コレクタ電流Ｉａと素子温度ＴＤとの双方を用いて放電速度の変更タイミングを設定することができる。このため、例えば、スイッチング素子Ｓ＊＃がオフ状態とされる場合のコレクタ・エミッタ間電圧と上記許容上限値との差の調節精度を高めることができ、スイッチング損失の低減効果をより高める上記変更タイミングを設定することなどができる。本ステップの処理の完了後、ステップＳ１４に進む。

なお、ステップＳ２６において肯定判断された場合には、この一連の処理を一旦終了する。

ちなみに、本実施形態においても、上記第１の実施形態と同様に、ゲートの充電処理において上記決定処理が適用できる。詳しくは、充電速度の変更タイミングを決定する処理について説明すると、コレクタ電流Ｉａが大きかったり、素子温度ＴＤが低かったりするほど、ゲート電荷の充電速度を低速度から高速度に変更するタイミングを遅くする処理が行われる。また、アクティブゲートコントロールの実行の有無を決定する処理について説明すると、コレクタ電流Ｉａが第１の規定電流Ｉα１よりも小さいと判断されてかつ、素子温度ＴＤが第１の規定温度Ｔα１を上回ると判断された場合、ゲート電荷の充電速度を高速度としてゲートの充電処理が行われ、コレクタ電流Ｉａが第２の規定電流Ｉα２を上回ると判断されてかつ、素子温度ＴＤが第２の規定温度Ｔα２未満になると判断された場合、ゲート電荷の充電速度を低速度としてゲートの充電処理が行われる。なお、アクティブゲートコントロールの実行の有無を決定するための閾値（Ｉα１，Ｉα２，Ｔα１，Ｔα２）のそれぞれを、放電処理と充電処理とで異なる値に設定してもよい。この設定は、スイッチング素子Ｓ＊＃がオフ状態からオン状態に移行される場合と、オン状態からオフ状態に移行される場合とで、コレクタ電流等の挙動が相違することに基づくものである。

このように、本実施形態では、コレクタ電流Ｉａ及び素子温度ＴＤに基づく決定処理を行うことで、サージ電圧やスイッチング損失の増大をより好適に抑制することができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記第１の実施形態では、アクティブゲートコントロールによるゲート電荷の放電速度の変更タイミング、及びアクティブゲートコントロールの実行の有無の双方を決定する制御ロジックとしたがこれに限らない。例えば、放電速度の変更タイミング、及びアクティブゲートコントロールの実行の有無のうちいずれかのみを決定する制御ロジックとしてもよい。ここで、例えば、変更速度の変更タイミングのみを決定する制御ロジックを採用する場合のゲートの放電処理について説明すると、先の図３において、ステップＳ１０、Ｓ１２、Ｓ１６、Ｓ２２の処理を除去すればよい。

・ゲート電荷の移動速度（充放電速度）の変更手法としては、上記各実施形態に例示したものに限らず、例えば以下の手法を採用してもよい。

まず、ゲートの充電処理について説明すると、第１の充電用抵抗体３２ａの抵抗値を第２の充電用抵抗体３２ｂの抵抗値よりも高く設定する。そして、第１の充電用スイッチング素子３０ａをオン状態とさせてかつ第２の充電用スイッチング素子３０ｂをオフ状態とさせることで、ゲート電荷の充電速度を低速度とし、第１の充電用スイッチング素子３０ａをオフ状態とさせてかつ第２の充電用スイッチング素子３０ｂをオン状態とさせることで、ゲート電荷の充電速度を高速度としてもよい。

次に、ゲートの放電処理について説明すると、第1の放電用抵抗体３４ａの抵抗値を第２の放電用抵抗体３４ｂの抵抗値よりも高く設定する。そして、第１の放電用スイッチング素子３６ａをオン状態とさせてかつ第２の放電用スイッチング素子３６ｂをオフ状態とさせることで、ゲート電荷の放電速度を低速度とし、第１の放電用スイッチング素子３６ａをオフ状態とさせてかつ第２の放電用スイッチング素子３６ｂをオン状態とさせることで、ゲート電荷の放電速度を高速度としてもよい。

なお、ゲート電荷の充放電を行う回路構成としては、先の図２に例示したものに限らず、例えば、放電側及び充電側のうちいずれかでアクティブゲートコントロールが実行可能な回路構成を採用してもよい。

・上記第１の実施形態において、オフ保持制御を行わなくてもよい。この場合、先の図３において、ステップＳ３０、Ｓ３２の処理を除去することとなる。すなわち、先の図４において、時刻ｔ２以降、ゲート電荷の放電速度が低速度に維持されることとなる。

・ゲート電荷の充放電速度の変更タイミングを決定したり、アクティブゲートコントロールの実行の有無を決定したりするために用いるパラメータとしては、上記各実施形態に示したものに限らない。例えば、スイッチング素子Ｓ＊＃の駆動状態が移行される期間に生じるサージ電圧に及ぼす影響が素子温度ＴＤとコレクタ電流等とで同程度ならば、上記パラメータとして素子温度ＴＤのみを用いてもよい。また、例えば、入力電圧ＶＨ、コレクタ電流Ｉａ及び素子温度ＴＤのうち少なくとも２つ（コレクタ電流Ｉａ及び素子温度ＴＤの組み合わせを除く）を用いてもよい。具体的には、上記第２の実施形態において、上記パラメータとして更に入力電圧ＶＨを用いればよい。この場合、スイッチング素子Ｓ＊＃の駆動状態が移行されるときのコレクタ・エミッタ間電圧の把握精度をいっそう高めることができ、ひいてはスイッチング素子Ｓ＊＃の信頼性の低下を回避しつつ、スイッチング損失の低減効果をいっそう高めることなどが期待できる。

また、上記パラメータとして、コレクタ電流Ｉａに代えて、コレクタ電流Ｉａと相関を有するセンス端子Ｓｔの出力電流又はセンス電圧Ｖｓｅを用いてもよい。この場合、例えば、スイッチング素子Ｓ＊＃がオン状態とされる場合のセンス電圧Ｖｓｅが高いほどゲート電荷の放電速度の変更タイミングを早めることは、上記オン状態とされる場合のコレクタ電流Ｉａが大きいほど上記放電速度の変更タイミングを早めることに含まれることとなる。また、例えば、スイッチング素子Ｓ＊＃がオン状態とされる場合のセンス電圧Ｖｓｅが所定電圧未満となることに基づき放電速度を高速度として放電処理を行うことは、コレクタ電流Ｉａが上記第１の規定電流未満となることに基づき放電速度を高速度として放電処理を行うことに含まれることとなる。なお、上記構成を採用する場合、先の図５のステップＳ１０、Ｓ１６ａ、Ｓ２０aにおいて、コレクタ電流Ｉａに代えて上記出力電流又はセンス電圧Ｖｓｅが用いられることとなる。

・上記第１の実施形態において、先の図３に示した処理を実行する主体を、ドライブユニットＤＵ内の駆動制御部４０に代えて制御回路１４としてもよい。

・上記第１の実施形態では、入力電圧ＶＨが高いほど連続的に所定の閾値Ａを小さく設定したがこれに限らず、段階的に所定の閾値Ａを小さく設定してもよい。

・ゲート電荷の移動速度の変更タイミングを把握するために用いるパラメータとしては、センス電圧Ｖｓｅに限らない。例えば、操作信号ｇ＊＃、コレクタ電流Ｉａ、ゲート電圧Ｖｇｅ又はコレクタ・エミッタ間電圧Ｖｃｅであってもよい。ここで、例えば、操作信号ｇ＊＃を用いる場合、ゲートの放電処理を例にして説明すると、先の図３のステップＳ２０の処理に代えて、入力電圧ＶＨが高いほど規定時間を短く設定する処理を追加する。そして、オフ操作指令に切り替えられたと判断されたタイミングから上記規定時間経過したタイミングを上記変更タイミングとして把握する手法を採用してもよい。また、例えば、ゲート電圧Ｖｇｅを用いる場合、ゲートの放電処理においてゲート電圧Ｖｇｅの低下が開始されてから上記規定時間経過したタイミングを上記変更タイミングとして把握する手法を採用してもよい。

・電荷の移動速度を順次低下又は上昇させる回数としては、２回に限らず、３回以上であってもよい。

・素子温度ＴＤの検出手法としては、感温ダイオードＳＤ＊＃を用いた手法に限らず、例えば、スイッチング素子Ｓ＊＃付近にサーミスタを備え、サーミスタによって素子温度ＴＤを検出する手法を採用してもよい。

・上記各実施形態において、電圧センサ１８によって検出される入力電圧ＶＨや電流検出回路によって検出されるコレクタ電流Ｉａが、低電圧システムを介さず駆動制御部４０に直接入力される構成を採用してもよい。

・スイッチング素子としてはＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・上記第1の実施形態において、昇圧コンバータＣＶが駆動されない場合や、高電圧バッテリ１２にインバータＩＶが直接接続される構成が採用される場合、高電圧バッテリ１２が直流電源とされる。

・本願発明の適用対象としては、車載式の電力変換装置に限らない。また、本願発明の適用対象としては、コンバータやインバータなどの電力変換装置に限らない。

１２…高電圧バッテリ、１４…制御回路、２６…ドライブＩＣ、４０…駆動制御部、ＣＶ…昇圧コンバータ、ＩＶ…インバータ、Ｓ＊＃…スイッチング素子。

Claims (14)

1. スイッチング素子に対するオフ操作指令に基づき該スイッチング素子の開閉制御端子の電荷の放電処理を行うことで、前記スイッチング素子をオフ状態とさせるスイッチング素子の駆動回路において、
   前記開閉制御端子の電荷の放電が開始されてから完了されるまでの期間である放電期間の途中において、前記電荷の放電速度を高速度から低速度に変更するアクティブゲート制御手段と、
   前記スイッチング素子の入力端子側に接続される直流電源の端子電圧が高いほど、前記スイッチング素子がオン状態からオフ状態に移行される期間における前記アクティブゲート制御手段による前記放電速度の変更タイミングを早める決定手段とを備えることを特徴とするスイッチング素子の駆動回路。
2. 前記決定手段は、前記直流電源の端子電圧が規定電圧以上となることに基づき、前記放電期間の途中において前記アクティブゲート制御手段によって前記放電速度を高速度から低速度に変更し、前記直流電源の端子電圧が前記規定電圧未満となることに基づき、前記アクティブゲート制御手段による前記放電速度の変更を行わず、前記放電速度を前記高速度として前記電荷の放電処理を行うことを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. スイッチング素子に対するオフ操作指令に基づき該スイッチング素子の開閉制御端子の電荷の放電処理を行うことで、前記スイッチング素子をオフ状態とさせるスイッチング素子の駆動回路において、
   前記開閉制御端子の電荷の放電が開始されてから完了されるまでの期間である放電期間の途中において、前記電荷の放電速度を高速度から低速度に変更するアクティブゲート制御手段と、
   前記スイッチング素子の入力端子側に接続される直流電源の端子電圧が規定電圧以上となることに基づき、前記放電期間の途中において前記アクティブゲート制御手段によって前記放電速度を高速度から低速度に変更し、前記直流電源の端子電圧が前記規定電圧未満となることに基づき、前記アクティブゲート制御手段による前記放電速度の変更を行わず、前記放電速度を前記高速度として前記電荷の放電処理を行う決定手段とを備えることを特徴とするスイッチング素子の駆動回路。
4. 前記規定電圧を、第１の規定電圧とし、
   前記決定手段は、前記直流電源の端子電圧が前記第１の規定電圧よりも高い第２の規定電圧を上回ることに基づき、前記アクティブゲート制御手段による前記放電速度の変更を行わず、前記放電速度を前記低速度として前記電荷の放電処理を行うことを特徴とする請求項２又は３記載のスイッチング素子の駆動回路。
5. 前記決定手段は、前記スイッチング素子がオン状態とされる場合に前記スイッチング素子の入出力端子間を流れる電流が大きいほど、前記スイッチング素子がオン状態からオフ状態に移行される期間における前記アクティブゲート制御手段による前記電荷の放電速度の変更タイミングを早めることを特徴とする請求項１〜４のいずれか１項に記載のスイッチング素子の駆動回路。
6. スイッチング素子に対するオフ操作指令に基づき該スイッチング素子の開閉制御端子の電荷の放電処理を行うことで、前記スイッチング素子をオフ状態とさせるスイッチング素子の駆動回路において、
   前記開閉制御端子の電荷の放電が開始されてから完了されるまでの期間である放電期間の途中において、前記電荷の放電速度を高速度から低速度に変更するアクティブゲート制御手段と、
   前記スイッチング素子がオン状態とされる場合に前記スイッチング素子の入出力端子間を流れる電流が大きいほど、前記スイッチング素子がオン状態からオフ状態に移行される期間における前記アクティブゲート制御手段による前記電荷の放電速度の変更タイミングを早める決定手段とを備えることを特徴とするスイッチング素子の駆動回路。
7. 前記決定手段は、前記スイッチング素子がオン状態とされる場合に前記スイッチング素子の入出力端子間を流れる電流が規定電流以上となることに基づき、前記放電期間の途中において前記アクティブゲート制御手段によって前記放電速度を高速度から低速度に変更し、前記スイッチング素子がオン状態とされる場合に前記入出力端子間を流れる電流が前記規定電流未満となることに基づき、前記アクティブゲート制御手段による前記電荷の放電速度の変更を行わず、前記放電速度を前記高速度として前記電荷の放電処理を行うことを特徴とする請求項１〜６のいずれか１項に記載のスイッチング素子の駆動回路。
8. 前記規定電流を、第１の規定電流とし、
   前記決定手段は、前記入出力端子間を流れる電流が前記第１の規定電流よりも大きい第２の規定電流を上回ることに基づき、前記アクティブゲート制御手段による前記放電速度の変更を行わず、前記放電速度を前記低速度として前記電荷の放電処理を行うことを特徴とする請求項７記載のスイッチング素子の駆動回路。
9. 前記決定手段は、前記スイッチング素子の温度が低いほど、該スイッチング素子がオン状態からオフ状態に移行される期間における前記アクティブゲート制御手段による前記放電速度の変更タイミングを早めることを特徴とする請求項１〜８のいずれか1項に記載のスイッチング素子の駆動回路。
10. スイッチング素子に対するオフ操作指令に基づき該スイッチング素子の開閉制御端子の電荷の放電処理を行うことで、前記スイッチング素子をオフ状態とさせるスイッチング素子の駆動回路において、
    前記開閉制御端子の電荷の放電が開始されてから完了されるまでの期間である放電期間の途中において、前記電荷の放電速度を高速度から低速度に変更するアクティブゲート制御手段と、
    前記スイッチング素子の温度が低いほど、前記スイッチング素子がオン状態からオフ状態に移行される期間における前記アクティブゲート制御手段による前記放電速度の変更タイミングを早める決定手段とを備えることを特徴とするスイッチング素子の駆動回路。
11. 前記決定手段は、前記スイッチング素子の温度が規定温度以下となることに基づき、前記放電期間の途中において前記アクティブゲート制御手段によって前記放電速度を高速度から低速度に変更し、前記スイッチング素子の温度が前記規定温度を上回ることに基づき、前記アクティブゲート制御手段による前記電荷の放電速度の変更を行わず、前記放電速度を前記高速度として前記電荷の放電処理を行うことを特徴とする請求項１〜１０のいずれか１項に記載のスイッチング素子の駆動回路。
12. スイッチング素子に対するオフ操作指令に基づき該スイッチング素子の開閉制御端子の電荷の放電処理を行うことで、前記スイッチング素子をオフ状態とさせるスイッチング素子の駆動回路において、
    前記開閉制御端子の電荷の放電が開始されてから完了されるまでの期間である放電期間の途中において、前記電荷の放電速度を高速度から低速度に変更するアクティブゲート制御手段と、
    前記スイッチング素子の温度が規定温度以下となることに基づき、前記放電期間の途中において前記アクティブゲート制御手段によって前記放電速度を高速度から低速度に変更し、前記スイッチング素子の温度が前記規定温度を上回ることに基づき、前記アクティブゲート制御手段による前記電荷の放電速度の変更を行わず、前記放電速度を前記高速度として前記電荷の放電処理を行う決定手段とを備えることを特徴とするスイッチング素子の駆動回路。
13. 前記規定温度を、第１の規定温度とし、
    前記決定手段は、前記スイッチング素子の温度が前記第１の規定温度よりも低い第２の規定温度未満となることに基づき、前記アクティブゲート制御手段による前記放電速度の変更を行わず、前記放電速度を前記低速度として前記電荷の放電処理を行うことを特徴とする請求項１１又は１２記載のスイッチング素子の駆動回路。
14. 前記スイッチング素子は、前記スイッチング素子の入出力端子間を流れる電流と相関を有する微少電流を出力するセンス端子を備え、
    前記アクティブゲート制御手段は、前記センス端子の出力電流に基づき、前記放電速度の変更タイミングを把握することを特徴とする請求項１〜１３のいずれか1項に記載のスイッチング素子の駆動回路。

Images