JP5811028B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、自身の入出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子を備えるスイッチング素子の駆動回路に関する。

従来、半導体スイッチング素子（例えばＩＧＢＴ）を過電流から保護する技術が種々提案されている。こうした技術としては、例えば下記特許文献１に見られるように、インバータが備えるスイッチング素子の駆動回路に関するものが知られている。この技術について説明すると、スイッチング素子がオン状態とされる状況下、まず、この素子をオン状態とするための閾値電圧よりもやや高い電圧をスイッチング素子のゲートに印加する。その後、一定時間が経過してからゲート電圧をエミッタ電位まで低下させることで、スイッチング素子をオン状態からオフ状態に切り替える。

これにより、例えば、直列接続された高電位側のスイッチング素子及び低電位側のスイッチング素子のうち一方にショート故障が生じる状況下、他方がオン状態とされる上下アーム短絡が生じる場合であっても、スイッチング素子のコレクタ電流を極力抑制することができる。

特開２００９−７１９５６号公報

ところで、本発明者らは、スイッチング素子を過電流から保護する技術として、上記特許文献１に記載された技術とは別に、以下に説明する技術を採用することを考えた。詳しくは、スイッチング素子には、コレクタ・エミッタ間に流れる電流と相関を有する微少電流を出力するセンス端子が備えられており、センス端子は、スイッチング素子のエミッタに接続されている。そして、センス端子の出力電流が第１の閾値を超える状態が所定時間継続されたことを条件として、ゲート電荷を放電させることでスイッチング素子をオフ状態に切り替える。ここでは、コレクタ電流を制限するために、ゲート電荷の充電が行われる状況下、ゲート電圧がその上限電圧に到達する以前において、規定時間に渡ってゲート電圧をクランプ電圧で制限している。また、センス端子の出力電流が第１の閾値よりも大きい第２の閾値を超えたことを条件として、クランプ電圧によるゲート電圧の制限を継続させることとしている。

こうした構成によれば、例えば、上下アーム短絡が生じることによってスイッチング素子に過電流が流れる場合であっても、ゲート電圧がクランプ電圧で制限される期間にセンス端子の出力電流が第２の閾値を超えることで、ゲート電圧の制限が継続される。このため、その後、ゲート電圧がクランプ電圧で制限された状態からスイッチング素子をオフ状態に切り替えることができる。すなわち、スイッチング素子がオフ状態に切り替えられる際のコレクタ電流を低減することができる。これにより、スイッチング素子がオフ状態に切り替えられる際に生じるサージ電圧を低減することができ、ひいてはスイッチング素子の信頼性の低下を回避することができる。

ここで、本発明者らは、スイッチング素子に過電流が流れる状況下、ゲート電圧がクランプ電圧で制限されない状態でスイッチング素子がオフ状態に切り替えられる問題に直面した。上記制限されない状態でスイッチング素子がオフ状態に切り替えられると、上記オフ状態に切り替えられる際に生じるサージ電圧が増大し、スイッチング素子の信頼性が低下する懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子の過電流保護機能を有するスイッチング素子の駆動回路において、スイッチング素子の信頼性の低下を回避できる新たな上記駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

第１の発明は、自身の入出力端子間に流れる電流（Ｉｃｅ）と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備えるスイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）に適用され、前記センス端子は、前記スイッチング素子の出力端子又は該出力端子の電位と同じ電位を有する部材に接続され、前記センス端子の出力電流（Ｖｓｅ）を検出する電流検出手段（４６）と、前記電流検出手段によって検出された出力電流が第１の閾値（ＯＣ）を超える状態が所定時間（Ｔｃｕｔ）継続されたことを条件として、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段（４２，４４）と、前記開閉制御端子の電荷の充電が行われる状況下、該開閉制御端子の電圧（Ｖｇｅ）がその上限電圧（ＶＨ）に到達する以前において、規定時間（Ｔｃ１＋Ｔｃ２）に渡って前記開閉制御端子の電圧を前記上限電圧未満のクランプ電圧（Ｖｃ１，Ｖｃ２，Ｖｃｍ）で制限する第１のクランプ手段（３４，３６，３８，４０，５４）と、前記電流検出手段によって検出された出力電流が前記第１の閾値よりも大きい第２の閾値（ＳＣ）を超えたことを条件として、前記出力電流が前記第２の閾値を超えたタイミングにおける前記クランプ電圧以下の規定電圧（Ｖｃ１，Ｖｃ２，Ｖｃｍ）で前記開閉制御端子の電圧を制限する第２のクランプ手段（３４，３６，３８，４０，５４）と、前記出力電流が前記第１の閾値を超えてから前記所定時間経過するまでの期間に、前記出力電流が前記第２の閾値を超えるように前記クランプ電圧を設定する処理を行う処理手段と、を備えることを特徴とする。

上記発明では、処理手段を備えることで、第２のクランプ手段によって開閉制御端子の電圧を規定電圧で制限した状態でスイッチング素子の駆動を制限することができる。これにより、スイッチング素子の駆動が制限される際に生じるサージ電圧を低減することができ、ひいてはスイッチング素子の信頼性の低下を回避することができる。

第２の発明は、第１の発明において、前記処理手段は、前記クランプ電圧を設定する処理を、前記第１のクランプ手段によって前記開閉制御端子の電圧の制限が開始されてから前記規定時間が経過するまでの期間において前記クランプ電圧（Ｖｃ１，Ｖｃ２）を段階的に上昇させることで行うことを特徴とする。

本発明者らは、開閉制御端子の電圧がクランプ電圧で制限されない状態でスイッチング素子の駆動が制限される事態の発生要因が、過電流の流通経路のインダクタンスがスイッチング素子の駆動回路の設計時に想定したものよりも大きくなることであることを見出した。

つまり、過電流の流通経路のインダクタンスが大きいほど、開閉制御端子の電荷の充電が行われる状況下におけるセンス端子の出力電流の上昇速度が低くなる。このため、第１のクランプ手段によって開閉制御端子の電圧が制限される期間に上記出力電流が第２の閾値を超えない事態が生じやすくなる。上記制限される期間に出力電流が第２の閾値を超えないと、開閉制御端子の電圧の制限が解除されてこの電圧が上限電圧まで上昇することとなり、スイッチング素子がオン状態とされている場合の上記入出力端子間の電位差が小さくなる。ここで、上記電位差が小さいほど、スイッチング素子に過電流が流れる場合のセンス端子の実際の出力電流が上記入出力端子間に流れる電流に応じた当初の想定値よりも低くなる傾向にある。このため、第１のクランプ手段による電圧の制限が一旦解除されると、上記出力電流が第２の閾値を超えることが困難となり、開閉制御端子の電圧をクランプ電圧で再度制限した状態でスイッチング素子の駆動を制限することが困難となる。そこで、上記発明では、上記処理手段を備えることで、開閉制御端子の電圧をクランプ電圧で制限する時間を長くすることができる。このため、上記出力電流が第２の閾値を超えるまでの上記電位差の低下を抑制することができ、第２のクランプ手段によって開閉制御端子の電圧を規定電圧で制限した状態でスイッチング素子の駆動を制限することができる。

第３の発明は、第１の発明において、前記処理手段は、前記クランプ電圧を設定する処理を、前記スイッチング素子がオフ状態とされている場合の該スイッチング素子の入出力端子間の電位差（Ｖｃｅ）が小さいほど前記クランプ電圧（Ｖｃｍ）を低く設定することで行うことを特徴とする。

スイッチング素子がオフ状態とされている場合の上記入出力端子間の電位差が小さいほど、その後スイッチング素子がオフ状態からオン状態に移行される過渡状態におけるセンス端子の実際の出力電流が上記入出力端子間に流れる電流に応じた当初の想定値よりも低くなる傾向にある。このため、第１のクランプ手段によって開閉制御端子の電圧が制限される期間に上記出力電流が第２の閾値を超えない事態が生じやすくなる。上記制限される期間に出力電流が第２の閾値を超えないと、その後開閉制御端子の電圧の制限が解除されて上記入出力端子間の電位差が小さくなることに起因して、開閉制御端子の電圧をクランプ電圧で制限した状態でスイッチング素子の駆動を制限することが困難となるおそれがある。そこで、上記発明では、上記処理手段を備えた。このため、第２のクランプ手段によって開閉制御端子の電圧を規定電圧で制限した状態でスイッチング素子の駆動を制限することができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかる第１のクランプ処理の概要を示す図。 同実施形態にかかる相間短絡の概要を示す図。 当初のクランプ処理の概要を示す図。 上下アーム短絡時の当初の過電流保護処理を示すタイムチャート。 相間短絡時の当初の過電流保護処理を示すタイムチャート。 第１の実施形態にかかる上下アーム短絡時の過電流保護処理を示すタイムチャート。 第１の実施形態にかかる相間短絡時の過電流保護処理を示すタイムチャート。 第２の実施形態にかかるドライブユニットの構成図。 同実施形態にかかる第２のクランプ処理の概要を示す図。 第３の実施形態にかかるドライブユニットの構成図。 同実施形態にかかるクランプ電圧設定処理の概要を示す図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機及び内燃機関を備えるハイブリッド車両に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。

モータジェネレータ１０は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータＩＶ及び直流電源としての昇圧コンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、昇圧コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

ちなみに、本実施形態では、上記スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、電圧制御形のものが用いられ、より具体的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源し、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶや昇圧コンバータＣＶを操作する。詳しくは、制御装置１４は、昇圧コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力し、また、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

なお、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１８を介して行われる。

続いて、図２を用いて、上記ドライブユニットＤＵの構成について説明する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、端子電圧ＶＨ（例えば１５Ｖ）を有する定電圧電源２２を備え、定電圧電源２２は、定電流回路２４、ＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２６）及びドライブＩＣ２０の端子Ｔ１を介してスイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に接続されている。なお、図２では、上記フリーホイールダイオードＤ＊＃の図示を省略している。

スイッチング素子Ｓ＊＃のゲートは、放電用抵抗体２８、ドライブＩＣ２０の端子Ｔ２及びＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子３０）を介してドライブＩＣ２０の端子Ｔ３に接続されている。そして、端子Ｔ３は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

スイッチング素子Ｓ＊＃のゲートは、また、ドライブＩＣ２０の端子Ｔ４、第１のツェナーダイオード３４及びＮチャネルＭＯＳ電界効果トランジスタ（第１のクランプ用スイッチング素子３６）を介して端子Ｔ３に接続されている。さらに、スイッチング素子Ｓ＊＃のゲートは、ドライブＩＣ２０の端子Ｔ５、第２のツェナーダイオード３８及びＮチャネルＭＯＳ電界効果トランジスタ（第２のクランプ用スイッチング素子４０）を介して端子Ｔ３に接続されている。

ここで、第１のツェナーダイオード３４のブレークダウン電圧（以下、第１のクランプ電圧Ｖｃ１）及び第２のツェナーダイオード３８のブレークダウン電圧（以下、第２のクランプ電圧Ｖｃ２）は、例えば、スイッチング素子Ｓ＊＃の信頼性が短時間で過度に低下するような電流が流れない程度の電圧にスイッチング素子Ｓ＊＃の開閉制御端子の印加電圧（ゲート電圧Ｖｇｅ）を制限する電圧である。本実施形態では、これらクランプ電圧Ｖｃ１，Ｖｃ２は、スイッチング素子Ｓ＊＃のミラー電圧よりも高い電圧に設定されている。また、第２のクランプ電圧Ｖｃ２は、第１のクランプ電圧Ｖｃ１（例えば１２Ｖ）よりも高くてかつ定電圧電源２２の端子電圧ＶＨよりも低い電圧（例えば、１３．５Ｖ）に設定されている。

スイッチング素子Ｓ＊＃のゲートは、ソフト遮断用抵抗体４２、ドライブＩＣ２０の端子Ｔ６及びＮチャネルＭＯＳ電界効果トランジスタ（ソフト遮断用スイッチング素子４４）を介して端子Ｔ３に接続されている。

スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）及びエミッタ間に流れる電流（以下、コレクタ電流Ｉｃｅ）と相関を有する微少電流（例えば、コレクタ電流Ｉｃｅの「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗４６）を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗４６に電圧降下が生じるため、センス抵抗４６のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。なお、センス電圧Ｖｓｅは、ドライブＩＣ２０の端子Ｔ７を介してドライブＩＣ２０内の駆動制御部４８に入力される。

ちなみに、本実施形態では、センス抵抗４６の両端のうちセンス端子Ｓｔ側の電位がエミッタの電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。また、エミッタの電位を「０」とする。

上記定電流用スイッチング素子２６及び放電用スイッチング素子３０は、上記駆動制御部４８によって操作される。駆動制御部４８は、ドライブＩＣ２０の端子Ｔ８を介して入力される上記操作信号ｇ＊＃に基づき、定電流用スイッチング素子２６と放電用スイッチング素子３０とを交互にオン・オフ操作することでスイッチング素子Ｓ＊＃を駆動する。詳しくは、操作信号ｇ＊＃がオン操作指令となることで、放電用スイッチング素子３０をオフ操作し、また、定電流用スイッチング素子２６をオン操作する。一方、操作信号ｇ＊＃がオフ操作指令となることで、定電流用スイッチング素子２６をオフ操作し、また、放電用スイッチング素子３０をオン操作する。

なお、本実施形態では、上記定電流回路２４を備えるため、定電流用スイッチング素子２６がオン操作される期間においてゲートの充電電流を一定値とすることができる。すなわち、スイッチング素子Ｓ＊＃のゲート充電処理を定電流制御にて行うことができる。

駆動制御部４８は、さらに、過電流保護処理を行う。この処理は、ソフト遮断処理と、本実施形態にかかる特徴的構成である第１のクランプ処理及び第２のクランプ処理とを含む処理である。以下、これら処理について説明する。

まず、ソフト遮断処理について説明する。

この処理は、センス電圧Ｖｓｅが第１の閾値ＯＣを超える状態が所定時間Ｔｃｕｔ継続されたと判断された場合、放電用スイッチング素子３０をオフ操作してかつ、ソフト遮断用スイッチング素子４４をオン操作する処理である。ここで、第１の閾値ＯＣは、スイッチング素子Ｓ＊＃の信頼性が大きく低下しないとの観点から設定される値であり、ゲート電圧Ｖｇｅが第１のクランプ電圧Ｖｃ１のクランプ電圧Ｖｃｌａｍｐや第２のクランプ電圧Ｖｃ２とされる場合のセンス電圧Ｖｓｅよりも低い値に設定されている。上記ソフト遮断処理の実行により、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。

なお、上記ソフト遮断用抵抗体４２は、ゲート電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体４２の抵抗値Ｒａは、放電用抵抗体２８の抵抗値Ｒｂよりも高く設定されている。これは、コレクタ電流Ｉｃｅが過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。

ちなみに、ソフト遮断処理が行われた場合、駆動制御部４８は、フェール信号ＦＬを出力する処理と、定電流用スイッチング素子２６及び放電用スイッチング素子３０の駆動を禁止する処理とを併せて行う。上記フェール信号ＦＬは、先の図２に示すドライブＩＣ２０の端子Ｔ９を介して低電圧システム（制御装置１４）に出力される。このフェール信号ＦＬによって、先の図１に示すフェール処理部１８ａでは、インバータＩＶや昇圧コンバータＣＶのシャットダウンが行われ、また、制御装置１４では、例えば、走行動力源をエンジンのみとした車両の退避走行処理が行われる。ここで、フェール処理部１８ａの構成は、例えば、特開２００９−６０３５８号公報の図３に記載のものとすればよい。

続いて、第１のクランプ処理について説明する。

この処理は、操作信号ｇ＊＃がオン操作指令とされてゲート電荷の充電が行われる状況下、ゲート電圧Ｖｇｅがその上限電圧（定電圧電源２２の端子電圧ＶＨ）に到達する以前において、ゲート電圧を第１のクランプ電圧Ｖｃ１で制限した後、第２のクランプ電圧Ｖｃ２で制限する処理である。以下、図３を用いて、この処理について説明する。

図３は、ゲート電圧Ｖｇｅが上昇し始めてから端子電圧ＶＨに到達するまでのゲート電圧Ｖｇｅ等の推移を示す。詳しくは、図３（ａ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｂ）は、第１のクランプ用スイッチング素子３６の操作状態の推移を示し、図３（ｃ）は、第２のクランプ用スイッチング素子４０の操作状態の推移を示す。

図示されるように、定電流用スイッチング素子２６がオン操作に切り替えられてゲート電圧Ｖｇｅが上昇し始めた後、時刻ｔ１においてゲート電圧が所定電圧Ｖαを超えると判断されることで、第１のクランプ用スイッチング素子３６が第１のクランプ時間Ｔｃ１に渡ってオン操作される。

その後、ゲート電圧Ｖｇｅがミラー電圧Ｖｍｉｌｌとなるミラー期間が開始される。ミラー期間の終了後、ゲート電圧Ｖｇｅはさらに上昇して第１のクランプ電圧Ｖｃ１に維持される。

その後、時刻ｔ１から第１のクランプ時間Ｔｃ１が経過する時刻ｔ２において、第１のクランプ用スイッチング素子３６がオフ操作に切り替えられ、また、第２のクランプ用スイッチング素子４０が第２のクランプ時間Ｔｃ２に渡ってオン操作される。これにより、その後、ゲート電圧Ｖｇｅは、第２のクランプ電圧Ｖｃ２に維持される。なお、本実施形態では、第１のクランプ時間Ｔｃ１及び第２のクランプ時間Ｔｃ２を、予め定められた固定時間としている。

その後、時刻ｔ２から第２のクランプ時間Ｔｃ２が経過する時刻ｔ３において、第２のクランプ用スイッチング素子４０がオフ操作に切り替えられる。これにより、その後、ゲート電圧Ｖｇｅは、定電圧電源２２の端子電圧ＶＨまで上昇することとなる。上記第１のクランプ処理によれば、センス電圧Ｖｓｅが第１の閾値ＯＣを超えてから所定時間Ｔｃｕｔ経過するまでの期間にセンス電圧Ｖｓｅが第２の閾値ＳＣを超えるようにクランプ電圧が設定される。

続いて、第２のクランプ処理について説明する。

この処理は、操作信号ｇ＊＃がオン操作指令とされてゲート電荷の充電が行われる状況下、センス電圧Ｖｓｅが第１の閾値ＯＣよりも高い第２の閾値ＳＣを超えたと判断された場合、ゲート電圧Ｖｇｅを第１のクランプ電圧Ｖｃ１又は第２のクランプ電圧Ｖｃ２で制限する処理である。詳しくは、センス電圧Ｖｓｅが第２の閾値ＳＣを超えたと判断された場合、第１のクランプ用スイッチング素子３６及び第２のクランプ用スイッチング素子４０のうち上記判断タイミングでオン操作されている素子のオン操作を継続させる。

ちなみに、第１の閾値ＯＣは、スイッチング素子Ｓ＊＃がオン状態に切り替えられてから十分時間が経過してコレクタ電流Ｉｃｅが安定している定常状態におけるセンス電圧Ｖｓｅに基づき設定されている。また、第２の閾値ＳＣは、スイッチング素子Ｓ＊＃がオフ状態からオン状態に移行される過渡状態におけるセンス電圧Ｖｓｅに基づき設定されている。ここで、同一のコレクタ電流Ｉｃｅに対して、上記過度状態におけるセンス電圧Ｖｓｅは、上記定常状態におけるセンス電圧Ｖｓｅよりも高い。これは、上記過渡状態においては、コレクタ電流に加えて、スイッチング素子Ｓ＊＃の帰還容量の放電電流がコレクタ・エミッタ間を流れ、これによりセンス端子Ｓｔの出力電流が増大するためである。

ここで、上記第１のクランプ処理において、複数のクランプ電圧Ｖｃ１，Ｖｃ２を設定するのは、上下アーム短絡と、相間短絡とに備えたものである。ここで、上下アーム短絡とは、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎの双方がオン状態とされることでスイッチング素子Ｓ＊＃の過電流（短絡電流）の流通経路が形成されることである。この上下アーム短絡は、例えば、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうち一方にショート故障が生じる状況下、他方がオン状態に切り替えられることで生じる。

また、相間短絡とは、例えば、インバータＩＶ及びモータジェネレータ１０を接続する３相の電気経路（例えば、バスバやモータケーブル）のうち２つが短絡したり、インバータＩＶに設けられてかつ３相の電気経路が接続される出力端子台のうち２つが短絡したり、モータジェネレータ１０内の３相の電気経路のうち２つが短絡したりする状況下、短絡した相のうち一方に対応する高電位側のスイッチング素子と他方に対応する低電位側のスイッチング素子とがオン状態とされることで過電流の流通経路が形成されることである。

図４に、先の図１に示したシステムの全体構成のうち、インバータＩＶのＶ，Ｗ相アーム部とモータジェネレータ１０とを示す。図示される例では、Ｖ，Ｗ相の上記電気経路同士が短絡する状況下、Ｖ相の高電位側のスイッチング素子Ｓｖｐと、Ｗ相の低電位側のスイッチング素子Ｓｗｎとがオン状態とされる相間短絡を示している。

ここで、本実施形態にかかる過電流保護処理と、本発明者らが当初採用しようとした過電流保護処理（以下、当初の過電流保護処理）とを対比することで、本実施形態にかかる第１のクランプ処理の特徴について説明する。

まず、図５を用いて、当初の過電流保護処理について説明する。なお、図５は、先の図３（ａ）に対応している。

当初の過電流保護処理に含まれるクランプ処理とは、図中実線にて示すように、操作信号ｇ＊＃がオン操作指令とされてゲート電荷の充電が行われる状況下、ゲート電圧Ｖｇｅが上記端子電圧ＶＨに到達する以前において、ゲート電圧を１つのクランプ電圧Ｖｃｌａｍｐでクランプ時間Ｔｃｌａｍｐ（予め定められた固定時間）に渡って制限する処理である。なお、当初の過電流保護処理に含まれるクランプ処理に関して、ゲート電圧Ｖｇｅの制限を開始する条件は、本実施形態にかかる第１のクランプ処理と同じ条件とする。また、上記クランプ電圧Ｖｃｌａｍｐは、スイッチング素子Ｓ＊＃のミラー電圧よりも高くてかつ上記端子電圧ＶＨ未満の電圧に設定されている。また、当初の過電流保護処理を行うためのドライブユニットＤＵの回路構成では、第２のツェナーダイオード３８及び第２のクランプ用スイッチング素子４０は備えられていない。

続いて、上下アーム短絡が生じる場合と、相間短絡が生じる場合における当初の過電流保護処理について、図６及び図７を用いて説明する。

まず、図６を用いて、上下アーム短絡が生じる場合について説明する。詳しくは、図６（ａ）は、ゲート電圧Ｖｇｅの推移を示し、図６（ｂ）は、センス電圧Ｖｓｅの推移を示し、図６（ｃ）は、ソフト遮断用スイッチング素子４４の操作状態の推移を示す。

図示される例では、時刻ｔ１において定電流用スイッチング素子２６がオン状態に切り替えられることで、ゲート電圧Ｖｇｅが上昇し始め、これによりセンス電圧Ｖｓｅも上昇し始める。そして、時刻ｔ２において、センス電圧Ｖｓｅが第１の閾値ＯＣを超えたと判断される。

その後、ゲート電圧Ｖｇｅが所定電圧Ｖαを超えたと判断されてからクランプ時間Ｔｃｌａｍｐが経過する時刻ｔ４以前の時刻ｔ３において、センス電圧Ｖｓｅが第２の閾値ＳＣを超えたと判断される。これにより、その後、クランプ時間Ｔｃｌａｍｐが経過する時刻ｔ４以降においても、クランプ用スイッチング素子のオン操作が継続されてゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐで制限される。なお、時刻ｔ３〜ｔ４の間において、ゲート電圧Ｖｇｅが一時的にクランプ電圧Ｖｃｌａｍｐを超える事態が生じているのは、クランプ用スイッチング素子に対してオン指令がなされてからこの素子が実際にオン状態とされるまでのタイムラグのためである。

その後、時刻ｔ５において、センス電圧Ｖｓｅが第１の閾値ＯＣを超える状態が所定時間Ｔｃｕｔ継続されたと判断されることで、ソフト遮断用スイッチング素子４４がオン操作される。

続いて、図７を用いて、相間短絡が生じる場合の過電流保護処理について説明する。詳しくは、図７（ａ）〜図７（ｃ）は、先の図６（ａ）〜図６（ｃ）に対応している。

図示される例では、時刻ｔ１においてセンス電圧Ｖｓｅが上昇し始める。ここで、相間短絡が生じる場合のセンス電圧Ｖｓｅの上昇速度は、上下アーム短絡が生じる場合のセンス電圧Ｖｓｅの上昇速度よりも低い。これは、相間短絡の生じる場合の過電流の流通経路が上下アーム短絡の生じる場合の過電流の流通経路よりも長いこと等に起因して、相間短絡の生じる場合の過電流の流通経路のインダクタンスが、上下アーム短絡の生じる場合の過電流の流通経路のインダクタンスよりも大きいことに起因する。

センス電圧Ｖｓｅの上昇速度が低いことに起因して、センス電圧Ｖｓｅが上昇し始めてからセンス電圧Ｖｓｅが第１の閾値ＯＣを超えたと判断されるタイミング（時刻ｔ２）までの時間が上下アーム短絡が生じる場合の時間よりも長くなる。このため、ゲート電圧Ｖｇｅが所定電圧Ｖαを超えたと判断されてからクランプ時間Ｔｃｌａｍｐが経過する時刻ｔ３までの期間においてセンス電圧Ｖｓｅが第２の閾値ＳＣを超えたと判断されない。これにより、クランプ電圧Ｖｃｌａｍｐによるゲート電圧Ｖｇｅの制限が解除されてゲート電圧Ｖｇｅが上記端子電圧ＶＨまで上昇することとなる。

ここで、時刻ｔ３以降において、センス電圧Ｖｓｅがコレクタ電流Ｉｃｅに応じた当初の想定値Ｖｄｌ（図中破線にて表記）よりも低くなる現象が生じる。これは、ゲート電圧Ｖｇｅが端子電圧ＶＨまで上昇することによってコレクタ・エミッタ間電圧Ｖｃｅが低下したためである。ここで、この電圧Ｖｃｅの低下によってセンス電圧Ｖｓｅが上記当初の想定値Ｖｄｌよりも低くなるのは、センス電圧Ｖｓｅがコレクタ・エミッタ間電圧Ｖｃｅ以上となることができないためである。そして、センス電圧Ｖｓｅがコレクタ・エミッタ間電圧Ｖｃｅ以上となることができないのは、エミッタからスイッチング素子Ｓ＊＃のコレクタ電流流通部（メインセル部）を介してコレクタに至る経路における電圧降下量と、エミッタからセンス抵抗４６及びセンス端子Ｓｔ（センスセル部）を介してコレクタに至る経路における電圧降下量とが同一であることによる。

センス電圧Ｖｓｅが上記当初の想定値Ｖｄｌよりも低くなる現象が生じることで、ソフト遮断用スイッチング素子４４がオン操作に切り替えられる時刻ｔ４までにおいて、センス電圧Ｖｓｅが第２の閾値ＳＣを超えない事態が生じる。このため、ソフト遮断用スイッチング素子４４がオン操作されるタイミングにおけるコレクタ電流Ｉｃｅが、上限アーム短絡が生じる場合にソフト遮断用スイッチング素子４４がオン操作されるタイミングにおけるコレクタ電流Ｉｃｅよりも大きくなる。このことに起因して、スイッチング素子Ｓ＊＃がオフ状態に切り替えられる際に生じるサージ電圧が上下アーム短絡が生じる場合のサージ電圧よりも増大する。特に、上述したように、相間短絡が生じる場合の過電流の流通経路のインダクタンスは、上下アーム短絡が生じる場合の過電流の流通経路のインダクタンスよりも大きいことから、サージ電圧の増大が顕著となるおそれがある。

また、センス電圧Ｖｓｅが第２の閾値ＳＣを超えない場合、過電流の流通時間がスイッチング素子Ｓ＊＃の短絡耐量を超えるおそれもある。上記サージ電圧の増大や短絡耐量超えにより、スイッチング素子Ｓ＊＃の信頼性が大きく低下するおそれがある。

次に、上下アーム短絡が生じる場合と、相間短絡が生じる場合とにおける本実施形態にかかる過電流保護処理について、図８及び図９を用いて説明する。

まず、図８を用いて、上下アーム短絡が生じる場合について説明する。詳しくは、図８（ａ）〜図８（ｃ）は、先の図６（ａ）〜図６（ｃ）に対応している。

図示される例では、時刻ｔ１においてセンス電圧Ｖｓｅが上昇し始め、その後時刻ｔ２においてセンス電圧Ｖｓｅが第１の閾値ＯＣを超えたと判断される。

その後、ゲート電圧Ｖｇｅが所定電圧Ｖαを超えたと判断されてから第１のクランプ時間Ｔｃ１が経過する時刻ｔ４以前の時刻ｔ３において、センス電圧Ｖｓｅが第２の閾値ＳＣを超えたと判断される。このため、その後、第２のクランプ時間Ｔｃ２が経過する時刻ｔ５以降においても、第２のクランプ処理によって第１のクランプ用スイッチング素子３６のオン操作が継続され、第１のクランプ電圧Ｖｃ１によってゲート電圧Ｖｇｅが制限され続ける。なお、その後、時刻ｔ６においてソフト遮断用スイッチング素子４４がオン操作される。

続いて、図９を用いて、相間短絡が生じる場合について説明する。詳しくは、図９（ａ）〜図９（ｃ）は、先の図６（ａ）〜図６（ｃ）に対応している。

図示される例では、時刻ｔ１においてセンス電圧Ｖｓｅが上昇し始めるものの、センス電圧Ｖｓｅの上昇速度は、上下アーム短絡が生じる場合のセンス電圧Ｖｓｅの上昇速度よりも低い。このため、センス電圧Ｖｓｅが第１の閾値ＯＣを超えたと判断されるタイミング（時刻ｔ２）が遅延する。そして、ゲート電圧Ｖｇｅが所定電圧Ｖαを超えたと判断されてから第１のクランプ時間Ｔｃ１が経過する時刻ｔ３までの期間においてセンス電圧Ｖｓｅが第２の閾値ＳＣを超えないこととなる。

ここで、本実施形態では、その後時刻ｔ３〜ｔ５において、第２のクランプ電圧Ｖｃ２よってゲート電圧Ｖｇｅがさらに制限される。すなわち、本実施形態にかかる第１のクランプ処理によれば、当初の過電流保護処理に含まれるクランプ処理と比較して、ゲート電圧Ｖｇｅが制限される時間を長くすることができる（先の図５の破線参照）。このため、コレクタ・エミッタ間電圧Ｖｃｅを端子電圧ＶＨ未満とする時間を長くすることができ、センス電圧Ｖｓｅがコレクタ電流Ｉｃｅに応じた当初の想定値よりも低くなる事態を回避できる。これにより、ゲート電圧Ｖｇｅが第２のクランプ電圧Ｖｃ２で制限される期間（時刻ｔ３〜ｔ５）内の時刻ｔ４においてセンス電圧Ｖｓｅが第２の閾値ＳＣを超えたと判断される。そして、これにより、第２のクランプ時間Ｔｃ２の経過後も第２のクランプ用スイッチング素子４０のオン操作が継続され、ゲート電圧Ｖｇｅは、第２のクランプ時間Ｔｃ２の経過後も継続して第２のクランプ電圧Ｖｃ２で制限されることとなる。

このため、その後、ソフト遮断用スイッチング素子４４がオン操作される時刻ｔ６におけるコレクタ電流Ｉｃｅは、当初の過電流保護処理が行われる場合よりも小さくなる。

このように、本実施形態では、ゲート電荷の充電が行われる状況下、ゲート電圧Ｖｇｅが定電圧電源２２の端子電圧ＶＨに到達する以前において、第１のクランプ電圧Ｖｃ１及び第２のクランプ電圧Ｖｃ２によってゲート電圧Ｖｇｅを段階的に制限した。このため、相間短絡が生じる場合であっても、ゲート電圧Ｖｇｅが制限された状態でソフト遮断処理を行うことができる。これにより、スイッチング素子Ｓ＊＃がオフ状態に切り替えられる際に生じるサージ電圧を好適に低減することができる。

さらに、クランプ電圧を段階的に上昇させたため、例えば、第１のクランプ時間Ｔｃ１及び第２のクランプ時間Ｔｃ２を合わせた期間に渡って単一のクランプ電圧によってゲート電圧Ｖｇｅを制限する構成と比較して、ゲート電圧Ｖｇｅを早期に端子電圧ＶＨまで上昇させてスイッチング損失を低減するとの要求、ゲート電圧Ｖｇｅをクランプ電圧で制限する時間を長くするとの要求、及びコレクタ電流Ｉｃｅを制限するとの要求のバランスを取りやすくすることもできる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、第２のクランプ処理の処理内容を変更する。

図１０に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１０において、先の図２に示した部材等と同一の部材等については、便宜上、同一の符号を付している。

図示されるように、スイッチング素子Ｓ＊＃のゲートは、抵抗体５０を介して端子Ｔ４に接続されている。

続いて、図１１を用いて、本実施形態にかかる第２のクランプ処理について説明する。なお、図１１（ａ）〜（ｃ）は、先の図３（ａ）〜（ｃ）に対応している。また、図１１は、センス電圧Ｖｓｅが第１の閾値ＯＣを超える状況におけるゲート電圧Ｖｇｅ等の推移を示している。

図示されるように、本実施形態では、センス電圧Ｖｓｅが第２の閾値ＳＣを超えたタイミング（時刻ｔ１）におけるクランプ電圧が第２のクランプ電圧Ｖｃ２であると判断された場合、クランプ電圧を第２のクランプ電圧Ｖｃ２から第１のクランプ電圧Ｖｃ１まで低下させる処理を行う。具体的には、第２のクランプ用スイッチング素子４０をオフ操作に切り替えてかつ、第１のクランプ用スイッチング素子３６をオン操作に切り替える処理を行う。これにより、その後ソフト遮断用スイッチング素子４４がオン操作に切り替えられるタイミングにおけるコレクタ電流Ｉｃｅを低減させ、ソフト遮断処理によってスイッチング素子Ｓ＊＃がオフ状態に切り替えられる際に生じるサージ電圧をより低減することができる。

さらに、本実施形態では、ドライブユニットＤＵに抵抗体５０を備えている。このため、第２のクランプ用スイッチング素子４０をオフ操作に切り替えてかつ第１のクランプ用スイッチング素子３６をオン操作に切り替えた場合、抵抗体５０によって電流の流通が制限されるため、図１１の時刻ｔ１〜ｔ２に示すように、ゲート電圧Ｖｇｅを第２のクランプ電圧Ｖｃ２から第１のクランプ電圧Ｖｃ１まで低下させる場合のゲート電圧Ｖｇｅの低下速度を緩和させることができる。これにより、ゲート電圧Ｖｇｅを低下させる場合のコレクタ電流Ｉｃｅの低下速度を低くすることができ、クランプ電圧を低下させることに起因するサージ電圧を低減することができる。

なお、本実施形態では、抵抗体５０の抵抗値及び第１のツェナーダイオード３４のブレークダウン電圧の設定によって、上記第１の実施形態で説明した第１のクランプ電圧Ｖｃ１を実現している。

以上説明した第２のクランプ処理によれば、ソフト遮断処理によってスイッチング素子Ｓ＊＃がオフ状態に切り替えられる際に生じるサージ電圧をより好適に低減することができる。また、ドライブユニットＤＵに抵抗体５０を備えたため、クランプ電圧の低下に起因したサージ電圧も低減することができる。

さらに、クランプ電圧を低下させる場合の目標値となるクランプ電圧を第１のクランプ電圧Ｖｃ１とした。このため、例えば、上記目標値として、第１のクランプ電圧Ｖｃ１以外の電圧であってかつ第２のクランプ電圧Ｖｃ２未満の電圧を選択する構成と比較して、この目標値を生成するためのツェナーダイオード等、ドライブユニットＤＵを構成する部品数の増大を回避することができる。これにより、ドライブユニットＤＵの体格の増大を回避することもできる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、センス電圧Ｖｓｅが第１の閾値ＯＣを超えてから所定時間Ｔｃｕｔ経過するまでの期間に、センス電圧Ｖｓｅが第２の閾値ＳＣを超えるようにクランプ電圧を設定する手法を変更する。

図１２に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１２において、先の図２に示した部材等と同一の部材等については、便宜上、同一の符号を付している。なお、本実施形態において、ドライブユニットＤＵには、第２のツェナーダイオード３８及び第２のクランプ用スイッチング素子４０が備えられていない。また、本実施形態において、第１のクランプ用スイッチング素子３６を、単にクランプ用スイッチング素子３６と称すこととする。

図示されるように、スイッチング素子Ｓ＊＃のコレクタ・エミッタ間電圧Ｖｃｅは、ドライブＩＣ２０の端子Ｔ１０，Ｔ３を介して電圧検出部５２によって検出される。電圧検出部５２によって検出されたコレクタ・エミッタ間電圧Ｖｄｔは、駆動制御部４８に入力される。

端子Ｔ４及びクランプ用スイッチング素子３６の間には、クランプ電圧設定回路５４が設けられている。クランプ電圧設定回路５４は、クランプ電圧Ｖｃｍを可変設定する機能を有しており、本実施形態では、クランプ電圧Ｖｃｍを連続的に可変設定可能なものを用いている。

なお、本実施形態にかかる第１のクランプ処理は、規定時間（「Ｔｃ１＋Ｔｃ２」）において段階的に上昇させることなく、所定のクランプ時間に渡って単一のクランプ電圧Ｖｃｍでゲート電圧Ｖｇｅを制限する処理とする。ここで、上記クランプ時間は、上記第１のクランプ時間Ｔｃ１及び第２のクランプ時間Ｔｃ２を合わせた時間よりも短い時間に設定することができる。

次に、本実施形態にかかる特徴的構成であるクランプ電圧設定処理について説明する。

この処理は、駆動制御部４８によって実行され、スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧の検出値Ｖｄｔが低いほどクランプ電圧Ｖｃｍを低く設定すべく、クランプ電圧設定回路５４を操作する処理である。以下、この処理を設ける理由について説明する。

スイッチング素子Ｓ＊＃がオフ状態とされる場合のコレクタ・エミッタ間電圧Ｖｃｅが低いほど、スイッチング素子Ｓ＊＃がオフ状態からオン状態に移行される過渡状態とされる状況下における実際のセンス電圧Ｖｓｅが、コレクタ電流Ｉｃｅに応じた当初の想定値よりも低くなる。すなわち、スイッチング素子Ｓ＊＃のオン操作が開始された後、センス電圧Ｖｓｅはコレクタ電流Ｉｃｅの上昇に応じて基本的には上昇するものの、オフ時のコレクタ・エミッタ間電圧Ｖｃｅが低いほど、センス電圧Ｖｓｅの上昇速度が当初の想定値よりも低くなる。これは、スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低いほど、上記過渡状態におけるコレクタ・エミッタ間電圧Ｖｃｅの低下速度が低くなることに起因して、コレクタ側へと流れるスイッチング素子Ｓ＊＃の帰還容量の放電電流が小さくなることによる。

センス電圧Ｖｓｅの上昇速度が上記当初の想定値よりも低くなると、第１のクランプ処理によってゲート電圧Ｖｇｅがクランプ電圧Ｖｃｍで制限される期間において、センス電圧Ｖｓｅが第２の閾値ＳＣを超えないことがある。特に、相間短絡が生じる場合には、センス電圧Ｖｓｅの上昇速度がさらに低下することから、センス電圧Ｖｓｅが第２の閾値ＳＣを超えない蓋然性が高い。センス電圧Ｖｓｅが第２の閾値ＳＣを超えないと、上述したように、その後ゲート電圧Ｖｇｅの制限が解除される起因して、コレクタ・エミッタ間電圧Ｖｃｅが低下する。これにより、センス電圧Ｖｓｅがコレクタ電流Ｉｃｅに応じた当初の想定値よりも低くなり、ソフト遮断処理の開始タイミングにおいてゲート電圧Ｖｇｅをクランプ電圧で制限することができず、スイッチング素子Ｓ＊＃がオフ状態に切り替えられる際に生じるサージ電圧が増大する。こうした事態を回避すべく、上記クランプ電圧設定処理を行う。

ここで、本実施形態では、クランプ電圧設定処理を、図１３に示す態様でスイッチング周期毎に行う。詳しくは、基本的には、スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧Ｖｄｔが所定値Ｖβを超えると判断された場合、操作信号ｇ＊＃が次回オン操作指令とされるときのクランプ電圧Ｖｃｍを上記第２のクランプ電圧Ｖｃ２に設定し、コレクタ・エミッタ間電圧Ｖｄｔが所定値Ｖβ以下であると判断された場合、クランプ電圧Ｖｃｍを上記第１のクランプ電圧Ｖｃ１に設定する。ここでは、所定値Ｖβを中心としてクランプ電圧Ｖｃｍの設定にヒステリシスを持たせている。具体的には、コレクタ・エミッタ間電圧Ｖｄｔが所定値Ｖβを下から上に跨ごうとする状況下においては、コレクタ・エミッタ間電圧Ｖｄｔが所定値Ｖβからこの値よりもやや高い値に向かって上昇するにつれて、クランプ電圧Ｖｃｍが第１のクランプ電圧Ｖｃ１から第２のクランプ電圧Ｖｃ２に向かって徐々に上昇するようにクランプ電圧Ｖｃｍが設定される。また、コレクタ・エミッタ間電圧Ｖｄｔが所定値Ｖβを上から下に跨ごうとする状況下においては、コレクタ・エミッタ間電圧Ｖｄｔが所定値Ｖβからこの値よりもやや低い値に向かって低下するにつれて、クランプ電圧Ｖｃｍが第２のクランプ電圧Ｖｃ２から第１のクランプ電圧Ｖｃ１に向かって徐々に低下するようにクランプ電圧Ｖｃｍが設定される。

以上説明したクランプ電圧設定処理によれば、スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低く、その後の上記過渡状態においてセンス電圧Ｖｓｅがコレクタ電流Ｉｃｅに応じた当初の想定値よりも低くなる事態が生じたとしても、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｍで制限することができる。このため、スイッチング素子Ｓ＊＃に過電流が流れる状況下、第１のクランプ処理によってゲート電圧Ｖｇｅが制限される期間において、センス電圧Ｖｓｅが第２の閾値ＳＣを超えることとなる。これにより、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｍで制限した状態でソフト遮断処理を行うことができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記第１の実施形態において、第１のクランプ電圧Ｖｃ１を、スイッチング素子Ｓ＊＃のミラー電圧Ｖｍｉｌｌと同じ電圧に設定してもよい。

・上記第１の実施形態において、第１のクランプ処理の開始タイミングをオン操作指令への切り替えタイミングに同期させてもよい。

・制限手段としては、ソフト遮断処理によってスイッチング素子Ｓ＊＃の駆動を禁止してコレクタ電流Ｉｃｅの流通を阻止するものに限らない。例えば、スイッチング素子Ｓ＊＃のミラー電圧Ｖｍｉｌｌよりも高くてかつ第１のクランプ電圧Ｖｃ１よりも低い電圧までゲート電圧Ｖｇｅを低下させるなどして、コレクタ電流Ｉｃｅの流通を許容しつつもコレクタ電流Ｉｃｅを低下させるものであってもよい。この場合であっても、コレクタ電流Ｉｃｅの低下に起因してサージ電圧が増大するおそれがあるなら、過電流保護処理が有効である。

・上記第１，第２の実施形態では、クランプ電圧を２段階に設定したがこれに限らず、３段階以上に設定してもよい。この場合、例えば先の図２において、ゲート電圧を制限するためのクランプ用スイッチング素子及びツェナーダイオードを３組以上備えてかつ、これらツェナーダイオードのブレークダウン電圧を互いに相違させればよい。ここでは、ゲート電圧Ｖｇｅを早期に端子電圧ＶＨまで上昇させてスイッチング損失を低減するとの要求、及びゲート電圧Ｖｇｅをクランプ電圧で制限する時間を長くするとの要求に基づき、クランプ電圧の設定数と、各クランプ電圧のクランプ時間とを設定すればよい。

なお、上記構成の場合、センス電圧Ｖｓｅが第２の閾値ＳＣを超えたと判断されたとき、クランプ電圧を、複数のクランプ電圧のうち上記判断時点のクランプ電圧以下の任意の電圧まで低下させればよい。

・スイッチング素子Ｓ＊＃がオフ状態とされている場合のコレクタ・エミッタ間電圧の検出手法としては、上記第３の実施形態に例示したものに限らない。例えば、インバータＩＶの入力電圧を検出する手段（電圧センサ）を備え、上記コレクタ・エミッタ間電圧を電圧センサによって検出する手法を採用してもよい。

・上記第３の実施形態において、クランプ電圧Ｖｃｍの設定にヒステリシスを持たせなくてもよい。この場合、クランプ電圧Ｖｃｍの設定が２値的になされることから、クランプ電圧設定回路５４の構成を、先の図２に示したように、第１のツェナーダイオード３４、第１のクランプ用スイッチング素子３６、第２のツェナーダイオード３８及び第２のクランプ用スイッチング素子４０を備える構成としてもよい。

・上記第３の実施形態において、コレクタ・エミッタ間電圧Ｖｄｔに基づきクランプ電圧Ｖｃｍを連続的に可変設定する構成を採用してもよい。この場合、コレクタ・エミッタ間電圧Ｖｄｔが低いほど、クランプ電圧Ｖｃｍを低く設定すればよい。

・過電流の流通経路のインダクタンスが大きく相違する状況としては、２つに限らない。例えば、モータジェネレータ１０内の電気経路同士の短絡や、インバータＩＶの出力端子台における短絡等、相間短絡の態様によっても過電流の流通経路のインダクタンスが大きく相違することがあるなら、上記相違する状況が３つ以上あることも考えられる。この場合、想定される短絡態様のうち過電流の流通経路のインダクタンスが最大となる短絡が発生したときであっても、ゲート電圧Ｖｇｅがクランプ電圧で制限されている期間にセンス電圧Ｖｓｅが第２の閾値ＳＣを超えることが可能なように、例えば、第１のクランプ処理におけるクランプ電圧の数やクランプ時間を設定すればよい。

・緩和手段としては、上記第２の実施形態に例示したものに限らない。例えば、ドライブユニットＤＵから抵抗体５０を除去し、ゲート電圧Ｖｇｅを第１のクランプ電圧Ｖｃ１まで低下させる期間（先の図１１の時刻ｔ１〜ｔ２）において定電流用スイッチング素子２６をオン操作し、上記期間に定電流回路２４からゲートへと電荷を供給するものであってもよい。これにより、ゲート電荷の放電が妨げられ、ゲート電圧Ｖｇｅの低下速度を緩和することができると考えられる。なお、ここでは、上記電荷の供給量が大きいほど、上記低下速度が低くなると考えられる。

・電流検出手段としては、センス端子Ｓｔの出力電流をセンス電圧Ｖｓｅとして検出するセンス抵抗４６を備えるものに限らない。例えば、センス端子Ｓｔからエミッタまでの電気経路を流れる電流を検出可能であるなら、ホール素子を備えるもの等、他の電流検出手段であってもよい。なお、この場合、センス端子及びエミッタ間が短絡されないように上記電気経路にある程度の抵抗を持たせることが望ましい。

・上記各実施形態では、センス端子Ｓｔがセンス抵抗４６を介してスイッチング素子Ｓ＊＃のエミッタに接続される回路構成を採用したがこれに限らない。例えば、エミッタに代えて、エミッタの電位と同じ電位を有する部材（例えば電源）に接続してもよい。この場合、この電源の電位は、実際のエミッタの電位に応じて可変設定されることとなる。

・スイッチング素子としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明が適用される車両としては、例えば、車載主機として回転機のみを備える電気自動車であってもよい。

・本願発明の適用対象としては、車載主機を駆動するための電力変換回路（インバータＩＶや昇圧コンバータＣＶ）に備えられるスイッチング素子に限らず、例えば、空調用の圧縮機を駆動するための電力変換回路に備えられるスイッチング素子であってもよい。また、本願発明の適用対象としては、車両に搭載される電力変換回路に限らず、さらに電力変換回路に限らない。

３４…第１のツェナーダイオード、３６…第１のクランプ用スイッチング素子、３８…第２のツェナーダイオード、４０…第２のクランプ用スイッチング素子、４６…センス抵抗、Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）…スイッチング素子。

Claims (3)

1. 自身の入出力端子間に流れる電流（Ｉｃｅ）と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備えるスイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）に適用され、
   前記センス端子は、前記スイッチング素子の出力端子又は該出力端子の電位と同じ電位を有する部材に接続され、
   前記センス端子の出力電流（Ｖｓｅ）を検出する電流検出手段（４６）と、
   前記電流検出手段によって検出された出力電流が第１の閾値（ＯＣ）を超える状態が所定時間（Ｔｃｕｔ）継続されたことを条件として、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段（４２，４４）と、
   前記開閉制御端子の電荷の充電が行われる状況下、該開閉制御端子の電圧（Ｖｇｅ）がその上限電圧（ＶＨ）に到達する以前において、規定時間（Ｔｃ１＋Ｔｃ２）に渡って前記開閉制御端子の電圧を前記上限電圧未満のクランプ電圧（Ｖｃ１，Ｖｃ２，Ｖｃｍ）で制限する第１のクランプ手段（３４，３６，３８，４０，５４）と、
   前記電流検出手段によって検出された出力電流が前記第１の閾値よりも大きい第２の閾値（ＳＣ）を超えたことを条件として、前記出力電流が前記第２の閾値を超えたタイミングにおける前記クランプ電圧以下の規定電圧（Ｖｃ１，Ｖｃ２，Ｖｃｍ）で前記開閉制御端子の電圧を制限する第２のクランプ手段（３４，３６，３８，４０，５４）と、
   前記出力電流が前記第１の閾値を超えてから前記所定時間経過するまでの期間に、前記出力電流が前記第２の閾値を超えるように前記クランプ電圧を設定する処理を行う処理手段と、
   を備え、
   前記処理手段は、前記クランプ電圧を設定する処理を、前記第１のクランプ手段によって前記開閉制御端子の電圧の制限が開始されてから前記規定時間が経過するまでの期間において前記クランプ電圧（Ｖｃ１，Ｖｃ２）を段階的に上昇させることで行い、
   前記クランプ電圧は、前記スイッチング素子のミラー電圧（Ｖｍｉｌｌ）以上の電圧に設定され、
   前記規定電圧は、前記第１のクランプ手段によって前記開閉制御端子の電圧の制限が開始されてから前記規定時間が経過するまでの期間に設定される複数の前記クランプ電圧のうち最も低い電圧（Ｖｃ１）と同じ電圧に設定されていることを特徴とするスイッチング素子の駆動回路。
2. 前記出力電流が前記第２の閾値を超えたタイミングにおける前記クランプ電圧が前記規定電圧よりも高い場合、前記第２のクランプ手段によって前記開閉制御端子の電圧を制限するに際し、該開閉制御端子の電圧を前記規定電圧まで低下させる速度を緩和する緩和手段（５０）を更に備えることを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 自身の入出力端子間に流れる電流（Ｉｃｅ）と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備えるスイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）に適用され、
   前記センス端子は、前記スイッチング素子の出力端子又は該出力端子の電位と同じ電位を有する部材に接続され、
   前記センス端子の出力電流（Ｖｓｅ）を検出する電流検出手段（４６）と、
   前記電流検出手段によって検出された出力電流が第１の閾値（ＯＣ）を超える状態が所定時間（Ｔｃｕｔ）継続されたことを条件として、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段（４２，４４）と、
   前記開閉制御端子の電荷の充電が行われる状況下、該開閉制御端子の電圧（Ｖｇｅ）がその上限電圧（ＶＨ）に到達する以前において、規定時間（Ｔｃ１＋Ｔｃ２）に渡って前記開閉制御端子の電圧を前記上限電圧未満のクランプ電圧（Ｖｃ１，Ｖｃ２，Ｖｃｍ）で制限する第１のクランプ手段（３４，３６，３８，４０，５４）と、
   前記電流検出手段によって検出された出力電流が前記第１の閾値よりも大きい第２の閾値（ＳＣ）を超えたことを条件として、前記出力電流が前記第２の閾値を超えたタイミングにおける前記クランプ電圧以下の規定電圧（Ｖｃ１，Ｖｃ２，Ｖｃｍ）で前記開閉制御端子の電圧を制限する第２のクランプ手段（３４，３６，３８，４０，５４）と、
   前記出力電流が前記第１の閾値を超えてから前記所定時間経過するまでの期間に、前記出力電流が前記第２の閾値を超えるように前記クランプ電圧を設定する処理を行う処理手段と、
   を備え、
   前記処理手段は、前記クランプ電圧を設定する処理を、前記スイッチング素子がオフ状態とされている場合の該スイッチング素子の入出力端子間の電位差（Ｖｃｅ）が小さいほど前記クランプ電圧（Ｖｃｍ）を低く設定することで行うことを特徴とするスイッチング素子の駆動回路。

Images