JP5716711B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、自身の入出力端子間に流れる電流と相関を有する微少電流を出力するセンス端子を備えるスイッチング素子に適用されるスイッチング素子の駆動回路に関する。

この種の駆動回路としては、例えば下記特許文献１に見られるように、スイッチング素子（例えばＩＧＢＴ）を過電流から保護する過電流保護回路を備えるものが知られている。詳しくは、この駆動回路には、スイッチング素子のセンス端子及びスイッチング素子の出力端子間を接続する抵抗体と、抵抗体の両端の電位差であるセンス電圧及び閾値電圧を比較するコンパレータとが備えられている。

こうした構成において、コレクタ電流が過度に大きくなってセンス電圧が閾値電圧を超えると判断された場合、スイッチング素子に過電流が流れていると判断し、スイッチング素子をオフ状態に切り替える。これにより、スイッチング素子を過電流から保護し、スイッチング素子の信頼性が低下する事態の回避を図っている。

特許第３４７４７７５号公報

ところで、本発明者らは、スイッチング素子を過電流から保護する技術として、上記特許文献１に記載された技術とは別に、以下に説明する技術を採用することを考えた。詳しくは、上記過電流が流れる場合に備えて、ゲート電荷の充電が行われる状況下、ゲート電圧がその上限電圧に到達する以前において規定時間に渡ってゲート電圧をクランプ電圧で制限する。そして、センス電圧が閾値電圧を超えたことに基づき、ゲート電荷を放電させることでスイッチング素子をオフ状態に切り替える。

こうした構成によれば、例えば、上下アーム短絡が生じることによってスイッチング素子に過電流が流れる場合であっても、ゲート電圧がクランプ電圧で制限される期間にセンス電圧が閾値電圧を超える。このため、スイッチング素子に流れる過電流を抑制し、また、ゲート電圧をクランプ電圧で制限した状態でスイッチング素子をオフ状態に切り替えることができる。すなわち、スイッチング素子がオフ状態に切り替えられる際のコレクタ電流を低減することができる。これにより、スイッチング素子の信頼性の低下を回避することができる。

ここで、本発明者らは、スイッチング素子に過電流が流れる状況であるにもかかわらず、ゲート電圧の制限が解除された状態でスイッチング素子がオフ状態に切り替えられる現象に直面した。こうした現象が生じると、スイッチング素子がオフ状態に切り替えられる際の過電流が増大し、スイッチング素子の信頼性が低下する懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子に過電流が流れる状況であるにもかかわらず、ゲート電圧の制限が解除されてスイッチング素子の信頼性が低下することを回避できるスイッチング素子の駆動回路を提供することにある。

上記課題を解決すべく、請求項１記載の発明は、自身の入出力端子間に流れる電流（Ｉｃｅ）と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備えるスイッチング素子（Ｓ￥＃；￥＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）に適用され、前記センス端子の出力電流（Ｖｓｅ）を検出する電流検出手段（５２）と、前記電流検出手段によって検出された出力電流が閾値（ＳＣ）を超えたことに基づき、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段と、前記開閉制御端子の電荷の充電が行われる状況下、該開閉制御端子の電圧（Ｖｇｅ）がその上限電圧（ＶＨ）に到達する以前において、規定時間（Ｔｃｌａｍｐ）に渡って前記開閉制御端子の電圧を前記上限電圧未満のクランプ電圧（Ｖｃｌａｍｐ）で制限する処理を行うクランプ手段と、前記電荷の充電が行われる状況下における前記出力電流に基づき、前記規定時間を延長する処理を行う設定手段と、を備えることを特徴とする。

本発明者らは、スイッチング素子に過電流が流れる状況であるにもかかわらず、開閉制御端子の電圧の制限が解除された状態で制限手段によってスイッチング素子の駆動が制限される現象について詳細に検討等を行った。そして、この現象の発生要因が、過電流の流通経路のインダクタンスが当初想定した値よりも大きくなることであることを見出した。つまり、過電流の流通経路のインダクタンスが大きくなると、開閉制御端子の電荷の充電が行われる状況下における上記出力電流の上昇速度が当初想定した速度よりも低くなる。その結果、開閉制御端子の電圧がクランプ電圧で制限される期間に上記出力電流が閾値を超えず、上記現象が生じることとなる。

ここで、過電流の流通経路のインダクタンスが当初想定した値よりも大きくなる場合、上述したように、開閉制御端子の電荷の充電が行われる状況下における上記出力電流の挙動が当初想定した挙動から変化することとなる。このため、開閉制御端子の電荷の充電が行われる状況下の上記出力電流は、スイッチング素子に過電流が流れる状況下において、開閉制御端子の電圧がクランプ電圧で制限され始めてから規定時間経過するまでに上記出力電流が閾値を超えるか否かを判断するためのパラメータとなる。

この点に鑑み、上記発明では、設定手段を備えた。このため、スイッチング素子に過電流が流れる状況下において開閉制御端子の電圧をクランプ電圧で制限した状態で上記制限手段によってスイッチング素子の駆動を制限することができる。したがって、スイッチング素子の信頼性の低下を回避することができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかる通常駆動時の過電流保護処理の一例を示すタイムチャート。 同実施形態にかかる上下アーム短絡時の過電流保護処理の一例を示すタイムチャート。 同実施形態にかかる相間短絡の概要を示す図。 同実施形態にかかる上下アーム短絡時のセンス電圧等の推移の計測結果。 同実施形態にかかる相間短絡時のセンス電圧等の推移の計測結果。 同実施形態にかかる上下アーム短絡時のセンス電圧等の推移の計測結果。 同実施形態にかかる相間短絡時のセンス電圧等の推移の計測結果。 同実施形態にかかる延長処理の手順を示す流れ図。 同実施形態にかかる延長処理実行時のセンス電圧等の推移の計測結果。 第２の実施形態にかかるドライブユニットの構成図。 第３の実施形態にかかるクランプ解除処理の手順を示す流れ図。 同実施形態にかかるスイッチング素子のオン操作時のセンス電圧等の計測結果。 第４の実施形態にかかる延長処理の手順を示す流れ図。 第５の実施形態にかかる無効化処理の一例を示すタイムチャート。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機及び内燃機関を備えるハイブリッド車両に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。

モータジェネレータ１０は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータＩＶ及びコンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

ちなみに、本実施形態では、上記スイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、電圧制御形のものが用いられ、より具体的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、フリーホイールダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源し、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、制御装置１４は、コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力し、また、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

なお、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１８を介して行われる。

続いて、図２を用いて、上記ドライブユニットＤＵの構成について説明する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０と、所定の端子電圧ＶＨ（例えば１５Ｖ）を有する定電圧電源２２と、定電流駆動回路２４とを備えている。定電流駆動回路２４は、抵抗体２６，２８、オペアンプ３０、定電流電源３２及びＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子３４）を備えている。

詳しくは、抵抗体２６の一端は、定電圧電源２２に接続され、他端は、ドライブＩＣ２０の端子Ｔ１、定電流用スイッチング素子３４及びドライブＩＣ２０の端子Ｔ２を介してスイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に接続されている。また、抵抗体２６及び定電圧電源２２の接続点は、ドライブＩＣ２０の端子Ｔ３、抵抗体２８及び定電流電源３２を介してドライブＩＣ２０の端子Ｔ４に接続されている。そして、端子Ｔ４は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

抵抗体２８及び定電流電源３２の接続点は、オペアンプ３０の非反転入力端子に接続され、オペアンプ３０の反転入力端子は、端子Ｔ１及び定電流用スイッチング素子３４の接続点に接続されている。こうした構成によれば、オペアンプ３０にイネーブル信号が入力される期間において、端子Ｔ１及び定電流用スイッチング素子３４の接続点の電位を抵抗体２８及び定電流電源３２の接続点の電位に保持することができ、ゲートの充電電流を一定値とすることができる。すなわち、スイッチング素子Ｓ＊＃のゲートの充電処理を定電流制御にて行うことができる。

なお、定電流制御によれば、後述するクランプ処理に起因した充電電流の減少によってスイッチング素子Ｓ＊＃のミラー期間が長くなることを回避することができ、スイッチング損失の増大等を回避することができる。

スイッチング素子Ｓ＊＃のゲートは、放電用抵抗体３６、ドライブＩＣ２０の端子Ｔ５及びＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子３８）を介して端子Ｔ４に接続されている。

スイッチング素子Ｓ＊＃のゲートは、また、ドライブＩＣ２０の端子Ｔ６を介してクランプ回路４０に接続されている。クランプ回路４０は、ＮチャネルＭＯＳ電界効果トランジスタ（クランプ用スイッチング素子４２）、オペアンプ４４（高速オペアンプ）及び電源４６を備えている。詳しくは、端子Ｔ６は、クランプ用スイッチング素子４２を介して端子Ｔ４に接続されている。また、端子Ｔ６及びクランプ用スイッチング素子４２の接続点は、オペアンプ４４の非反転入力端子に接続されている。オペアンプ４４の反転入力端子は、電源４６の正極側に接続され、電源４６の負極側は、端子Ｔ４に接続されている。

ここで、電源４６の端子電圧（以下、クランプ電圧Ｖｃｌａｍｐ）は、例えば、スイッチング素子Ｓ＊＃の信頼性が短時間で過度に低下するような電流が流れない程度の電圧（例えば１２．５Ｖ）にスイッチング素子Ｓ＊＃の開閉制御端子の印加電圧（ゲート電圧）を制限するものである。本実施形態において、クランプ電圧Ｖｃｌａｍｐは、具体的には、スイッチング素子Ｓ＊＃のミラー電圧以上の電圧であってかつゲート電圧Ｖｇｅの上限電圧ＶＨ（定電圧電源２２の端子電圧）未満の電圧に設定されている。

スイッチング素子Ｓ＊＃のゲートは、さらに、ソフト遮断用抵抗体４８、ドライブＩＣ２０の端子Ｔ７及びＮチャネルＭＯＳ電界効果トランジスタ（ソフト遮断用スイッチング素子５０）を介して端子Ｔ４に接続されている。

スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）及びエミッタ間に流れる電流（以下、コレクタ電流Ｉｃｅ）と相関を有する微少電流（例えば、コレクタ電流Ｉｃｅの「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗５２）を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗５２に電圧降下が生じるため、センス抵抗５２のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。

ちなみに、本実施形態では、センス抵抗５２の両端のうちセンス端子Ｓｔ側の電位がエミッタの電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。また、エミッタの電位を「０」とする。

上記定電流用スイッチング素子３４及び放電用スイッチング素子３８は、ドライブＩＣ２０内の駆動制御部５４によって操作される。駆動制御部５４は、ドライブＩＣ２０の端子Ｔ８を介して入力される上記操作信号ｇ＊＃に基づき、定電流用スイッチング素子３４と放電用スイッチング素子３８とを交互にオンオフ操作することでスイッチング素子Ｓ＊＃を駆動する。詳しくは、操作信号ｇ＊＃がオン操作指令となることで、放電用スイッチング素子３８をオフ操作し、また、オペアンプ３０にイネーブル信号を出力することで定電流用スイッチング素子３４をオン操作する。一方、操作信号ｇ＊＃がオフ操作指令となることで、放電用スイッチング素子３８をオン操作に切り替え、また、上記イネーブル信号の出力を停止させることで定電流用スイッチング素子３４をオフ操作に切り替える。

駆動制御部５４は、さらに、端子Ｔ２を介して入力されるゲート電圧Ｖｇｅや、ドライブＩＣ２０の端子Ｔ９を介して入力されるセンス電圧Ｖｓｅ等に基づき、過電流保護処理を行う。この処理は、クランプ処理と、ソフト遮断処理とを含む処理である。

まず、クランプ処理について説明すると、この処理は、操作信号ｇ＊＃がオン操作指令とされてゲート電荷の充電が行われる状況下、ゲート電圧Ｖｇｅが上限電圧ＶＨに到達する以前において、クランプフィルタ時間Ｔｃｌａｍｐ（例えば１．６μｓｅｃ）に渡ってオペアンプ４４にイネーブル信号を出力することでクランプ用スイッチング素子４２をオン操作する処理である。この処理によれば、例えば、上下アーム短絡が生じる場合において、後述するソフト遮断処理によってスイッチング素子Ｓ＊＃がオフ状態に切り替えられるまでにスイッチング素子Ｓ＊＃に流れるコレクタ電流Ｉｃｅを制限することができる。

ちなみに、上下アーム短絡とは、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎの双方がオン状態とされることでスイッチング素子Ｓ＊＃の過電流（短絡電流）の流通経路が形成されることをいう。この上下アーム短絡は、例えば、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうち一方にショート故障が生じる状況下、他方がオン状態に切り替えられることで生じる。

続いて、ソフト遮断処理について説明すると、この処理は、センス電圧Ｖｓｅが第１の閾値ＳＣを超えると判断された場合、定電流用スイッチング素子３４をオフ操作してかつ、ソフト遮断用スイッチング素子５０をオン操作する処理である。ここで、第１の閾値ＳＣは、例えば、スイッチング素子Ｓ＊＃の信頼性が維持できなくなるコレクタ電流Ｉｃｅが流れる場合のセンス電圧Ｖｓｅの下限値に設定されている。上記ソフト遮断処理の実行により、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。

なお、上記ソフト遮断用抵抗体４８は、ゲート電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体４８の抵抗値Ｒａは、放電用抵抗体３６の抵抗値Ｒｂよりも高く設定されている。これは、コレクタ電流Ｉｃｅが過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。

ちなみに、ソフト遮断処理が行われた場合、駆動制御部５４は、フェール信号ＦＬを出力する処理と、定電流用スイッチング素子３４及び放電用スイッチング素子３８の駆動を禁止する処理とを併せて行う。上記フェール信号ＦＬは、先の図２に示すドライブＩＣ２０の端子Ｔ１０を介して低電圧システム（制御装置１４）に出力される。このフェール信号ＦＬによって、先の図１に示すフェール処理部１８ａでは、インバータＩＶやコンバータＣＶのシャットダウンが行われる。ここで、フェール処理部１８ａの構成は、例えば、特開２００９−６０３５８号公報の図３に記載のものとすればよい。

続いて、図３及び図４を用いて、上記過電流保護処理についてさらに説明する。

まず、図３に、スイッチング素子Ｓ＊＃に過電流が流れない場合の上記処理の一例を示す。詳しくは、図３（ａ）は、定電流用スイッチング素子３４の操作状態の推移を示し、図３（ｂ）は、放電用スイッチング素子３８の操作状態の推移を示し、図３（ｃ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｄ）は、クランプ用スイッチング素子４２の操作状態の推移を示し、図３（ｅ）は、センス電圧Ｖｓｅの推移を示し、図３（ｆ）は、ソフト遮断用スイッチング素子５０の操作状態の推移を示す。

図示されるように、時刻ｔ１において放電用スイッチング素子３８がオフ操作に切り替えられ、その後時刻ｔ２において定電流用スイッチング素子３４がオン操作に切り替えられることで、ゲート電圧Ｖｇｅが上昇し始める。これにより、コレクタ電流Ｉｃｅが流れ始め、センス電圧Ｖｓｅも上昇し始める。

その後、ゲート電圧Ｖｇｅが所定電圧Ｖα（例えば、ミラー電圧よりも低い電圧である４Ｖ）に到達する時刻ｔ３において駆動制御部５４からオペアンプ４４にイネーブル信号の出力が開始される。このため、時刻ｔ３からクランプフィルタ時間Ｔｃｌａｍｐに渡ってクランプ用スイッチング素子４２がオン操作されるクランプ処理が行われる。これにより、ゲート電圧Ｖｇｅは、その上限電圧ＶＨに到達する以前にクランプ電圧Ｖｃｌａｍｐで制限されることとなる。ちなみに、図３に示す例では、スイッチング素子Ｓ＊＃に過電流が流れないことから、センス電圧Ｖｓｅが第１の閾値ＳＣに到達しない。

その後、クランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ４において、オペアンプ４４へのイネーブル信号の出力が停止され、クランプ用スイッチング素子４２がオフ操作に切り替えられる。そして、時刻ｔ５において定電流用スイッチング素子３４がオフ操作に切り替えれ、その後時刻ｔ６において放電用スイッチング素子３８がオン操作に切り替えられる。

次に、図４に、上下アーム短絡が生じてスイッチング素子Ｓ＊＃に過電流が流れる場合の過電流保護処理の一例を示す。詳しくは、図４（ａ）〜図４（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。

図示されるように、時刻ｔ１において放電用スイッチング素子３８がオフ操作に切り替えられ、時刻ｔ２において定電流用スイッチング素子３４がオン操作に切り替えられた後、時刻ｔ３においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達する。そして、時刻ｔ３からクランプフィルタ時間Ｔｃｌａｍｐに渡ってクランプ用スイッチング素子４２がオン操作される。

ここで、本実施形態において、上記クランプフィルタ時間Ｔｃｌａｍｐは、上下アーム短絡が生じる場合において、ゲート電圧Ｖｇｅが所定電圧Ｖαを超えてからセンス電圧Ｖｓｅが第１の閾値ＳＣを超えるまでの時間の最大値よりもやや長い時間に設定されている。このため、図４に示す例では、クランプフィルタ時間Ｔｃｌａｍｐ内の時刻ｔ４においてセンス電圧Ｖｓｅが第１の閾値ＳＣを超える。このため、ソフト遮断用スイッチング素子５０がオン操作されるソフト遮断処理が行われる。これにより、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。なお、その後、クランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ５においてクランプ用スイッチング素子４２がオフ操作に切り替えられる。

ところで、インバータＩＶの備えるスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ）について、過電流が流れる要因としては、上下アーム短絡の他に、相間短絡もある。ここで、相間短絡とは、例えば、インバータＩＶ及びモータジェネレータ１０を接続する３相の電気経路（例えば、バスバやモータケーブル）のうち２つが短絡したり、インバータＩＶに設けられてかつ３相の電気経路が接続される出力端子台のうち２つが短絡したり、モータジェネレータ１０内の３相の電気経路のうち２つが短絡したりする状況下、短絡した相のうち一方に対応する高電位側のスイッチング素子と、他方に対応する低電位側のスイッチング素子とがオン状態とされることで過電流の流通経路が形成されることである。

図５に、先の図１に示したシステムの全体構成のうち、インバータＩＶのＶ，Ｗ相アーム部とモータジェネレータ１０とを示す。

図示される例では、Ｖ，Ｗ相の上記電気経路同士が短絡する状況下、Ｖ相の高電位側のスイッチング素子Ｓｖｐと、Ｗ相の低電位側のスイッチング素子Ｓｗｎとがオン状態とされることで過電流の流通経路が形成される相間短絡を示している。

ここで、相間短絡が生じると、スイッチング素子Ｓ￥＃に過電流が流れる状況であるにもかかわらず、ソフト遮断処理を速やかに行うことができなくなる事態が生じ得る。以下、図６及び図７を用いて、このことについて説明する。

図６及び図７は、スイッチング素子Ｓ￥＃に過電流が流れる場合におけるスイッチング素子Ｓ￥＃のゲート電圧Ｖｇｅ、センス電圧Ｖｓｅ、コレクタ・エミッタ間電圧Ｖｃｅ、コレクタ電流Ｉｃｅ、スイッチング素子Ｓ￥＃における損失Ｗｃｅ（コレクタ・エミッタ間電圧Ｖｃｅ及びコレクタ電流Ｉｃｅの乗算値）、及び各スイッチング素子３４，４２，５０の操作状態の推移である。詳しくは、図６は、上下アーム短絡が生じてかつ、スイッチング素子Ｓ￥＃がオフ状態とされる場合のコレクタ・エミッタ間電圧Ｖｃｅが高い（インバータＩＶの入力電圧ＶＬが２００Ｖ）状況下の推移であり、図７は、相間短絡が生じてかつ、上記コレクタ・エミッタ間電圧Ｖｃｅが低い（インバータＩＶの入力電圧ＶＬが１００Ｖ）状況下の推移である。なお、図６及び図７において、横軸スケール（時間スケール）は互いに同一であり、縦軸スケール（電圧等のスケール）も互いに同一である。

図７の時刻ｔ１〜ｔ２に示す相関短絡が生じる場合のコレクタ電流Ｉｃｅの上昇速度（例えば５８０Ａ／μｓｅｃ）は、図６の時刻ｔ１〜ｔ２に示す上下アーム短絡が生じる場合のコレクタ電流Ｉｃｅの上昇速度（例えば２０００Ａ／μｓｅｃ）よりも低い。これは、相間短絡が生じる場合の過電流の流通経路が、上下アーム短絡が生じる場合の過電流の流通経路よりも長いこと等に起因して、相間短絡が生じる場合の過電流の流通経路のインダクタンス（例えば１８２．５ｎＨ）が、上下アーム短絡の生じる場合の過電流の流通経路のインダクタンス（例えば６０．３ｎＨ）よりも大きいことに起因する。そして、こうしたコレクタ電流Ｉｃｅの挙動により、相関短絡が生じる場合のセンス電圧Ｖｓｅの上昇速度は、上下アーム短絡が生じる場合のセンス電圧Ｖｓｅの上昇速度よりも低くなる。

また、相間短絡が生じると、上下アーム短絡が生じる場合と比較して、スイッチング素子Ｓ￥＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低くなる。これは、相間短絡が生じる場合の過電流の流通経路の抵抗値のうち、高電位側のスイッチング素子のエミッタから低電位側のスイッチング素子のコレクタまでの経路（例えば、上記バスバ）の抵抗値が占める割合が上下アーム短絡の場合よりも高くなり、上記経路における電圧降下量が大きくなることによる。なお、上記割合が高くなる要因としては、主に、相間短絡が生じる場合の過電流の流通経路が、上下アーム短絡が生じる場合の過電流の流通経路よりも長いことによる。

相間短絡の発生によってスイッチング素子Ｓ￥＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低くなると、スイッチング素子Ｓ￥＃がオフ状態からオン状態に移行される過渡状態とされる状況下における実際のセンス電圧Ｖｓｅが、コレクタ電流Ｉｃｅに応じた当初の想定値Ｖｄｌよりも低くなる（図７の時刻ｔ１〜ｔ２のセンス電圧Ｖｓｅ参照）。すなわち、スイッチング素子Ｓ￥＃がオン操作される期間において、センス電圧Ｖｓｅがコレクタ電流Ｉｃｅの上昇に応じて基本的には上昇するものの、センス電圧Ｖｓｅが当初の想定値Ｖｄｌよりも低くなる。これは、センス電圧Ｖｓｅがコレクタ・エミッタ間電圧Ｖｃｅで制限されるためである。つまり、エミッタからスイッチング素子Ｓ￥＃のコレクタ電流流通部を介してコレクタに至る経路における電位差と、エミッタからセンス抵抗５２及びセンス端子Ｓｔを介してコレクタに至る経路におけ電位差とが同一であることによる。

上述した理由によってセンス電圧Ｖｓｅが当初の想定値Ｖｄｌよりも低くなると、クランプフィルタ時間Ｔｃｌａｍｐ内にセンス電圧Ｖｓｅが第１の閾値ＳＣに到達せず、クランプ用スイッチング素子４２がオフ操作に切り替えられる。このため、ゲート電圧Ｖｇｅは、その後上限電圧ＶＨまで上昇し、スイッチング素子Ｓ￥＃に流れる過電流が増大する。スイッチング素子Ｓ￥＃に流れる過電流が増大する状況下、図７の時刻ｔ２近傍に示すように、センス電圧Ｖｓｅがコレクタ電流Ｉｃｅに応じた値まで急減に上昇することでセンス電圧Ｖｓｅが第１の閾値ＳＣを超えることとなる。これにより、ソフト遮断用スイッチング素子５０がオン操作されるものの、この時のコレクタ電流Ｉｃｅが高いこと等に起因して、スイッチング素子Ｓ￥＃がオフ状態に切り替えられる場合に生じるサージ電圧が増大する。そしてこれにより、スイッチング素子Ｓ￥＃の信頼性が低下するおそれがある。

特に、インバータＩＶの入力電圧ＶＬが低いほど、スイッチング素子Ｓ￥＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが低くなることから、センス電圧Ｖｓｅが当初の想定値Ｖｄｌよりも低くなる度合いが大きい。このため、ソフト遮断処理が実行されるまでの時間が長くなることで、ソフト遮断処理時におけるコレクタ電流Ｉｃｅが更に増大する懸念がある。

図８及び図９に、スイッチング素子Ｓ￥＃に過電流が流れる場合におけるゲート電圧Ｖｇｅ等の推移を示す。詳しくは、図８は、上下アーム短絡が生じる場合の推移であり、図９は、相間短絡が生じる場合の推移である。なお、図８及び図９は、先の図６及び図７に対応している。

ちなみに、図８及び図９において、ゲート電圧Ｖｇｅ、コレクタ・エミッタ間電圧Ｖｃｅ、センス電圧Ｖｓｅ及びスイッチング素子Ｓ￥＃における損失Ｗｃｅについての縦軸スケールは互いに同一であるが、コレクタ電流Ｉｃｅについて、図９の縦軸スケールは、図８の縦軸スケールの２倍である。さらに、図９の横軸スケールは、図８の横軸スケールの２倍である。

図８及び図９に示すように、相間短絡が生じる場合のコレクタ電流Ｉｃｅのピーク値（２７６７Ａ）は、上下アーム短絡が生じる場合のコレクタ電流Ｉｃｅのピーク値（２２００Ａ）よりも大きく、また、相間短絡が生じる場合のコレクタ・エミッタ間電圧Ｖｃｅのピーク値（６５６Ｖ）は、上下アーム短絡が生じる場合のコレクタ・エミッタ間電圧Ｖｃｅのピーク値（３６０Ｖ）よりも高い。このため、ソフト遮断処理によってスイッチング素子Ｓ￥＃がオフ状態に切り替えられる場合に生じる損失について、相間短絡が生じるときの値（例えば０．５６Ｊ）は、上下アーム短絡が生じる場合の値（例えば１．３９Ｊ）よりも大きくなる。これにより、スイッチング素子Ｓ￥＃の信頼性が低下する懸念がある。

こうした問題に対処すべく、本実施形態では、クランプ処理によってクランプ用スイッチング素子４２がオン操作され始めてからクランプフィルタ時間Ｔｃｌａｍｐが経過するまでの期間において、センス電圧Ｖｓｅが第１の閾値ＳＣよりも低くてかつ０よりも高い第２の閾値ＯＣを超えたと判断された場合、クランプフィルタ時間Ｔｃｌａｍｐを延長する延長処理を行う。延長処理によれば、相間短絡が生じる場合であっても、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐに維持した状態でソフト遮断処理を行うことができる。これにより、コレクタ電流のピーク値及びサージ電圧の増大を回避することができる。

図１０に、上記延長処理の手順を示す。この処理は、駆動制御部５４によって実行される。なお、本実施形態にかかる駆動制御部５４は、ハードウェアであるため、図１０に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ１０において、操作信号ｇ￥＃（￥＝ｕ，ｖ，ｗ）がオン操作指令であるか否かを判断する。

ステップＳ１０において肯定判断された場合には、ステップＳ１２に進み、センス電圧Ｖｓｅが第２の閾値ＯＣを超えたか否かを判断する。この処理は、クランプフィルタ時間Ｔｃｌａｍｐ延長するか否かを判断するための処理である。

ステップＳ１２において肯定判断された場合には、ステップＳ１４に進み、クランプフィルタ時間Ｔｃｌａｍｐを延長する。ここで、本実施形態では、センス電圧Ｖｓｅが第２の閾値ＯＣを超えたと判断された後、センス電圧Ｖｓｅが第１の閾値ＳＣを超えたと判断されるまでクランプフィルタ時間Ｔｃｌａｍｐを延長する。すなわち、センス電圧Ｖｓｅが第１の閾値ＳＣを超えたと判断されるまでクランプ用スイッチング素子４２のオン操作を継続させる。これは、センス電圧Ｖｓｅが第２の閾値ＯＣを超える状況が、その後センス電圧Ｖｓｅが第１の閾値ＳＣを超える蓋然性が高い状況であることによる。

なお、上記ステップＳ１０、Ｓ１２において否定判断された場合や、ステップＳ１４の処理が完了した場合には、この一連の処理を一旦終了する。

図１１に、相間短絡が生じる場合におけるクランプフィルタ時間Ｔｃｌａｍｐの延長処理の一例を示す。詳しくは、図１１は、先の図７に対応している。

図示されるように、時刻ｔ１において定電流用スイッチング素子３４がオン操作に切り替えられた後、クランプ用スイッチング素子４２がオン操作に切り替えられる。その後、時刻ｔ２において、センス電圧Ｖｓｅが第２の閾値ＯＣを超えたと判断されることで、上記延長処理が実行される。このため、クランプフィルタ時間Ｔｃｌａｍｐの終了タイミングは、当初の時刻ｔ３からセンス電圧Ｖｓｅが第１の閾値ＳＣを超える時刻ｔ４まで延長されることとなる。

このように、本実施形態では、クランプ処理によってゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐで制限され始めてからクランプフィルタ時間Ｔｃｌａｍｐが経過するまでの期間において、センス電圧Ｖｓｅが第２の閾値ＯＣを超えたと判断された場合、センス電圧Ｖｓｅが第１の閾値ＳＣを超えるまでクランプフィルタ時間Ｔｃｌａｍｐを延長する延長処理を行った。このため、相間短絡が生じてスイッチング素子Ｓ￥＃に過電流が流れる場合であっても、スイッチング素子Ｓ￥＃の信頼性の低下を好適に回避することができる。

さらに、ソフト遮断処理が実行されるまでゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限することができるため、スイッチング素子Ｓ￥＃に過電流が流れる場合のスイッチング素子Ｓ￥＃におけるエネルギ損失を低減することもできる。これにより、スイッチング素子Ｓ￥＃の小型化を図ることができ、ひいてはコストの低減を図ることができる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、クランプ回路の構成を変更する。

図１２に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１２において、先の図２に示した部材等と同一の部材等については、便宜上、同一の符号を付している。

図示されるように、本実施形態にかかるクランプ回路４０ａは、クランプ用スイッチング素子４２と、ツェナーダイオード５６とを備えている。詳しくは、端子Ｔ６は、ツェナーダイオード５６及びクランプ用スイッチング素子４２の直列接続体を介して端子Ｔ４に接続されている。ここで、本実施形態において、ツェナーダイオード５６のブレークダウン電圧は、上記クランプ電圧Ｖｃｌａｍｐに設定されている。

なお、本実施形態にかかるクランプ処理は、クランプフィルタ時間Ｔｃｌａｍｐに渡って駆動制御部５４によってクランプ用スイッチング素子４２がオン操作されることで行われる。

以上説明した本実施形態によっても、上記第１の実施形態で得られる効果と同様の効果を得ることができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、スイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）に過電流が流れないと判断された場合にクランプ処理を解除するクランプ解除処理を行う。

図１３に、駆動制御部５４によって実行されるクランプ解除処理の手順を示す。なお、本実施形態にかかる駆動制御部５４は、ハードウェアであるため、図１３に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、ますステップＳ１６において操作信号ｇ￥＃がオフ操作指令からオン操作指令に切り替えられたか否かを判断する。

ステップＳ１６において肯定判断された場合には、ステップＳ１８に進み、操作信号ｇ￥＃がオン操作指令に切り替えられた直後におけるセンス電圧Ｖｓｅの上昇速度（以下、電圧上昇速度Ｓｓｅ）を算出し、算出された電圧上昇速度Ｓｓｅが規定速度Ｓαを超えたか否かを判断する。上記規定速度Ｓαは、スイッチング素子Ｓ￥＃の過電流の流通経路が形成されたか否かを判別可能な値に設定され、本実施形態では、上下アーム短絡が生じた場合の電圧上昇速度Ｓｓｅの最大値に設定されている。ここで、電圧上昇速度Ｓｓｅを過電流の流通経路が形成されているか否かの判断に用いるのは、図１４に示すように、スイッチング素子Ｓ￥＃に過電流が流れない場合の電圧上昇速度Ｓｓｅ１は通常、上下アーム短絡が生じる場合の電圧上昇速度Ｓｓｅ２よりも高いことに鑑みたものである。なお、図１４（ａ）は、上下アーム短絡が生じる場合のゲート電圧等の推移であり、図１４（ｂ）は、過電流が流れない通常駆動時のゲート電圧等の推移である。

ちなみに、ステップＳ１８において、電圧上昇速度Ｓｓｅは、例えば、センス電圧Ｖｓｅの時間微分値として算出すればよい。

また、本ステップの処理は、スイッチング素子Ｓ￥＃のミラー期間が終了するまでに行われることが望ましい。これにより、クランプ用スイッチング素子４２がオン操作されることにより定電圧電源２２から端子Ｔ４へと流れる電流（クランプ電流）を低減でき、また、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐに維持されることに起因するスイッチング素子Ｓ￥＃の導通損失を低減できる。

ステップＳ１８において肯定判断された場合には、過電流の流通経路が形成されていないと判断し、ステップＳ２０に進む。ステップＳ２０では、クランプ処理を解除する。

なお、上記ステップＳ１６、Ｓ１８において否定判断された場合や、ステップＳ２０の処理が完了した場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によれば、上記第１の実施形態で得られる効果に加えて、クランプ電流を低減し、また、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐに維持されることに起因するスイッチング素子Ｓ￥＃の導通損失を低減するといった効果を得ることができる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、クランプフィルタ時間Ｔｃｌａｍｐの延長処理手法を変更する。

図１５に、駆動制御部５４によって実行される上記延長処理の手順を示す。なお、本実施形態にかかる駆動制御部５４は、ハードウェアであるため、図１５に示す処理は、実際にはロジック回路によって実行される。また、図１５において、先の図１０に示した処理と同一の処理については、便宜上、同一の符号を付している。

この一連の処理では、まずステップＳ２２において、操作信号ｇ￥＃（￥＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）がオフ操作指令からオン操作指令に切り替えられたか否かを判断する。

ステップＳ２２において肯定判断された場合には、ステップＳ２４に進み、操作信号ｇ￥＃がオン操作指令に切り替えられた直後における電圧上昇速度Ｓｓｅが第２の規定速度Ｓβ以下であるか否かを判断する。本実施形態において、第２の規定速度Ｓβは、相間短絡が生じる場合の電圧上昇速度Ｓｓｅの最大値に設定されている。この処理は、相間短絡が生じるか否かを判断するための処理である。ここで、相間短絡が生じるか否かを判断するためのパラメータとして電圧上昇速度Ｓｓｅを用いるのは、上述したように、相間短絡が生じる場合の電圧上昇速度Ｓｓｅが通常、上下アーム短絡が生じる場合の電圧上昇速度Ｓｓｅよりも低くなり、また、上下アーム短絡が生じる場合の電圧上昇速度Ｓｓｅが通常、上記通常駆動時の電圧上昇速度Ｓｓｅよりも低くなることに鑑みたものである。

ステップＳ２４において肯定判断された場合には、相間短絡が生じると判断し、ステップＳ１４に進む。

なお、上記ステップＳ２２、Ｓ２４において否定判断された場合や、ステップＳ１４の処理が完了した場合には、この一連の処理を一旦終了する。

以上説明した本実施形態によれば、上記第１の実施形態で得られる効果と同様の効果を得ることができる。

（第５の実施形態）
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）のオンオフ１周期のうち、クランプ処理によってゲート電圧Ｖｇｅが制限され始めてからクランプフィルタ時間Ｔｃｌａｍｐが経過するまでの期間以外の期間においてクランプ処理によるゲート電圧Ｖｇｅの制限を無効化する無効化処理を行う。

図１６に、駆動制御部５４によって実行される上記無効化処理の一例を示す。詳しくは、図１６（ａ）〜図１６（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応しており、図１６（ｇ）は、無効化フラグＦｃの推移を示す。ここで、無効化フラグＦｃは、「１」によってゲート電圧Ｖｇｅの制限が無効化されていることを示し、「０」によって上記制限が無効化されていないことを示す。また、図１６は、スイッチング素子Ｓ＊＃の通常駆動時の推移である。

図示される例では、時刻ｔ１において放電用スイッチング素子３８がオフ操作に切り替えられ、その後時刻ｔ２において定電流用スイッチング素子３４がオン操作に切り替えられる。そして、その後、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達する時刻ｔ３において、無効化フラグＦｃの値が「０」とされる。

その後、クランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ４において無効化フラグＦｃの値が「１」とされる。なお、クランプフィルタ時間Ｔｃｌａｍｐの延長処理が行われた場合、これに併せて無効化フラグＦｃの値が「１」とされる期間も延長される。

以上説明した本実施形態によれば、上記第１の実施形態で得られる効果に加えて、例えば、ノイズの混入等によってクランプ回路４０が誤作動することによる不都合を回避するといった効果を得ることができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記第１の実施形態の図２において、定電流駆動回路２４のうち抵抗体２６及び定電流用スイッチング素子３４以外の部材を除去した定電圧駆動回路を採用してもよい。

・「設定手段」としては、上記各実施形態に例示したものに限らない。

例えば、上記第１の実施形態において、センス電圧Ｖｓｅが第２の閾値ＯＣを超えたと判断されたタイミングにて、相間短絡が生じる状況下にてゲート電圧Ｖｇｅが所定電圧Ｖαを超えてからセンス電圧Ｖｓｅが第１の閾値ＳＣを超えるまでの時間の最大値よりもやや長い時間にクランプフィルタ時間Ｔｃｌａｍｐを延長する制御ロジックを採用してもよい。

また、例えば、上記第４の実施形態において、オン操作指令がなされる状況下、センス電圧Ｖｓｅが上昇した後、一旦低下したと判断された場合にクランプフィルタ時間Ｔｃｌａｍｐを延長してもよい。すなわち、オン操作指令がなされる状況下におけるセンス電圧Ｖｓｅの減少速度が規定値を超えたと判断された場合にクランプフィルタ時間Ｔｃｌａｍｐを延長してもよい。これは、先の図７に示すように、相間短絡発生時にセンス電圧Ｖｓｅが一旦低下する減少が生じることに基づく手法である。

さらに、「設定手段」としては、例えば以下に説明するものであってもよい。

オン操作指令に切り替えられた直後の電圧上昇速度Ｓｓｅに基づき、複数のクランプフィルタ時間Ｔｃｌａｍｐの候補のうちいずれかを都度選択することでクランプフィルタ時間Ｔｃｌａｍｐを可変設定してもよい。詳しくは、上記電圧上昇速度Ｓｓｅに基づき上下アーム短絡が生じたと判断された場合、上下アーム短絡発生時にゲート電圧Ｖｇｅが所定電圧Ｖαを超えてからセンス電圧Ｖｓｅが第１の閾値ＳＣを超えるまでの時間の最大値よりもやや長い時間をクランプフィルタ時間Ｔｃｌａｍｐとして選択する。一方、上記電圧上昇速度Ｓｓｅに基づき相間短絡が生じたと判断された場合、相間短絡発生時にゲート電圧Ｖｇｅが所定電圧Ｖαを超えてからセンス電圧Ｖｓｅが第１の閾値ＳＣを超えるまでの時間の最大値よりもやや長い時間をクランプフィルタ時間Ｔｃｌａｍｐとして選択する。他方、上記電圧上昇速度Ｓｓｅに基づき上下アーム短絡及び相間短絡が生じないと判断された場合、通常駆動時にゲート電圧Ｖｇｅが所定電圧Ｖαを超えてからミラー期間が終了するタイミング以前のタイミングまでの時間をクランプフィルタ時間Ｔｃｌａｍｐとして選択する。

・上記各実施形態において、クランプ電圧Ｖｃｌａｍｐを、ミラー電圧未満の電圧であってかつ、スイッチング素子Ｓ＊＃がオン状態に切り替わる電圧（スレッショルド電圧Ｖｔｈ）以上の電圧に設定してもよい。

・「判断手段」としては、上記第３の実施形態に例示したものに限らない。例えば、電圧上昇速度Ｓｓｅに代えて、操作信号ｇ￥＃がオン操作指令に切り替えられてから所定時間経過後のセンス電圧Ｖｓｅに基づき、過電流の流通経路が形成されているか否かを判断してもよい。これは、上述したように、通常駆動時、上下アーム短絡時、相間短絡時の順で、オン操作指令に切り替えられた直後の電圧上昇速度Ｓｓｅが低くなることにより、上記所定時間経過後のセンス電圧Ｖｓｅが低くなることに基づくものである。

・「無効化手段」としては、スイッチング素子Ｓ＊＃のオンオフ１周期のうち、ゲート電圧Ｖｇｅが制限され始めてからこの制限が解除されるまでの期間を除く一部の期間において上記制限を無効化するものであってもよい。この場合であっても、クランプ回路４０の誤作動の発生確率を低くすることはできる。

・「制限手段」としては、センス電圧Ｖｓｅが第１の閾値ＳＣを超えたと判断された場合にソフト遮断用スイッチング素子５０を即オン操作するものに限らない。例えば、センス電圧Ｖｓｅが第１の閾値ＳＣを超える状態が所定時間継続されたと判断された場合にソフト遮断用スイッチング素子５０をオン操作するものであってもよい。

また、「制限手段」としては、ソフト遮断処理によってスイッチング素子Ｓ＊＃の駆動を禁止してコレクタ電流Ｉｃｅの流通を阻止するものに限らない。例えば、スイッチング素子Ｓ＊＃のミラー電圧Ｖｍｉｌｌよりも高くてかつクランプ電圧Ｖｃｌａｍｐよりも低い電圧までゲート電圧Ｖｇｅを低下させるなどして、コレクタ電流Ｉｃｅの流通を許容しつつもコレクタ電流Ｉｃｅを低下させるものであってもよい。この場合であっても、コレクタ電流Ｉｃｅの低下に起因してサージ電圧が増大するおそれがあるなら、過電流保護処理が有効である。

・「電流検出手段」としては、センス端子Ｓｔの出力電流をセンス電圧Ｖｓｅとして検出するセンス抵抗５２を備えるものに限らない。例えば、センス端子Ｓｔからエミッタまでの電気経路を流れる電流を検出可能であるなら、ホール素子を備えるもの等、他の電流検出手段であってもよい。なお、この場合、センス端子及びエミッタ間が短絡されないように上記電気経路にある程度の抵抗を持たせることが望ましい。

・「スイッチング素子」としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明の適用対象としては、インバータＩＶに備えられるスイッチング素子に限らず、コンバータＣＶに備えられるスイッチング素子であってもよい。この場合であっても、何らかの要因によって過電流の流通経路が形成された場合において、上記流通経路のインダクタンスが上下アーム短絡発生時の過電流の流通経路のインダクタンスよりも大きくなることがあるなら、本願発明の適用が有効である。

また、本願発明の適用対象としては、車載主機を駆動するための電力変換回路（インバータやコンバータＣＶ）に備えられるスイッチング素子に限らず、例えば、空調用の圧縮機を駆動するための電力変換回路に備えられるスイッチング素子であってもよい。また、本願発明の適用対象としては、車両に搭載される電力変換回路に限らず、さらに電力変換回路に限らない。

５２…センス抵抗、Ｓ￥＃（￥＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）…スイッチング素子、Ｓｔ…センス端子。

Claims (9)

1. 自身の入出力端子間に流れる電流（Ｉｃｅ）と相関を有する微少電流を出力するセンス端子（Ｓｔ）を備えるスイッチング素子（Ｓ￥＃；￥＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）に適用され、
   前記センス端子の出力電流（Ｖｓｅ）を検出する電流検出手段（５２）と、
   前記電流検出手段によって検出された出力電流が閾値（ＳＣ）を超えたことに基づき、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段と、
   前記開閉制御端子の電荷の充電が行われる状況下、該開閉制御端子の電圧（Ｖｇｅ）がその上限電圧（ＶＨ）に到達する以前において、規定時間（Ｔｃｌａｍｐ）に渡って前記開閉制御端子の電圧を前記上限電圧未満のクランプ電圧（Ｖｃｌａｍｐ）で制限する処理を行うクランプ手段と、
   前記電荷の充電が行われる状況下における前記出力電流に基づき、前記規定時間を延長する処理を行う設定手段と、
   を備えることを特徴とするスイッチング素子の駆動回路。
2. 前記閾値を第１の閾値（ＳＣ）とし、
   前記設定手段は、前記クランプ手段によって前記開閉制御端子の電圧が前記クランプ電圧で制限され始めてから前記規定時間が経過するまでの期間において、前記出力電流が前記第１の閾値よりも小さくてかつ０よりも大きい第２の閾値（ＯＣ）を超えたことに基づき、前記規定時間を延長する処理を行うことを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記設定手段は、前記出力電流が前記第１の閾値を超えるまで前記規定時間を延長する処理を行うことを特徴とする請求項２記載のスイッチング素子の駆動回路。
4. 前記電荷の充電が行われる状況下における前記出力電流に基づき、前記スイッチング素子の過電流の流通経路が形成されるか否かを判断する判断手段と、
   前記判断手段によって前記過電流の流通経路が形成されないと判断されたことに基づき、前記クランプ手段による前記開閉制御端子の電圧の制限を解除する解除手段と、
   を更に備えることを特徴とする請求項２又は３記載のスイッチング素子の駆動回路。
5. 前記設定手段は、前記電荷の充電が行われる状況下における前記出力電流の変化速度（Ｓｓｅ）に基づき、前記規定時間を延長する処理を行うことを特徴とする請求項１記載のスイッチング素子の駆動回路。
6. 前記出力電流の変化速度とは、該出力電流の上昇速度であることを特徴とする請求項５記載のスイッチング素子の駆動回路。
7. 前記スイッチング素子のオンオフ１周期のうち、前記クランプ手段によって前記開閉制御端子の電圧が制限され始めてから該制限が解除されるまでの期間を除く少なくとも一部の期間において、前記クランプ手段による前記開閉制御端子の電圧の制限を無効化する無効化手段を更に備えることを特徴とする請求項１〜６のいずれか１項に記載のスイッチング素子の駆動回路。
8. 前記開閉制御端子は、クランプ用スイッチング素子（４２）を介して前記スイッチング素子の出力端子と接続され、
   前記クランプ手段は、前記制限する処理を、前記開閉制御端子の電圧に基づき前記クランプ用スイッチング素子の開閉制御端子の電圧を操作することで行うことを特徴とする請求項１〜７のいずれか１項に記載のスイッチング素子の駆動回路。
9. 前記開閉制御端子は、ツェナーダイオード（５６）及びクランプ用スイッチング素子（４２）の直列接続体を介して前記スイッチング素子の出力端子と接続され、
   前記ツェナーダイオードのブレークダウン電圧は、前記クランプ電圧に設定され、
   前記クランプ手段は、前記制限する処理を、前記クランプ用スイッチング素子をオン操作することで行うことを特徴とする請求項１〜７のいずれか１項に記載のスイッチング素子の駆動回路。