JP5392578B2 - 電子装置 - Google Patents

Description

本発明は、スイッチング素子と、駆動回路とを備えた電子装置に関する。

従来、スイッチング素子と、駆動回路とを備えた電子装置として、例えば特許文献１に開示されているゲート駆動回路がある。

特許文献１に開示されているゲート駆動回路は、パワースイッチング素子を駆動する回路である。ゲート駆動回路は、第１オン側電源回路と、第２オン側電源回路とを備えている。第１オン側電源回路は、第１オン電源と、第１スイッチとを有している。第２オン側電源回路は、第２オン電源と、第２スイッチと、オン側遅延回路とを有している。第１オン電源の供給する第１オン電圧は、第２オン電源の供給する第２オン電圧より低く設定されている。

パワースイッチング素子のオンを指示する信号が入力されると、第１スイッチがオンして、パワースイッチング素子のゲートに、第１オン電源の第１オン電圧が印加される。パワースイッチング素子のオンを指示する信号は、オン側遅延回路によって遅延される。オン側遅延回路によって遅延された信号が入力されると、第２スイッチがオンして、パワースイッチング素子のゲートに、第２オン電源の第２オン電圧が印加される。つまり、パワースイッチング素子のオン動作中には、ゲートに低く設定された第１オン電圧が印加され、パワースイッチング素子が定常状態になると、ゲートに高く設定された第２オン電圧が印加される。

パワースイッチング素子のオン動作中に、ゲート電圧を低くすることで、パワースイッチング素子に流れるコレクタ電流を抑えることができる。そのため、異常が発生してパワースイッチング素子をオフする場合であっても、サージ電圧による破損や発熱による破損を抑えることができる。従って、パワースイッチング素子の破損に対する耐量を向上させることができる。また、パワースイッチング素子が定常状態になると、ゲート電圧を高くすることで、パワースイッチング素子の定常損失を抑えることができる。

特開２００９−０７１９５６号公報

ところで、前述したゲート駆動回路は、電圧の異なる２つの電源を備えている。そのため、回路構成が複雑になるという問題があった。

また、パワースイッチング素子には、特性のばらつきがある。そのため、パワースイッチング素子を適切に制御するためには、特性に応じてオン側遅延回路の遅延時間、第１オン電源の第１オン電圧及び第２オン電源の第２オン電圧を設定しなければならない。しかし、遅延時間、第１オン電圧及び第２オン電圧は、ハードウェアによって設定されている。そのため、パワースイッチング素子の特性に応じて設定を変更することはできない。従って、特性に応じてパワースイッチング素子を適切に制御することができないという問題があった。

本発明はこのような事情に鑑みてなされたものであり、簡素な構成で、特性に応じてスイッチング素子を適切に制御することができる電子装置を提供することを目的とする。

そこで、本発明者らは、この課題を解決すべく鋭意研究し試行錯誤を重ねた結果、定電流回路と電圧制限回路を用いて構成するとともに、制御回路に記憶されたスイッチング素子の特性情報に基づいて電圧制限回路を制御することで、簡素な構成で、特性に応じてスイッチング素子を適切に制御できることを見出し、本発明を完成するに至った。

すなわち、請求項１に記載の電子装置は、制御端子の電圧を制御することで駆動されるスイッチング素子と、スイッチング素子の制御端子に接続され、スイッチング素子の制御端子に定電流を流し込む定電流回路と、スイッチング素子の制御端子に接続され、スイッチング素子の制御端子の電圧を制限する電圧制限回路と、スイッチング素子のオン、オフを指示するための駆動信号を出力するコントローラと、定電流回路、電圧制限回路及びコントローラに接続され、駆動信号がスイッチング素子のオンを指示すると、定電流回路を制御してスイッチング素子の制御端子に定電流を流し込むとともに、電圧制限回路を制御してスイッチング素子の制御端子の電圧を制限する制御回路と、を備えた電子装置であって、制御回路は、スイッチング素子が有するスイッチング素子固有の特性情報を記憶する記憶部を有し、記憶部に記憶されている特性情報に基づいて電圧制限回路を制御することを特徴とする。

この構成によれば、従来のように、２つの電源を用いることなく、定電流回路と電圧制限回路によって、スイッチング素子の制御端子に印加される電圧を調整することができる。そのため、回路構成を簡素化することができる。また、予め記憶されているスイッチング素子の特性情報に基づいて電圧制限回路を制御することができる。そのため、特性に応じてスイッチング素子を適切に制御することができる。

請求項２に記載の電子装置は、特性情報は、スイッチング素子のオン、オフ閾値電圧であり、制御回路は、スイッチング素子のオン、オフ閾値電圧に基づいて、電圧制限回路が制限するオン、オフ閾値電圧より高い制限電圧を求め、スイッチング素子の制御端子の電圧が制限電圧に制限されるように電圧制限回路を制御することを特徴とする。この構成によれば、スイッチング素子のオン、オフ閾値電圧には、ばらつきがある。オン、オフ閾値電圧がばらつくと、スイッチング素子のオンするタイミングが変化する。そのため、スイッチング素子の発熱が変化する。しかし、オン、オフ閾値電圧に基づいて電圧制限回路の制限電圧を求めることで、スイッチング素子のオン動作中に流れる電流を特性に応じて適切に抑えることができる。そのため、スイッチング素子の発熱を抑えることができる。従って、スイッチング素子の破壊に対する耐量を特性に応じて適切に確保することができる。また、オン、オフ閾値電圧に基づいて電圧制限回路の制限電圧を求めることで、スイッチング素子の定常損失を特性に応じて適切に抑えることもできる。

請求項３に記載の電子装置は、制御回路は、スイッチング素子の温度を検出し、検出結果とスイッチング素子のオン、オフ閾値電圧に基づいて制限電圧を求めることを特徴とする。この構成によれば、スイッチング素子のオン、オフ閾値電圧は、温度によって変化する。しかし、スイッチング素子の温度に基づいて電圧制限回路の制限電圧を求めることで、温度によるオン、オフ閾値電圧の変化の影響を受けることなく、スイッチング素子のオン動作中に流れる電流を特性に応じてより適切に抑えることができる。従って、スイッチング素子の破壊に対する耐量を特性に応じてより適切に確保することができる。また、スイッチング素子の定常損失を特性に応じてより適切に抑えることもできる。

請求項４に記載の電子装置は、スイッチング素子は、並列接続された複数の副スイッチング素子からなり、制御回路は、複数の副スイッチング素子のそれぞれのオン、オフ閾値電圧のうち、最も低いオン、オフ閾値電圧に基づいて制限電圧を求めることを特徴とする。この構成によれば、スイッチング素子が、並列接続された複数の副スイッチング素子からなる場合であっても、スイッチング素子の破壊に耐量を特性に応じて確保することができる。

請求項５に記載の電子装置は、特性情報は、スイッチング素子の端子間容量であり、制御回路は、スイッチング素子の端子間容量に基づいて、電圧制限回路が制限を開始してから解除するまでの制限時間を求め、スイッチング素子の制御端子の電圧が制限時間の間制限されるように電圧制限回路を制御することを特徴とする。この構成によれば、スイッチング素子の端子間容量には、ばらつきがある。端子間容量がばらつくと、スイッチング素子の制御端子の電圧の上り方が変化する。そのため、スイッチング素子のオンするタイミングが変化し、それに伴って発熱も変化する。しかし、スイッチング素子の端子間容量に基づいて電圧制限回路の制限時間を求めることで、スイッチング素子のオン動作中に流れる電流を特性に応じて適切に抑えることができる。そのため、スイッチング素子の発熱を抑えることができる。従って、スイッチング素子の破壊に対する耐量を特性に応じて適切に確保することができる。また、端子間容量に基づいて電圧制限回路の制限時間を求めることで、スイッチング素子の定常損失を特性に応じて適切に抑えることもできる。

請求項６に記載の電子装置は、スイッチング素子は、並列接続された複数の副スイッチング素子からなり、制御回路は、複数の副スイッチング素子のそれぞれの端子間容量を加算した容量に基づいて制限時間を求めることを特徴とする。この構成によれば、スイッチング素子が、並列接続された複数の副スイッチング素子からなる場合であっても、スイッチング素子の破壊に対する耐量を特性に応じてより適切に確保することができる。また、スイッチング素子の定常損失を特性に応じてより適切に抑えることもできる。

請求項７に記載の電子装置は、スイッチング素子は、主スイッチング素子と、主スイッチング素子に流れる電流に比例し、主スイッチング素子に流れる電流より小さい電流が流れる電流検出用スイッチング素子と、からなり、特性情報は、スイッチング素子の端子間容量に加え、主スイッチング素子のオン、オフ閾値電圧と電流検出用スイッチング素子のオン、オフ閾値電圧であり、制御回路は、スイッチング素子の端子間容量と、主スイッチング素子のオン、オフ閾値電圧と電流検出用スイッチング素子のオン、オフ閾値電圧の差に基づいて制限時間を求めることを特徴とする。この構成によれば、スイッチング素子が、主スイッチング素子と電流検出用スイッチング素子とからなる場合であっても、スイッチング素子の破壊に対する耐量を特性に応じてより適切に確保することができる。また、スイッチング素子の定常損失を特性に応じてより適切に抑えることもできる。

請求項８に記載の電子装置は、制御回路は、特性情報に基づいて定電流回路を制御することを特徴とする。この構成によれば、予め記憶されているスイッチング素子の特性情報に基づいて定電流回路を制御することができる。そのため、スイッチング素子に流れる電流を特性に応じて適切に制御することができる。従って、スイッチング素子のサージ電圧を特性に応じて適切に抑えることができる。

請求項９に記載の電子装置は、特性情報は、スイッチング素子のオン、オフ閾値電圧と端子間容量であり、制御回路は、スイッチング素子のオン、オフ閾値電圧と端子間容量に基づいてスイッチング素子のミラー電圧を求め、スイッチング素子の制御端子の電圧がミラー電圧より低いときには、ミラー電圧以上のときよりもスイッチング素子の制御端子に流し込む電流が小さくなるように定電流回路を制御することを特徴とする。ところで、スイッチング素子がオンすると、その直後に、制御端子の電圧が所定時間一定電圧となる。ミラー電圧とは、この一定電圧のことである。この構成によれば、スイッチング素子のサージ電圧は、スイッチング素子の制御端子の電圧がミラー電圧に達するまでの期間に制御端子に流し込む電流によって決まる。ここで、スイッチング素子のミラー電圧は、スイッチング素子のオン、オフ閾値電圧と端子間容量によって決まる。そのため、スイッチング素子のオン、オフ閾値電圧と端子間容量から求めたミラー電圧に基づいて、スイッチング素子の制御端子の電圧がミラー電圧より低いときに制御端子に流し込む電流を抑えることで、スイッチング素子のサージ電圧を特性に応じてより適切に抑えることができる。

請求項１０に記載の電子装置は、制御回路は、スイッチング素子の温度を検出し、検出結果とスイッチング素子のオン、オフ閾値電圧と端子間容量に基づいてミラー電圧を求めることを特徴とする。この構成によれば、スイッチング素子のミラー電圧は、温度によって変化する。しかし、スイッチング素子の温度に基づいてミラー電圧を求めることで、温度によるミラー電圧の変化の影響を受けることなく、スイッチング素子のサージ電圧を特性に応じてより適切に抑えることができる。

請求項１１に記載の電子装置は、制御回路は、スイッチング素子に流れる電流を検出し、検出結果とスイッチング素子のオン、オフ閾値電圧と端子間容量に基づいてミラー電圧を求めることを特徴とする。この構成によれば、スイッチング素子のミラー電圧は、スイッチング素子に流れる電流によって変化する。しかし、スイッチング素子に流れる電流に基づいてミラー電圧を求めることで、スイッチング素子に流れる電流によるミラー電圧の変化の影響を受けることなく、スイッチング素子のサージ電圧を特性に応じてより適切に抑えることができる。

請求項１２に記載の電子装置は、スイッチング素子は、並列接続された複数の副スイッチング素子からなり、制御回路は、複数の副スイッチング素子のそれぞれのオン、オフ閾値電圧のうち、最も低いオン、オフ閾値電圧と、複数の副スイッチング素子のそれぞれの端子間容量を加算した容量に基づいてミラー電圧を求めることを特徴とする。この構成によれば、スイッチング素子が、並列接続さえた複数の副スイッチング素子からなる場合であっても、スイッチング素子のサージ電圧を特性に応じてより適切に抑えることができる。

請求項１３に記載の電子装置は、制御回路は、記憶部に記憶されたスイッチング素子の特性情報をコントローラに出力することを特徴とする。この構成によれば、記憶部に記憶されたスイッチング素子の特性情報が正しいか否かをコントローラによって確認することができる。

請求項１４に記載の電子装置は、制御回路は、記憶部からスイッチング素子の特性情報を読み出すことができないときには、異常情報をコントローラに出力することを特徴とする。この構成によれば、スイッチング素子の特性情報を読み出せない異常状態をコントローラに知らせることができる。

請求項１５に記載の電子装置は、特性情報は、事前に測定され記憶部に記憶されていることを特徴とする。この構成によれば、スイッチング素子の特性を確実に記憶することができる。そのため、特性に応じてスイッチング素子を適切に制御することができる。

請求項１６に記載の電子装置は、前記制御回路は、複数の端子を備えなえたＩＣとして構成され、前記記憶部は、他の回路部が接続された前記端子に接続され、前記特性情報は、他の回路部が接続された前記端子を利用して前記記憶部に記憶されることを特徴とする。この構成によれば、ＩＣの端子数を増加させることなく、スイッチング素子の特性情報を記憶部に記憶させることができる。

第１実施形態におけるモータ制御装置の回路図である。 図１における制御装置の回路図である。 第１実施形態におけるインバータ装置をなすスイッチング素子の変形形態を示す回路図である。 第２実施形態における制御装置の回路図である。 第２実施形態におけるインバータ装置をなすスイッチング素子の変形形態を示す回路図である。 第３実施形態における制御装置の回路図である。

次に実施形態を挙げ、本発明をより詳しく説明する。本実施形態では、本発明に係る電子装置を車両に搭載され、車両駆動用モータを制御するモータ制御装置に適用した例を示す。

（第１実施形態）
まず、図１を参照して第１実施形態のモータ制御装置の構成について説明する。ここで、図１は、第１実施形態におけるモータ制御装置の回路図である。

図１に示すモータ制御装置１（電子装置）は、車体から絶縁された高電圧バッテリＢ１の出力する直流高電圧（例えば２８８Ｖ）を３相交流電圧に変換して車両駆動用モータＭ１に供給し、車両駆動用モータＭ１を制御する装置である。モータ制御装置１は、平滑コンデンサ１０と、インバータ装置１１と、制御装置１２とを備えている。

平滑コンデンサ１０は、高電圧バッテリＢ１の直流高電圧を平滑化するための素子である。平滑コンデンサ１０の一端は、高電圧バッテリＢ１の正極端子に接続されている。また、他端は、高電圧バッテリＢ１の負極端子に接続されている。さらに、高電圧バッテリＢ１の負極端子は、車体から絶縁された高電圧バッテリ用のグランドに接続されている。

インバータ装置１１は、平滑コンデンサ１０によって平滑化された直流電圧を３相交流電圧に変換して車両駆動用モータＭ１に供給する装置である。インバータ装置１１は、ＩＧＢＴ１１０ａ〜１１０ｆ（スイッチング素子）を備えている。

ＩＧＢＴ１１０ａ〜１１０ｆは、ゲート（制御端子）の電圧を制御することで駆動され、オン、オフすることで平滑コンデンサ１０に平滑化された直流電圧を３相交流電圧に変換するためのスイッチング素子である。ＩＧＢＴ１１０ａ、１１０ｄ、ＩＧＢＴ１１０ｂ、１１０ｅ及びＩＧＢＴ１１０ｃ、１１０ｆはそれぞれ直列接続されている。具体的には、ＩＧＢＴ１１０ａ〜１１０ｃのエミッタが、ＩＧＢＴ１１０ｄ〜１１０ｆのコレクタにそれぞれ接続されている。直列接続された３組のＩＧＢＴ１１０ａ、１１０ｄ、ＩＧＢＴ１１０ｂ、１１０ｅ及びＩＧＢＴ１１０ｃ、１１０ｆは並列接続されている。ＩＧＢＴ１１０ａ〜１１０ｃのコレクタは平滑コンデンサ１０の一端に、ＩＧＢＴ１１０ｄ〜１１０ｆのエミッタは平滑コンデンサ１０の他端にそれぞれ接続されている。また、ＩＧＢＴ１１０ａ〜１１０ｆのゲートとエミッタは制御装置１２にそれぞれ接続されている。さらに、直列接続されたＩＧＢＴ１１０ａ、１１０ｄ、ＩＧＢＴ１１０ｂ、１１０ｅ及びＩＧＢＴ１１０ｃ、１１０ｆの直列接続点は、車両駆動用モータＭ１にそれぞれ接続されている。

制御装置１２は、ＩＧＢＴ１１０ａ〜１１０ｆを制御する装置である。制御装置１２は、ＩＧＢＴ１１０ａ〜１１０ｆのゲートとエミッタにそれぞれ接続されている。

次に、図２を参照して制御装置について詳細に説明する。ここで、図２は、図１における制御装置の回路図である。具体的には、１つのＩＧＢＴに対する回路部分を示す回路図である。

図２に示すように、制御装置１２は、ＩＧＢＴ１１０ｄに対して、駆動用電源回路１２０と、オン駆動用定電流回路１２１（定電流回路）と、オフ駆動用回路１２２と、電圧制限回路１２３と、制御回路１２４と、を備えている。また、ＩＧＢＴ１１０ａ〜１１０ｆに対して、コントローラ１２５を備えている。制御装置１２は、他のＩＧＢＴ１１０ａ〜１１０ｃ、１１０ｅ、１１０ｆに対しても、それぞれ同様に、駆動用電源回路と、オン駆動用定電流回路と、オフ駆動用回路と、電圧制限回路と、制御回路とを備えている。

駆動用電源回路１２０は、ＩＧＢＴ１１０ｄを駆動するための電圧を供給する回路である。駆動用電源回路１２０は、電源回路（図略）から供給される電圧を安定化して出力する。駆動用電源回路１２０の入力端子は、電源回路に接続されている。また、正極端子は、オン駆動用定電流回路１２１に接続されている。さらに、負極端子は、車体から絶縁された高電圧バッテリ用のグランドに接続され、高電圧バッテリ用のグランドを介してＩＧＢＴ１１０ｄのエミッタに接続されている。

オン駆動用定電流回路１２１は、ＩＧＢＴ１１０ｄをオンするための回路である。具体的には、ＩＧＢＴ１１０ｄのゲートに、制御回路１２４からの指示に基づいて一定の定電流を流し込んで電荷を充電して、ゲート電圧をオン、オフ閾値電圧より高くし、ＩＧＢＴ１１０ｄをオンする回路である。オン駆動用定電流回路１２１は、定電流源１２１ａと、スイッチ１２１ｂとを備えている。

定電流源１２１ａは、一定の定電流を出力する回路である。定電流源１２１ａの電源端子は、駆動用電源回路１２０の正極端子に接続されている。また、出力端子は、スイッチ１２１ｂに接続されている。

スイッチ１２１ｂは、制御回路１２４の指示に基づいて、定電流源１２１ａをＩＧＢＴ１１０ｄのゲートに接続するための素子である。スイッチ１２１ｂの一端は、定電流源１２１ａの出力端子に接続されている。また、他端は、ＩＧＢＴ１１０ｄのゲートに接続されている。さらに、制御端子は、制御回路１２４に接続されている。

オフ駆動用回路１２２は、ＩＧＢＴ１１０ｄをオフするための回路である。具体的には、ＩＧＢＴ１１０ｄのゲートから電荷を放電して、ゲート電圧をオン、オフ閾値電圧より低くし、ＩＧＢＴ１１０ｄをオフする回路である。オフ駆動用回路１２２は、オフ駆動用ＦＥＴ１２２ａと、オフ駆動用抵抗１２２ｂとを備えている。

オフ駆動用ＦＥＴ１２２ａは、ゲートの電圧を制御することで駆動され、オンすることでＩＧＢＴ１１０ｄのゲートから電荷を放電するスイッチング素子である。具体的には、ＮチャネルＭＯＳＦＥＴである。オフ駆動用ＦＥＴ１２２ａのソースは、車体から絶縁された高電圧バッテリ用のグランドに接続され、高電圧バッテリ用のグランドを介して駆動用電源回路１２０の負極端子とＩＧＢＴ１１０ｄのエミッタに接続されている。また、ドレインは、オフ駆動用抵抗１２２ｂを介してＩＧＢＴ１１０ｄのゲートに接続されている。さらに、ゲートは、制御回路１２４に接続されている。

電圧制限回路１２３は、ＩＧＢＴ１１０ｄのゲート電圧を制限するための回路である。具体的には、ＩＧＢＴ１１０ｄのゲート電圧を、一定の制限時間の間、制御回路１２４の指示する所定の制限電圧に制限する回路である。電圧制限回路１２３は、クランプ回路１２３ａと、スイッチ１２３ｂとを備えている。

クランプ回路１２３ａは、接続した端子の電圧を制御回路１２４の指示する所定の制限電圧に制限する回路である。クランプ回路１２３ａの一端は、ＩＧＢＴ１１０ｄのゲートに接続されている。また、他端は、スイッチ１２３ｂに接続されている。さらに、制御端子は、制御回路１２４に接続されている。

スイッチ１２３ｂは、制御回路１２４の指示に基づいて、クランプ回路１２３ａをＩＧＢＴ１１０ｄのゲートに接続するための素子である。スイッチ１２３ｂの一端は、クランプ回路１２３ａの他端に接続されている。また、他端は、車体から絶縁された高電圧バッテリ用のグランドに接続され、高電圧バッテリ用のグランドを介して駆動用電源回路１２０の負極端子とＩＧＢＴ１１０ｄのエミッタに接続されている。さらに、制御端子は、制御回路１２４に接続されている。

制御回路１２４は、記憶されているＩＧＢＴ１１０ｄの特性情報に基づいて、電圧制限回路１２３が制限する制限電圧を求め、クランプ回路１２３ａを制御する回路である。具体的には、記憶されているＩＧＢＴ１１０ｄのオン、オフ閾値電圧に基づいて、電圧制限回路１２３が制限するオン、オフ閾値電圧より高い制限電圧を求め、クランプ回路１２３ａを制御する回路である。また、コントローラ１２５から入力される駆動信号に基づいて、スイッチ１２１ｂとオフ駆動用ＦＥＴ１２２ａを制御するとともに、ＩＧＢＴ１１０ｄのゲート電圧に基づいて、スイッチ１２３ｂを制御する回路でもある。さらに、記憶されているＩＧＢＴ１１０ｄの特性情報をコントローラ１２５に出力する回路でもある。加えて、記憶されているＩＧＢＴ１１０ｄの特性情報を読み出すことができないときには、異常情報をコントローラ１２５に出力する回路でもある。制御回路１２４は、メモリ１２４ａ（記憶部）を備えている。

メモリ１２４ａは、ＩＧＢＴ１１０ｄの特性情報を記憶するための素子である。具体的には、不揮発性メモリである。メモリ１２４ａには、モータ制御装置１の組付けが完了した段階で事前に測定されたＩＧＢＴ１１０ｄのオン、オフ閾値電圧が記憶されている。

制御回路１２４は、コントローラ１２５に接続されている。また、スイッチ１２１ｂの制御端子に接続されている。さらに、オフ駆動用ＦＥＴ１２２ａのゲートに接続されている。加えて、ＩＧＢＴ１１０ｄのゲートに接続されるとともに、クランプ回路１２３ａとスイッチ１２３ｂの制御端子にそれぞれ接続されている。

ここで、駆動用電源回路１２０、オン駆動用定電流回路１２１、オフ駆動用ＦＥＴ１２２ａ、電圧制限回路１２３及び制御回路１２４は、複数の端子を備えたＩＣとして一体的に構成されている。メモリ１２４ａは、駆動用電源回路１２０、オン駆動用定電流回路１２１、オフ駆動用ＦＥＴ１２２ａ及び電圧制限回路１２３等の他の回路部が接続された端子に接続されている。ＩＧＢＴ１１０ｄのオン、オフ閾値電圧は、他の回路部が接続された端子を利用してメモリ１２４ａに記憶されている。

コントローラ１２５は、外部から入力される指令に基づいてＩＧＢＴ１１０ｄのオン、オフを指示するための駆動信号を生成して出力する回路である。また、制御回路１２４から入力される、メモリ１２４ａに記憶されたＩＧＢＴ１１０ｄの特性情報が正しいか否かを確認し、異常がある場合には、駆動信号の出力を停止する回路でもある。さらに、制御回路１２４から異常情報が入力されると、駆動信号の出力を停止する回路でもある。コントローラ１２５の駆動信号出力端子は、フォトカプラ１２６ａを介して制御回路１２４の駆動信号入力端子に接続されている。また、情報入力端子は、フォトカプラ１２６ｂを介して制御回路１２４の情報出力端子に接続されている。

次に、図１を参照してモータ制御装置の動作について説明する。車両のイグニッションスイッチ（図略）がオンすると、図１に示すモータ制御装置１が動作を開始する。高電圧バッテリＢ１の直流高電圧は、平滑コンデンサ１０によって平滑化される。制御装置１２は、外部から入力される指令に基づいて、インバータ装置１１を構成するＩＧＢＴ１１０ａ〜１１０ｆを制御する。具体的には、ＩＧＢＴ１１０ａ〜１１０ｆを所定周期でオン、オフする。インバータ装置１１は、平滑コンデンサ１０によって平滑化された直流高電圧を３相交流電圧に変換して車両駆動用モータＭ１に供給する。このようにして、モータ制御装置１が車両駆動用モータＭ１を制御する。

次に、図２を参照してＩＧＢＴの駆動動作について説明する。

図２に示すコントローラ１２５は、外部から入力される指令に基づいて駆動信号を生成して出力する。制御回路１２４は、メモリ１２４ａに記憶されているＩＧＢＴ１１０ｄのオン、オフ閾値電圧に基づいて、オン、オフ閾値電圧より高い電圧制限回路１２３の制限電圧を求め、ＩＧＢＴ１１０ｄのゲート電圧が制限電圧で制限されるようにクランプ回路１２３ａを制御する。フォトカプラ１２６ａを介して入力される駆動信号がＩＧＢＴ１１０ｄのオンを指示すると、制御回路１２４は、スイッチ１２１ｂをオンするとともに、オフ駆動用ＦＥＴ１２２ａをオフして、定電流源１２１ａからＩＧＢＴ１１０ｄのゲートに一定の定電流を流し込む。これにより、ＩＧＢＴ１１０ｄのゲートに電荷が充電され、ゲート電圧が上昇する。

ゲート電圧が所定の電圧になると、制御回路１２４は、スイッチ１２３ｂをオンし、ゲート電圧の制限を開始する。ゲート電圧が上昇しオン、オフ閾値電圧を超えると、ＩＧＢＴ１１０ｄがオンする。ＩＧＢＴ１１０ｄがオンしてコレクタ電流が流れるようになると、電圧の上昇が停止し、ゲートの電圧がミラー電圧になる。その後、ゲート電圧がさらに上昇するが、電圧制限回路１２３によって制限電圧に制限される。制御回路１２４は、ゲート電圧の制限を開始してから一定の制限時間経過後にスイッチ１２３ｂをオフし、電圧の制限を解除する。電圧の制限が解除されると、ゲート電圧が駆動用電源回路１２０の電圧まで上昇する。

つまり、ゲート電圧がオン、オフ閾値電圧を超えてＩＧＢＴがオンすると、ゲート電圧が制限電圧に制限され、その後、制限が解除され、ゲート電圧が駆動用電源回路の電圧まで上昇する。そのため、従来と同様に、異常が発生してＩＧＢＴ１１０ｄをオフする場合であっても、サージ電圧による破損や発熱による破損を抑えることができる。従って、ＩＧＢＴ１１０ｄの破損に対する耐量を向上させることができる。また、ＩＧＢＴ１１０ｄが定常状態になると、ゲート電圧を高くすることで、ＩＧＢＴ１１０ｄの定常損失を抑えることができる。

一方、フォトカプラ１２６ａを介して入力される駆動信号がＩＧＢＴ１１０ｄのオフを指示すると、制御回路１２４は、オン駆動用定電流回路１２１の動作を停止し、オフ駆動用ＦＥＴ１２２ａをオンする。これにより、ＩＧＢＴ１１０ｄのゲートからオフ駆動用抵抗１２２ｂを介して電荷が放電される。その結果、ゲート電圧がオン、オフ閾値電圧より低くなり、ＩＧＢＴ１１０ｄがオフする。

ところで、制御回路１２４は、記憶されているＩＧＢＴ１１０ｄの特性情報をコントローラ１２５に出力する。また、記憶されているＩＧＢＴ１１０ｄの特性情報を読み出すことができないときには、異常情報をコントローラ１２５に出力する。コントローラ１２５は、制御回路１２４から入力される、メモリ１２４ａに記憶されたＩＧＢＴ１１０ｄの特性情報が正しいか否かを確認し、異常がある場合には、駆動信号の出力を停止する回路でもある。また、制御回路１２４から異常情報が入力された場合にも、駆動信号の出力を停止する。

次に、効果について説明する。第１実施形態によれば、従来のように、２つの電源を用いることなく、オン駆動用定電流回路１２１と電圧制限回路１２３によって、ＩＧＢＴ１１０ｄのゲート電圧を調整することができる。そのため、回路構成を簡素化することができる。また、予め記憶されているＩＧＢＴ１１０ｄの特性情報に基づいて電圧制限回路１２３を制御することができる。そのため、特性に応じてＩＧＢＴ１１０ｄを適切に制御することができる。

第１実施形態によれば、ＩＧＢＴ１１０ｄのオン、オフ閾値電圧には、ばらつきがある。オン、オフ閾値電圧がばらつくと、ＩＧＢＴ１１０ｄのオンするタイミングが変化する。そのため、ＩＧＢＴ１１０ｄの発熱が変化する。しかし、オン、オフ閾値電圧に基づいて制限電圧を求めることで、ＩＧＢＴ１１０ｄのオン動作中に流れるコレクタ電流を特性に応じて適切に抑えることができる。そのため、ＩＧＢＴ１１０ｄの発熱を抑えることができる。従って、ＩＧＢＴ１１０ｄの破壊に対する耐量を特性に応じて適切に確保することができる。また、オン、オフ閾値電圧に基づいて電圧制限回路１２３の制限電圧を求めることで、ＩＧＢＴ１１０ｄの定常損失を特性に応じて適切に抑えることもできる。

第１実施形態によれば、制御回路１２４は、メモリ１２４ａに記憶されたＩＧＢＴ１１０ｄの特性情報をコントローラ１２５に出力する。そのため、メモリ１２４ａに記憶されたＩＧＢＴ１１０ｄの特性情報が正しいか否かをコントローラ１２５によって確認することができる。

第１実施形態によれば、制御回路１２４は、メモリ１２４ａからＩＧＢＴ１１０ｄの特性情報を読み出すことができないときには、異常情報をコントローラ１２５に出力する。そのため、ＩＧＢＴ１１０ｄの特性情報を読み出せない異常状態をコントローラ１２５に知らせることができる。

第１実施形態によれば、ＩＧＢＴ１１０ｄの特性情報は、事前に測定されメモリ１２５ａに記憶されている。そのため、ＩＧＢＴ１１０ｄの特性を確実に記憶することができる。従って、特性に応じてＩＧＢＴ１１０ｄを適切に制御することができる。

第１実施形態によれば、メモリ１２４ａは、制御回路１２４等を構成するＩＣの複数の端子のうち、他の回路部が接続された端子に接続されている。そして、ＩＧＢＴ１１０ｄの特性情報は、他の回路部が接続された端子を利用してメモリ１２４ａに記憶されている。そのため、ＩＣの端子数を増加させることなく、ＩＧＢＴ１１０ｄの特性情報をメモリ１２４ａに記憶させることができる。

なお、第１実施形態では、ＩＧＢＴ１１０ｄのオン、オフ閾値電圧に基づいて電圧制限回路１２３の制限電圧を求め、ＩＧＢＴ１１０ｄを制御する例を挙げているが、これに限られるものではない。

また、制御回路１２４が、ＩＧＢＴ１１０ｄの温度を検出し、検出結果とＩＧＢＴ１１０ｄのオン、オフ閾値電圧に基づいて制限電圧を求めるようにしてもよい。ＩＧＢＴ１１０ｄのオン、オフ閾値電圧は、温度によって変化する。しかし、ＩＧＢＴ１１０ｄの温度に基づいて制限電圧を求めることで、温度によるオン、オフ閾値電圧の変化の影響を受けることなく、コレクタ電流を特性に応じてより適切に抑えることができる。従って、ＩＧＢＴ１１０ｄの破壊に対する耐量を特性に応じてより適切に確保することができる。また、ＩＧＢＴ１１０ｄの定常損失を特性に応じてより適切に抑えることもできる。

また、第１実施形態では、図２に示すように、オン駆動用定電流回路１２１、オフ駆動用回路１２２、電圧制限回路１２３及び制御回路１２４によって駆動されるスイッチング素子が、１つのスイッチング素子、ＩＧＢＴ１１０ｄである例を挙げているが、これに限られるものではない。

駆動されるスイッチング素子は、並列接続された複数の副スイッチング素子によって構成されていてもよい。例えば、図３に示すように、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈ（副スイッチング素子）で構成されていてもよい。この場合、ＩＧＢＴ１１０ｇ、１１０ｈのそれぞれのオン、オフ閾値電圧のうち、最も低いオン、オフ閾値電圧をオン、オフ閾値電圧として用い、制限電圧を求めればよい。スイッチング素子が、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈからなる場合であっても、破壊に耐量を特性に応じて確保することができる。並列接続された３つ以上のＩＧＢＴからなる場合も同様である。

（第２実施形態）
次に、第２実施形態のモータ制御装置について説明する。第２実施形態のモータ制御装置は、第１実施形態のモータ制御装置が、ＩＧＢＴのオン、オフ閾値電圧に基づいて電圧制限回路の制限電圧を求め、ＩＧＢＴを制御するのに対して、ＩＧＢＴのゲート−エミッタ間容量に基づいて電圧制限回路が制限を開始してから解除するまでの制限時間を求め、ＩＧＢＴを制御するようにしたものである。

まず、図４を参照して制御装置の構成と動作について説明する。ここで、図４は、第２実施形態における制御装置の回路図である。

図４に示すように、制御装置２２は、ＩＧＢＴ２１０ｄに対して、駆動用電源回路２２０と、オン駆動用定電流回路２２１と、オフ駆動用回路２２２と、電圧制限回路２２３と、制御回路２２４と、コントローラ２２５とを備えている。ＩＧＢＴ２１０ｄは、第１実施形態のＩＧＢＴ１１０ｄに相当する。駆動用電源回路２２０、オン駆動用定電流回路２２１、オフ駆動用回路２２２及びコントローラ２２５は、第１実施形態の駆動用電源回路１２０、オン駆動用定電流回路１２１、オフ駆動用回路１２２及びコントローラ１２５と同一構成である。

電圧制限回路２２３は、ＩＧＢＴ２１０ｄのゲート電圧を、制御回路２２４の指示する所定の制限時間の間、一定の制限電圧に制限する回路である。電圧制限回路２２３は、クランプ回路２２３ａと、スイッチ２２３ｂとを備えている。

クランプ回路２２３ａは、接続した端子の電圧を一定の制限電圧に制限する回路である。クランプ回路２２３ａの一端はＩＧＢＴ２１０ｄのゲートに、他端はスイッチ２２３ｂにそれぞれ接続されている。

スイッチ２２３ｂは、制御回路２２４の指示に基づいて、制御回路２２４の指示する所定の制限時間の間、クランプ回路２２３ａをＩＧＢＴ２１０ｄのゲートに接続するための素子である。スイッチ２２３ｂの一端はクランプ回路２２３ａの他端に、他端は高電圧バッテリ用のグランドを介して駆動用電源回路２２０の負極端子とＩＧＢＴ２１０ｄのエミッタにそれぞれ接続されている。また、制御端子は、制御回路２２４に接続されている。

制御回路２２４は、メモリ２２４ａに記憶されているＩＧＢＴ２１０ｄのゲート−エミッタ間容量に基づいて、電圧制限回路２２３が制限を開始してから解除するまでの制限時間を求め、スイッチ２２３ｂを制御する回路である。また、コントローラ２２５から入力される駆動信号に基づいて、スイッチ２２１ｂとオフ駆動用ＦＥＴ２２２ａを制御する回路でもある。制御回路２２４は、コントローラ２２５に接続されている。また、スイッチ２２１ｂの制御端子に接続されている。さらに、オフ駆動用ＦＥＴ２２２ａのゲートに接続されている。加えて、ＩＧＢＴ１１０ｄのゲートに接続されるとともに、スイッチ２２３ｂの制御端子に接続されている。

次に、図４を参照してＩＧＢＴの駆動動作について説明する。ここでは、第１実施形態の制御装置との相違部分について説明し、共通する部分については必要とされる箇所以外説明を省略する。

図４に示す制御回路２２４は、メモリ２２４ａに記憶されているＩＧＢＴ２１０ｄのゲート−エミッタ間容量に基づいて、電圧制限回路２２３の制限時間を求める。

フォトカプラ２２６ａを介して入力される駆動信号がＩＧＢＴ２１０ｄのオンを指示すると、制御回路２２４は、スイッチ２２１ｂをオンするとともに、オフ駆動用ＦＥＴ２２２ａをオフして、定電流源２２１ａからＩＧＢＴ２１０ｄのゲートに一定の定電流を流し込む。これにより、ＩＧＢＴ２１０ｄのゲートに電荷が充電され、ゲート電圧が上昇する。

ゲート電圧が所定の電圧になると、制御回路２２４は、スイッチ２２３ｂをオンしゲート電圧の制限を開始する。その後、ゲート電圧が上昇し、電圧制限回路２２３によって一定の制限電圧に制限される。制御回路２２４は、ゲート電圧の制限を開始してから、求めた制限時間が経過すると、スイッチ２２３ｂをオフし、電圧の制限を解除する。つまり、ゲート電圧が、求めた制限時間の間制限される。電圧の制限が解除されると、ゲート電圧が駆動用電源回路２２０の電圧まで上昇する。

次に、効果について説明する。第２実施形態によれば、ＩＧＢＴ２１０ｄのゲート−エミッタ間容量には、ばらつきがある。ゲート−エミッタ間容量がばらつくと、ＩＧＢＴ２１０ｄのゲート電圧の上り方が変化する。そのため、ＩＧＢＴ２１０ｄのオンするタイミングが変化し、それに伴って発熱も変化する。しかし、ゲート−エミッタ間容量に基づいて制限時間を求めることで、ＩＧＢＴ２１０ｄのオン動作中に流れるコレクタ電流を特性に応じて適切に抑えることができる。そのため、ＩＧＢＴ２１０ｄの発熱を抑えることができる。従って、ＩＧＢＴ２１０ｄの破壊に対する耐量を特性に応じて適切に確保することができる。また、ゲート−エミッタ間容量に基づいて電圧制限回路２２３の制限時間を求めることで、ＩＧＢＴ２１０ｄの定常損失を特性に応じて適切に抑えることもできる。

なお、第２実施形態では、ＩＧＢＴ２１０ｄのゲート−エミッタ間容量に基づいて電圧制限回路２２３の制限時間を求め、ＩＧＢＴ２１０ｄを制御する例を挙げているが、これに限られるものではない。

また、第２実施形態では、図４に示すように、オン駆動用定電流回路２２１、オフ駆動用回路２２２、電圧制限回路２２３及び制御回路２２４によって駆動されるスイッチング素子が、１つのスイッチング素子、ＩＧＢＴ２１０ｄである例を挙げているが、これに限られるものではない。

駆動されるスイッチング素子は、並列接続された複数の副スイッチング素子によって構成されていてもよい。例えば、前述した図３に示すように、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈ（副スイッチング素子）で構成されていてもよい。この場合、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈのそれぞれのゲート−エミッタ間容量を加算した容量を、ゲート−エミッタ間容量として用い、制限時間を求めればよい。スイッチング素子が、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈからなる場合であっても、破壊に対する耐量を特性に応じてより適切に確保することができる。また、定常損失を特性に応じてより適切に抑えることもできる。並列接続された３つ以上のＩＧＢＴからなる場合も同様である。

さらに、第２実施形態では、図４に示すように、オン駆動用定電流回路２２１、オフ駆動用回路２２２、電圧制限回路２２３及び制御回路２２４によって駆動されるスイッチング素子が、ゲート、コレクタ及びエミッタを備えたＩＧＢＴ２１０ｄである例を挙げているが、これに限られるものではない。

駆動されるスイッチング素子は、図５（ａ）に示すように、ゲート、コレクタ及びエミッタ以外に、コレクタ電流に比例し、コレクタ電流より小さい電流が流れる電流センス端子を備えたＩＧＢＴ２１０ｇであってもよい。ＩＧＢＴ２１０ｇは、図５（ｂ）に示すように、等価的に、メインのＩＧＢＴ２１０ｇ’（主スイッチング素子）と、ＩＧＢＴ２１０ｇ’に流れる電流に比例し、ＩＧＢＴ２１０ｇ’に流れる電流より小さい電流が流れる電流検出用のＩＧＢＴ２１０ｇ”（電流検出用スイッチング素子）とからなる。この場合、ＩＧＢＴ２１０ｇのゲート−エミッタ間容量に加え、ＩＧＢＴ２１０ｇ’、２１０”のオン、オフ閾値電圧を特性情報として用い、コントローラ２２５が、ＩＧＢＴ２１０ｇの端子間容量と、ＩＧＢＴ２１０ｇ’のオン、オフ閾値電圧とＩＧＢＴ２１０ｇ”のオン、オフ閾値電圧の差に基づいて制限時間を求め、ＩＧＢＴ２１０ｇを制御するようにしてもよい。ＩＧＢＴ２１０ｇが、メインのＩＧＢＴ２１０ｇ’と電流検出用のＩＧＢＴ２１０ｇ”とからなる場合であっても、ＩＧＢＴ２１０ｇの破壊に対する耐量を特性に応じてより適切に確保することができる。また、ＩＧＢＴ２１０ｇの定常損失を特性に応じてより適切に抑えることもできる。

（第３実施形態）
次に、第３実施形態のモータ制御装置について説明する。第３実施形態のモータ制御装置は、第１実施形態のモータ制御装置が、ＩＧＢＴのゲートに流し込む定電流が一定であるのに対して、ＩＧＢＴのオン、オフ閾値電圧とゲート−エミッタ間容量に基づいてミラー電圧を求め、ミラー電圧に基づいてＩＧＢＴのゲートに流し込む定電流を制御するようにしたものである。

まず、図６を参照して制御装置の構成と動作について説明する。ここで、図６は、第３実施形態における制御装置の回路図である。

図６に示すように、制御装置３２は、ＩＧＢＴ３１０ｄに対して、駆動用電源回路３２０と、オン駆動用定電流回路３２１と、オフ駆動用回路３２２と、電圧制限回路３２３と、制御回路３２４と、コントローラ３２５とを備えている。ＩＧＢＴ３１０ｄは、第１実施形態のＩＧＢＴ１１０ｄに相当する。駆動用電源回路３２０、オフ駆動用回路３２２、電圧制限回路３２３及びコントローラ３２５は、第１実施形態の駆動用電源回路１２０、オフ駆動用回路１２２、電圧制限回路１２３及びコントローラ１２５と同一構成である。

オン駆動用定電流回路３２１は、ＩＧＢＴ３１０ｄのゲートに、制御回路３２４からの指示に基づいて、制御回路３２４の指示する所定の定電流を流し込んで電荷を充電して、ゲート電圧をオン、オフ閾値電圧より高くし、ＩＧＢＴ３１０ｄをオンする回路である。オン駆動用定電流回路３２１は、定電流源３２１ａと、スイッチ３２１ｂとを備えている。

定電流源３２１ａは、制御回路３２４の指示する定電流を出力する回路である。定電流源３２１ａの電源端子は駆動用電源回路３２０の正極端子に、出力端子はスイッチ３２１ｂにそれぞれ接続されている。また、制御端子は、制御回路３２４に接続されている。

スイッチ３２１ｂは、制御回路３２４の指示に基づいて、定電流源３２１ａをＩＧＢＴ３１０ｄのゲートに接続するための素子である。スイッチ３２１ｂの一端は定電流源３２１ａの出力端子に、他端はＩＧＢＴ３１０ｄのゲートにそれぞれ接続されている。さらに、制御端子は、制御回路３２４に接続されている。

制御回路３２４は、メモリ３２４ａに記憶されているＩＧＢＴ３１０ｄのオン、オフ閾値電圧とゲート−エミッタ間容量に基づいて、ＩＧＢＴ３１０ｄのミラー電圧を求め、ＩＧＢＴ３１０ｄのゲート電圧が求めたミラー電圧より低いときには、求めたミラー電圧以上のときよりもＩＧＢＴ３１０ｄのゲートに流し込む電流が小さくなるように定電流源３２１ａを制御する回路である。また、コントローラ３２５から入力される駆動信号に基づいて、スイッチ３２１ｂとオフ駆動用ＦＥＴ３２２ａを制御する回路でもある。制御回路３２４は、コントローラ３２５に接続されている。また、定電流源３２１ａとスイッチ３２１ｂの制御端子にそれぞれ接続されている。さらに、オフ駆動用ＦＥＴ３２２ａのゲートに接続されている。加えて、ＩＧＢＴ３１０ｄのゲートに接続されるとともに、クランプ回路３２３ａとスイッチ３２３ｂの制御端子にそれぞれ接続されている。

次に、図６を参照してＩＧＢＴの駆動動作について説明する。ここでは、第１実施形態の制御装置との相違部分について説明し、共通する部分については必要とされる箇所以外説明を省略する。

図６に示す制御回路３２４は、メモリ３２４ａに記憶されているＩＧＢＴ３１０ｄのオン、オフ閾値電圧とゲート−エミッタ間容量に基づいて、ＩＧＢＴ３１０ｄのミラー電圧を求める。フォトカプラ３２６ａを介して入力される駆動信号がＩＧＢＴ３１０ｄのオンを指示すると、制御回路３２４は、スイッチ３２１ｂをオンするとともにオフ駆動用ＦＥＴ３２２ａをオフして、定電流源３２１ａからＩＧＢＴ３１０ｄのゲートに定電流を流し込む。これにより、ＩＧＢＴ３１０ｄのゲートに電荷が充電され、ゲート電圧が上昇する。このとき、制御回路３２４は、求めたミラー電圧に基づいて、ＩＧＢＴ３１０ｄのゲート電圧がミラー電圧より低いときには、ミラー電圧以上のときよりもＩＧＢＴ３１０ｄのゲートに流し込む電流が小さくなるように定電流源３２１ａを制御する。

次に、効果について説明する。第３実施形態によれば、予め記憶されているＩＧＢＴ３１０ｄの特性情報に基づいてオン駆動用定電流回路３２１を制御することができる。そのため、ＩＧＢＴ３１０ｄに流れるコレクタ電流を特性に応じて適切に制御することができる。従って、ＩＧＢＴ３１０ｄのサージ電圧を特性に応じて適切に抑えることができる。

また、第３実施形態によれば、ＩＧＢＴ３１０ｄのサージ電圧は、ＩＧＢＴ３１０ｄのゲート電圧がミラー電圧に達するまでの期間にゲートに流し込む電流によって決まる。ここで、ＩＧＢＴ３１０ｄのミラー電圧は、ＩＧＢＴ３１０ｄのオン、オフ閾値電圧とゲート−エミッタ間容量によって決まる。そのため、ＩＧＢＴ３１０ｄのオン、オフ閾値電圧とゲート−エミッタ間容量から求めたミラー電圧に基づいて、ＩＧＢＴ３１０ｄのゲート電圧がミラー電圧より低いときにゲートに流し込む電流を抑えることで、ＩＧＢＴ３１０ｄのサージ電圧を特性に応じてより適切に抑えることができる。

なお、第３実施形態では、ＩＧＢＴ３２０ｄのオン、オフ閾値電圧とゲート−エミッタ間容量に基づいてミラー電圧を求め、ＩＧＢＴ３１０ｄを制御する例を挙げているが、これに限られるものではない。

また、制御回路３２４が、ＩＧＢＴ３１０ｄの温度を検出し、検出結果とＩＧＢＴ３１０ｄのオン、オフ閾値電圧とゲート−エミッタ間容量に基づいてミラー電圧を求め、ＩＧＢＴ３１０ｄを制御するようにしてもよい。ＩＧＢＴ３１０ｄのミラー電圧は、温度によって変化する。しかし、ＩＧＢＴ３１０ｄの温度に基づいてミラー電圧を求めることで、温度によるミラー電圧の変化の影響を受けることなく、ＩＧＢＴ３１０ｄのサージ電圧を特性に応じてより適切に抑えることができる。

さらに、制御回路３２４が、ＩＧＢＴ３１０ｄに流れるコレクタ電流を検出し、検出結果とＩＧＢＴ３１０ｄのオン、オフ閾値電圧とゲート−エミッタ間容量に基づいてミラー電圧を求め、ＩＧＢＴ３１０ｄを制御するようにしてもよい。ＩＧＢＴ３１０ｄのミラー電圧は、ＩＧＢＴ３１０ｄのコレクタ電流によって変化する。しかし、ＩＧＢＴ３１０ｄのコレクタ電流に基づいてミラー電圧を求めることで、ＩＧＢＴ３１０ｄのコレクタ電流によるミラー電圧の変化の影響を受けることなく、ＩＧＢＴ３１０ｄのサージ電圧を特性に応じてより適切に抑えることができる。

また、第３実施形態では、図６に示すように、オン駆動用定電流回路３２１、オフ駆動用回路３２２、電圧制限回路３２３及び制御回路３２４によって駆動されるスイッチング素子が、１つのスイッチング素子、ＩＧＢＴ３１０ｄである例を挙げているが、これに限られるものではない。

駆動されるスイッチング素子は、並列接続された複数の副スイッチング素子によって構成されていてもよい。例えば、前述した図３に示すように、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈ（副スイッチング素子）で構成されていてもよい。この場合、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈのそれぞれのオン、オフ閾値電圧のうち、最も低いオン、オフ閾値電圧をオン、オフ閾値電圧として用いるとともに、それぞれのゲート−エミッタ間容量を加算した容量をゲート−エミッタ間容量として用いてミラー電圧を求めればよい。スイッチング素子が、並列接続された２つのＩＧＢＴ１１０ｇ、１１０ｈからなる場合であっても、サージ電圧を特性に応じてより適切に抑えることができる。並列接続された３つ以上のＩＧＢＴからなる場合も同様である。

１・・・モータ制御装置（電子装置）、１０・・・平滑コンデンサ、１１・・・インバータ装置、１１０ａ〜１１０ｄ、２１０ｄ、３１０ｄ・・・ＩＧＢＴ（スイッチング素子）、１２、２２、３２・・・制御装置、１２０、２２０、３２０・・・駆動用電源回路、１２１、２２１、３２１・・・オン駆動用定電流回路（定電流回路）、１２１ａ、２２１ａ、３２１ａ・・・定電流源、１２１ｂ、２２１ｂ、３２１ｂ・・・スイッチ、１２２、２２２、３２２・・・オフ駆動用回路、１２２ａ、２２２ａ、３２２ａ・・・オフ駆動用ＦＥＴ、１２２ｂ、２２２ｂ、３２２ｂ・・・オフ駆動用抵抗、１２３、２２３、３２３・・・電圧制限回路、１２３ａ、２２３ａ、３２３ａ・・・クランプ回路、１２３ｂ、２２３ｂ、３２３ｂ・・・スイッチ、１２４、２２４、３２４・・・制御回路、１２４ａ、２２４ａ、３２４ａ・・・メモリ（記憶部）、１２５、２２５、３２５・・・コントローラ、１２６ａ、１２６ｂ、２２６ａ、２２６ｂ、３２６ａ、３２６ｂ・・・フォトカプラ、Ｂ１・・・高電圧バッテリ、Ｍ１・・・車両駆動用モータ

Claims (16)

1. 制御端子の電圧を制御することで駆動されるスイッチング素子と、
   前記スイッチング素子の制御端子に接続され、前記スイッチング素子の制御端子に定電流を流し込む定電流回路と、
   前記スイッチング素子の制御端子に接続され、前記スイッチング素子の制御端子の電圧を制限する電圧制限回路と、
   前記スイッチング素子のオン、オフを指示するための駆動信号を出力するコントローラと、
   前記定電流回路、前記電圧制限回路及び前記コントローラに接続され、前記駆動信号が前記スイッチング素子のオンを指示すると、前記定電流回路を制御して前記スイッチング素子の制御端子に定電流を流し込むとともに、前記電圧制限回路を制御して前記スイッチング素子の制御端子の電圧を制限する制御回路と、
   を備えた電子装置であって、
   前記制御回路は、前記スイッチング素子が有する前記スイッチング素子固有の特性情報を記憶する記憶部を有し、前記記憶部に記憶されている前記特性情報に基づいて前記電圧制限回路を制御することを特徴とする電子装置。
2. 前記特性情報は、前記スイッチング素子のオン、オフ閾値電圧であり、
   前記制御回路は、前記スイッチング素子の前記オン、オフ閾値電圧に基づいて、前記電圧制限回路が制限する前記オン、オフ閾値電圧より高い制限電圧を求め、前記スイッチング素子の制御端子の電圧が前記制限電圧に制限されるように前記電圧制限回路を制御することを特徴とする請求項１に記載の電子装置。
3. 前記制御回路は、前記スイッチング素子の温度を検出し、検出結果と前記スイッチング素子の前記オン、オフ閾値電圧に基づいて前記制限電圧を求めることを特徴とする請求項２に記載の電子装置。
4. 前記スイッチング素子は、並列接続された複数の副スイッチング素子からなり、
   前記制御回路は、複数の前記副スイッチング素子のそれぞれのオン、オフ閾値電圧のうち、最も低いオン、オフ閾値電圧に基づいて前記制限電圧を求めることを特徴とする請求項２又は３に記載の電子装置。
5. 前記特性情報は、前記スイッチング素子の端子間容量であり、
   前記制御回路は、前記スイッチング素子の端子間容量に基づいて、前記電圧制限回路が制限を開始してから解除するまでの制限時間を求め、前記スイッチング素子の制御端子の電圧が前記制限時間の間制限されるように前記電圧制限回路を制御することを特徴とする請求項１に記載の電子装置。
6. 前記スイッチング素子は、並列接続された複数の副スイッチング素子からなり、
   前記制御回路は、複数の前記副スイッチング素子のそれぞれの端子間容量を加算した容量に基づいて前記制限時間を求めることを特徴とする請求項５に記載の電子装置。
7. 前記スイッチング素子は、
   主スイッチング素子と、
   前記主スイッチング素子に流れる電流に比例し、前記主スイッチング素子に流れる電流より小さい電流が流れる電流検出用スイッチング素子と、
   からなり、
   前記特性情報は、前記スイッチング素子の前記端子間容量に加え、前記主スイッチング素子のオン、オフ閾値電圧と前記電流検出用スイッチング素子のオン、オフ閾値電圧であり、
   前記制御回路は、前記スイッチング素子の前記端子間容量と、前記主スイッチング素子の前記オン、オフ閾値電圧と前記電流検出用スイッチング素子の前記オン、オフ閾値電圧の差に基づいて前記制限時間を求めることを特徴とする請求項５に記載の電子装置。
8. 前記制御回路は、前記特性情報に基づいて前記定電流回路を制御することを特徴とする請求項１に記載の電子装置。
9. 前記特性情報は、前記スイッチング素子のオン、オフ閾値電圧と端子間容量であり、
   前記制御回路は、前記スイッチング素子のオン、オフ閾値電圧と端子間容量に基づいて前記スイッチング素子のミラー電圧を求め、前記スイッチング素子の制御端子の電圧が前記ミラー電圧より低いときには、前記ミラー電圧以上のときよりも前記スイッチング素子の制御端子に流し込む電流が小さくなるように前記定電流回路を制御することを特徴とする請求項８に記載の電子装置。
10. 前記制御回路は、前記スイッチング素子の温度を検出し、検出結果と前記スイッチング素子の前記オン、オフ閾値電圧と前記端子間容量に基づいて前記ミラー電圧を求めることを特徴とする請求項９に記載の電子装置。
11. 前記制御回路は、前記スイッチング素子に流れる電流を検出し、検出結果と前記スイッチング素子の前記オン、オフ閾値電圧と前記端子間容量に基づいて前記ミラー電圧を求めることを特徴とする請求項９に記載の電子装置。
12. 前記スイッチング素子は、並列接続された複数の副スイッチング素子からなり、
    前記制御回路は、複数の前記副スイッチング素子のそれぞれのオン、オフ閾値電圧のうち、最も低いオン、オフ閾値電圧と、複数の前記副スイッチング素子のそれぞれの端子間容量を加算した容量に基づいて前記ミラー電圧を求めることを特徴とする請求項９〜１１のいずれか１項に記載の電子装置。
13. 前記制御回路は、前記記憶部に記憶された前記スイッチング素子の前記特性情報を前記コントローラに出力することを特徴とする請求項１〜１２のいずれか１項に記載の電子装置。
14. 前記制御回路は、前記記憶部から前記スイッチング素子の前記特性情報を読み出すことができないときには、異常情報を前記コントローラに出力することを特徴とする請求項１〜１３のいずれか１項に記載の電子装置。
15. 前記特性情報は、事前に測定され前記記憶部に記憶されていることを特徴とする請求項１〜１４のいずれか１項に記載の電子装置。
16. 前記制御回路は、複数の端子を備えなえたＩＣとして構成され、
    前記記憶部は、他の回路部が接続された前記端子に接続され、
    前記特性情報は、他の回路部が接続された前記端子を利用して前記記憶部に記憶されることを特徴とする請求項１〜１５のいずれか１項に記載の電子装置。

Images