JP5794199B2 - スイッチング素子の駆動回路 - Google Patents

Description

本発明は、スイッチング素子の入出力端子間に流れる電流を検出する電流検出手段と、前記電流検出手段によって検出された電流に基づき前記スイッチング素子に過電流が流れているか否かを判断する過電流判断手段と、前記過電流判断手段によって前記過電流が流れていると判断されることを条件として、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段と、を備えるスイッチング素子の駆動回路に関する。

この種の駆動回路としては、例えば下記特許文献１に見られるように、回転機と電力の授受を行うインバータのスイッチング素子（例えばＩＧＢＴ）に用いられるものが周知である。詳しくは、この駆動回路には、スイッチング素子に過電流が流れていると判断された場合、スイッチング素子に流れる電流を緩やかに遮断することでスイッチング素子をオフ状態に切り替えるソフト遮断機能が備えられる。上記駆動回路によれば、例えば、直列接続された高電位側のスイッチング素子及び低電位側のスイッチング素子のうち一方にショート故障が生じる状況下、他方がオン状態とされる上下アーム短絡が生じることによってスイッチング素子に過電流が流れていると判断された場合、ソフト遮断機能によって過電流が遮断される。これにより、スイッチング素子をオフ状態に切り替える際に生じるサージ電圧を低減することができる。

特開２０１０−１５４５９５号公報

ところで、スイッチング素子に過電流が流れる要因としては、上下アーム短絡の他に、相間短絡もある。相間短絡とは、例えば、インバータ及び回転機を接続する複数の電気経路のうち２つが短絡する状況下、短絡した相のうち一方に対応する高電位側のスイッチング素子と、他方に対応する低電位側のスイッチング素子とがオン状態とされて過電流の流通経路が形成されることである。

ここで、本発明者らは、相間短絡が生じる場合に上記ソフト遮断機能によってスイッチング素子をオフ状態に切り替えると、オフ状態に切り替える際に生じるサージ電圧が増大する問題に直面した。

本発明は、上記課題を解決するためになされたものであり、その目的は、スイッチング素子に過電流が流れている状況下、スイッチング素子をオフ状態に切り替える際に生じるサージ電圧を低減できる新たなスイッチング素子の駆動回路を提供することにある。

上記課題を解決すべく、請求項１記載の発明は、スイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）の入出力端子間に流れる電流を検出する電流検出手段（４２）と、前記電流検出手段によって検出された電流に基づき前記スイッチング素子に過電流が流れているか否かを判断する過電流判断手段と、前記過電流判断手段によって前記過電流が流れていると判断されることを条件として、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段と、前記過電流の流通経路のインダクタンスが大きいほど、前記制限手段による前記電荷の放電の速度を低く設定する処理を行う設定手段と、を備えることを特徴とする。

本発明者らは、相間短絡が生じる状況下、スイッチング素子をオフ状態に切り替える際に生じるサージ電圧が増大するメカニズムについて検討等を行った。そして、サージ電圧が増大するのは、相間短絡が生じる場合の過電流の流通経路のインダクタンスが、上下アーム短絡が生じる場合の過電流の流通経路のインダクタンスよりも大きいためであることを見出した。この点に鑑み、上記発明では、設定手段を備えた。これにより、スイッチング素子がオフ状態に切り替えられる際に生じるサージ電圧を低減することができ、ひいてはスイッチング素子の信頼性の低下を好適に抑制することができる。

第１の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成図。 同実施形態にかかる過電流保護処理の一例を示すタイムチャート。 同実施形態にかかる上下アーム短絡時の過電流保護処理の一例を示すタイムチャート。 同実施形態にかかる相間短絡の概要を示す図。 同実施形態にかかる相間短絡時及び上下アーム短絡時のサージ電圧の発生態様を示すタイムチャート。 同実施形態にかかる相間短絡時の過電流保護処理の一例を示すタイムチャート。 同実施形態にかかる上下アーム短絡時のサージ電圧の発生態様を示すタイムチャート。 同実施形態にかかる放電速度設定処理の手順を示す流れ図。 同実施形態にかかるソフト遮断処理の手順を示す流れ図。 第２の実施形態にかかる放電速度設定処理の手順を示す流れ図。 第３の実施形態にかかるドライブユニットの構成図。 同実施形態にかかる放電速度設定処理の手順を示す流れ図。 第４の実施形態にかかるドライブユニットの構成図。

（第１の実施形態）
以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機及び内燃機関を備えるハイブリッド車両に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。

モータジェネレータ１０は、車載主機であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータＩＶ及び直流電源としての昇圧コンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、昇圧コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

ちなみに、本実施形態では、上記スイッチング素子Ｓ＊＃（＊＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、電圧制御形のものが用いられ、より具体的には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源し、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶや昇圧コンバータＣＶを操作する。詳しくは、制御装置１４は、昇圧コンバータＣＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ、ｇｃｎをドライブユニットＤＵに出力し、また、インバータＩＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ＊ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

なお、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁素子を備えるインターフェース１８を介して行われる。

続いて、図２を用いて、上記ドライブユニットＤＵの構成について説明する。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、端子電圧ＶＨ（例えば１５Ｖ）を有する定電圧電源２２を備え、定電圧電源２２は、定電流回路２４、ＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２６）及びドライブＩＣ２０の端子Ｔ１を介してスイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に接続されている。なお、本実施形態では、定電流回路２４として、出力電流を可変設定可能なものが用いられている。また、図２では、上記フリーホイールダイオードＤ＊＃の図示を省略している。

スイッチング素子Ｓ＊＃のゲートは、放電用抵抗体２８、ドライブＩＣ２０の端子Ｔ２及びＮチャネルＭＯＳ電界効果トランジスタ（放電用スイッチング素子３０）を介してドライブＩＣ２０の端子Ｔ３に接続されている。そして、端子Ｔ３は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。

スイッチング素子Ｓ＊＃のゲートは、また、ドライブＩＣ２０の端子Ｔ４、ツェナーダイオード３４及びＮチャネルＭＯＳ電界効果トランジスタ（クランプ用スイッチング素子３６）を介して端子Ｔ３に接続されている。ここで、ツェナーダイオード３４のブレークダウン電圧（以下、クランプ電圧）は、例えば、スイッチング素子Ｓ＊＃の信頼性が短時間で過度に低下するような電流が流れない程度の電圧（例えば１２Ｖ）にスイッチング素子Ｓ＊＃の開閉制御端子の印加電圧（ゲート電圧）を制限するものである。

スイッチング素子Ｓ＊＃のゲートは、さらに、ソフト遮断用抵抗体３８、ドライブＩＣ２０の端子Ｔ５及びＮチャネルＭＯＳ電界効果トランジスタ（ソフト遮断用スイッチング素子４０）を介して端子Ｔ３に接続されている。なお、ゲートからソフト遮断用スイッチング素子４０を介してエミッタに至る電気経路が、ゲートに接続される放電経路に相当する。

スイッチング素子Ｓ＊＃は、その入力端子（コレクタ）及びエミッタ間に流れる電流（以下、コレクタ電流Ｉｃｅ）と相関を有する微少電流（例えば、コレクタ電流Ｉｃｅの「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗４２）を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗４２に電圧降下が生じるため、センス抵抗４２のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流と相関を有する電気的な状態量とすることができる。

ちなみに、本実施形態では、センス抵抗４２の両端のうちセンス端子Ｓｔ側の電位がエミッタの電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。また、エミッタの電位を「０」とする。

上記定電流用スイッチング素子２６及び放電用スイッチング素子３０は、ドライブＩＣ２０内の駆動制御部４４によって操作される。駆動制御部４４は、ドライブＩＣ２０の端子Ｔ６を介して入力される上記操作信号ｇ＊＃に基づき、定電流用スイッチング素子２６と放電用スイッチング素子３０とを交互にオン・オフ操作することでスイッチング素子Ｓ＊＃を駆動する。詳しくは、操作信号ｇ＊＃がオン操作指令となることで、放電用スイッチング素子３０をオフ操作し、また、定電流用スイッチング素子２６をオン操作する。一方、操作信号ｇ＊＃がオフ操作指令となることで、定電流用スイッチング素子２６をオフ操作し、また、放電用スイッチング素子３０をオン操作する。

なお、本実施形態では、上記定電流回路２４を備えるため、定電流用スイッチング素子２６がオン操作される期間においてゲートの充電電流を一定値とすることができる。すなわち、スイッチング素子Ｓ＊＃のゲート充電処理を定電流制御にて行うことができる。

駆動制御部４４は、さらに、端子Ｔ１を介して入力されるゲート電圧Ｖｇｅや、ドライブＩＣ２０の端子Ｔ７を介して入力されるセンス電圧Ｖｓｅ等に基づき、過電流保護処理を行う。以下、図３及び図４を用いて、過電流保護処理について説明する。

まず、図３を用いて、スイッチング素子Ｓ＊＃に過電流が流れない場合の上記処理について説明する。詳しくは、図３（ａ）は、定電流用スイッチング素子２６の操作状態の推移を示し、図３（ｂ）は、放電用スイッチング素子３０の操作状態の推移を示し、図３（ｃ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｄ）は、クランプ用スイッチング素子３６の操作状態の推移を示し、図３（ｅ）は、センス電圧Ｖｓｅの推移を示し、図３（ｆ）は、ソフト遮断用スイッチング素子４０の操作状態の推移を示す。

図示されるように、時刻ｔ１において放電用スイッチング素子３０がオフ操作に切り替えられ、その後時刻ｔ２において定電流用スイッチング素子２６がオン操作に切り替えられることで、ゲート電圧Ｖｇｅが上昇し始める。これにより、コレクタ電流Ｉｃｅが流れ始め、センス電圧Ｖｓｅも上昇し始める。

その後、ゲート電圧Ｖｇｅが第１の規定電圧Ｖα（例えば、ミラー電圧よりも低い電圧である３．３Ｖ）に到達する時刻ｔ３からクランプフィルタ時間Ｔｃｌａｍｐ（例えば、固定時間）に渡ってクランプ用スイッチング素子３６がオン操作されるクランプ処理が行われる。これにより、ゲート電圧Ｖｇｅは、その上限電圧（上記端子電圧ＶＨ）に到達する以前にクランプ電圧Ｖｃｌａｍｐで制限されることとなる。

なお、本実施形態において、ゲートの充電処理の初期においてクランプ用スイッチング素子３６をオン操作するのは、例えば、上下アーム短絡が生じる場合において、後述するソフト遮断処理によってスイッチング素子をオフ状態に切り替えるまでにスイッチング素子Ｓ＊＃に流れるコレクタ電流Ｉｃｅを制限するためである。また、図３に示す例では、スイッチング素子Ｓ＊＃に過電流が流れないことから、センス電圧Ｖｓｅが閾値電圧Ｖｔｈに到達しない。ここで、閾値電圧Ｖｔｈとは、スイッチング素子Ｓ＊＃の信頼性を維持可能な観点から定められる値のことであり、センス電圧Ｖｓｅが閾値電圧Ｖｔｈとなる場合のコレクタ電流Ｉｃｅは、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐとなる場合のコレクタ電流Ｉｃｅよりも小さい。

ちなみに、上下アーム短絡とは、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎの双方がオン状態とされることでスイッチング素子Ｓ＊＃の過電流（短絡電流）の流通経路が形成されることをいう。この上下アーム短絡は、例えば、高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎのうち一方にショート故障が生じる状況下、他方がオン状態に切り替えられることで生じる。

その後、クランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ４において、クランプ用スイッチング素子３６がオフ操作に切り替えられる。そして、時刻ｔ５において定電流用スイッチング素子２６がオフ操作に切り替えれ、その後時刻ｔ６において放電用スイッチング素子３０がオン操作に切り替えられる。

次に、図４を用いて、上下アーム短絡が生じてスイッチング素子Ｓ＊＃に過電流が流れる場合の過電流保護処理について説明する。詳しくは、図４（ａ）〜図４（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。

図示されるように、時刻ｔ１において放電用スイッチング素子３０がオフ操作に切り替えられ、時刻ｔ２において定電流用スイッチング素子２６がオン操作に切り替えられた後、時刻ｔ３においてゲート電圧Ｖｇｅが規定電圧Ｖαに到達する。そして、時刻ｔ３からクランプフィルタ時間Ｔｃｌａｍｐに渡ってクランプ用スイッチング素子３６がオン操作される。

ここで、本実施形態において、上記クランプフィルタ時間Ｔｃｌａｍｐは、上下アーム短絡が生じる場合において、ゲート電圧Ｖｇｅが第１の規定電圧Ｖαを超えてからセンス電圧Ｖｓｅが閾値電圧Ｖｔｈを超えるまでの時間の最大値と、ソフト遮断処理で用いられる所定時間Ｔｃｕｔとの加算値よりもやや長い時間に設定されている。このため、図４に示す例では、クランプフィルタ時間Ｔｃｌａｍｐ内の時刻ｔ４においてセンス電圧Ｖｓｅが閾値電圧Ｖｔｈを超えることとなる。

その後、センス電圧Ｖｓｅが閾値電圧Ｖｔｈを超えると判断される状態が時刻ｔ４から上記所定時間Ｔｃｕｔ継続される。このため、時刻ｔ５において、ソフト遮断用スイッチング素子４０がオン操作されるソフト遮断処理が行われる。これにより、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。ここで、ソフト遮断用抵抗体３８は、ゲート電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体３８の抵抗値Ｒａは、放電用抵抗体２８の抵抗値Ｒｂよりも高く設定されている。これは、コレクタ電流Ｉｃｅが過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタ及びエミッタ間の遮断速度を大きくすると、サージ電圧が過大となるおそれがあることに鑑みたものである。なお、その後、クランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ６においてクランプ用スイッチング素子３６がオフ操作に切り替えられる。

ちなみに、ソフト遮断処理が行われた場合、駆動制御部４４は、フェール信号ＦＬを出力する処理と、定電流用スイッチング素子２６及び放電用スイッチング素子３０の駆動を禁止する処理とを併せて行う。上記フェール信号ＦＬは、先の図２に示すように、ドライブＩＣ２０の端子Ｔ８を介して低電圧システム（制御装置１４）に出力される。このフェール信号ＦＬによって、先の図１に示すフェール処理部１８ａでは、インバータＩＶや昇圧コンバータＣＶのシャットダウンが行われ、また、制御装置１４では、例えば、走行動力源をエンジンのみとした車両の退避走行処理が行われる。ここで、フェール処理部１８ａの構成は、例えば、特開２００９−６０３５８号公報の図３に記載のものとすればよい。

ところで、インバータＩＶの備えるスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ）について、過電流が流れる要因としては、上下アーム短絡の他に、相間短絡もある。ここで、相間短絡とは、例えば、インバータＩＶ及びモータジェネレータ１０を接続する３相の電気経路（例えば、バスバやモータケーブル）のうち２つが短絡したり、インバータＩＶに設けられてかつ３相の電気経路が接続される出力端子台のうち２つが短絡したり、モータジェネレータ１０内の３相の電気経路のうち２つが短絡したりする状況下、短絡した相のうち一方に対応する高電位側のスイッチング素子と、他方に対応する低電位側のスイッチング素子とがオン状態とされることで過電流の流通経路が形成されることである。

図５に、先の図１に示したシステムの全体構成のうち、インバータＩＶのＶ，Ｗ相アーム部とモータジェネレータ１０とを示す。

図示される例では、Ｖ，Ｗ相の上記電気経路同士が短絡する状況下、Ｖ相の高電位側のスイッチング素子Ｓｖｐと、Ｗ相の低電位側のスイッチング素子Ｓｗｎとがオン状態とされることで過電流の流通経路が形成される相間短絡を示している。

相間短絡が生じると、スイッチング素子Ｓ￥＃に過電流が流れることから、その後、ソフト遮断処理が行われることとなる。しかし、ソフト遮断処理が行われると、スイッチング素子Ｓ￥＃がオフ状態に切り替えられる際に生じるサージ電圧が増大するおそれがある。これは、相間短絡の生じる場合の過電流の流通経路が上下アーム短絡の生じる場合の過電流の流通経路よりも長いこと等に起因して、相間短絡の生じる場合の過電流の流通経路のインダクタンス（例えば１８０ｎＨ）が、上下アーム短絡の生じる場合の過電流の流通経路のインダクタンス（例えば６０ｎＨ）よりも大きいことに起因する。

図６に、相間短絡及び上下アーム短絡が生じる場合におけるサージ電圧の発生態様を示す。詳しくは、図６（ｂ）は、コレクタ・エミッタ間電圧Ｖｃｅの推移を示し、図６（ｃ）は、コレクタ電流Ｉｃｅの推移を示し、図６（ｄ）は、スイッチング素子Ｓ＊＃に生じる損失Ｗｃｅ（コレクタ・エミッタ間電圧Ｖｃｅ及びコレクタ電流Ｉｃｅの乗算値）の推移を示し、図６（ａ）は、先の図３（ｃ）に対応している。なお、図中、破線にて上下アーム短絡が生じる場合の推移を示し、実線にて相間短絡が生じる場合の推移を示している。

図示される例では、時刻ｔ１においてゲート電荷の充電が開始されている。上下アーム短絡が生じる場合、その後時刻ｔ２においてソフト遮断処理が行われる。一方、相間短絡が生じる場合には、過電流の流通経路のインダクタンスが上下アーム短絡が生じる場合の過電流の流通経路のインダクタンスよりも大きいことから、センス電圧Ｖｓｅの上昇速度が低く、時刻ｔ３においてソフト遮断処理が行われる。ここで、サージ電圧の大きさは、過電流の流通経路のインダクタンス及び上記流通経路を流れる電流の変化速度の乗算値に比例することから、過電流の流通経路のインダクタンスが大きいと、サージ電圧が大きくなる。このため、図示されるように、相間短絡が生じる場合のサージ電圧ΔＶｓｒｇ１は、上下アーム短絡が生じる場合のサージ電圧ΔＶｓｒｇ２よりも大きくなっている。このため、相間短絡が生じる場合にソフト遮断処理が行われると、スイッチング素子Ｓ￥＃にこの素子の耐圧を超える電圧が印加され、スイッチング素子Ｓ￥＃の信頼性が低下するおそれがある。また、サージ電圧の増大により、相間短絡が生じる場合のスイッチング損失は、上下アーム短絡が生じる場合のスイッチング損失よりも大きくなる。

さらに、図７に示すように、相間短絡の発生によってソフト遮断処理が開始されるタイミングにおけるコレクタ電流（Ｖｓｅ１）は、上下アーム短絡の発生によってソフト遮断処理が開始されるタイミングにおけるコレクタ電流（Ｖｓｅ２）よりも大きい。これは、ゲート電圧Ｖｇｅのクランプが解除され、ゲート電圧Ｖｇｅが上記端子電圧ＶＨとされる状態でソフト遮断処理が開始されるからである。このため、ソフト遮断処理によってスイッチング素子Ｓ￥＃がオフ状態に切り替えられる際に生じるサージ電圧の増大が顕著となるおそれがある。なお、図７（ａ）〜図７（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。

こうした問題に対処すべく、本実施形態では、相間短絡が生じた場合のソフト遮断処理におけるゲート電荷の放電速度を、上下アーム短絡が生じた場合の放電速度よりも低く設定する。これにより、相間短絡が生じる場合のソフト遮断処理によってスイッチング素子Ｓ￥＃がオフ状態に切り替えられる際に生じるサージ電圧の低減を図る。

ちなみに、相間短絡が生じる場合のソフト遮断処理において、ゲート電荷の放電速度を低く設定しても、スイッチング損失は過度に大きくならない。これは、先の図６に示すように、相間短絡が生じる場合におけるスイッチング素子Ｓ＊＃がオン状態とされているときのコレクタ・エミッタ間電圧Ｖｏｎ１が、上下アーム短絡が生じる場合におけるスイッチング素子Ｓ＊＃がオン状態とされているときのコレクタ・エミッタ間電圧Ｖｏｎ２よりも低くなるためである。ここで、コレクタ・エミッタ間電圧が低くなるのは、相間短絡が生じる場合の過電流の流通経路の抵抗値のうち、高電位側のスイッチング素子のエミッタから低電位側のスイッチング素子のコレクタまでの経路（例えば、上記バスバ）の抵抗値が占める割合が上下アーム短絡の場合よりも高くなり、上記経路における電圧降下量が大きくなることによる。なお、上記割合が高くなる要因としては、主に、相間短絡が生じる場合の過電流の流通経路が上下アーム短絡が生じる場合の過電流の流通経路よりも長いことによる。

また、ソフト遮断処理におけるゲート電荷の放電速度を、相間短絡が生じる場合と上下アーム短絡が生じる場合とで共通化しないのは、以下の理由による。つまり、上下アーム短絡が生じる場合に放電速度を低く設定すると、図８に示すように、サージ電圧は低下するものの、コレクタ電流Ｉｃｅが遮断されるまでの時間が長くなることに起因して、スイッチング損失が増大する。このため、放電速度を共通化しない。なお、スイッチング損失が増大すると、過電流の流通時間がスイッチング素子Ｓ＊＃の短絡耐量を超え、スイッチング素子Ｓ＊＃の信頼性が低下するおそれがある。また、図８（ａ）〜図８（ｄ）は、先の図６（ａ）〜図６（ｄ）に対応している。

図９に、駆動制御部４４によって実行される本実施形態にかかる放電速度設定処理の手順を示す。なお、本実施形態にかかる駆動制御部４４は、ハードウェアであるため、図９に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、ますステップＳ１０において操作信号ｇ￥＃（￥＝ｕ，ｖ，ｗ：＃＝ｐ，ｎ）がオフ操作指令からオン操作指令に切り替えられたか否かを判断する。

続くステップＳ１２では、操作信号ｇ￥＃がオン操作指令に切り替えられてから第１の規定時間Ｔａ経過するまで待機する。ここで、第１の規定時間Ｔａは、例えば、上下アーム短絡が生じる状況下、オン操作指令に切り替えられてからセンス電圧Ｖｓｅが閾値電圧Ｖｔｈを超えるまでの時間の最小値よりもやや短い時間に設定すればよい。

続くステップＳ１４では、第１の規定時間Ｔａ経過したタイミング（例えば、先の図４の時刻ｔ３）におけるセンス電圧Ｖｓｅの上昇速度（以下、電圧上昇速度Ｓｓｅ）を算出し、算出された電圧上昇速度Ｓｓｅが規定速度Ｓα未満であるか否かを判断する。この処理は、相間短絡が生じているか否かを判断するための処理である。ここで、規定速度Ｓαは、例えば、相間短絡が生じる場合の電圧上昇速度Ｓｓｅの最大値に設定すればよい。また、電圧上昇速度Ｓｓｅは、センス電圧Ｖｓｅの時間微分値として算出すればよい。

ステップＳ１４において否定判断された場合には、相間短絡が生じていないと判断し、ステップＳ１６に進む。ステップＳ１６では、フラグＦの値を「０」とする。ここで、フラグＦは、「０」によってソフト遮断処理が行われる場合のゲート電荷の放電速度を上下アーム短絡に対応した速度に設定することを指示し、「１」によって上記放電速度を相間短絡に対応した速度に設定することを指示する。

一方、上記ステップＳ１４において肯定判断された場合には、スイッチング素子Ｓ￥＃の短絡状態として相間短絡が生じていると判断し、ステップＳ１８に進む。ステップＳ１８では、フラグＦの値を「１」とする。

なお、上記ステップＳ１０において否定判断された場合や、ステップＳ１６、Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。

図１０に、駆動制御部４４によって実行される本実施形態にかかるソフト遮断処理の手順を示す。なお、本実施形態にかかる駆動制御部４４は、ハードウェアであるため、図１０に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ２０において、センス電圧Ｖｓｅが閾値電圧Ｖｔｈを超える状態が所定時間Ｔｃｕｔ継続されたか否かを判断する。

ステップＳ２０において肯定判断された場合には、ステップＳ２２に進み、フラグＦの値が「１」であるか否かを判断する。

ステップＳ２２において否定判断された場合には、ステップＳ２４に進み、上下アーム短絡に対応したゲート電荷の放電速度にてゲート電荷を放電させる。具体的には、放電用スイッチング素子３０をオフ操作してかつ、ソフト遮断用スイッチング素子４０をオン操作する。

一方、上記ステップＳ２２において肯定判断された場合には、相間短絡に対応したゲート電荷の放電速度にてゲート電荷を放電させる。具体的には、放電用スイッチング素子３０をオフ操作してかつ、ソフト遮断用スイッチング素子４０及び定電流用スイッチング素子２６の双方をオン操作する。こうした処理によれば、定電流回路２４からゲートへと電荷が充電されるため、ゲート電荷の放電が妨げられる。このため、ゲート電荷の放電速度は、上記ステップＳ２４における放電速度よりも低く設定されることとなる。

ちなみに、本ステップにおいて、定電流回路２４の出力電流を調節することで、放電速度を連続的又は段階的に調節することもできる。ここでは、上記出力電流（単位時間あたりの電荷の供給量）を大きくするほど、放電速度が低く設定される。

なお、上記ステップＳ２０において否定判断された場合や、ステップＳ２４、Ｓ２６の処理が完了した場合には、この一連の処理を一旦終了する。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）電圧上昇速度Ｓｓｅが規定速度Ｓα未満であると判断された場合、相間短絡が生じていると判断し、ゲート電荷の放電速度を低下させる処理を行った。これにより、相間短絡が生じる状況下、ソフト遮断処理によってスイッチング素子Ｓ￥＃がオフ状態に切り替えられる際に生じるサージ電圧を低減することができる。これにより、スイッチング素子Ｓ￥＃の信頼性の低下を好適に抑制することができる。

（２）相間短絡が生じていると判断された場合、定電流用スイッチング素子２６をオン操作することでゲート電荷の放電速度を低く設定可能な回路構成とした。モータジェネレータ１０の制御システム毎に、相間短絡が生じる場合の過電流の流通経路のインダクタンスに個体差が生じ得る。この場合、制御システム毎のインダクタンスに応じてゲート電荷の放電速度を調節することが望ましい。ここで、上記回路構成によれば、定電流回路２４の出力電流の調節によって放電速度を調節することができる。なお、放電速度の調節手法としては、具体的には、例えば、制御システム毎の上記インダクタンスをあらかじめ測定して駆動制御部４４等のメモリに記憶しておき、記憶されたインダクタンスに基づき放電速度を調節する手法が考えられる。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、電圧上昇速度Ｓｓｅに代えて、クランプフィルタ時間Ｔｃｌａｍｐに基づき放電速度を設定する。

図１１に、駆動制御部４４によって実行される放電速度設定処理の手順を示す。なお、本実施形態にかかる駆動制御部４４は、ハードウェアであるため、図１１に示す処理は、実際にはロジック回路によって実行される。また、図１１において、先の図９と同一の処理については、便宜上、同一の符号を付している。

この一連の処理では、まずステップＳ２８において、操作信号ｇ￥＃がオン操作指令であるか否かを判断する。

ステップＳ２８において肯定判断された場合には、ステップＳ３０に進み、クランプ処理が開始されてからクランプフィルタ時間Ｔｃｌａｍｐ経過したか否かを判断する。

ステップＳ３０において否定判断された場合には、ステップＳ１６に進む。一方、上記ステップＳ３０において肯定判断された場合には、クランプ電圧Ｖｃｌａｍｐによるゲート電圧Ｖｇｅの制限が完了したと判断し、ステップＳ１８に進む。ここで、ステップＳ３０において肯定判断された場合にフラグＦの値を「１」とするのは、クランプフィルタ時間Ｔｃｌａｍｐ経過後にソフト遮断処理が行われる状況は、相間短絡によってスイッチング素子Ｓ￥＃に過電流が流れている蓋然性が高い状況であることによる。

なお、上記ステップＳ２８において否定判断された場合や、ステップＳ１６、Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。

このように、クランプフィルタ時間Ｔｃｌａｍｐによっても、ソフト遮断処理における放電速度を適切に設定することができる。

（第３の実施形態）
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、電圧上昇速度Ｓｓｅに代えて、コレクタ・エミッタ間電圧Ｖｃｅの検出値に基づき、相間短絡が生じているか否かを判断する。

図１２に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１２において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、スイッチング素子Ｓ＊＃のコレクタ・エミッタ間電圧Ｖｃｅは、ドライブＩＣ２０の端子Ｔ９，Ｔ３を介して電圧検出部４６によって検出される。

図１３に、駆動制御部４４によって実行される放電速度設定処理の手順を示す。なお、本実施形態にかかる駆動制御部４４は、ハードウェアであるため、図１３に示す処理は、実際にはロジック回路によって実行される。また、図１３において、先の図９と同一の処理については、便宜上、同一の符号を付している。

この一連の処理では、ステップＳ１２において肯定判断された場合、ステップＳ３２に進み、電圧検出部４６によって検出されたコレクタ・エミッタ間電圧Ｖｄｔが第２の規定電圧Ｖβを超えるか否かを判断する。ここで、第２の規定電圧Ｖβは、例えば、スイッチング素子Ｓ￥＃に過電流が流れない正常時におけるコレクタ電流Ｉｃｅの上限値（換言すれば、上下アーム短絡や相間短絡が生じない状況下、スイッチング素子Ｓ＊＃がオン状態とされている場合のコレクタ電流Ｉｃｅの上限値）に対応するコレクタ・エミッタ間電圧Ｖｃｅに設定すればよい。

ステップＳ３２において肯定判断された場合には、スイッチング素子Ｓ￥＃に過電流が流れていると判断し、ステップＳ３４に進む。ステップＳ３４では、コレクタ・エミッタ間電圧Ｖｄｔが第２の規定電圧Ｖβよりも高い第３の規定電圧Ｖγ未満であるか否かを判断する。ここで、第３の規定電圧Ｖγは、スイッチング素子Ｓ￥＃に過電流が流れる状況下、相間短絡及び上下アーム短絡のいずれが生じているかを判別可能な値（例えば、先の図６（ｂ）の「Ｖｏｎ１」及び「Ｖｏｎ２」の間の値）に設定される。この処理は、相間短絡及び上下アーム短絡のうちいずれが生じているかを判断するための処理である。

上記ステップＳ３２やステップＳ３４において否定判断された場合には、スイッチング素子Ｓ￥＃の短絡状態として上下アーム短絡が生じていると判断し、ステップＳ１６に進む。一方、上記ステップＳ３４において肯定判断された場合には、スイッチング素子Ｓ￥＃の短絡状態として相間短絡が生じていると判断し、ステップＳ１８に進む。

なお、上記ステップＳ１０において否定判断された場合や、ステップＳ１６、Ｓ１８の処理が完了した場合には、この一連の処理を一旦終了する。

このように、スイッチング素子Ｓ￥＃がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｄｔによっても、ソフト遮断処理における放電速度を適切に設定することができる。

（第４の実施形態）
以下、第４の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、ソフト遮断処理が行われる場合の放電速度を設定する回路構成を変更する。

図１４に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１４において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。なお、本実施形態では、ソフト遮断用抵抗体３８を第１のソフト遮断用抵抗体と称し、ソフト遮断用スイッチング素子４０を第１のソフト遮断用スイッチング素子と称すこととする。

図示されるように、スイッチング素子Ｓ＊＃のゲートは、第２のソフト遮断用抵抗体４８、ドライブＩＣ２０の端子Ｔ１０及びＮチャネルＭＯＳ電界効果トランジスタ（第２のソフト遮断用スイッチング素子５０）を介して端子Ｔ３に接続されている。ここで、第２のソフト遮断用抵抗体４８の抵抗値Ｒｃは、第１のソフト遮断用抵抗体３８の抵抗値Ｒａよりも高く設定されている。なお、第２のソフト遮断用スイッチング素子５０は、駆動制御部４４によって操作される。

ちなみに、ゲートから第１のソフト遮断用スイッチング素子４０を介してエミッタに至る電気経路と、ゲートから第２のソフト遮断用スイッチング素子５０を介してエミッタに至る電気経路とが、ゲートに接続される複数の放電経路に相当する。

続いて、本実施形態にかかるソフト遮断処理について説明する。

本実施形態にかかるソフト遮断処理は、先の図１０に示した処理に準じた処理によって行うことができる。詳しくは、ステップＳ２４の処理を、放電用スイッチング素子３０及び第２のソフト遮断用スイッチング素子５０をオフ操作してかつ、第１のソフト遮断用スイッチング素子４０をオン操作する処理に置き換える。また、ステップＳ２６の処理を、放電用スイッチング素子３０及び第１のソフト遮断用スイッチング素子４０をオフ操作してかつ、第２のソフト遮断用スイッチング素子５０をオン操作する処理に置き換える。

以上説明した回路構成によっても、放電速度を低く設定することができる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・上記各実施形態において、昇圧コンバータＣＶが備えるスイッチング素子Ｓｃ＃についても、インバータＩＶが備えるスイッチング素子Ｓ￥＃と同様に、過電流の流通経路のインダクタンスが想定したものよりも大きくなることがあるなら、放電速度設定処理の適用が有効である。

・短絡判断手段としては、上記第１の実施形態に例示したものに限らない。例えば、オン操作指令への切り替えタイミングから所定の閾値時間内に電圧上昇速度Ｓｓｅが上記規定速度Ｓαを超えないと判断された場合、スイッチング素子Ｓ￥＃の短絡状態が相間短絡であると判断し、ステップＳ１８に進む制御ロジックを採用してもよい。

また、短絡判断手段としては、上記第２の実施形態に例示したものに限らない。

例えば、オン操作指令の切り替えタイミングからクランプフィルタ時間Ｔｃｌａｍｐが経過した後、さらにセンス電圧Ｖｓｅが閾値電圧Ｖｔｈを超えたと判断された場合にフラグＦの値を「１」にする制御ロジックを採用してもよい。

また、例えば、オン操作指令の切り替えタイミングから所定の閾値時間が経過する以前においては、フラグＦの値を「０」とし、上記所定の閾値時間が経過した後においては、フラグＦの値を「１」に設定する制御ロジックを採用してもよい。この制御ロジックは、上記切り替えタイミングからソフト遮断処理が行われるタイミングまでの時間が長くなるほど、相間短絡によってスイッチング素子Ｓ￥＃に過電流が流れている状況でソフト遮断処理が行われる蓋然性が高くなることによる。なお、上記所定の閾値時間は、上下アーム短絡と相間短絡とを判別可能な値に設定すればよい。具体的には、例えば、上記所定の閾値時間は、上下アーム短絡が生じる状況下、上記切り替えタイミングからセンス電圧Ｖｓｅが閾値電圧Ｖｔｈを超えるまでの時間の最大値に、上記クランプフィルタ時間Ｔｃｌａｍｐを加算した値に設定すればよい。

・上記第１の実施形態において、クランプ処理の開始タイミングをオン操作指令への切り替えタイミングに同期させてもよい。

・高電位側のスイッチング素子Ｓ＊ｐ及び低電位側のスイッチング素子Ｓ＊ｎの直列接続体が並列接続された直流電源としては、コンバータＣＶに限らない。例えば、上記第１の実施形態においてコンバータＣＶが備えられない場合や、コンバータＣＶの動作が停止される場合、高電圧バッテリ１２が直流電源となる。

・制限手段としては、スイッチング素子をオフ状態に切り替えてコレクタ電流Ｉｃｅの流通を阻止するものに限らない。例えば、ゲート電圧Ｖｇｅを低下させるなどして、コレクタ電流Ｉｃｅの流通を許容しつつもコレクタ電流Ｉｃｅを低下させるものであってもよい。

・上記各実施形態では、ソフト遮断処理による電荷の放電速度を２通りに設定可能な回路構成を採用したがこれに限らない。モータジェネレータ１０内の電気経路同士の短絡や、インバータＩＶの出力端子台における短絡等、相間短絡の態様によっても過電流の流通経路のインダクタンスが大きく相違することも考えられる。このため、過電流の流通経路のインダクタンスが大きく相違する態様がＮ個以上（Ｎは３以上の整数）ある場合、電荷の放電速度をＮ通り以上に設定可能な回路構成を採用してもよい。

・電流検出手段としては、コレクタ電流Ｉｃｅをセンス電圧Ｖｓｅとして検出するセンス抵抗４２を備えるものに限らない。例えば、ホール素子を備えるもの等、他の電流検出手段であってもよい。また、例えば、コレクタ・エミッタ間電圧Ｖｃｅに基づきコレクタ電流Ｉｃｅを検出するものであってもよい。これは、スイッチング素子がオン状態とされている場合のコレクタ・エミッタ間電圧Ｖｃｅが高いほど、コレクタ電流Ｉｃｅが大きいことに基づくものである。

・放電速度を可変設定する回路構成としては、上記各実施形態に例示したものに限らず、以下（Ａ）〜（Ｄ）に説明するものを採用してもよい。

（Ａ）上記第１の実施形態において、ソフト遮断用スイッチング素子４０のオン抵抗を変更することで放電速度を可変設定してもよい。具体的には、フラグＦの値が「０」であると判断された場合、ソフト遮断用スイッチング素子４０をオン状態とさせるときにおけるこのスイッチング素子のゲート電圧を、ソフト遮断用スイッチング素子４０のドレイン・ソース間電圧の上昇に伴ってドレイン電流が増大する非飽和領域でソフト遮断用スイッチング素子４０を駆動させる電圧に設定する。これにより、ソフト遮断用スイッチング素子４０のオン抵抗は略０とされる。一方、フラグＦの値が「１」であると判断された場合、上記ゲート電圧を、ソフト遮断用スイッチング素子４０のドレイン・ソース間電圧の大きさにかかわらずドレイン電流が一定となる飽和領域でソフト遮断用スイッチング素子４０を駆動させる電圧に設定する。これにより、ソフト遮断用スイッチング素子４０のオン抵抗は、フラグＦの値が「０」とされる場合のオン抵抗よりも高くなり、放電速度が低く設定されることとなる。

（Ｂ）過電流の流通経路のインダクタンスが大きく相違する態様がＮ個以上（Ｎは３以上の整数）ある場合、上記第４の実施形態において、ソフト遮断処理で用いられる放電経路をＮ個以上備える回路構成を採用してもよい。

（Ｃ）スイッチング素子Ｓ＊＃のゲートに、ソフト遮断用抵抗体３８を含む複数の抵抗体の直列接続体を備える放電経路を接続し、また、複数の抵抗体のうち少なくとも１つの両端を短絡するためのスイッチを備える。こうした構成において、スイッチの開閉操作によって放電経路の抵抗値を変更することで放電速度を可変設定してもよい。この場合、複数の放電経路とは、スイッチの開閉操作態様で定まる全ての放電経路を併せたもののことである。

（Ｄ）エミッタ又はエミッタよりも低電位となる箇所と、ゲートとの接続を切り替え可能なスイッチをドライブユニットＤＵに備える。こうした構成において、スイッチの操作によってゲートとエミッタとを接続することで放電速度を低く設定し、ゲートをエミッタよりも低電位となる箇所に接続することで放電速度を高く設定してもよい。

・スイッチング素子としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明が適用される車両としては、例えば、車載主機として回転機のみを備える電気自動車であってもよい。

・本願発明の適用対象としては、車載主機を駆動するための電力変換回路（インバータＩＶや昇圧コンバータＣＶ）に限らず、例えば、空調用の圧縮機を駆動するための電力変換回路であってもよい。また、本願発明の適用対象としては、車両に搭載される電力変換回路に限らない。なお、この場合、過電流の流通経路としては、上下アーム短絡や相間短絡によって形成されるものに限らない。スイッチング素子に過電流が流れる状況が他にもあってかつ、インダクタンスが互いに相違する複数の過電流の流通経路が想定されるなら、例えば、電圧上昇速度Ｓｓｅに基づき短絡状態を判断し、この判断結果に基づき放電速度を可変設定する本願発明の適用が有効である。

４２…センス抵抗、Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）…スイッチング素子。

Claims (7)

1. スイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ：＃＝ｐ，ｎ）の入出力端子間に流れる電流を検出する電流検出手段（４２）と、
   前記電流検出手段によって検出された電流に基づき前記スイッチング素子に過電流が流れているか否かを判断する過電流判断手段と、
   前記過電流判断手段によって前記過電流が流れていると判断されることを条件として、前記スイッチング素子の開閉制御端子から電荷を放電させることで該スイッチング素子の駆動を制限する制限手段と、
   前記過電流の流通経路のインダクタンスが大きいほど、前記制限手段による前記電荷の放電の速度を低く設定する処理を行う設定手段と、
   を備えることを特徴とするスイッチング素子の駆動回路。
2. 前記スイッチング素子は、直流電源（ＣＶ）に並列接続された高電位側のスイッチング素子（Ｓ＊ｐ）及び低電位側のスイッチング素子（Ｓ＊ｎ）の直列接続体を備え、
   前記スイッチング素子がオン状態とされている場合の該スイッチング素子の入出力端子間に流れる電流の上昇速度（Ｓｓｅ）が規定速度（Ｓα）未満であることに基づき、前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の双方がオン状態とされる上下アーム短絡が生じる場合の前記過電流の流通経路のインダクタンスよりも大きいインダクタンスの前記過電流の流通経路が形成されていると判断する短絡判断手段を更に備え、
   前記設定手段は、前記短絡判断手段によって前記流通経路が形成されていると判断された場合、前記放電の速度を前記上下アーム短絡に対応した該放電の速度よりも低く設定する処理を行うことを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記設定手段は、前記開閉制御端子の電荷の充電が開始されてから所定時間経過することを条件として、前記放電の速度を前記所定時間の経過前における該放電の速度よりも低く設定する処理を行うことを特徴とする請求項１記載のスイッチング素子の駆動回路。
4. 前記開閉制御端子の電荷の充電が行われる場合において該開閉制御端子の電圧（Ｖｇｅ）がその上限電圧（ＶＨ）に到達する以前に規定時間（Ｔｃｌａｍｐ）に渡って該開閉制御端子の電圧をクランプ電圧（Ｖｃｌａｍｐ）で制限するクランプ手段（３４，３６）を更に備え、
   前記設定手段は、前記クランプ手段による前記制限が完了することを条件として、前記放電の速度を前記制限の完了前における該放電の速度よりも低く設定する処理を行うことを特徴とする請求項３記載のスイッチング素子の駆動回路。
5. 前記スイッチング素子は、直流電源（ＣＶ）に並列接続された高電位側のスイッチング素子（Ｓ＊ｐ）及び低電位側のスイッチング素子（Ｓ＊ｎ）の直列接続体を備え、
   前記スイッチング素子がオン状態とされている場合の該スイッチング素子の入出力端子間の電位差（Ｖｄｔ）が規定値（Ｖγ）未満であることに基づき、前記高電位側のスイッチング素子及び前記低電位側のスイッチング素子の双方がオン状態とされる上下アーム短絡が生じる場合の前記過電流の流通経路のインダクタンスよりも大きいインダクタンスの前記過電流の流通経路が形成されていると判断する短絡判断手段を更に備え、
   前記設定手段は、前記短絡判断手段によって前記流通経路が形成されていると判断された場合、前記放電の速度を前記上下アーム短絡に対応した該放電の速度よりも低く設定する処理を行うことを特徴とする請求項１記載のスイッチング素子の駆動回路。
6. 前記開閉制御端子には、該開閉制御端子に電荷を充電するための電源（２２，２４）が接続され、
   前記制限手段は、前記開閉制御端子に接続されてかつ該開閉制御端子から電荷を放電させるための放電経路（３８）を備え、
   前記設定手段は、前記放電の速度を低く設定する処理を、前記放電経路によって前記開閉制御端子から電荷が放電される状況下、前記電源から前記開閉制御端子に電荷を供給することで行うことを特徴とする請求項１〜５のいずれか１項に記載のスイッチング素子の駆動回路。
7. 前記制限手段は、
   前記開閉制御端子に接続されてかつ該開閉制御端子から電荷を放電させるための複数の放電経路（３８，４８）と、
   該複数の放電経路のそれぞれに設けられてかつ該放電経路を開閉する開閉手段（４０，５０）と、を備え、
   前記複数の放電経路の抵抗値は、互いに相違し、
   前記設定手段は、前記放電の速度を低く設定する処理を、前記複数の放電経路のうち前記過電流判断手段によって前記過電流が流れていると判断されない場合に用いられる前記放電経路の抵抗値よりも高い抵抗値の該放電経路に設けられた前記開閉手段を閉操作することで行うことを特徴とする請求項１〜５のいずれか１項に記載のスイッチング素子の駆動回路。

Images