JP5751221B2 - 駆動対象スイッチング素子の駆動装置 - Google Patents

駆動対象スイッチング素子の駆動装置 Download PDF

Info

Publication number
JP5751221B2
JP5751221B2 JP2012173717A JP2012173717A JP5751221B2 JP 5751221 B2 JP5751221 B2 JP 5751221B2 JP 2012173717 A JP2012173717 A JP 2012173717A JP 2012173717 A JP2012173717 A JP 2012173717A JP 5751221 B2 JP5751221 B2 JP 5751221B2
Authority
JP
Japan
Prior art keywords
switching element
voltage
state
clamping
turned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012173717A
Other languages
English (en)
Other versions
JP2014033567A (ja
Inventor
森田 裕之
裕之 森田
前原 恒男
恒男 前原
丈泰 小松
丈泰 小松
亮太郎 三浦
亮太郎 三浦
智貴 鈴木
智貴 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2012173717A priority Critical patent/JP5751221B2/ja
Priority to US13/959,907 priority patent/US8749279B2/en
Publication of JP2014033567A publication Critical patent/JP2014033567A/ja
Application granted granted Critical
Publication of JP5751221B2 publication Critical patent/JP5751221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06Modifications for ensuring a fully conducting state
    • H03K17/063Modifications for ensuring a fully conducting state in field-effect transistor switches

Description

本発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子の操作信号を入力とし、前記駆動対象スイッチング素子の開閉制御端子の電圧を操作する駆動対象スイッチング素子の駆動装置に関する。
この種の駆動装置としては、たとえば下記特許文献1に見られるように、スイッチング素子(IGBT)を流れる電流が異常に大きくなることで、ゲートおよびエミッタ間電圧をクランプ電圧にクランプするものも提案されている。
特開2010−246251号公報
ところで、スイッチング素子がオン状態となりゲートおよびエミッタ間電圧が一定の電圧となっているときと比較して、スイッチング素子がオン状態からオフ状態に切り替えられるときの方が、スイッチング素子を流れる電流が異常に大きくなる場合、その電流量がより大きくなるおそれがある。これは、ゲートおよびエミッタ間電圧が大きいほどスイッチング素子に流すことのできる電流の最大値が大きくなることに起因する。このため、スイッチング素子がオン状態に切り替わり、ゲートおよびエミッタ間電圧が一定の電圧となっているときに異常に大きい電流が流れる場合に、ゲートおよびエミッタ間電圧をクランプ電圧にクランプすると、スイッチング素子を流れる電流の減少速度が大きくなり、ひいてはサージが大きくなるおそれがある。
本発明は、上記課題を解決する過程でなされたものであり、その目的は、電圧制御形のスイッチング素子である駆動対象スイッチング素子の操作信号を入力とし、前記駆動対象スイッチング素子の開閉制御端子の電圧を操作するものにあって、サージ電圧を好適に抑制することのできる駆動対象スイッチング素子の駆動装置を提供することにある。
以下、上記課題を解決するための手段、およびその作用効果について記載する。
発明は、電圧制御形のスイッチング素子である駆動対象スイッチング素子(S¥#)の操作信号を入力とし、前記駆動対象スイッチング素子の開閉制御端子に前記駆動対象スイッチング素子をオン状態とするための電荷を充電することで、前記駆動対象スイッチング素子をオン状態に移行させるオン状態移行処理を行うオン状態移行手段(22,24,26,34)と、前記操作信号を入力とし、前記開閉制御端子から前記オン状態とするための電荷を放電することで、前記駆動対象スイッチング素子をオフ状態に移行させるオフ状態移行処理を行うオフ状態移行手段(30,32,34)と、前記駆動対象スイッチング素子における電流の流通経路の一方の端部である基準端子と前記開閉制御端子との間の電位差の絶対値を、前記駆動対象スイッチング素子がオン状態となる閾値電圧よりも大きいクランプ電圧にクランプするクランプ手段(44,46,48,50,52)と、前記オン状態移行処理によって前記駆動対象スイッチング素子がオフ状態からオン状態に切り替わった後、前記流通経路を流れる電流量がクランプ用閾値以上となることで、前記電位差の絶対値を前記クランプ電圧まで低減する速度を、前記オフ状態移行手段によるものよりも遅くする速度低下手段(30,40,42,60,62,64)と、を備えることを特徴とする。
上記発明では、速度低下手段を備えるため、駆動対象スイッチング素子がオン状態に切り替わることで上記電位差の絶対値がある程度大きくなった後、駆動対象スイッチング素子にクランプ用閾値以上の電流が流れる場合、ゲート電圧をクランプ電圧まで低減する際の電流の減少速度を制限することができる。このため、サージ電圧を好適に抑制することができる。
なお、本発明にかかる以下の代表的な実施形態に関する概念の拡張については、代表的な実施形態の後の「その他の実施形態」の欄に記載してある。
第1の実施形態にかかるシステム構成図。 同実施形態にかかるドライブユニットの構成を示す回路図。 同実施形態にかかるソフト遮断処理の手順を示す流れ図。 同実施形態にかかるクランプ処理の手順を示す流れ図。 同実施形態の効果を示すタイムチャート。 第2の実施形態にかかるドライブユニットの構成を示す回路図。 同実施形態にかかるクランプ処理の手順を示す流れ図。 同実施形態の効果を示すタイムチャート。 第3の実施形態にかかるソフト遮断処理とクランプ処理との切り替え態様を示すタイムチャート。 第4の実施形態にかかるソフト遮断処理とクランプ処理との切り替え態様を示すタイムチャート。
<第1の実施形態>
以下、本発明にかかる駆動対象スイッチング素子の駆動装置を車載主機に接続される電力変換回路に適用した第1の実施形態について、図面を参照しつつ説明する。
図1に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ10は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ10は、インバータINVおよび昇圧コンバータCNVを介して高電圧バッテリ12に接続されている。ここで、昇圧コンバータCNVは、コンデンサCと、コンデンサCに並列接続された一対のスイッチング素子Scp,Scnと、一対のスイッチング素子Scp,Scnの接続点と高電圧バッテリ12の正極とを接続するリアクトルLとを備えている。そして、スイッチング素子Scp,Scnのオン・オフによって、高電圧バッテリ12の電圧(例えば百V以上)を所定の電圧(例えば「666V」)を上限として昇圧するものである。一方、インバータINVは、スイッチング素子Sup,Sunの直列接続体と、スイッチング素子Svp,Svnの直列接続体と、スイッチング素子Swp,Swnの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ10のU,V,W相にそれぞれ接続されている。これらスイッチング素子S¥#(¥=u,v,w,c;#=p,n)として、本実施形態では、絶縁ゲートバイポーラトランジスタ(IGBT)が用いられている。そして、これらにはそれぞれ、ダイオードD¥#が逆並列に接続されている。
制御装置18は、低電圧バッテリ16を電源とする制御装置である。制御装置18は、モータジェネレータ10を制御対象とし、その制御量を所望に制御すべく、インバータINVや昇圧コンバータCNVを操作する。詳しくは、昇圧コンバータCNVのスイッチング素子Scp,Scnを操作すべく、操作信号gcp、gcnをドライブユニットDUに出力する。また、インバータINVのスイッチング素子Sup,Sun,Svp,Svn,Swp,Swnを操作すべく、操作信号gup,gun,gvp,gvn,gwp,gwnをドライブユニットDUに出力する。ここで、高電位側の操作信号g¥pと、対応する低電位側の操作信号g¥nとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子S¥pと、対応する低電位側のスイッチング素子S¥nとは、交互にオン状態とされる。
なお、高電圧バッテリ12を備える高電圧システムと低電圧バッテリ16を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁通信手段を備えるインターフェース14を介して行われる。
図2に、上記ドライブユニットDUの構成を示す。
図示されるように、ドライブユニットDUは、1チップ化された半導体集積回路であるドライブIC20を備えている。ドライブIC20は、端子電圧Vomを有する直流電圧源22を備え、直流電圧源22の端子は、端子T1、定電流用抵抗体24、端子T3、PチャネルMOS電界効果トランジスタ(定電流用スイッチング素子26)、端子T4を介してスイッチング素子S¥#のゲートに接続されている。
一方、スイッチング素子S¥#のゲートは、ゲート抵抗体30、端子T5、NチャネルMOS電界効果トランジスタ(放電用スイッチング素子32)を介して端子T6に接続されている。そして、端子T6は、スイッチング素子S¥#の流通経路(エミッタおよびコレクタ間)の一方の端部(エミッタ)に接続されている。
上記定電流用スイッチング素子26および放電用スイッチング素子32は、ドライブIC20内の駆動制御部34によって操作される。すなわち、駆動制御部34では、端子T7を介して入力される上記操作信号g¥#に基づき、定電流用スイッチング素子26と放電用スイッチング素子32とを交互にオン・オフすることでスイッチング素子S¥#を駆動する。詳しくは、操作信号g¥#がオン操作指令となることで、放電用スイッチング素子32をオフして且つ定電流用スイッチング素子26をオンする。一方、操作信号g¥#がオフ操作指令となることで、定電流用スイッチング素子26をオフして且つ放電用スイッチング素子32をオンする。
ここで、定電流用スイッチング素子26をオン操作する期間においては、その開閉制御端子(ゲート)への印加電圧を、定電流用抵抗体24の電圧降下量(端子T2の電圧Vm)を規定値に制御するために操作する。これにより、定電流用抵抗体24を流れる電流量を一定値とすることができ、ひいてはスイッチング素子S¥#のゲート充電処理を定電流制御にて行うことができる。
上記端子T5は、ソフト遮断用抵抗体40およびNチャネルMOS電界効果トランジスタ(ソフト遮断用スイッチング素子42)を介して端子T6に接続されている。
また、スイッチング素子S¥#のゲートは、端子T8に接続されており、端子T8は、NチャネルMOS電界効果トランジスタ(クランプ用スイッチング素子46)を介して端子T6に接続されている。クランプ用スイッチング素子46のゲートには、オペアンプ44の出力電圧が印加され、オペアンプ44の反転入力端子には、電源48のクランプ電圧Vcが印加され、非反転入力端子には、端子T8を介してスイッチング素子S¥#のゲート電圧Vgeが印加される。ここで、オペアンプ44に対する電源52による給電は、電源用スイッチング素子50によってオン・オフされる。
一方、上記スイッチング素子S¥#は、その流通経路(エミッタおよびコレクタ間)に流れる電流(コレクタ電流)と相関を有する微少電流を出力するセンス端子Stを備えている。そして、センス端子Stは、抵抗体56,58の直列接続体を介してエミッタに電気的に接続されている。これにより、センス端子Stから出力される電流によって抵抗体58に電圧降下が生じるため、抵抗体58による電圧降下量(センス電圧Vse)を、スイッチング素子S¥#の流通経路を流れる電流と相関を有する電気的な状態量とすることができる。
上記センス電圧Vseは、端子T9を介して、駆動制御部34に取り込まれる。駆動制御部34では、センス電圧Vseに基づき、電源用スイッチング素子50やソフト遮断用スイッチング素子42を操作する。以下、これについて説明する。
図3に、上記センス電圧Vseに基づき行われる処理の手順を示す。なお、この処理は、本実施形態において過渡時保護手段を構成する。
この一連の処理では、まずステップS10において、操作信号g¥#がオン操作指令であるか否かを判断する。そしてオン操作指令であると判断される場合、ステップS12において、センス電圧Vseがソフト遮断用閾値電圧Vsft以上であるか否かを判断する。この処理は、スイッチング素子S¥#に異常に大きい電流が流れているか否かを判断するためのものである。ソフト遮断用閾値電圧Vsftは、スイッチング素子S¥#の通常駆動時において流れる電流の最大値よりも大きい電流に設定されている。
そして、ステップS12において肯定判断される場合、ステップS14において、ステップS12において肯定判断されている時間を計時するカウンタT1がソフト遮断用閾値時間Tsft以上であるか否かを判断する。この処理は、スイッチング素子S¥#を強制的にオフ操作する条件が成立したか否かを判断するためのものである。ここで、ソフト遮断用閾値時間Tsftは、ノイズによって上記条件が成立したと誤判断することを回避することができる値に設定される。
ステップS14において否定判断される場合、ステップS16において、カウンタT1をインクリメントする。また、上記ステップS12においてセンス電圧Vseがソフト遮断用閾値電圧Vsft未満であると判断される場合、ステップS20において、カウンタT1を初期化する。ステップS16,S20の処理が完了する場合、ステップS10に戻る。
これに対し、ステップS14において肯定判断される場合、ステップS18において、ソフト遮断用スイッチング素子42をオン操作し、定電流用スイッチング素子26をオフ操作する。また、先の図2に示す端子T10を介して制御装置18にフェール信号FLを出力する。このフェール信号FLによって、先の図1に示すフェール処理部14aでは、インバータINVや昇圧コンバータCNVをシャットダウンする。ちなみに、フェール処理部14aの構成は、例えば特開2009−60358号公報の図3に記載のものとすればよい。
なお、ステップS18の処理が完了する場合や、ステップS10において否定判断される場合には、この一連の処理を一旦終了する。
図4に、上記センス電圧Vseに基づき行われる別の処理の手順を示す。
この一連の処理では、まずステップS30において、操作信号g¥#がオフ操作指令からオン操作指令に切り替わった時点であるか否かを判断する。そしてステップS30において肯定判断される場合、ステップS32において、上記ステップS30において肯定判断されてからの経過時間を計時するカウンタT2がクランプ用閾値時間Tcmp以下であるか否かを判断する。この処理は、スイッチング素子S¥#のゲート電圧Vgeをクランプ電圧Vcでガード処理するか否かを判断するためのものである。
この処理は、たとえば上側アームのスイッチング素子S¥pと対応する下側アームのスイッチング素子S¥nとの双方がオン状態となる短絡状態となる場合等において、それらに流れる電流が急激に大きくなり、これに伴ってゲート電圧Vgeが急上昇するおそれがあることに鑑みてなされるものである。すなわち、たとえばセンス電圧Vseをクランプ用閾値電圧Vcmpと比較する処理を行い、クランプ用閾値電圧Vcmpよりも高いと判断される場合に電源用スイッチング素子50をオン操作する場合には、ゲート電圧Vgeがクランプ電圧Vcにクランプされるまでに一旦大きく上昇し、ひいてはスイッチング素子S¥#を流れる電流も過度に大きくなるおそれがある。ここで、クランプ用閾値時間Tcmpは、スイッチング素子S¥#を流れる電流が急激に大きくなった場合に、駆動制御部34が、センス電圧Vseを入力とし、この事態を把握し、スイッチング素子S¥#を流れる電流を制限する処理が開始されるまでに要する時間以上に設定される。また、クランプ用閾値時間Tcmpは、ゲート電圧Vgeがスイッチング素子S¥#をオフ状態からオン状態に切り替える閾値電圧Vthとなると想定される時間よりも長い時間に設定されている。詳しくは、クランプ用閾値時間Tcmpは、正常時において、スイッチング素子S¥#のゲート電圧が上昇した後一旦上昇速度が低減するミラー期間となるまでに要すると想定される時間以上(望ましくはミラー期間が終了するまでに要すると想定される時間以上)に設定される。
ステップS32において肯定判断される場合、ステップS34において電源用スイッチング素子50をオン操作する。これにより、クランプ用閾値時間Tcmpに渡って、ゲート電圧Vgeに対し、クランプ電圧Vcによるガード処理がなされることとなる。続くステップS34においては、カウンタT2をインクリメントする。
一方、ステップS32において否定判断される場合、ステップS40において、センス電圧Vseがクランプ用閾値電圧Vcmp以上であるか否かを判断する。ここで、クランプ用閾値電圧Vcmpは、ソフト遮断用閾値電圧Vsftよりも大きい値に設定されている。クランプ用閾値電圧Vcmpは、上側アームのスイッチング素子S¥pと下側アームのスイッチング素子S¥nとの双方がオン状態となることで異常に大きい電流が流れる場合に、電流の制限処理を迅速に行うことを狙って設定されている。
上記ステップS40において否定判断される場合、ステップS41において、電源用スイッチング素子50をオフ操作する。これに対し、ステップS40において肯定判断される場合、ステップS42において、ソフト遮断用スイッチング素子42をオン操作し、定電流用スイッチング素子26をオフ操作するとともに、フェール信号FLを出力する。なお、ステップS42の処理は、本実施形態において、速度低下手段を構成する。
上記ステップS41,S36の処理が完了する場合には、ステップS38において、操作信号g¥#がオン操作指令からオフ操作指令に切り替わったか否かを判断する。そしてステップS38において否定判断される場合、ステップS32に戻る一方、ステップS38において肯定判断される場合、ステップS44において、カウンタT2を初期化する。
なお、ステップS42,S44の処理が完了する場合や、ステップS30において否定判断される場合には、この一連の処理を一旦終了する。
図5に、本実施形態の効果を、ゲート電圧Vgeがクランプ用閾値電圧Vcmp以上となることで電源用スイッチング素子50をオン操作した比較例と対比して示す。詳しくは、図5(a)は、ゲート電圧Vgeの推移を示し、図5(b)は、センス電圧Vseの推移を示し、図5(c)は、定電流用スイッチング素子26の操作状態の推移を示し、図5(d)は、ソフト遮断用スイッチング素子42の操作状態の推移を示す。また、比較例における図5(e)は、電源用スイッチング素子50の操作状態の推移を示す。
図示されるように、本実施形態では、センス電圧Vseがクランプ用閾値電圧Vcmp以上となることで、定電流用スイッチング素子26をオフ操作するとともに、ソフト遮断用スイッチング素子42をオン操作する。これにより、スイッチング素子S¥#に流れる電流が過度に大きくなっている状況下、その減少速度を小さくすることができ、ひいてはサージ電圧を抑制することができる。
これに対し、比較例では、ゲート電圧Vgeがクランプ電圧Vcに急激に低減されるため、電流の減少速度が大きくなり、ひいてはサージ電圧が大きくなる。
以上説明した本実施形態によれば、以下の効果が得られるようになる。
(1)スイッチング素子S¥#のゲート電圧Vgeが閾値電圧Vthを超えることでオン状態となった後、スイッチング素子S¥#を流れる電流がクランプ用閾値電圧Vcmp以上となることで、ソフト遮断用スイッチング素子42をオン操作してスイッチング素子S¥#をオフ操作した。これにより、スイッチング素子S¥#のオフ状態からオン状態への切り替え時に非常に大きい電流が流れる場合と比較して、スイッチング素子S¥#に流れる電流がさらに大きくなりやすい状況下、スイッチング素子S¥#を流れる電流の減少速度を制限することができ、ひいてはサージ電圧を抑制することができる。
(2)センス電圧Vseがソフト遮断用閾値電圧Vsft(<Vcmp)以上となる継続時間がソフト遮断用閾値時間Tsft以上となることで、スイッチング素子S¥#をオフ操作させるべくオン操作されるソフト遮断用スイッチング素子42を、ゲート電圧Vgeがクランプ用閾値電圧Vcmp以上となる場合に流用した。これにより、部品点数の追加を好適に抑制することができる。
(3)上側アームのスイッチング素子S¥pと下側アームのスイッチング素子S¥nとの直列接続体が直流電圧源としてのコンデンサCに並列接続されるシステムにおけるそれらスイッチング素子S¥#を駆動対象とした。この場合、上側アームのスイッチング素子S¥pと下側アームのスイッチング素子S¥nとの双方がオン状態となる短絡異常時において、それらに流れる電流が過度に大きくなりうることから、スイッチング素子S¥#がオン状態となった後に、センス電圧Vseがクランプ用閾値電圧Vcmp以上となることでソフト遮断用スイッチング素子42をオン操作することが特に有効となる。
<第2の実施形態>
以下、第2の実施形態について、先の第1の実施形態との相違点を中心に図面を参照しつつ説明する。
図6に、本実施形態にかかるドライブユニットDUの構成を示す。なお、図6において、先の図2に示した部材に対応するものについては、便宜上同一の符号を付している。
本実施形態では、クランプ用スイッチング素子46を用いたクランプ電圧Vcへのクランプ処理を変更する。具体的には、スイッチング素子S¥#のゲート(端子T8)とエミッタ(端子T6)との間に、充電用スイッチング素子66およびコンデンサ60の直列接続体を接続し、充電用スイッチング素子66およびコンデンサ60の接続点を、オペアンプ44の反転入力端子に接続する。また、オペアンプ44の反転入力端子には、抵抗体62およびフィルタ用スイッチング素子64を介して、クランプ電圧Vcを端子電圧とする電源48を接続する。
こうした構成によれば、抵抗体62およびコンデンサ60をRC回路とすることができる。このため、コンデンサ60の電圧をクランプ電圧Vcよりも高い電圧に充電した状態でフィルタ用スイッチング素子64をオン操作することで、RC回路の時定数に応じてオペアンプ44の反転入力端子に印加する電圧をクランプ電圧Vcに漸減させることができる。
図7に、上記センス電圧Vseに基づき駆動制御部34によって行われる処理の手順を示す。なお、図7において、先の図4に示した処理に対応するものについては、便宜上同一のステップ番号を付している。
この一連の処理では、ステップS38において肯定判断される場合、ステップS44aにおいて、電源用スイッチング素子50と充電用スイッチング素子66とをオフ操作して且つ、フィルタ用スイッチング素子64をオン操作する。これは、操作信号g¥#がオン操作指令に切り替わる時点までに、コンデンサ60の充電電圧をクランプ電圧Vcとするための設定である。さらに、操作信号g¥#がオン操作指令に切り替わってからクランプ用閾値時間Tcmpが経過するまで(ステップS32:YES)は、ステップS34aにおいて、電源用スイッチング素子50およびフィルタ用スイッチング素子64をオンとして且つ、充電用スイッチング素子66をオフとする。これは、クランプ用閾値時間Tcmpが経過するまでの間、ゲート電圧Vgeをクランプ電圧Vcでガード処理するための設定である。
一方、クランプ用閾値時間Tcmpが経過した後(ステップS32:NO)、センス電圧Vseがクランプ用閾値電圧Vcmp未満と判断される場合(ステップS40:NO)、ステップS41aにおいて、電源用スイッチング素子50およびフィルタ用スイッチング素子64をオフ操作して且つ、充電用スイッチング素子66をオン操作する。この処理は、ゲート電圧Vgeのガード処理を解除するとともに、コンデンサ60の充電電圧をクランプ電圧Vcよりも高くするためのものである。
これに対し、センス電圧Vseがクランプ用閾値電圧Vcmp以上と判断される場合(ステップS40:YES)、ステップS42aにおいて、電源用スイッチング素子50およびフィルタ用スイッチング素子64をオン操作して且つ、充電用スイッチング素子66をオフ操作する。この処理は、ゲート電圧Vgeにガード処理を施すためのものである。ここで、クランプ用スイッチング素子46のゲートには、スイッチング素子S¥#のゲート電圧Vgeをコンデンサ60の充電電圧とするための電圧が印加される。コンデンサ60の電圧は、ステップS40において肯定判断された直後のゲート電圧Vgeからクランプ電圧Vcへと、抵抗体62およびコンデンサ60の時定数に応じて漸減する。このため、スイッチング素子S¥#のゲート電圧Vgeを、クランプ電圧Vcへと徐々に低下させることができる。
なお、スイッチング素子S¥#のゲート電圧Vgeがクランプ電圧Vcとされる場合にスイッチング素子S¥#に流すことのできる電流の最大値は、クランプ用閾値電圧Vcmpに対応する電流よりも僅かに大きい値とされる。そして、ステップS41a,S42aの処理が完了する場合、ステップS38の処理に移行する。
図8に、本実施形態の効果を示す。なお、図8(a)〜図8(e)は、先の図5(a)〜図5(e)に対応している。
図示されるように、本実施形態では、ゲート電圧Vgeが閾値電圧Vthを超えて上昇した後、センス電圧Vseがクランプ用閾値電圧Vcmpを上回ることで、ゲート電圧Vgeがクランプ電圧Vcに徐々に低減される。これにより、クランプ電圧Vcに低減されるに際してスイッチング素子S¥#に流れる電流量の変化速度を制限することができ、ひいてはサージ電圧を抑制することができる。なお、センス電圧Vseがソフト遮断用閾値電圧Vsft以上となる継続時間がソフト遮断用閾値時間Tsft以上となることで、定電流用スイッチング素子26がオフ操作され、ソフト遮断用スイッチング素子42がオン操作されることで、スイッチング素子S¥#が強制的にオフとされる。
以上説明した本実施形態によれば、先の第1の実施形態の上記(3)の効果に加えて、さらに以下の効果が得られる。
(4)スイッチング素子S¥#のゲート電圧Vgeが閾値電圧Vthを超えることでオン状態となった後、スイッチング素子S¥#を流れる電流がクランプ用閾値電圧Vcmp以上となることで、フィルタ用スイッチング素子64および電源用スイッチング素子50をオン操作した。これにより、ゲート電圧Vgeをクランプ電圧Vcまで漸減させることができる。
<第3の実施形態>
以下、第3の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
本実施形態では、クランプ用スイッチング素子46によってゲート電圧Vgeをクランプ電圧Vcまで低減する速度を、ソフト遮断用スイッチング素子42をオン操作することでゲート電圧Vgeをクランプ電圧Vcまで低減する速度よりも大きくする。これは、抵抗体62およびコンデンサ60の時定数や、ソフト遮断用抵抗体40の抵抗値等を調整することで、実現することができる。
そして、図9に示されるように、クランプ用スイッチング素子46によってゲート電圧Vgeをクランプ電圧Vcまで低下させる以前に、ソフト遮断用閾値時間Tsftが経過する場合、ゲート電圧Vgeがクランプ電圧Vcとなるまではソフト遮断用スイッチング素子42を用いない。これは、クランプ用スイッチング素子46によってゲート電圧Vgeをクランプ電圧Vcまで低下させることで、スイッチング素子S¥#がオフ状態となるまでの時間を短縮するための設定である。なお、図9(a)〜図9(e)のそれぞれは、先の図5(a)〜図5(e)に対応している。
<第4の実施形態>
以下、第4の実施形態について、先の第2の実施形態との相違点を中心に図面を参照しつつ説明する。
本実施形態では、クランプ用スイッチング素子46によってゲート電圧Vgeをクランプ電圧Vcまで低減する速度を、ソフト遮断用スイッチング素子42をオン操作することでゲート電圧Vgeをクランプ電圧Vcまで低減する速度よりも小さくする。これは、抵抗体62およびコンデンサ60の時定数や、ソフト遮断用抵抗体の抵抗値等を調整することで、実現することができる。
そして、図10に示されるように、クランプ用スイッチング素子46によってゲート電圧Vgeをクランプ電圧Vcまで低下させる以前に、ソフト遮断用閾値時間Tsftが経過する場合、ソフト遮断用スイッチング素子42を用いてゲート電圧Vgeをクランプ電圧Vcに低下させる。すなわち、ソフト遮断用閾値時間Tsftが経過することで、電源用スイッチング素子50をオフ操作する。これは、スイッチング素子S¥#がオフ状態となるまでの時間を短縮するための設定である。なお、図10(a)〜図10(e)のそれぞれは、先の図5(a)〜図5(e)に対応している。
<その他の実施形態>
なお、上記各実施形態は、以下のように変更して実施してもよい。
「オフ状態移行手段について」
たとえば、インピーダンスが大きい経路とインピーダンスが小さい経路とを備え、スイッチング素子S¥#をオフすべくゲートの電荷を放電させる過程で、インピーダンスの小さい経路から大きい経路に変更するいわゆるアクティブゲート制御を行うものであってもよい。この場合、インピーダンスが大きい経路のインピーダンスよりも、ソフト遮断手段による放電経路のインピーダンスを大きく設定する。
「クランプ手段について」
クランプ用スイッチング素子46を備え、クランプ用スイッチング素子46のインピーダンスを、ゲート電圧Vgeがクランプ電圧Vcとなるように操作するものに限らない。たとえば、ツェナーダイオードとクランプ用スイッチング素子46とを備え、クランプ用スイッチング素子46のゲートに固定された値を有する電圧を印加することで、ゲート電圧をツェナーダイオードのブレークダウン電圧によってクランプするものであってもよい。ただしこのようにツェナーダイオードを用いる構成を第2の実施形態に適用する場合には、クランプ用スイッチング素子46のゲートに印加する電圧を操作することで、ゲート電圧Vgeをブレークダウン電圧へと徐々に低下させることが望ましい。
「ソフト遮断手段について」
放電経路にゲート抵抗体30を備えるものに限らない。たとえば、ソフト遮断用抵抗体40をゲート抵抗体30よりも抵抗値の大きい抵抗体とするなら、これのみを備えてもよい。
「速度低下手段について」
上記第1の実施形態(図4)において、ステップS40において肯定判断される場合、ソフト遮断用スイッチング素子42によってゲート電圧Vgeをクランプ電圧Vcに低下させることで、ソフト遮断用スイッチング素子42を一旦オフ操作し、電源用スイッチング素子50をオン操作してもよい。これにより、センス電圧Vseへのノイズの重畳等に起因してスイッチング素子S¥#が誤って強制的にオフ操作される事態を好適に抑制することができる。
上記第1の実施形態(図2)において、クランプ手段を、抵抗体、ツェナーダイオード、およびクランプ用スイッチング素子46を備えて構成し、操作信号のオン操作指令への切り替えタイミングから時間が経過することで、抵抗体の抵抗値を増大させる手段としてもよい。
上記第1の実施形態(図2)において、図3のステップS14において肯定判断される場合に利用される経路と、先の図4のステップS40において肯定判断される場合に用いられる経路とを別の経路としてもよい。ここで、後者の経路のインピーダンスを前者の経路のインピーダンスよりも大きくするなら、電流量が特に大きくなる状況下、電流の低減速度が大きくなることをより好適に抑制することができる。
「オン状態移行手段について」
ゲートの充電電流を一定とする制御を行うものに限らない。たとえば、先の図2において、操作信号g¥#がオン操作指令に切り替わることで、定電流用スイッチング素子26のゲートに一定電圧を印加する手段であってもよい。
「駆動対象スイッチング素子について」
IGBTに限らない。たとえばMOS電界効果トランジスタであってもよい。ここで、Nチャネルのものを用いてもよいがPチャネルのものを用いてもよい。この場合であっても、電流の流通経路(ソースおよびドレイン間)の開閉は、流通経路の一方の端部側にある基準端子(ソースと同電位の端子)に対する開閉制御端子(ゲート)の電位差の操作によってなされる。
また、インバータINVやコンバータCNVを構成するものにも限らない。
「直流電圧源について」
先の図1において、コンバータCNVを備えなくてもよい。この場合、直流電圧源は、高電圧バッテリ12となる。
34…駆動制御部、42…ソフト遮断用スイッチング素子、46…クランプ用スイッチング素子。

Claims (4)

  1. 電圧制御形のスイッチング素子である駆動対象スイッチング素子(S¥#)の操作信号を入力とし、前記駆動対象スイッチング素子の開閉制御端子に前記駆動対象スイッチング素子をオン状態とするための電荷を充電することで、前記駆動対象スイッチング素子をオン状態に移行させるオン状態移行処理を行うオン状態移行手段(22,24,26,34)と、
    前記操作信号を入力とし、前記開閉制御端子から前記オン状態とするための電荷を放電することで、前記駆動対象スイッチング素子をオフ状態に移行させるオフ状態移行処理を行うオフ状態移行手段(30,32,34)と、
    前記駆動対象スイッチング素子における電流の流通経路の一方の端部である基準端子と前記開閉制御端子との間の電位差の絶対値を、前記駆動対象スイッチング素子がオン状態となる閾値電圧よりも大きい電圧にクランプするクランプ手段(34,44,46,48,50,52,60,62,64,66)と、を備え、
    前記クランプ手段は、所定のクランプ電圧を出力する電源、前記電源と前記開閉制御端子との間に設けられたRC回路、及び前記電源と前記RC回路のコンデンサとの間を前記RC回路の抵抗を介してオンオフするフィルタ用スイッチング素子と、を含み、前記フィルタ用スイッチング素子がオン状態のときに、前記電源と前記コンデンサとを接続し、
    前記コンデンサは、前記フィルタ用スイッチング素子がオフ状態のときに、前記電位差の絶対値によって充電され、
    前記オン状態移行処理によって前記駆動対象スイッチング素子がオフ状態からオン状態に切り替わった後、前記流通経路を流れる電流量がクランプ用閾値以上となることを条件として、前記フィルタ用スイッチング素子をオフ状態からオン状態にすることにより、前記電位差の絶対値を前記クランプ電圧まで低減する速度を、前記オフ状態移行手段によるものよりも遅くすることを特徴とする駆動対象スイッチング素子の駆動装置。
  2. 前記開閉制御端子から前記オン状態とするための電荷を放電して前記電位差の絶対値を前記閾値電圧よりも小さい値とする手段であって且つ、前記電荷の放電経路のインピーダンスが前記オフ状態移行手段のものよりも大きい手段であるソフト遮断手段(30,34,40,42)と、
    前記電流量が前記クランプ用閾値よりも小さいソフト遮断用閾値以上となる状態が規定時間以上継続する場合、前記ソフト遮断手段による放電処理を実行する過渡時保護手段と、
    を備えることを特徴とする請求項記載の駆動対象スイッチング素子の駆動装置。
  3. 前記オン状態移行処理によって前記駆動対象スイッチング素子がオフ状態からオン状態に切り替わった後、前記ソフト遮断用閾値以上となる状態が規定時間継続した時点で前記電位差の絶対値が前記クランプ電圧よりも大きい場合、前記電位差を前記クランプ電圧まで低減する手段として、前記クランプ手段と、前記ソフト遮断手段とのうち、前記電位差の低減速度が大きくなるように予め設定されている方を採用する選択手段を備えることを特徴とする請求項記載の駆動対象スイッチング素子の駆動装置。
  4. 前記駆動対象スイッチング素子は、直流電圧源(C)に並列接続された一対のスイッチング素子を構成するものであることを特徴とする請求項1〜のいずれか1項に記載の駆動対象スイッチング素子の駆動装置。
JP2012173717A 2012-08-06 2012-08-06 駆動対象スイッチング素子の駆動装置 Active JP5751221B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012173717A JP5751221B2 (ja) 2012-08-06 2012-08-06 駆動対象スイッチング素子の駆動装置
US13/959,907 US8749279B2 (en) 2012-08-06 2013-08-06 Driver apparatus for switching elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012173717A JP5751221B2 (ja) 2012-08-06 2012-08-06 駆動対象スイッチング素子の駆動装置

Publications (2)

Publication Number Publication Date
JP2014033567A JP2014033567A (ja) 2014-02-20
JP5751221B2 true JP5751221B2 (ja) 2015-07-22

Family

ID=50024875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173717A Active JP5751221B2 (ja) 2012-08-06 2012-08-06 駆動対象スイッチング素子の駆動装置

Country Status (2)

Country Link
US (1) US8749279B2 (ja)
JP (1) JP5751221B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7103139B2 (ja) * 2018-10-09 2022-07-20 株式会社デンソー スイッチの駆動回路
CN112994436B (zh) * 2021-02-04 2022-06-03 重庆先进光电显示技术研究院 一种栅极开启电压产生电路、显示面板驱动装置及显示装置
US11716072B1 (en) * 2022-02-28 2023-08-01 Texas Instruments Incorporated Time multiplexing voltage clamping in coil driving circuit for a contactor during quick turn off

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0767073B2 (ja) 1992-09-24 1995-07-19 富士電機株式会社 絶縁ゲート素子の駆動回路
JP3193827B2 (ja) 1994-04-28 2001-07-30 三菱電機株式会社 半導体パワーモジュールおよび電力変換装置
JP5040014B2 (ja) * 2007-09-26 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5206198B2 (ja) * 2008-07-28 2013-06-12 株式会社デンソー 電力変換回路の駆動回路
JP5223758B2 (ja) 2009-04-06 2013-06-26 株式会社デンソー 電力変換回路の駆動回路
JP5605183B2 (ja) * 2010-11-17 2014-10-15 富士電機株式会社 3レベル電力変換器の保護装置

Also Published As

Publication number Publication date
US20140035629A1 (en) 2014-02-06
JP2014033567A (ja) 2014-02-20
US8749279B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
JP5712986B2 (ja) 駆動対象スイッチング素子の駆動回路
JP5344056B2 (ja) スイッチング素子の駆動回路
JP5136608B2 (ja) スイッチング素子の駆動装置
JP5754414B2 (ja) 駆動対象スイッチング素子の駆動装置
JP5776721B2 (ja) 駆動対象スイッチング素子の駆動回路
JP5549685B2 (ja) スイッチング素子の駆動装置
JP5146555B2 (ja) スイッチング素子の駆動回路
JP5500191B2 (ja) スイッチング素子の駆動装置
JP5195220B2 (ja) 電力変換回路の駆動回路
JP2014082904A (ja) 駆動対象スイッチング素子の駆動回路
JP5556442B2 (ja) スイッチング素子の駆動回路
JP2013198185A (ja) スイッチング素子の駆動回路
JP5621605B2 (ja) スイッチング素子の駆動回路
JP5724397B2 (ja) スイッチング素子の駆動回路
JP6011442B2 (ja) 駆動対象スイッチング素子の駆動回路
JP5790472B2 (ja) スイッチング素子の駆動回路
JP5673634B2 (ja) 駆動対象スイッチング素子の駆動回路
JP5783121B2 (ja) 駆動対象スイッチング素子の駆動装置
JP5751221B2 (ja) 駆動対象スイッチング素子の駆動装置
JP5794199B2 (ja) スイッチング素子の駆動回路
JP5664350B2 (ja) スイッチング素子の駆動回路
JP2014140280A (ja) 駆動対象スイッチング素子の駆動回路
JP6104496B2 (ja) スイッチング素子の駆動回路
JP5617605B2 (ja) スイッチング素子の駆動回路
JP5811028B2 (ja) スイッチング素子の駆動回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150504

R151 Written notification of patent or utility model registration

Ref document number: 5751221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250