JP2013198185A - スイッチング素子の駆動回路 - Google Patents

Abstract

【課題】スイッチング素子Ｓ＊＃の過電流検出機能に異常が生じたことを検出することのできるスイッチング素子の駆動回路を提供する。
【解決手段】ドライブＩＣ２０の端子Ｔ６は、抵抗体４２及びダイオード４４を介してスイッチング素子Ｓ＊＃のコレクタに接続されている。また、抵抗体４２及びコンデンサ４６の接続点は、コンデンサ４６を介してスイッチング素子Ｓ＊＃のエミッタに接続されている。こうした構成において、端子Ｔ６の電圧Ｖｄｅｓａｔに基づき、抵抗体４２もしくはコンデンサ４６にショート異常、又はダイオード４４にリーク異常等が生じているか否かを判断する異常判断処理を行う。
【選択図】 図２

Description

本発明は、スイッチング素子の入出力端子間の電位差が規定値未満となることで、該入出力端子間に流れる過電流を検出するための電荷を放電する放電手段を備えるスイッチング素子の駆動回路に関する。

この種の駆動回路としては、下記特許文献１に見られるものが知られている。この駆動回路について説明すると、半導体スイッチング素子（ＩＧＢＴ）のコレクタ及びエミッタ間は、ダイオードと、一対の抵抗体の直列接続体とを介して接続されている。詳しくは、ダイオードのアノードは、抵抗体の直列接続体の一端に接続され、カソードは、コレクタに接続されている。また、抵抗体の直列接続体とダイオードのアノードとの接続点は、抵抗体を介してスイッチング素子のゲートに接続されている。さらに、スイッチング素子のゲートには、ゲートに電荷を充電するための電源が接続されている。

こうした構成において、直列接続された抵抗体の接続点の電位に基づき、スイッチング素子に過電流が流れていることを検出できる。この検出原理について説明すると、スイッチング素子がオン操作されると、電源によってゲートに電荷が充電されることでゲート電圧が上昇し、その後、スイッチング素子がオフ状態からオン状態に切り替えられる。

ここで、スイッチング素子のコレクタ・エミッタ間に過電流が流れない場合、コレクタ・エミッタ間電圧がダイオードのアノード側の電位未満となることから、ダイオードを介してゲートからコレクタへと電荷が放電され、抵抗体の直列接続体とダイオードとの接続点の電位が低くなる。このため、直列接続された抵抗体の接続点の電位は、エミッタ電位付近の電位まで低下する。これに対し、過電流が流れる場合には、スイッチング素子がオン状態に切り替えられたにもかかわらず、コレクタ・エミッタ間電圧が高い電圧に維持されることから、ダイオードを介してゲートからコレクタへと電荷（過電流を検出するための電荷）が放電されない。このため、直列接続された抵抗体の接続点の電位は、これら抵抗体及びゲートに接続された抵抗体によってゲート電圧を分圧した値とされ、エミッタ電位付近の電位よりも高くなる。

このように、過電流が流れているか否かによって変化する上記抵抗体の接続点の電位に基づき、スイッチング素子のコレクタ・エミッタ間に過電流が流れていることを検出できる。

特許第３５４８４９７号公報

ところで、上記ダイオード等、過電流を検出する機能に異常が生じると、過電流を検出することができず、その後のフェールセーフを適切に行うことができなくなることも考えられる。フェールセーフを適切に行うことができないと、スイッチング素子の信頼性が大きく低下するおそれがある。

本発明は、上記課題を解決するためになされたものであり、その目的は、過電流を検出する機能に異常が生じたことを検出することのできるスイッチング素子の駆動回路を提供することにある。

以下、上記課題を解決するための手段、及びその作用効果について記載する。

請求項１記載の発明は、スイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ、＃＝ｐ，ｎ）の入出力端子間の電位差が規定値未満となることで、該入出力端子間に流れる過電流を検出するための電荷を放電する放電手段を備え、前記放電手段は、前記スイッチング素子の入力端子に接続された整流素子（４４）を備え、前記整流素子は、前記入力端子から該整流素子の両端のうち該入力端子と逆側へと向かう電流の流通を阻止し、前記スイッチング素子がオフ状態からオン状態に切り替えられたにもかかわらず、前記整流素子を介して前記入力端子側に前記電荷が放電されないことに基づき、前記過電流が流れていると判断する過電流判断手段と、前記整流素子の両端のうち前記入力端子と逆側の電位に基づき、前記放電手段に異常が生じているか否かを判断する異常判断手段とを備えることを特徴とする。

放電手段に異常が生じると、整流素子の両端のうちスイッチング素子の入力端子と逆側の電位が放電手段に異常が生じない場合の上記逆側の電位から変化することとなる。この点に着目すると、上記逆側の電位は、放電手段に異常が生じているか否かを判断するためのパラメータとなる。ここで、上記発明では、上記異常判断手段を備えることで、過電流を検出する機能としての放電手段に異常が生じたことを検出することができる。

一実施形態にかかるシステム構成図。 一実施形態にかかるドライブユニットの構成図。 一実施形態にかかる過電流保護処理の手順を示す流れ図。 一実施形態にかかる過電流保護処理の概要を示すタイムチャート。 一実施形態にかかる異常判断処理の手順を示す流れ図。

以下、本発明にかかるスイッチング素子の駆動回路を車載主機として回転機を備える車両に適用した一実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかるシステムの全体構成を示す。

図示されるように、車載主機としてのモータジェネレータ１０は、３相回転機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＶ及びコンバータＣＶを介して高電圧バッテリ１２に接続されている。ここで、コンバータＣＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。詳しくは、コンバータＣＶは、スイッチング素子Ｓｃｐ，Ｓｃｎのオンオフ操作によって、高電圧バッテリ１２の電圧（例えば「２８８Ｖ」）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧する機能を有する。

一方、インバータＩＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体、及びスイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体を備えている。これら各直列接続体の接続点は、モータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。

なお、本実施形態では、スイッチング素子Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ；＃＝ｐ，ｎ）として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。また、これらスイッチング素子Ｓ＊＃にはそれぞれ、フリーホイールダイオードＤ＊＃が逆並列に接続されている。

制御装置１４は、低電圧バッテリ１６を電源としてかつ、モータジェネレータ１０の制御量（例えばトルク）を所望に制御すべく、インバータＩＶやコンバータＣＶを操作する。詳しくは、制御装置１４は、インターフェース１８及びドライブユニットＤＵを介してスイッチング素子Ｓ＊＃を操作すべく、操作信号ｇ＊＃を出力する。なお、インターフェース１８は、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとの間を絶縁しつつ、これらの間の信号の授受を行うための機器である。本実施形態では、インターフェース１８として、フォトカプラが用いられている。

ちなみに、高電位側のスイッチング素子Ｓ＊ｐに対する操作信号ｇ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎに対する操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ＊ｎとは、交互にオン状態とされる。

次に、図２を用いて、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。

ドライブＩＣ２０の端子Ｔ１には、ドライブＩＣ２０に対して外付けされてかつ、端子電圧をＶｏｍ（例えば１５Ｖ）とする定電圧電源２２が接続されている。また、端子Ｔ１は、ＰチャネルＭＯＳＦＥＴ（充電用スイッチング素子２４）を介してドライブＩＣ２０の端子Ｔ２に接続されている。端子Ｔ２は、充電用抵抗体２６を介してスイッチング素子Ｓ＊＃の開閉制御端子（ゲート）に接続されている。

スイッチング素子Ｓ＊＃のゲートは、放電用抵抗体２８を介してドライブＩＣ２０の端子Ｔ３に接続されており、端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（放電用スイッチング素子３０）を介してドライブＩＣ２０の端子Ｔ４に接続されている。そして、端子Ｔ４は、スイッチング素子Ｓ＊＃の出力端子（エミッタ）に接続されている。なお、本実施形態では、エミッタ電位を「０」とする。

スイッチング素子Ｓ＊＃のゲートは、さらに、ソフト遮断用抵抗体３２、ドライブＩＣ２０の端子Ｔ５及びＮチャネルＭＯＳＦＥＴ（ソフト遮断用スイッチング素子３４）を介して端子Ｔ４に接続されている。

上記端子Ｔ１は、定電流電源３６、抵抗体３８及びＮチャネルＭＯＳＦＥＴ（リセット用スイッチング素子４０）を介して端子Ｔ４に接続されている。

定電流電源３６と抵抗体３８との接続点は、ドライブＩＣ２０の端子Ｔ６に接続されている。端子Ｔ６は、ドライブＩＣ２０に対して外付けされた抵抗体４２及びダイオード４４（高圧ダイオード）を介してスイッチング素子Ｓ＊＃の入力端子（コレクタ）に接続されている。詳しくは、ダイオード４４のアノードは、抵抗体４２の一端に接続され、カソードは、コレクタに接続されている。また、端子Ｔ６と抵抗体４２との接続点は、ドライブＩＣ２０に対して外付けされたコンデンサ４６を介してエミッタに接続されている。なお、ダイオード４４は、コレクタ・エミッタ間を流れる電流（コレクタ電流）がドライブＩＣ２０側へと流れ込むことによってドライブＩＣ２０の信頼性が低下するのを回避するための整流素子である。また、抵抗体４２は、コレクタ側から端子Ｔ６側へとノイズが伝達されてドライブＩＣ２０の信頼性が低下するのを回避するための素子である。具体的には例えば、抵抗体４２は、コンデンサ４６とともにローパスフィルタの役割を果たすことでノイズの伝達を遮断する。

端子Ｔ６は、第１のコンパレータＣＭＰ１の非反転入力端子に接続されている。第１のコンパレータＣＭＰ１の反転入力端子には、端子電圧を第１の基準電圧Ｖｒｅｆ１とする電源４８が接続されている。第１のコンパレータＣＭＰ１の出力信号は、第１の判断信号Ｓｉｇ１としてドライブＩＣ２０が備える駆動制御部５０に入力される。

また、端子Ｔ６は、第２のコンパレータＣＭＰ２及び第３のコンパレータＣＭＰ３のそれぞれの非反転入力端子に接続されている。第２のコンパレータＣＭＰ２の反転入力端子には、端子電圧を第２の基準電圧Ｖｒｅｆ２とする電源５２が接続され、第３のコンパレータＣＭＰ３の反転入力端子には、端子電圧を第３の基準電圧Ｖｒｅｆ３とする電源５４が接続されている。第２のコンパレータＣＭＰ２の出力信号は、第２の判断信号Ｓｉｇ２として駆動制御部５０に入力され、第３のコンパレータＣＭＰ３の出力信号は、第３の判断信号Ｓｉｇ３として駆動制御部５０に入力される。

次に、駆動制御部５０によって実行されるゲートの充放電処理について説明する。

ゲートの充電処理は、ドライブＩＣ２０の端子Ｔ７を介して入力される操作信号ｇ＊＃がオン操作指令とされることで、充電用スイッチング素子２４をオン状態とさせてかつ、放電用スイッチング素子３０をオフ状態とさせる処理である。これにより、定電圧電源２２によってゲートに電荷が充電され、スイッチング素子Ｓ＊＃がオフ状態からオン状態に切り替えられる。一方、ゲートの放電処理は、操作信号ｇ＊＃がオフ操作指令とされることで、充電用スイッチング素子２４をオフ状態に切り替えてかつ、放電用スイッチング素子３０をオン状態に切り替える処理である。これにより、ゲートから電荷が放電され、スイッチング素子Ｓ＊＃がオン状態からオフ状態に切り替えられる。

続いて、駆動制御部５０によって実行される本実施形態にかかる過電流保護処理について説明する。

この処理は、コレクタ・エミッタ間の非飽和電圧に基づきコレクタ電流が閾値電流以上になると判断された場合、スイッチング素子Ｓ＊＃を強制的にオフ状態とすべくソフト遮断用スイッチング素子３４をオン状態に切り替える処理である。ここで、非飽和電圧とは、コレクタ・エミッタ間電圧の上昇に伴ってコレクタ電流が増大する非飽和領域におけるコレクタ・エミッタ間電圧のことであり、閾値電流とは、スイッチング素子Ｓ＊＃の信頼性を維持可能なコレクタ電流の上限値のことである。

図３に、本実施形態にかかる過電流保護処理の手順を示す。なお、本実施形態にかかる駆動制御部５０は、ハードウェアであるため、図３に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ１０において操作信号ｇ＊＃がオン操作指令であるか否かを判断する。

ステップＳ１０において否定判断された場合には、ステップＳ１２に進み、リセット用スイッチング素子４０をオン状態とさせる。なお、リセット用スイッチング素子４０をオン状態とさせるのは、後述する手法によってスイッチング素子Ｓ＊＃に過電流が流れていると判断された後、コンバータＣＶやインバータＩＶが再度使用される場合、コンデンサ４６の両端の電位差が大きいことに起因して再度過電流が流れる旨誤判断されるのを回避するためである。

一方、上記ステップＳ１０において肯定判断された場合には、ステップＳ１４に進み、リセット用スイッチング素子４０をオフ状態とさせる。

続くステップＳ１６では、第１の判断信号Ｓｉｇ１の論理が「Ｈ」であるか否かを判断する。この処理は、スイッチング素子Ｓ＊＃のコレクタ・エミッタ間に過電流が流れているか否かを判断するための処理である。以下、過電流の検出原理について説明する。

操作信号ｇ＊＃がオフ操作指令からオン操作指令に切り替えられることで、充電処理によってゲートへの電荷の充電が開始される。これにより、ゲート電圧の上昇が開始される。また、オン操作指令に切り替えられることで、定電流電源３６から出力される定電流によってコンデンサ４６が充電されるため、コンデンサ４６の両端の電位差（端子Ｔ６の電圧Ｖｄｅｓａｔ）が上昇し始める。

その後、ゲート電圧がスイッチング素子Ｓ＊＃をオン状態とするための閾値電圧に到達する以前においては、コレクタ・エミッタ間電圧Ｖｃｅが高い電圧に維持される。このため、ダイオード４４のアノード側の電位がコレクタ電位よりも低い状態となり、端子Ｔ６側からダイオード４４を介してコレクタへと流れようとする電流の流通がダイオード４４によって阻止される。これにより、端子Ｔ６の電圧Ｖｄｅｓａｔが上昇し続けることとなる。その後、ゲート電圧が上記閾値電圧を超えることで、スイッチング素子Ｓ＊＃がオフ状態からオン状態に切り替えられる。

ここで、スイッチング素子Ｓ＊＃に過電流が流れない場合、スイッチング素子Ｓ＊＃がオン状態に切り替えられることでスイッチング素子Ｓ＊＃のオン抵抗が非常に小さくなり、エミッタ・コレクタ間電圧Ｖｃｅが非常に小さな電圧（例えば１Ｖ）まで低下する。このため、コレクタ電位がエミッタ電位に向かって低下し、コレクタ電位（コレクタ・エミッタ間電圧Ｖｃｅ）がダイオード４４のアノード側の電位未満となる。

ここで、本実施形態において、上記第１の基準電圧Ｖｒｅｆ１は、スイッチング素子Ｓ＊＃がオン状態とされてかつ過電流が流れていない場合のコレクタ・エミッタ間電圧（例えば１Ｖ。以下、オン電圧Ｖｃｅｓａｔ）と、ダイオード４４の順方向電圧Ｖｆと、抵抗体４２の抵抗値Ｒ及び定電流電源３６の定電流値Ｉｔの乗算値との加算値（以下、規定電圧）よりも高くてかつ、コレクタ電流が閾値電流となる場合のコレクタ・エミッタ間電圧（以下、最大電圧Ｖｍａｘ）よりも低い値に設定されている。このため、コンデンサ４６に蓄えられた電荷（過電流を検出するための電荷）がダイオード４４を介してコレクタ側へと放電され、端子Ｔ６の電圧Ｖｄｅｓａｔが上記規定電圧まで低下する。これにより、操作信号ｇ＊＃がオン操作指令とされる期間において端子Ｔ６の電圧Ｖｄｅｓａｔが電源４８の第１の基準電圧Ｖｒｅｆ１に到達することはなく、第１の判断信号Ｓｉｇ１の論理が「Ｌ」に維持される。

これに対し、スイッチング素子Ｓ＊＃に過電流が流れる場合には、ゲート電圧が上記閾値電圧を超えることによってスイッチング素子Ｓ＊＃がオン状態に切り替えられたにもかかわらず、コレクタ電流が大きいためにコレクタ・エミッタ間電圧が高い電圧とされる。このため、ダイオード４４のアノード側の電位がコレクタ電位よりも低くなり、端子Ｔ６からダイオード４４を介してコレクタへと向かう方向の電流の流通が阻止される。これにより、スイッチング素子Ｓ＊＃がオン状態に切り替えられた場合であっても、定電流電源３６からコンデンサ４６へと定電流が供給し続けられ、端子Ｔ６の電圧Ｖｄｅｓａｔが上記第１の基準電圧Ｖｒｅｆ１を超えることとなる。そして、これにより、第１の判断信号Ｓｉｇ１の論理が「Ｈ」に反転されることとなる。このようにして、過電流が検出される。

なお、ダイオード４４の順方向電圧Ｖｆは、具体的には例えば、ダイオード４４に定電流電源３６からの定電流が流れる場合のダイオード４４の順方向電圧Ｖｆである。また、上記最大電圧Ｖｍａｘは、スイッチング素子Ｓ＊＃の温度が高いほど高くなる傾向にある。このため、例えば、スイッチング素子Ｓ＊＃の温度がスイッチング素子Ｓ＊＃の使用され得る温度範囲の下限値となる場合における最大電圧Ｖｍａｘを用いて第１の基準電圧Ｖｒｅｆ１を設定してもよい。

さらに、定電流電源３６の定電流値Ｉｔ及びコンデンサ４６の静電容量Ｃは、例えば、定電流値Ｉｔや静電容量Ｃが過度に大きくならないとの観点、及び操作信号ｇ＊＃がオン操作指令に切り替えられてからスイッチング素子Ｓ＊＃がオン状態に切り替えられるまでの期間に端子Ｔ６の電圧Ｖｄｅｓａｔが第１の基準電圧Ｖｒｅｆ１を超えないとの観点から定められる。

ステップＳ１６において肯定判断された場合には、ステップＳ１８に進み、ソフト遮断用スイッチング素子３４をオン状態に切り替えてかつ、充電用スイッチング素子２４及び放電用スイッチング素子３０をオフ状態とさせる処理を行う。これにより、ゲートからソフト遮断用抵抗体３２を介して電荷が放電され、スイッチング素子Ｓ＊＃が強制的にオフ状態に切り替えられる。ここで、ソフト遮断用抵抗体３２は、電荷の放電経路の抵抗値を高抵抗とするためのものである。より具体的には、ソフト遮断用抵抗体３２の抵抗値は、放電用抵抗体２８の抵抗値よりも高く設定されている。これは、コレクタ電流が過大である状況下にあっては、スイッチング素子Ｓ＊＃をオン状態からオフ状態へと切り替える速度、換言すればコレクタ・エミッタ間の遮断速度を高くすると、サージ電圧が過大となるおそれがあることに鑑みたものである。

続くステップＳ２０では、フェール信号ＦＬを出力する処理を行う。なお、このフェール信号ＦＬは、ドライブＩＣ２０の端子Ｔ８及びインターフェース１８を介して低電圧システム（制御装置１４）に伝達される。そして、このフェール信号ＦＬによって、制御装置１４においてインバータＩＶやコンバータＣＶがシャットダウンされる処理が行われる。

なお、ステップＳ１６において否定判断された場合や、ステップＳ１２、Ｓ２０の処理が完了した場合には、この一連の処理を一旦終了する。

図４に、上記過電流保護処理の一例を示す。詳しくは、図４（ａ）は、操作信号ｇ＊＃の推移を示し、図４（ｂ）は、リセット用スイッチング素子４０の操作状態の推移を示し、図４（ｃ）は、ゲート電圧Ｖｇｅの推移を示し、図４（ｄ）は、端子Ｔ６の電圧Ｖｄｅｓａｔの推移を示し、図４（ｅ）は、ソフト遮断用スイッチング素子３４の操作状態の推移を示し、図４（ｆ）は、フェール信号ＦＬの推移を示す。

図示される例では、時刻ｔ１において操作信号ｇ＊＃がオン操作指令に切り替えられることで、リセット用スイッチング素子４０がオフ状態に切り替えられてかつ、ゲート電圧Ｖｇｅ及び端子Ｔ６の電圧Ｖｄｅｓａｔが上昇を開始する。その後、時刻ｔ２において、ゲート電圧Ｖｇｅが閾値電圧を超えることでスイッチング素子Ｓ＊＃がオン状態に切り替えられ、コンデンサ４６に蓄えられた電荷がスイッチング素子Ｓ＊＃のコレクタへと放電される。これにより、端子Ｔ６の電圧Ｖｄｅｓａｔが上記規定電圧まで低下する。なお、その後、時刻ｔ３において操作信号ｇ＊＃がオフ操作指令に切り替えられることで、リセット用スイッチング素子４０がオン状態に切り替えられてかつ、ゲート電圧Ｖｇｅが低下してスイッチング素子Ｓ＊＃がオフ状態に切り替えられる。

その後、時刻ｔ４において、操作信号ｇ＊＃が再びオン操作指令に切り替えられることで、ゲート電圧Ｖｇｅ及び端子Ｔ６の電圧Ｖｄｅｓａｔが上昇を開始する。ここで、スイッチング素子Ｓ＊＃のコレクタ電流が閾値電流を超えるため、時刻ｔ５において端子Ｔ６の電圧Ｖｄｅｓａｔが第１の基準電圧Ｖｒｅｆ１を超えることとなる。これにより、ソフト遮断用スイッチング素子３４がオン状態に切り替えられてソフト遮断機能が動作する。

なお、その後、時刻ｔ６において、フェール信号ＦＬが出力されるとともに、その後インバータＩＶ及びコンバータＣＶが再度使用される場合に備えてコンデンサ４６の電荷を放電すべく、リセット用スイッチング素子４０をオン状態に切り替える処理が行われる。

ところで、上述した過電流検出機能としての放電手段（ダイオード４４、コンデンサ４６及び抵抗体４２の外付け部品等）に異常が生じると、スイッチング素子Ｓ＊＃のコレクタ・エミッタ間に流れる過電流を検出することができなくなるおそれがある。この場合、シャットダウン処理等、その後のフェールセーフを適切に行うことができず、スイッチング素子Ｓ＊＃の信頼性が大きく低下するおそれがある。

こうした問題に対処すべく、本実施形態では、過電流検出機能に異常が生じているか否かを駆動制御部５０によって判断する異常判断処理を行う。

図５に、本実施形態にかかる異常判断処理の手順を示す。なお、図５に示す処理は、実際にはロジック回路によって実行される。

この一連の処理では、まずステップＳ２２において、操作信号ｇ＊＃がオン操作指令であるか否かを判断する。

ステップＳ２２において肯定判断された場合には、ステップＳ２４に進み、第２の判断信号Ｓｉｇ２の論理が「Ｌ」であるか否かを判断する。この処理は、コンデンサ４６に絶縁不良異常（ショート異常もしくはリーク異常）、又は抵抗体４２にショート異常が生じているか否かを判断するための処理である。ここで、コンデンサ４６のショート異常とは、コンデンサ４６の対となる電極間が短絡される異常のことであり、コンデンサ４６のリーク異常とは、コンデンサ４６の対となる電極間が短絡されないまでも、上記電極間の絶縁不良によってコンデンサ４６にリーク電流が流れる異常のことである。以下、本ステップにおける異常判断手法について説明する。

本実施形態では、電源５４の第２の基準電圧Ｖｒｅｆ２が、オン電圧Ｖｃｅｓａｔと、ダイオード４４の順方向電圧Ｖｆと、抵抗体４２の抵抗値Ｒ及び定電流電源３６の定電流値Ｉｔの乗算値との加算値である上記規定電圧よりも低い電圧に設定されている。また、第２の基準電圧Ｖｒｅｆ２が、規定電圧よりもやや低い電圧を上回る電圧に設定されており、具体的には、規定電圧から所定値Δ（＞０）減算した値よりも高い電圧に設定されている。

上記設定によれば、過電流検出機能に異常が生じていない場合、オン操作指令がなされる状況下において端子Ｔ６の電圧Ｖｄｅｓａｔが上記規定電圧となり、第２の判断信号Ｓｉｇ２の論理が「Ｈ」とされる。

これに対し、コンデンサ４６にショート異常が生じた場合には、端子Ｔ６とエミッタとが短絡され、端子Ｔ６の電圧Ｖｄｅｓａｔが「０」とされる。一方、コンデンサ４６にリーク異常が生じた場合には、コンデンサ４６の両端の電位差が過電流検出機能に異常が生じていないときのコンデンサ４６の両端の電位差よりも低くなる。このため、スイッチング素子Ｓ＊＃がオン状態とされる場合の端子Ｔ６の電圧Ｖｄｅｓａｔが、規定電圧から所定値Δ減算した値を下回ることとなる。これにより、第２の判断信号Ｓｉｇ２の論理が「Ｌ」に反転される。

他方、抵抗体４２にショート異常が生じた場合には、スイッチング素子Ｓ＊＃がオン状態とされたときの端子Ｔ６の電圧Ｖｄｅｓａｔが、オン電圧Ｖｃｅｓａｔ及びダイオード４４の順方向電圧Ｖｆの加算値まで低下する。このため、第２の判断信号Ｓｉｇ２の論理が「Ｌ」に反転される。このようにして、コンデンサ４６又は抵抗体４２の異常を検出する。

ステップＳ２４において肯定判断された場合には、ステップＳ２６に進み、コンデンサ４６にリーク異常もしくはショート異常、又は抵抗体４２にショート異常が生じている旨判断してかつ、フェール信号ＦＬを出力する処理を行う。ここで、フェール信号ＦＬを出力する処理は、制御装置１４に対して上記異常が生じた旨を通知するための処理である。ちなみに、制御装置１４にフェール信号ＦＬが伝達された場合、制御装置１４において、例えば、上記シャットダウン処理を行ったり、上記異常が生じた旨をユーザに報知する報知処理を行ったりすればよい。

一方、上記ステップＳ２２において否定判断された場合には、操作信号ｇ＊＃がオフ操作指令であると判断し、ステップＳ２８に進む。ステップＳ２８では、第３の判断信号Ｓｉｇ３の論理が「Ｈ」であるか否かを判断する。この処理は、ダイオード４４にリーク異常が生じているか否かを判断するための処理である。以下、本ステップにおける異常判断手法について説明する。

本実施形態では、電源５４の第３の基準電圧Ｖｒｅｆ３が、定電流電源３６の定電流値Ｉｔと、リセット用スイッチング素子４０のオン抵抗Ｒｏｎ及び抵抗体３８の抵抗値Ｒｇの加算値との乗算値よりも高い電圧に設定されている。また、第３の基準電圧Ｖｒｅｆ３が、上記乗算値よりもやや高い電圧を下回る電圧に設定されており、具体的には、上記乗算値に所定値Δ（＞０）加算した値よりも低い電圧に設定されている。

上記設定によれば、過電流検出機能に異常が生じていない場合、オフ操作指令がなされる状況下においてリセット用スイッチング素子４０を流れる電流は、定電流電源３６から出力される定電流となる。このため、端子Ｔ６の電圧Ｖｄｅｓａｔは、リセット用スイッチング素子４０のオン抵抗Ｒｏｎ及び抵抗体３８の抵抗値Ｒｇの加算値と、定電流電源３６の定電流値Ｉｔとの乗算値となり、第３の判断信号Ｓｉｇ３の論理が「Ｌ」とされる。

これに対し、ダイオード４４にリーク異常が生じる場合には、オフ操作指令とされる状況下においてコレクタ側からダイオード４４及び抵抗体４２を介してリセット用スイッチング素子４０をリーク電流Ｉｌｅａｋが流れることとなる。このため、端子Ｔ６の電圧Ｖｄｅｓａｔは、上記オン抵抗Ｒｏｎ及び抵抗体３８の抵抗値Ｒｇの加算値と、定電流電源３６の定電流値Ｉｔ及び上記リーク電流Ｉｌｅａｋの加算値との乗算値となり、第３の判断信号Ｓｉｇ３の論理が「Ｈ」に反転される。このようにして、ダイオード４４のリーク異常を検出することができる。

ちなみに、抵抗体３８は、ダイオード４４のリーク異常の検出精度を高めるために設けられる。つまり、上述したように定電流電源３６の定電流値Ｉｔは小さい値に設定される傾向にあり、また、リセット用スイッチング素子４０のオン抵抗Ｒｏｎは非常に小さい。このため、リセット用スイッチング素子４０のソース・ドレイン間電圧は非常に小さい。ここで、抵抗体３８をリセット用スイッチング素子４０に直列接続することで、エミッタ電位に対する端子Ｔ６の電位が高くなる。これにより、第３のコンパレータＣＭＰ３において第３の基準電圧Ｖｒｅｆ３と、端子Ｔ６の電圧Ｖｄｅｓａｔとの大小比較の精度を高めることができ、ひいてはダイオード４４のリーク異常の検出精度を高めることができる。

ステップＳ２８において肯定判断された場合には、ステップＳ３０に進み、ダイオード４４にリーク異常が生じている旨判断してかつ、フェール信号ＦＬを出力する処理を行う。

なお、上記ステップＳ２４、Ｓ２８において否定判断された場合や、ステップＳ２６，Ｓ３０の処理が完了した場合には、この一連の処理を一旦終了する。

ちなみに、過電流検出機能の異常としては、抵抗体４２、ダイオード４４、コンデンサ４６、又は端子Ｔ６とコレクタとを接続する電気経路のオープン異常もある。これらオープン異常は、先の図３のステップＳ１６の処理で検出することができる。

詳しくは、抵抗体４２、ダイオード４４又は上記電気経路にオープン異常が生じた場合、スイッチング素子Ｓ＊＃がオン状態に切り替えられたときであっても、コンデンサ４６の電荷がコレクタ側へと放電されない。このため、端子Ｔ６電圧Ｖｄｅｓａｔが第１の基準電圧Ｖｒｅｆ１を超えることとなり、第１の判断信号Ｓｉｇ１の論理が「Ｈ」に反転される。一方、コンデンサ４６にオープン異常が生じた場合、オン操作指令がなされる状況下において端子Ｔ６の電圧Ｖｄｅｓａｔが定電圧電源２２の端子電圧Ｖｏｍに維持されることから、第１の判断信号Ｓｉｇ１の論理が「Ｈ」に反転される。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）オン操作指令がなされる期間において第２の判断信号Ｓｉｇ２の論理が「Ｌ」になると判断された場合、コンデンサ４６にリーク異常もしくはショート異常、又は抵抗体４２にショート異常が生じている旨判断した。一方、オフ操作指令がなされる期間において第３の判断信号Ｓｉｇ３の論理が「Ｈ」になると判断された場合、ダイオード４４にリーク異常が生じている旨判断した。これにより、過電流検出機能に異常が生じたことを適切に検出することができる。

（２）端子Ｔ６とリセット用スイッチング素子４０とを抵抗体３８を介して接続した。これにより、ダイオード４４のリーク異常の検出精度を高めることができる。

（３）コンデンサ４６及び抵抗体４２の接続点に定電流電源３６によって電圧を印加した。このため、過電流検出機能の異常検出を行う場合にダイオード４４や、抵抗体３８，４２、リセット用スイッチング素子４０に流れる電流を容易に把握できることから、第２の基準電圧Ｖｒｅｆ２及び第３の基準電圧Ｖｒｅｆ３を定めやすくなる。

（４）過電流検出機能に異常が生じている旨判断された場合、フェール信号ＦＬを出力した。これにより、その後のフェールセーフを適切に行うことができる。

（その他の実施形態）
なお、上記実施形態は、以下のように変更して実施してもよい。

・抵抗体４２を除去してもよい。この場合、第２の基準電圧Ｖｒｅｆ２を、オン電圧Ｖｃｅｓａｔ及びダイオード４４の順方向電圧Ｖｆの加算値よりも低くてかつ、エミッタ電位よりも高い電圧に設定すればよい。

また、抵抗体３８を除去してもよい。この場合、第３の基準電圧Ｖｒｅｆ３を、リセット用スイッチング素子４０のオン抵抗Ｒｏｎ及び定電流電源３６の定電流値Ｉｔの乗算値よりも高い電圧に設定すればよい。

・抵抗体３８を、端子Ｔ４とリセット用スイッチング素子４０のソースとを接続する電気経路に備えてもよい。

・定電流電源３６を除去してもよい。この場合、コンデンサ４６及び抵抗体４２の接続点と端子Ｔ６との間に抵抗体（遅延用抵抗体）を備え、端子Ｔ６ではなく、遅延用抵抗体及びコンデンサ４６の接続点を第１のコンパレータＣＭＰ１の非反転入力端子に接続すればよい。ここで、遅延用抵抗体は、操作信号ｇ＊＃がオン操作指令に切り替えられてからスイッチング素子Ｓ＊＃がオン状態に切り替えられるまでの期間に、遅延用抵抗体及びコンデンサ４６の接続点の電位が第１の基準電圧Ｖｒｅｆ１を超えないようにすることを目的として備えられる。この目的は、具体的には、遅延用抵抗体の抵抗値及びコンデンサ４６の静電容量Ｃの調節によってＲＣ回路の時定数を調節することで実現できる。

・過電流検出機能の異常検出に用いる電位としては、端子Ｔ６の電圧Ｖｄｅｓａｔに限らない。例えば、抵抗体４２及びダイオード４４の接続点の電位であってもよい。この場合、上記規定電圧は、オン電圧Ｖｃｅｓａｔ及びダイオード４４の順方向電圧Ｖｆの加算値となる。なお、この場合、抵抗体４２のショート異常を検出することはできない。

・上記第２の基準電圧Ｖｒｅｆ２を、０よりもやや高い電圧に設定してもよい。具体的には、第２の基準電圧Ｖｒｅｆ２を、オン電圧Ｖｃｅｓａｔ及びダイオード４４の順方向電圧Ｖｆの加算値よりも低くてかつ０よりも高い電圧に設定してもよい。この場合、先の図３のステップＳ２４で肯定判断された場合、コンデンサ４６にショート異常が生じている旨判断されることとなる。

・オン電圧Ｖｃｅｓａｔ、定電流電源３６の定電流値Ｉｔ、ダイオード４４の順方向電圧Ｖｆ、抵抗体４２の抵抗値Ｒ、抵抗体３８の抵抗値Ｒｇ、及びリセット用スイッチング素子４０のオン抵抗Ｒｏｎのうち少なくとも１つを個体差情報と定義する。そして、インバータＩＶ及びコンバータＣＶに実装されるスイッチング素子Ｓ＊＃、定電流電源３６、抵抗体３８，４２、ダイオード４４、更にはコンデンサ４６等に対応する個体差情報を予め把握できるなら、インバータＩＶに実際に実装される素子等に対応する個体差情報を用いて上記第１の基準電圧Ｖｒｅｆ１や、第２の基準電圧Ｖｒｅｆ２、第３の基準電圧Ｖｒｅｆ３を設定してもよい。これにより、量産されたスイッチング素子Ｓ＊＃等の個体差情報が上記基準電圧の設定に及ぼす影響を抑制することができ、過電流検出機能の異常検出精度をより高めることができる。

・過電流を検出するためのドライブユニットＤＵ＊＃の回路構成としては、上記実施形態に例示したものに限らず、例えば、上記特許文献１の図７に示された回路構成を採用してもよい。この回路構成において、異常判断処理として、例えば、ダイオードのアノード側とエミッタとを接続する一対の抵抗体の接続点の電位（整流素子の両端のうち入力端子と逆側の電位に相当）に基づき、放電手段としての上記抵抗体に異常が生じているか否かを判断する処理を行うことができる。具体的には例えば、スイッチング素子（ＩＧＢＴ）のオン操作（ゲート電荷の充電）が開始されてからスイッチング素子がオン状態に切り替えられるまでの期間において、上記接続点の電位が０（エミッタ電位）であると判断された場合、一対の抵抗体のうちエミッタに接続される方にショート異常が生じている旨判断すればよい。

・整流素子としては、順方向電流を流してかつ逆方向電流を阻止する機能を有するなら、ダイオードに限らず、他の半導体素子であってもよい。

・スイッチング素子Ｓ＊＃としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。

・本願発明の適用対象としては、車両に搭載される電力変換回路（コンバータＣＶ、インバータＩＶ）に限らない。また、本願発明の適用対象としては、電力変換回路に限らない。

４４…ダイオード、Ｓ＊＃（＊＝ｃ，ｕ，ｖ，ｗ、＃＝ｐ，ｎ）…スイッチング素子。

Claims (7)

1. スイッチング素子（Ｓ＊＃；＊＝ｃ，ｕ，ｖ，ｗ、＃＝ｐ，ｎ）の入出力端子間の電位差が規定値未満となることで、該入出力端子間に流れる過電流を検出するための電荷を放電する放電手段を備え、
   前記放電手段は、
   前記スイッチング素子の入力端子に接続された整流素子（４４）を備え、
   前記整流素子は、前記入力端子から該整流素子の両端のうち該入力端子と逆側へと向かう電流の流通を阻止し、
   前記スイッチング素子がオフ状態からオン状態に切り替えられたにもかかわらず、前記整流素子を介して前記入力端子側に前記電荷が放電されないことに基づき、前記過電流が流れていると判断する過電流判断手段と、
   前記整流素子の両端のうち前記入力端子と逆側の電位（Ｖｄｅｓａｔ）に基づき、前記放電手段に異常が生じているか否かを判断する異常判断手段とを備えることを特徴とするスイッチング素子の駆動回路。
2. 前記放電手段は、
   前記整流素子の両端のうち前記入力端子と逆側と前記スイッチング素子の出力端子とを接続するコンデンサ（４６）を更に備え、
   前記整流素子及び前記コンデンサの接続点に電圧を印加する電源（３６）を更に備え、
   前記異常判断手段は、前記スイッチング素子がオン操作される期間において前記接続点の電位（Ｖｄｅｓａｔ）が所定の閾値（Ｖｒｅｆ２）未満となることに基づき、前記コンデンサの対となる電極間の絶縁不良異常が生じている旨判断することを特徴とする請求項１記載のスイッチング素子の駆動回路。
3. 前記所定の閾値は、前記スイッチング素子がオン状態とされてかつ前記入出力端子間に前記過電流が流れていない場合の該入出力端子間の電位差（Ｖｃｅｓａｔ）と、前記電荷が前記整流素子を介して前記入力端子側に放電される場合の該整流素子における電圧降下量（Ｖｆ）との加算値に基づき設定されていることを特徴とする請求項２記載のスイッチング素子の駆動回路。
4. 前記放電手段は、
   前記整流素子の両端のうち前記入力端子側と逆側と前記スイッチング素子の出力端子とを接続するコンデンサ（４６）を更に備え、
   前記整流素子及び前記コンデンサの接続点と前記出力端子とを接続する電気経路には、該電気経路を開閉すべくオンオフ操作される開閉素子（４０）が備えられ、
   前記整流素子及び前記コンデンサの接続点に電圧を印加する電源（３６）と、
   前記スイッチング素子がオフ操作される期間において前記開閉素子をオン操作する操作手段とを更に備え、
   前記異常判断手段は、前記スイッチング素子がオフ操作される期間において前記接続点の電位（Ｖｄｅｓａｔ）が所定値（Ｖｒｅｆ３）を上回ることに基づき、前記整流素子にリーク異常が生じている旨判断し、
   前記所定値は、前記電源から前記開閉素子へと流れる電流と、前記開閉素子のオン抵抗（Ｒｏｎ）との乗算値に基づき設定されていることを特徴とする請求項１〜３のいずれか1項に記載のスイッチング素子の駆動回路。
5. 前記電気経路には、抵抗体（３８）が備えられていることを特徴とする請求項４記載のスイッチング素子の駆動回路。
6. 前記電源は、定電流電源であることを特徴とする請求項２〜５のいずれか1項に記載のスイッチング素子の駆動回路。
7. 前記異常判断手段によって前記異常が生じている旨判断された場合、その旨を外部に通知する通知手段を更に備えることを特徴とする請求項１〜６のいずれか1項に記載のスイッチング素子の駆動回路。

Images