JP2004222367A

JP2004222367A - ゲート駆動装置及び電力変換装置

Info

Publication number: JP2004222367A
Application number: JP2003004532A
Authority: JP
Inventors: Akira Takeda; 亮武田; Yukio Watanabe; 幸夫渡辺
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2003-01-10
Filing date: 2003-01-10
Publication date: 2004-08-05

Abstract

【課題】分流構造を持たない主半導体素子を短絡や過電流から迅速に保護でき、電力変換装置本体を安全に停止させる。
【解決手段】電力変換装置の主半導体素子１をゲート駆動するためのゲート駆動回路４０において、主半導体素子１のコレクタ端子Ｃに接続され、当該主半導体素子１のコレクタ電圧を検出する電圧検出部２０と、電圧検出部２０に電気的に並列に接続され、電圧検出部２０により検出されたコレクタ電圧の電圧検出波形を微分するように調整する波形調整回路３０と、コレクタ電圧の基準電圧を生成する基準電源３と、基準電源３の基準電圧と波形調整回路３０により調整された電圧検出波形とを比較し、比較結果に基づいて、異常検知信号を出力する電圧比較器２と、を備える。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、保護機能をもつゲート駆動装置及び電力変換装置に係り、特に、分流構造を持たない主半導体素子を短絡や過電流から迅速に保護でき、電力変換装置本体を安全に停止し得るゲート駆動装置及び電力変換装置に関する。
【０００２】
【従来の技術】
半導体素子の過電流や短絡から半導体素子及び装置本体を保護する機能を備えた電力変換装置が知られている。この種の電力変換装置では、特に、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のような電圧駆動型半導体素子を用い、この半導体素子が過電流や短絡状態になると、ゲート駆動回路により当該半導体素子をターンオフさせる旨の保護方式が用いられている。
【０００３】
ここで、過電流や短絡状態の検知には、例えば、次の３つの方法が良く知られている。
第１の方法は、自素子を流れる電流の一部を分流可能な半導体素子を用い、分流電流により、過電流や短絡状態を検知する方法である。
【０００４】
第２の方法は、負荷が短絡状態になると、半導体素子のゲート電圧が上昇する特性を利用して、ゲート駆動電圧に対するゲート電圧により短絡状態を検出する方法である（例えば、特許文献１参照）。
【０００５】
第３の方法は、オン（導通）状態の半導体素子におけるコレクタ電圧を検出し、このコレクタ電圧により、過電流や短絡状態を検知する方法である（例えば、特許文献２参照。）。
【０００６】
これら３つの方法は、必要により、いずれか又は２種類の組合せが用いられる。
次に、過電流や短絡状態を検知した後の保護方法としては、半導体素子のゲートに印加する電圧を徐々に下げ、半導体素子の電流値を下げた後にターンオフする方式や、短絡検出信号を出力して上位の制御装置でゲート信号をブロックする方式などがある。
【０００７】
【特許文献１】
特開平４−４８６５６号公報
【０００８】
【特許文献２】
特許第２８８１７５５号明細書
【０００９】
【発明が解決しようとする課題】
しかしながら、以上のような電力変換装置では、過電流や短絡状態を検知する３つの方法がそれぞれ次のような状況にある。
【００１０】
第１の方法は、電流を分流させるための構造（以下、分流構造という）が半導体素子に必要となってしまう。
第２の方法は、負荷短絡の検出には特に問題が無いが、本発明者の検討によれば、半導体素子の異常を検出できないものとなっている。
【００１１】
第３の方法は、ターンオンの過渡時には高耐圧の半導体素子ほどコレクタ電圧が減少するのに時間がかかることから、短絡や過電流を判断するまでの時間が比較的長くかかってしまう。
【００１２】
本発明は上記実情を考慮してなされたもので、分流構造を持たない主半導体素子を短絡や過電流から迅速に保護でき、電力変換装置本体を安全に停止し得るゲート駆動装置及び電力変換装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
第１の発明は、電力変換装置の主半導体素子をゲート駆動するためのゲート駆動装置において、前記主半導体素子のコレクタ端子に接続され、当該主半導体素子のコレクタ電圧を検出する電圧検出手段と、前記電圧検出手段に電気的に並列に接続され、前記電圧検出手段により検出されたコレクタ電圧を微分するように調整する微分調整手段と、前記コレクタ電圧の基準電圧を生成する基準電圧生成手段と、前記基準電圧生成手段により生成された基準電圧と前記微分調整手段により調整されたコレクタ電圧とを比較し、比較結果に基づいて、前記コレクタ電圧の状態信号を出力する状態出力手段と、を備えたゲート駆動装置である。
【００１４】
このように、基準電圧との比較対象であるコレクタ電圧を微分するように調整しているので、比較に要する時間を大幅に短縮することができる。従って、分流構造を持たない主半導体素子を短絡や過電流から迅速に保護でき、もって、電力変換装置本体を安全に停止させることができる。
【００１５】
なお、上記第１の発明は、ゲート駆動装置を「装置」として表現したが、これに限らず、「ゲート駆動方法」又は「保護方法」等として表現してもよい。また、ゲート駆動装置を備えた電力変換装置と表現してもよく、あるいは電力変換装置の「ゲート駆動方法」又は「保護方法」等として表現してもよい。
【００１６】
【発明の実施の形態】
以下、本発明の各実施形態について図面を参照して説明する。以下の説明では、主半導体素子の例として、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を用いるが、これに限らず、ＭＯＳ−ＦＥＴやＳｉＣによるスイッチング素子を用いてもよい。
【００１７】
（第１の実施形態）
図１は本発明の第１の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。図示するように、主半導体素子１のコレクタ端子Ｃには波形調整回路付電圧検出部１０を介して電圧比較器２の第１入力端子が接続されている。
【００１８】
一方、主半導体素子１のエミッタ端子Ｅは基準電源３を介して電圧比較器２の第２入力端子に接続されている。電圧比較器２の出力端子は、電力変換装置の図示しない制御装置に接続されている。
【００１９】
また、波形調整回路付電圧検出手段１０、電圧比較器２及び基準電源３は、ゲート駆動回路（ゲート駆動装置）４０を構成している。
【００２０】
ここで、波形調整回路付電圧検出部１０は、電圧検出部２０と波形調整回路３０とを、主半導体素子１のコレクタ端子Ｃと電圧比較器２の第１入力端子との間で、電気的に並列に接続したものである。
【００２１】
電圧検出部２０は、電流源２１及びダイオード２２からなり、電流源２１を順方向に接続されたダイオード２２を介してコレクタ端子Ｃに接続し、且つ電流源２１とダイオード２２との間に電圧比較器２の第１入力端子を接続した構成である。
波形調整回路（微分調整手段）３０は、例えば、抵抗３１及びコンデンサ３２を直列接続した微分要素を持つ回路であり、コレクタ端子Ｃを抵抗３１及びコンデンサ３２を介して、電圧比較器２の第１入力端子に接続した構成である。
【００２２】
電圧比較器（状態出力手段）２は、波形調整回路付電圧検出部１０から受けるコレクタ電圧と基準電源３の基準電圧とを比較し、コレクタ電圧が基準電圧よりも高いとき、異常検知信号（状態信号）を出力する機能をもっている。
【００２３】
次に、以上のように構成されたゲート駆動回路の動作を説明する。
いま、ゲート駆動回路４０は、オン／オフ信号を主半導体素子１のゲート端子Ｇに印加し、主半導体素子１にターンオン動作とターンオフ動作とを繰り返させている。
【００２４】
このとき、電圧検出部２０においては、電流源２１とダイオード２２により、主半導体素子１がオン（導通）状態のときに、電流源２１からの電流をダイオード２２を通じて主半導体素子１へ流している。これにより、主半導体素子１のコレクタ電圧が電圧比較器２に検出可能となっている。
【００２５】
但し、電圧検出部２０だけでコレクタ電圧を測定することで過電流（短絡）を検出する場合、主半導体素子１の耐圧が高いほどターンオン後、コレクタ・エミッタ間の飽和電圧に達するまで時間がかかり、健全にターンオンしたかどう短時間に判定するのが難しい。
【００２６】
そこで、電圧検出部２０と並列に波形調整回路３０を接続して波形を調整し、検出時間の短縮を図っている。
すなわち、波形調整回路３０は、抵抗３１とコンデンサ３２の微分要素により、主半導体素子１のコレクタ電圧波形を微分して電圧比較器２に入力し、ターンオン後から飽和電圧に達するまでの過渡期間でも電圧比較器２にコレクタ電圧の十分な低下を判断可能とさせている。
【００２７】
一方、電圧比較器２は、波形調整回路付電圧検出部１０から入力されるコレクタ電圧と、基準電源４から受ける基準電圧とを比較し、コレクタ電圧が基準電圧よりも高いとき、過電流（短絡）とみなし、異常検知信号を図示しない制御装置に出力し、制御装置から受けたオフ信号を主半導体素子１のゲート端子Ｇに出力させる。
【００２８】
このように、ターンオン後から飽和電圧に達するまでの過渡期間でも、コレクタ電圧の十分な低下を確認でき、コレクタ電圧が高いときには短絡や過電流を検知することができる。
【００２９】
上述したように本実施形態によれば、基準電圧との比較対象である電圧検出波形が微分されるように調整されているので、比較に要する時間を大幅に短縮することができる。このため、分流構造を持たない主半導体素子１を短絡や過電流から迅速に保護でき、もって、電力変換装置を安全に停止させることができる。
【００３０】
また、このように主半導体素子１の故障、過電流（短絡）を検知し、保護動作をすることにより、信頼性を向上させることができる。
【００３１】
（第２の実施形態）
図２は本発明の第２の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図であり、図１と同一部分には同一符号を付してその詳しい説明を省略し、ここでは異なる部分について主に述べる。なお、以下の各実施形態も同様にして重複した説明を省略する。
【００３２】
すなわち、本実施形態は、第１の実施形態の変形例であり、具体的には、前述した電圧検出部２０に代えて、主半導体素子１のコレクタ・エミッタ間に直列接続された複数の抵抗２３，２４からなる電圧検出部２０ａを有し、この電圧検出部２０ａの抵抗２３，２４間と電圧比較器２の第１入力端子との間に直列接続された波形調整回路３０を備えた構成となっている。
【００３３】
また、電圧検出部２０ａ及び波形調整回路３０は波形調整回路付電圧検出手段１０ａを構成し、波形調整回路付電圧検出手段１０ａ、電圧比較器２及び基準電源３は、ゲート駆動回路（ゲート駆動装置）４０ａを構成している。
【００３４】
以上のような構成としても、前述同様に、電圧検出部２０ａでコレクタ電圧を検出した後、波形調整回路３０によりコレクタ電圧変化を微分して過電流（短絡）を判断できるまでの時間を短縮しながら、電圧比較器２により過電流（短絡）を検知することができる。
【００３５】
（第３の実施形態）
図３は本発明の第３の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
本実施形態は、第１又は第２の実施形態の変形例であり、具体的には、電圧比較器２の出力端子と主半導体素子１のゲート端子Ｇとの両端子に接続されたゲートブロック回路４１を備えている。
【００３６】
なお、図３中、波形調整回路付電圧検出部１０ｂは、図１又は図２に示した波形調整回路付電圧検出部１０，１０ａと同一構成のものである。また、波形調整回路付電圧検出手段１０ｂ、電圧比較器２、基準電源３及びゲート信号ブロック回路４１は、ゲート駆動回路（ゲート駆動装置）４０ｂを構成している。
【００３７】
ここで、ゲート信号ブロック回路（オフ状態保持手段）４１は、オン信号がゲート駆動回路４０ｂに入力されると、所定のマスク時間経過後から電圧比較器２の出力信号に基づいて、この出力信号が過電流（短絡）を示すときには、入力されるオン信号を阻止し、ゲート端子Ｇに一定時間オフ信号を出力し続ける機能をもっている。
【００３８】
以上のような構成によれば、元々の第１又は第２の実施形態の効果に加え、過電流（短絡）の際に、引き続きオン信号がゲート駆動回路４０ｂに入力されても、主半導体素子１をオフ状態に制御するので、より確実に、過電流（短絡）から主半導体素子を保護することができる。
【００３９】
なお、本実施形態はマスク時間を用いるため、過電流（短絡）の流れる状況により、保護を開始する時点が若干異なる。
【００４０】
例えば、主半導体素子１がターンオンすると同時に、主半導体素子１に過電流（短絡電流）が流れる場合は、マスク時間分だけ過電流（短絡電流）が流れ、マスク時間が経過した時点で保護を開始する。
【００４１】
また、主半導体素子１が健全に電流を流している状態から過電流（短絡電流）が流れる場合は、主半導体素子１のコレクタ電圧が基準電源３の基準電圧を超えた時点で保護を開始する。
【００４２】
但し、いずれの場合にしても、ゲート駆動回路４０ｂにより、電力変換装置の制御回路を介さず、ローカルに過電流（短絡）から主半導体素子１を保護することができる。
【００４３】
（第４の実施形態）
図４は本発明の第４の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
本実施形態は、第３の実施形態の変形例であり、具体的には、主半導体素子１の温度を検出する温度検出器４２と、温度検出器４２による検出結果に基づいて、ゲート信号ブロック回路４１のターンオン信号からのマスク時間を設定するマスク時間設定器４３とを備えている。
【００４４】
また、波形調整回路付電圧検出手段１０ｂ、電圧比較器２、基準電源３、ゲート信号ブロック回路４１及びマスク時間設定器４３は、ゲート駆動回路（ゲート駆動装置）４０ｃを構成している。
【００４５】
以上のような構成によれば、第３の実施形態の効果に加え、主半導体素子１の温度により、ターンオン時のコレクタ電圧過渡特性が変化する場合にも対応し、変化したコレクタ電圧過渡特性に合わせてマスク時間を変更するので、より安全に、主半導体素子を保護することができる。
【００４６】
（第５の実施形態）
図５は本発明の第５の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
本実施形態は、第１〜第４の実施形態とは異なり、主半導体素子１のゲート電圧に基づいて主半導体素子の異常を検知するものであり、具体的には、第１入力端子が主半導体素子１のゲート端子Ｇに接続され、第２入力端子が基準ゲート電源４４に接続されたゲート電圧比較器４５と、負極が主半導体素子１のエミッタ端子Ｅに接続され、正極がゲート電圧比較器４５に接続された基準ゲート電源４４とを備えている。また、基準ゲート電源４４及びゲート電圧比較器４５は、ゲート駆動回路（ゲート駆動装置）４０ｄを構成している。
【００４７】
ここで、ゲート電圧比較器（ゲート状態出力手段）４５は、主半導体素子１のゲート電圧と、基準ゲート電源４４の基準ゲート電圧とを比較し、比較結果に基づいて、フィードバック信号を図示しない電力変換装置の制御装置に出力する機能をもっている。
【００４８】
次に、以上のように構成されたゲート駆動回路の動作を説明する。
いま、ゲート駆動回路４０ｄは、オン／オフ信号を主半導体素子１のゲート端子Ｇに入力し、主半導体素子１を駆動している。
【００４９】
このとき、ゲート駆動回路４０ｄのゲート電圧比較器４５は、主半導体素子１のゲート電圧と、基準ゲート電源４４の基準ゲート電圧とを比較し、比較結果に基づいて、フィードバック信号を電力変換装置の制御装置に出力している。
【００５０】
これにより、電力変換装置の制御装置は、主半導体素子１のゲート電圧の状態を検出することができる。
【００５１】
詳しくは、主半導体素子１は、特にＩＧＢＴなどの絶縁ゲート型電圧駆動半導体素子の場合、素子が健全な状態では、ゲート・エミッタ間のインピーダンスが高い。このため、ゲート端子Ｇに入力されるオン／オフ信号の振幅（ゲート電圧）は、高い状態で維持される。
【００５２】
よって、素子が健全な場合、ゲート駆動回路４０ｄに入力されるオン／オフ信号と、ゲート駆動回路４０ｄから出力されるフィードバック信号とは、互いにオン状態とオフ状態とが同期した関係となる。
【００５３】
一方、主半導体素子１に破損（故障）等の異常がある場合、ゲート・エミッタ間のインピーダンスが低下する。このため、ゲート端子Ｇに入力されるオン／オフ信号の振幅（ゲート電圧）は、低い状態に落ち込む。
【００５４】
よって、素子が異常な場合、ゲート駆動回路４０ｄに入力されるオン／オフ信号と、ゲート駆動回路４０ｄから出力されるフィードバック信号とは、互いにオン状態とオフ状態とが同期せずに異なった関係となる。このため、制御装置では、オン／オフ信号とフィードバック信号との論理不一致として、主半導体素子１の異常を検出することができる。また、制御装置は、この異常検出に伴い、主半導体素子１の駆動を停止させることができる。
【００５５】
（第６の実施形態）
図６は本発明の第６の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
本実施形態は、第３と第５の実施形態を組合せた形態であり、具体的には、図３に示した構成において、ゲート信号ブロック回路４１の出力を図５のゲート電圧比較部４５が基準ゲート電圧と比較する構成となっている。
【００５６】
また、波形調整回路付電圧検出手段１０ｂ、電圧比較器２、基準電源３、ゲート信号ブロック回路４１、基準ゲート電源４４及びゲート電圧比較器４５は、ゲート駆動回路（ゲート駆動装置）４０ｅを構成している。
【００５７】
以上のような構成によれば、主半導体素子１が過電流（短絡）となった場合には、第３の実施形態により、ゲート駆動回路４０ｄに入力されるオン信号にかかわらず、主半導体素子１にはターンオフさせるオフ信号が出力されるため、主半導体素子１のゲート電圧をオフ状態とみなすことができる。
【００５８】
一方、第５の実施形態により、主半導体素子１のゲート電圧に基づいて、常にフィードバック信号が電力変換装置の制御装置に出力されている。
【００５９】
すなわち、主半導体素子１が過電流（短絡）状態の場合には、ゲート駆動回路４０ｄにオン信号が入力されても、主半導体素子１のゲート端子Ｇには強制的にオフ信号が入力され、オフ状態のフィードバック信号が制御装置に出力される。
【００６０】
この結果、制御装置がゲート駆動回路４０ｄに出力するオン信号と、制御装置がゲート駆動回路４０ｄから受けるフィードバック信号とのオン状態とオフ状態とが異なることとなる。
【００６１】
これにより、制御装置は、主半導体素子１の故障又は過電流（短絡）を判定でき、判定結果に応じて電力変換装置を停止させることができる。
【００６２】
なお、本願発明は、上記各実施形態に限定されるものでなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合、組み合わされた効果が得られる。さらに、上記各実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば実施形態に示される全構成要件から幾つかの構成要件が省略されることで発明が抽出された場合には、その抽出された発明を実施する場合には省略部分が周知慣用技術で適宜補われるものである。
【００６３】
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００６４】
【発明の効果】
以上説明したように本発明によれば、分流構造を持たない主半導体素子を短絡や過電流から迅速に保護でき、電力変換装置本体を安全に停止できる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
【図２】本発明の第２の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
【図３】本発明の第３の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
【図４】本発明の第４の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
【図５】本発明の第５の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
【図６】本発明の第６の実施形態に係る電力変換装置に用いられるゲート駆動回路及び主半導体素子の構成を示す回路図である。
【符号の説明】
１…主半導体素子、２…電圧比較器、３…基準電源、１０…波形調整回路付電圧検出部、２０…電圧検出部、２１…電流源、２２…ダイオード、３０…波形調整回路、３１，２３，２４…抵抗、３２…コンデンサ、４０，４０ａ〜４０ｅ…ゲート駆動回路、４１…ゲート信号ブロック回路、４２…温度検出器、４３…マスク時間設定器、４４…基準ゲート電源、４５…ゲート電圧比較器。

Claims

電力変換装置の主半導体素子をゲート駆動するためのゲート駆動装置において、
前記主半導体素子のコレクタ端子に接続され、当該主半導体素子のコレクタ電圧を検出する電圧検出手段と、
前記電圧検出手段に電気的に並列に接続され、前記電圧検出手段により検出されたコレクタ電圧を微分するように調整する微分調整手段と、
前記コレクタ電圧の基準電圧を生成する基準電圧生成手段と、
前記基準電圧生成手段により生成された基準電圧と前記微分調整手段により調整されたコレクタ電圧とを比較し、比較結果に基づいて、前記コレクタ電圧の状態信号を出力する状態出力手段と、
を備えたことを特徴とするゲート駆動装置。
請求項１に記載のゲート駆動装置において、
前記微分調整手段は、前記並列に接続に代えて、前記電圧検出手段に直列に接続されたことを特徴とするゲート駆動装置。
請求項１又は請求項２に記載のゲート駆動装置において、
前記状態出力手段から出力された状態信号が異常状態を示すとき、予め設定されたマスク時間の完了後からゲート駆動信号をオフ状態に保持するオフ状態保持手段を備えたことを特徴とするゲート駆動装置。
請求項３に記載のゲート駆動装置において、
前記主半導体素子の温度の検出結果に基づいて、前記オフ状態保持手段のマスク時間を設定するマスク時間設定手段を備えたことを特徴とするゲート駆動装置。
電力変換装置の主半導体素子をゲート駆動するためのゲート駆動装置において、
前記主半導体素子の基準ゲート電圧を生成する基準ゲート電圧生成手段と、
前記基準ゲート電圧生成手段により生成された基準ゲート電圧と前記主半導体素子のゲート端子に印加するゲート電圧とを比較し、比較結果に基づいて、前記ゲート電圧の状態信号を出力するゲート状態出力手段と、
前記ゲート駆動装置に入力するゲート駆動信号と当該ゲート駆動装置から出力されるゲート電圧の状態信号とに基づいて、両者のオン／オフ状態が不一致のとき、前記ゲート駆動を停止させる駆動停止手段と、
を備えたことを特徴とするゲート駆動装置。
請求項３に記載のゲート駆動装置において、
前記主半導体素子の基準ゲート電圧を生成する基準ゲート電圧生成手段と、
前記基準ゲート電圧生成手段により生成された基準ゲート電圧と前記主半導体素子のゲート端子に印加するゲート電圧とを比較し、比較結果に基づいて、前記ゲート電圧の状態信号を出力するゲート状態出力手段と、
を備えたことを特徴とするゲート駆動装置。
請求項１乃至請求項６のいずれか１項に記載のゲート駆動装置を備えたことを特徴とする電力変換装置。
請求項６に記載のゲート駆動装置を備えた電力変換装置において、
前記ゲート駆動装置に入力するゲート駆動信号と当該ゲート駆動装置から出力されるゲート電圧の状態信号とに基づいて、両者のオン／オフ状態が不一致のとき、前記ゲート駆動を停止させる駆動停止手段を備えたことを特徴とする電力変換装置。