JP2002281736A - 絶縁ゲート型半導体素子の故障検出方法および故障検出装置 - Google Patents
絶縁ゲート型半導体素子の故障検出方法および故障検出装置Info
- Publication number
- JP2002281736A JP2002281736A JP2001076612A JP2001076612A JP2002281736A JP 2002281736 A JP2002281736 A JP 2002281736A JP 2001076612 A JP2001076612 A JP 2001076612A JP 2001076612 A JP2001076612 A JP 2001076612A JP 2002281736 A JP2002281736 A JP 2002281736A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- voltage
- signal
- predetermined
- failure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】素子の故障を速やかに検出すること。
【解決手段】絶縁ゲート型半導体素子10の正負ゲート電
流を整流して１方向化した電圧を得る整流手段20と、整
流手段20により１方向化された電圧を所定の検出電圧設
定値と比較し出力する比較手段17と、比較手段17からの
比較出力を波形整形する波形整形手段22と、波形整形手
段22により波形整形された信号とオン、オフ指令信号と
の不一致検出を行なうことで、素子の故障を検出する不
一致検出手段19とを備える。
流を整流して１方向化した電圧を得る整流手段20と、整
流手段20により１方向化された電圧を所定の検出電圧設
定値と比較し出力する比較手段17と、比較手段17からの
比較出力を波形整形する波形整形手段22と、波形整形手
段22により波形整形された信号とオン、オフ指令信号と
の不一致検出を行なうことで、素子の故障を検出する不
一致検出手段19とを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁ゲート型半導
体素子の故障を検出する方法および装置に係り、特に素
子の故障を速やかに検出できるようにした絶縁ゲート型
半導体素子の故障検出方法および故障検出装置に関する
ものである。
体素子の故障を検出する方法および装置に係り、特に素
子の故障を速やかに検出できるようにした絶縁ゲート型
半導体素子の故障検出方法および故障検出装置に関する
ものである。
【０００２】
【従来の技術】一般に、絶縁型ゲートの半導体素子とし
て、ＭＯＳ−ＦＥＴ、ＩＧＢＴ、ＩＥＧＴ(Injection
Enhanced Gate Transistor)等が知られている。
て、ＭＯＳ−ＦＥＴ、ＩＧＢＴ、ＩＥＧＴ(Injection
Enhanced Gate Transistor)等が知られている。
【０００３】この種の素子は、絶縁ゲート型半導体素子
と呼ばれ、電圧駆動型でゲート容量のキャパシタンスを
充電・放電する電流がオン／オフ切替え時に瞬間的に流
れるが、定常時にはゲート電流は流れない。
と呼ばれ、電圧駆動型でゲート容量のキャパシタンスを
充電・放電する電流がオン／オフ切替え時に瞬間的に流
れるが、定常時にはゲート電流は流れない。
【０００４】従って、ゲートパワーを非常に小さくする
ことができ、またＭＯＳ構造特有の高速動作が可能なこ
とから、多方面で使用されてきている。
ことができ、またＭＯＳ構造特有の高速動作が可能なこ
とから、多方面で使用されてきている。
【０００５】通常、ＩＧＢＴ、ＩＥＧＴ等の絶縁ゲート
型半導体素子の駆動は、トランジスタ等のスイッチング
素子により、ゲート抵抗を介してゲート−エミッタ間に
正負の電圧を供給することで、素子のオン・オフ制御を
行なうようにしている。
型半導体素子の駆動は、トランジスタ等のスイッチング
素子により、ゲート抵抗を介してゲート−エミッタ間に
正負の電圧を供給することで、素子のオン・オフ制御を
行なうようにしている。
【０００６】これらの絶縁ゲート型半導体素子は、イン
バータ回路等のスイッチング素子として使用するが、何
らかの異常によって素子の短絡故障が発生すると、他の
健全な素子を破壊したり、電源系統が短絡して拡大破壊
が拡がることがあることから、速やかに素子の故障を検
知することが必要である。
バータ回路等のスイッチング素子として使用するが、何
らかの異常によって素子の短絡故障が発生すると、他の
健全な素子を破壊したり、電源系統が短絡して拡大破壊
が拡がることがあることから、速やかに素子の故障を検
知することが必要である。
【０００７】そして、従来から、絶縁ゲート型半導体素
子の素子故障を検出する方法としては、絶縁ゲート型半
導体素子のゲート電圧を検出する方法が知られている。
子の素子故障を検出する方法としては、絶縁ゲート型半
導体素子のゲート電圧を検出する方法が知られている。
【０００８】図１４は、この種の従来の絶縁ゲート型半
導体素子の故障検出方法を実現するための故障検出装置
の構成例を示す回路図である。
導体素子の故障検出方法を実現するための故障検出装置
の構成例を示す回路図である。
【０００９】図１４において、１０は絶縁ゲート型半導
体素子、１１は絶縁ゲート型半導体素子１０のゲートに
一端が接続されたゲート抵抗、１２，１３は互いに直列
接続され、かつ当該接続点にゲート抵抗１１の他端が接
続されたゲートドライブ用のトランジスタ、１４Ｐ，１
４Ｎは互いに直列接続され、かつトランジスタ１２，１
３の直列回路に並列接続された電源、１５でゲート指令
信号であるオン、オフ指令信号１６を受けてトランジス
タ12,13に信号を与える増幅器である。
体素子、１１は絶縁ゲート型半導体素子１０のゲートに
一端が接続されたゲート抵抗、１２，１３は互いに直列
接続され、かつ当該接続点にゲート抵抗１１の他端が接
続されたゲートドライブ用のトランジスタ、１４Ｐ，１
４Ｎは互いに直列接続され、かつトランジスタ１２，１
３の直列回路に並列接続された電源、１５でゲート指令
信号であるオン、オフ指令信号１６を受けてトランジス
タ12,13に信号を与える増幅器である。
【００１０】一方、１７は電圧比較器であり、絶縁ゲー
ト型半導体素子１０のゲート電圧と検出電圧１８とを比
較して、ゲート電圧が検出電圧１８以上になれば出力
「１」を発生する。
ト型半導体素子１０のゲート電圧と検出電圧１８とを比
較して、ゲート電圧が検出電圧１８以上になれば出力
「１」を発生する。
【００１１】１９は不一致検出回路であり、電圧比較器
１７からの出力信号とオン、オフ指令信号１６の出力と
を比較して、一定時間以上両者の不一致が継続すれば素
子故障と判定する。
１７からの出力信号とオン、オフ指令信号１６の出力と
を比較して、一定時間以上両者の不一致が継続すれば素
子故障と判定する。
【００１２】すなわち、絶縁ゲート型半導体素子１０が
正常状態では、オン、オフ指令信号１６はオフ信号状態
で「０」を出力し、絶縁ゲート型半導体素子１０のゲー
ト電圧は、電源電圧１４Ｎの電圧(−１５Ｖ)になってい
る。
正常状態では、オン、オフ指令信号１６はオフ信号状態
で「０」を出力し、絶縁ゲート型半導体素子１０のゲー
ト電圧は、電源電圧１４Ｎの電圧(−１５Ｖ)になってい
る。
【００１３】例えば、検出電圧１８を−５Ｖに設定すれ
ば、電圧比較器１７からの出力は「０」信号を出力し、
不一致検出回路１９は、オン、オフ指令信号１６の出力
と電圧比較器１７からの出力とが一致しているとみな
す。
ば、電圧比較器１７からの出力は「０」信号を出力し、
不一致検出回路１９は、オン、オフ指令信号１６の出力
と電圧比較器１７からの出力とが一致しているとみな
す。
【００１４】一方、何らかの理由で、絶縁ゲート型半導
体素子１０のゲート−エミッタ間が短絡故障している場
合には、絶縁ゲート型半導体素子１０のゲート電圧は０
Ｖとなり、電圧比較器１７からの出力は「１」となり、
不一致検出回路１９は両者の信号の不一致を検出して、
絶縁ゲート型半導体素子１０の素子故障を判別する。
体素子１０のゲート−エミッタ間が短絡故障している場
合には、絶縁ゲート型半導体素子１０のゲート電圧は０
Ｖとなり、電圧比較器１７からの出力は「１」となり、
不一致検出回路１９は両者の信号の不一致を検出して、
絶縁ゲート型半導体素子１０の素子故障を判別する。
【００１５】オン、オフ指令信号１６がオン信号「１」
を出力した場合には、絶縁ゲート型半導体素子１０のゲ
ート電圧は電源電圧１４Ｐの電位となり、電圧比較器１
７からの出力は「１」で、不一致検出回路１９は両者の
信号が一致していると見なす。
を出力した場合には、絶縁ゲート型半導体素子１０のゲ
ート電圧は電源電圧１４Ｐの電位となり、電圧比較器１
７からの出力は「１」で、不一致検出回路１９は両者の
信号が一致していると見なす。
【００１６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の絶縁ゲート型半導体素子の故障検出方法にお
いては、次のような問題点がある。
うな従来の絶縁ゲート型半導体素子の故障検出方法にお
いては、次のような問題点がある。
【００１７】すなわち、絶縁ゲート型半導体素子１０で
は、増幅器１５の遅れ時間や素子のゲート−エミッタ間
のキャパシタンス等によって、ゲート電圧波形がなま
り、オン、オフ指令信号１６の出力信号に対して、絶縁
ゲート型半導体素子１０のゲート電圧検出の遅れが大き
くなることである。
は、増幅器１５の遅れ時間や素子のゲート−エミッタ間
のキャパシタンス等によって、ゲート電圧波形がなま
り、オン、オフ指令信号１６の出力信号に対して、絶縁
ゲート型半導体素子１０のゲート電圧検出の遅れが大き
くなることである。
【００１８】図１５は、この場合の様子を示す図であ
り、同図（ａ）はオン、オフ指令信号１６の出力信号、
同図（ｂ）は絶縁ゲート型半導体素子１０のゲート電圧
波形、同図（ｃ）は電圧比較器１７からの出力信号、同
図（ｄ）は不一致検出回路１９の検出結果を示してい
る。
り、同図（ａ）はオン、オフ指令信号１６の出力信号、
同図（ｂ）は絶縁ゲート型半導体素子１０のゲート電圧
波形、同図（ｃ）は電圧比較器１７からの出力信号、同
図（ｄ）は不一致検出回路１９の検出結果を示してい
る。
【００１９】ここで、不一致検出回路１９からの出力
は、絶縁ゲート型半導体素子１０が正常な状態でも不一
致検出するが、これは絶縁ゲート型半導体素子３の素子
故障検出方法の遅れや絶縁ゲート型半導体素子１０のゲ
ート電圧波形の遅れによるものである。
は、絶縁ゲート型半導体素子１０が正常な状態でも不一
致検出するが、これは絶縁ゲート型半導体素子３の素子
故障検出方法の遅れや絶縁ゲート型半導体素子１０のゲ
ート電圧波形の遅れによるものである。
【００２０】このため、不一致検出回路１９では、あら
かじめこれらの遅れ時間を考慮して、オン、オフ指令信
号１６の信号変化点からこの遅れ時間をマスクするなど
しているが、この分素子故障検出時間が遅れることにな
る。
かじめこれらの遅れ時間を考慮して、オン、オフ指令信
号１６の信号変化点からこの遅れ時間をマスクするなど
しているが、この分素子故障検出時間が遅れることにな
る。
【００２１】このことは、本来素子の異常を速やかに検
出して、次の保護動作に結びつけるという機能喪失ある
いは拡大被害につながるという問題がある。
出して、次の保護動作に結びつけるという機能喪失ある
いは拡大被害につながるという問題がある。
【００２２】本発明の目的は、素子の故障を速やかに検
出することが可能な絶縁ゲート型半導体素子の故障検出
方法および故障検出装置を提供することにある。
出することが可能な絶縁ゲート型半導体素子の故障検出
方法および故障検出装置を提供することにある。
【００２３】
【課題を解決するための手段】上記の目的を達成するた
めに、請求項１に対応する発明では、ゲート指令信号で
あるオン、オフ指令信号により、ゲートに所定の第１の
電圧のオン信号が印加されて所定時間だけ導通し、ゲー
トに所定の第２の電圧の信号が印加されて所定時間だけ
不導通となる絶縁ゲート型半導体素子の故障検出方法に
おいて、絶縁ゲート型半導体素子のゲート電流を検出
し、当該ゲート電流の立ち上がり信号からオン相当の時
間を求め、当該時間をゲート指令信号と比較して両者の
不一致を検出することで、素子の故障を検出するように
している。
めに、請求項１に対応する発明では、ゲート指令信号で
あるオン、オフ指令信号により、ゲートに所定の第１の
電圧のオン信号が印加されて所定時間だけ導通し、ゲー
トに所定の第２の電圧の信号が印加されて所定時間だけ
不導通となる絶縁ゲート型半導体素子の故障検出方法に
おいて、絶縁ゲート型半導体素子のゲート電流を検出
し、当該ゲート電流の立ち上がり信号からオン相当の時
間を求め、当該時間をゲート指令信号と比較して両者の
不一致を検出することで、素子の故障を検出するように
している。
【００２４】請求項２に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子の正負ゲート
電流を整流して１方向化した電圧を得る整流手段と、整
流手段により１方向化された電圧を所定の検出電圧設定
値と比較し出力する比較手段と、比較手段からの比較出
力を波形整形する波形整形手段と、波形整形手段により
波形整形された信号とオン、オフ指令信号との不一致検
出を行なうことで、素子の故障を検出する不一致検出手
段とを備えている。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子の正負ゲート
電流を整流して１方向化した電圧を得る整流手段と、整
流手段により１方向化された電圧を所定の検出電圧設定
値と比較し出力する比較手段と、比較手段からの比較出
力を波形整形する波形整形手段と、波形整形手段により
波形整形された信号とオン、オフ指令信号との不一致検
出を行なうことで、素子の故障を検出する不一致検出手
段とを備えている。
【００２５】従って、請求項１および請求項２に対応す
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のゲ
ート電流を検出し、当該ゲート電流の立ち上がり信号か
らオン相当の時間を求め、当該時間をゲート指令信号と
比較して両者の不一致を検出することで、素子の故障を
検出することにより、素子の故障を速やかに検出するこ
とができる。
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のゲ
ート電流を検出し、当該ゲート電流の立ち上がり信号か
らオン相当の時間を求め、当該時間をゲート指令信号と
比較して両者の不一致を検出することで、素子の故障を
検出することにより、素子の故障を速やかに検出するこ
とができる。
【００２６】請求項３に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のゲート電流
を検出し、当該ゲート電流の幅が所定時間以上であるこ
とを検出することで、素子の故障を検出するようにして
いる。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のゲート電流
を検出し、当該ゲート電流の幅が所定時間以上であるこ
とを検出することで、素子の故障を検出するようにして
いる。
【００２７】請求項４に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子の正負ゲート
電流を整流して１方向化した電圧を得る整流手段と、整
流手段により１方向化された電圧を所定の検出電圧設定
値と比較し出力する比較手段と、比較手段からの比較出
力のパルス幅が所定値を超えたことで、素子の故障を検
出するパルス幅検出手段とを備えている。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子の正負ゲート
電流を整流して１方向化した電圧を得る整流手段と、整
流手段により１方向化された電圧を所定の検出電圧設定
値と比較し出力する比較手段と、比較手段からの比較出
力のパルス幅が所定値を超えたことで、素子の故障を検
出するパルス幅検出手段とを備えている。
【００２８】従って、請求項３および請求項４に対応す
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のゲ
ート電流を検出し、当該ゲート電流の幅が所定時間以上
であることを検出することで、素子の故障を検出するこ
とにより、回路を簡略化できると共に、素子の故障を速
やかに検出することができる。
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のゲ
ート電流を検出し、当該ゲート電流の幅が所定時間以上
であることを検出することで、素子の故障を検出するこ
とにより、回路を簡略化できると共に、素子の故障を速
やかに検出することができる。
【００２９】請求項５に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のゲート電流
を検出し、オン、オフ指令信号の変化点に禁止帯を設
け、当該禁止帯以外でゲート電流が流れたことを検出す
ることで、素子の故障を検出するようにしている。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のゲート電流
を検出し、オン、オフ指令信号の変化点に禁止帯を設
け、当該禁止帯以外でゲート電流が流れたことを検出す
ることで、素子の故障を検出するようにしている。
【００３０】請求項６に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子の正負ゲート
電流を整流して１方向化した電圧を得る整流手段と、整
流手段により１方向化された電圧を所定の検出電圧設定
値と比較し出力する比較手段と、オン、オフ指令信号の
信号変化時点から出力が所定時間「０」となる禁止帯発
生手段と、比較手段からの比較出力と禁止帯発生手段か
らの出力との論理積（ＡＮＤ）出力により、素子の故障
を検出する論理積手段とを備えている。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子の正負ゲート
電流を整流して１方向化した電圧を得る整流手段と、整
流手段により１方向化された電圧を所定の検出電圧設定
値と比較し出力する比較手段と、オン、オフ指令信号の
信号変化時点から出力が所定時間「０」となる禁止帯発
生手段と、比較手段からの比較出力と禁止帯発生手段か
らの出力との論理積（ＡＮＤ）出力により、素子の故障
を検出する論理積手段とを備えている。
【００３１】従って、請求項５および請求項６に対応す
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のゲ
ート電流を検出し、オン、オフ指令信号の変化点に禁止
帯を設け、当該禁止帯以外でゲート電流が流れたことを
検出することで、素子の故障を検出することにより、素
子の故障を速やかに検出することができる。
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のゲ
ート電流を検出し、オン、オフ指令信号の変化点に禁止
帯を設け、当該禁止帯以外でゲート電流が流れたことを
検出することで、素子の故障を検出することにより、素
子の故障を速やかに検出することができる。
【００３２】請求項７に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のオフ側のゲ
ート電流を検出し、当該ゲート電流の幅が所定時間以上
であることを検出することで、素子の故障を検出するよ
うにしている。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のオフ側のゲ
ート電流を検出し、当該ゲート電流の幅が所定時間以上
であることを検出することで、素子の故障を検出するよ
うにしている。
【００３３】請求項８に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子のオフゲート
電流を検出した信号を所定の検出電圧設定値と比較し出
力する比較手段と、比較手段からの比較出力のパルス幅
が所定値を超えたことで、素子の故障を検出するパルス
幅検出手段とを備えている。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子のオフゲート
電流を検出した信号を所定の検出電圧設定値と比較し出
力する比較手段と、比較手段からの比較出力のパルス幅
が所定値を超えたことで、素子の故障を検出するパルス
幅検出手段とを備えている。
【００３４】従って、請求項７および請求項８に対応す
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のオ
フ側のゲート電流を検出し、当該ゲート電流の幅が所定
時間以上であることを検出することで、素子の故障を検
出することにより、回路を簡略化できると共に、素子の
故障を速やかに検出することができる。
る発明の絶縁ゲート型半導体素子の故障検出方法および
故障検出装置においては、絶縁ゲート型半導体素子のオ
フ側のゲート電流を検出し、当該ゲート電流の幅が所定
時間以上であることを検出することで、素子の故障を検
出することにより、回路を簡略化できると共に、素子の
故障を速やかに検出することができる。
【００３５】請求項９に対応する発明では、ゲート指令
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のオフ側のゲ
ート電流を検出し、オン、オフ指令信号のオンからオフ
ヘの変化点に禁止帯を設け、オン時および当該禁止帯以
外でゲート電流が流れたことを検出することで、素子の
故障を検出するようにしている。
信号であるオン、オフ指令信号により、ゲートに所定の
第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のオフ側のゲ
ート電流を検出し、オン、オフ指令信号のオンからオフ
ヘの変化点に禁止帯を設け、オン時および当該禁止帯以
外でゲート電流が流れたことを検出することで、素子の
故障を検出するようにしている。
【００３６】請求項１０に対応する発明では、ゲート指
令信号であるオン、オフ指令信号により、ゲートに所定
の第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子のオフゲート
電流を検出した信号を所定の検出電圧設定値と比較し出
力する比較手段と、オン、オフ指令信号のオンからオフ
になる信号変化時点から出力が所定時間「０」となるワ
ンショット手段と、比較手段からの比較出力とワンショ
ット手段からの出力との論理積（ＡＮＤ）出力により、
素子の故障を検出する論理積手段とを備えている。
令信号であるオン、オフ指令信号により、ゲートに所定
の第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子のオフゲート
電流を検出した信号を所定の検出電圧設定値と比較し出
力する比較手段と、オン、オフ指令信号のオンからオフ
になる信号変化時点から出力が所定時間「０」となるワ
ンショット手段と、比較手段からの比較出力とワンショ
ット手段からの出力との論理積（ＡＮＤ）出力により、
素子の故障を検出する論理積手段とを備えている。
【００３７】従って、請求項９および請求項１０に対応
する発明の絶縁ゲート型半導体素子の故障検出方法およ
び故障検出装置においては、絶縁ゲート型半導体素子の
オフ側のゲート電流を検出し、オン、オフ指令信号のオ
ンからオフヘの変化点に禁止帯を設け、オン時および当
該禁止帯以外でゲート電流が流れたことを検出すること
で、素子の故障を検出することにより、回路を簡略化で
きると共に、素子の故障を速やかに検出することができ
る。
する発明の絶縁ゲート型半導体素子の故障検出方法およ
び故障検出装置においては、絶縁ゲート型半導体素子の
オフ側のゲート電流を検出し、オン、オフ指令信号のオ
ンからオフヘの変化点に禁止帯を設け、オン時および当
該禁止帯以外でゲート電流が流れたことを検出すること
で、素子の故障を検出することにより、回路を簡略化で
きると共に、素子の故障を速やかに検出することができ
る。
【００３８】請求項１１に対応する発明では、ゲート指
令信号であるオン、オフ指令信号により、ゲートに所定
の第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のゲート電圧
と当該ゲート電圧を微分した信号とを加算し、当該加算
信号をゲート指令信号と比較して両者の不一致を検出す
ることで、素子の故障を検出するようにしている。
令信号であるオン、オフ指令信号により、ゲートに所定
の第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出方法において、絶縁ゲート型半導体素子のゲート電圧
と当該ゲート電圧を微分した信号とを加算し、当該加算
信号をゲート指令信号と比較して両者の不一致を検出す
ることで、素子の故障を検出するようにしている。
【００３９】請求項１２に対応する発明では、ゲート指
令信号であるオン、オフ指令信号により、ゲートに所定
の第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子のゲート電圧
を微分する微分手段と、微分手段からの微分信号と絶縁
ゲート型半導体素子のゲート電圧とを加算した信号を所
定の検出電圧設定値と比較し出力する比較手段と、比較
手段からの比較出力とオン、オフ指令信号との不一致検
出を行なうことで、素子の故障を検出する不一致検出手
段とを備えている。
令信号であるオン、オフ指令信号により、ゲートに所定
の第１の電圧のオン信号が印加されて所定時間だけ導通
し、ゲートに所定の第２の電圧の信号が印加されて所定
時間だけ不導通となる絶縁ゲート型半導体素子の故障検
出装置において、絶縁ゲート型半導体素子のゲート電圧
を微分する微分手段と、微分手段からの微分信号と絶縁
ゲート型半導体素子のゲート電圧とを加算した信号を所
定の検出電圧設定値と比較し出力する比較手段と、比較
手段からの比較出力とオン、オフ指令信号との不一致検
出を行なうことで、素子の故障を検出する不一致検出手
段とを備えている。
【００４０】従って、請求項１１および請求項１２に対
応する発明の絶縁ゲート型半導体素子の故障検出方法お
よび故障検出装置においては、絶縁ゲート型半導体素子
のゲート電圧と当該ゲート電圧を微分した信号とを加算
し、当該加算信号をゲート指令信号と比較して両者の不
一致を検出することで、素子の故障を検出することによ
り、遅れ時間を少なくして、素子の故障を速やかに検出
することができる。
応する発明の絶縁ゲート型半導体素子の故障検出方法お
よび故障検出装置においては、絶縁ゲート型半導体素子
のゲート電圧と当該ゲート電圧を微分した信号とを加算
し、当該加算信号をゲート指令信号と比較して両者の不
一致を検出することで、素子の故障を検出することによ
り、遅れ時間を少なくして、素子の故障を速やかに検出
することができる。
【００４１】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【００４２】（第１の実施の形態）図１は、本実施の形
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
【００４３】すなわち、本実施の形態による絶縁ゲート
型半導体素子の故障検出装置は、図１に示すように、整
流手段である単相ダイオードブリッジ２０と、比較手段
である電圧比較器１７と、波形整形手段である２進カウ
ンタ２２と、不一致検出回路１９とから構成している。
型半導体素子の故障検出装置は、図１に示すように、整
流手段である単相ダイオードブリッジ２０と、比較手段
である電圧比較器１７と、波形整形手段である２進カウ
ンタ２２と、不一致検出回路１９とから構成している。
【００４４】単相ダイオードブリッジ２０は、絶縁ゲー
ト型半導体素子１０の正負ゲート電流を整流して１方向
化した電圧を得る。
ト型半導体素子１０の正負ゲート電流を整流して１方向
化した電圧を得る。
【００４５】電圧比較器１７は、単相ダイオードブリッ
ジ２０により１方向化された電圧を、所定の検出電圧１
８設定値と比較し出力する。
ジ２０により１方向化された電圧を、所定の検出電圧１
８設定値と比較し出力する。
【００４６】２進カウンタ２２は、電圧比較器１７から
の比較出力を波形整形する。
の比較出力を波形整形する。
【００４７】不一致検出回路１９は、２進カウンタ２２
により波形整形された信号とオン、オフ指令信号１６と
の不一致検出を行なうことで、素子の故障を検出して素
子故障検出信号を出力する。
により波形整形された信号とオン、オフ指令信号１６と
の不一致検出を行なうことで、素子の故障を検出して素
子故障検出信号を出力する。
【００４８】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図２および図３を用いて説明す
る。
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図２および図３を用いて説明す
る。
【００４９】図１において、単相ダイオードブリッジ２
０では、絶縁ゲート型半導体素子１０の正負ゲート電流
を整流して１方向化した電圧を得、この電圧を、電圧比
較器１７で所定の検出電圧１８設定値と比較する。
０では、絶縁ゲート型半導体素子１０の正負ゲート電流
を整流して１方向化した電圧を得、この電圧を、電圧比
較器１７で所定の検出電圧１８設定値と比較する。
【００５０】そして、この電圧比較器１７からの出力を
２進カウンタ２２で波形整形し、この波形整形された信
号とオン、オフ指令信号１６との不一致検出を、不一致
検出回路１９で検出して、素子の故障を検出する。
２進カウンタ２２で波形整形し、この波形整形された信
号とオン、オフ指令信号１６との不一致検出を、不一致
検出回路１９で検出して、素子の故障を検出する。
【００５１】図２のａ)は、オン、オフ指令信号１６の
出力であり、このオン、オフ指令信号１６を受けて、絶
縁ゲート型半導体素子１０のゲート電圧は、図２のｂ)
に示すように変化する。
出力であり、このオン、オフ指令信号１６を受けて、絶
縁ゲート型半導体素子１０のゲート電圧は、図２のｂ)
に示すように変化する。
【００５２】図２のｃ)は、絶縁ゲート型半導体素子１
０のゲート電流を模擬的に示したものであり、ゲート抵
抗１１にも同じ電流が流れる。
０のゲート電流を模擬的に示したものであり、ゲート抵
抗１１にも同じ電流が流れる。
【００５３】図２のｄ)は、ゲート抵抗１１の両端電圧
をダイオードブリッジ２０で整流して得たゲート電流相
当の電圧信号を、電圧比較器１７で検出電圧１８設定値
と比較した出力信号を示し、図２のｅ)は、当該出力信
号を２進カウンタ２２を通した出力信号を示す。
をダイオードブリッジ２０で整流して得たゲート電流相
当の電圧信号を、電圧比較器１７で検出電圧１８設定値
と比較した出力信号を示し、図２のｅ)は、当該出力信
号を２進カウンタ２２を通した出力信号を示す。
【００５４】図２のｆ)は、図２のａ)の信号と図２の
ｅ)の信号との不一致部を示したものであり、オン、オ
フ指令信号１６の出力信号に対して、遅れ時間を大幅に
短縮することができる。
ｅ)の信号との不一致部を示したものであり、オン、オ
フ指令信号１６の出力信号に対して、遅れ時間を大幅に
短縮することができる。
【００５５】図３は、オフ時に絶縁ゲート型半導体素子
１０のゲート−エミッタ間が短絡した場合の各信号を示
すものであり、ａ)〜ｆ)は図２のａ)〜ｆ)と同じ信号を
示している。
１０のゲート−エミッタ間が短絡した場合の各信号を示
すものであり、ａ)〜ｆ)は図２のａ)〜ｆ)と同じ信号を
示している。
【００５６】図３において、絶縁ゲート型半導体素子１
０のゲート−エミッタ間短絡が発生すると、ｂ)のゲー
ト電圧は０Ｖになり、ｃ)のゲート電流は継続して流れ
る。
０のゲート−エミッタ間短絡が発生すると、ｂ)のゲー
ト電圧は０Ｖになり、ｃ)のゲート電流は継続して流れ
る。
【００５７】その結果、ｆ)に示す不一致検出信号は連
続して出力されるので、素子故障を検出することができ
る。
続して出力されるので、素子故障を検出することができ
る。
【００５８】このようにして、本実施の形態では、絶縁
ゲート型半導体素子１０のゲート電流を検出すること
で、遅れ時間の短い素子故障検出を行なうことができ
る。
ゲート型半導体素子１０のゲート電流を検出すること
で、遅れ時間の短い素子故障検出を行なうことができ
る。
【００５９】上述したように、本実施の形態による絶縁
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電流を検出
し、当該ゲート電流の立ち上がり信号からオン相当の時
間を求め、当該時間をゲート指令信号１６と比較して両
者の不一致を検出することで、素子の故障を検出するよ
うにしているので、素子の故障を速やかに検出すること
が可能となる。
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電流を検出
し、当該ゲート電流の立ち上がり信号からオン相当の時
間を求め、当該時間をゲート指令信号１６と比較して両
者の不一致を検出することで、素子の故障を検出するよ
うにしているので、素子の故障を速やかに検出すること
が可能となる。
【００６０】（第２の実施の形態）図４は、本実施の形
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
【００６１】すなわち、本実施の形態による絶縁ゲート
型半導体素子の故障検出装置は、図４に示すように、整
流手段である単相ダイオードブリッジ２０と、比較手段
である電圧比較器１７と、パルス幅検出回路２３とから
構成している。
型半導体素子の故障検出装置は、図４に示すように、整
流手段である単相ダイオードブリッジ２０と、比較手段
である電圧比較器１７と、パルス幅検出回路２３とから
構成している。
【００６２】単相ダイオードブリッジ２０は、絶縁ゲー
ト型半導体素子１０の正負ゲート電流を整流して１方向
化した電圧を得る。
ト型半導体素子１０の正負ゲート電流を整流して１方向
化した電圧を得る。
【００６３】電圧比較器１７は、単相ダイオードブリッ
ジ２０により１方向化された電圧を、所定の検出電圧１
８設定値と比較し出力する。
ジ２０により１方向化された電圧を、所定の検出電圧１
８設定値と比較し出力する。
【００６４】パルス幅検出回路２３は、電圧比較器１７
からの比較出力のパルス幅が所定値（設定時間Ｔｄ）を
超えたことで、素子の故障を検出して素子故障検出信号
を出力する。
からの比較出力のパルス幅が所定値（設定時間Ｔｄ）を
超えたことで、素子の故障を検出して素子故障検出信号
を出力する。
【００６５】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図５を用いて説明する。
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図５を用いて説明する。
【００６６】図４において、単相ダイオードブリッジ２
０では、絶縁ゲート型半導体素子１０の正負ゲート電流
を整流して１方向化した電圧を得、この電圧を、電圧比
較器１７で所定の検出電圧１８設定値と比較する。
０では、絶縁ゲート型半導体素子１０の正負ゲート電流
を整流して１方向化した電圧を得、この電圧を、電圧比
較器１７で所定の検出電圧１８設定値と比較する。
【００６７】そして、この電圧比較器１７からの出力の
パルス幅をパルス幅検出回路２３で毛検出し、それが所
定値（設定時間Ｔｄ）を超えたことを検出して、素子の
故障を検出する。
パルス幅をパルス幅検出回路２３で毛検出し、それが所
定値（設定時間Ｔｄ）を超えたことを検出して、素子の
故障を検出する。
【００６８】図５のａ)〜ｄ)は、図２のａ)〜ｄ)と同じ
信号であり、図５のｅ)は、パルス幅検出回路２３内で
設定した設定時間Ｔｄとタイミングを示し、図５のｆ)
は、パルス幅検出回路２３の出力信号を示す。
信号であり、図５のｅ)は、パルス幅検出回路２３内で
設定した設定時間Ｔｄとタイミングを示し、図５のｆ)
は、パルス幅検出回路２３の出力信号を示す。
【００６９】電圧比較器１７からの出力信号のパルス幅
が、所定の設定時間Ｔｄよりも長くなると、素子故障を
検出することができる。
が、所定の設定時間Ｔｄよりも長くなると、素子故障を
検出することができる。
【００７０】また、この設定時間Ｔｄは、電流検出レベ
ルを調整することにより、ゲート電圧検出に比較して、
遅れ時間を短くすることができる。
ルを調整することにより、ゲート電圧検出に比較して、
遅れ時間を短くすることができる。
【００７１】さらに、本実施の形態の場合には、オン中
に絶縁ゲート型半導体素子１０のゲート−エミッタ間が
短絡故障したような場合でも、素子故障検出を行なうこ
とができる。
に絶縁ゲート型半導体素子１０のゲート−エミッタ間が
短絡故障したような場合でも、素子故障検出を行なうこ
とができる。
【００７２】上述したように、本実施の形態による絶縁
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電流を検出
し、当該ゲート電流の幅が所定時間以上であることを検
出することで、素子の故障を検出するようにしているの
で、回路を簡略化できると共に、素子の故障を速やかに
検出することが可能となる。
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電流を検出
し、当該ゲート電流の幅が所定時間以上であることを検
出することで、素子の故障を検出するようにしているの
で、回路を簡略化できると共に、素子の故障を速やかに
検出することが可能となる。
【００７３】（第３の実施の形態）図６は、本実施の形
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
【００７４】すなわち、本実施の形態による絶縁ゲート
型半導体素子の故障検出装置は、図６に示すように、整
流手段である単相ダイオードブリッジ２０と、比較手段
である電圧比較器１７と、禁止帯発生回路２４と、論理
積手段であるＡＮＤ回路２５とから構成している。
型半導体素子の故障検出装置は、図６に示すように、整
流手段である単相ダイオードブリッジ２０と、比較手段
である電圧比較器１７と、禁止帯発生回路２４と、論理
積手段であるＡＮＤ回路２５とから構成している。
【００７５】単相ダイオードブリッジ２０は、絶縁ゲー
ト型半導体素子１０の正負ゲート電流を整流して１方向
化した電圧を得る。
ト型半導体素子１０の正負ゲート電流を整流して１方向
化した電圧を得る。
【００７６】電圧比較器１７は、単相ダイオードブリッ
ジ２０により１方向化された電圧を、所定の検出電圧１
８設定値と比較し出力する。
ジ２０により１方向化された電圧を、所定の検出電圧１
８設定値と比較し出力する。
【００７７】禁止帯発生回路２４は、オン、オフ指令信
号１６の信号変化時点（オン、オフ指令信号１６の出力
信号がオフからオンに、またオンからオフになる変化
点）から出力が所定時間（例えば５μｓ〜１５μｓ）だ
け「０」となるように禁止時間帯を出力する。
号１６の信号変化時点（オン、オフ指令信号１６の出力
信号がオフからオンに、またオンからオフになる変化
点）から出力が所定時間（例えば５μｓ〜１５μｓ）だ
け「０」となるように禁止時間帯を出力する。
【００７８】ＡＮＤ回路２５は、電圧比較器１７からの
比較出力と禁止帯発生回路２４からの出力との論理積
（ＡＮＤ）出力により、素子の故障を検出して素子故障
検出信号を出力する。
比較出力と禁止帯発生回路２４からの出力との論理積
（ＡＮＤ）出力により、素子の故障を検出して素子故障
検出信号を出力する。
【００７９】すなわち、ＡＮＤ回路２５は、禁止帯発生
回路２４からの出力が禁止時間帯では、素子故障を検出
しないように電圧比較器１７からの比較出力をブロック
する。
回路２４からの出力が禁止時間帯では、素子故障を検出
しないように電圧比較器１７からの比較出力をブロック
する。
【００８０】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図７を用いて説明する。
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図７を用いて説明する。
【００８１】図６において、単相ダイオードブリッジ２
０では、絶縁ゲート型半導体素子１０の正負ゲート電流
を整流して１方向化した電圧を得、この電圧を、電圧比
較器１７で所定の検出電圧１８設定値と比較する。
０では、絶縁ゲート型半導体素子１０の正負ゲート電流
を整流して１方向化した電圧を得、この電圧を、電圧比
較器１７で所定の検出電圧１８設定値と比較する。
【００８２】禁止帯発生回路２４では、オン、オフ指令
信号１６の出力信号がオフからオンに、またオンからオ
フになる変化点から、出力が所定時間（５μｓ〜１５μ
ｓ）だけ「０」となるように禁止時間帯を出力する。
信号１６の出力信号がオフからオンに、またオンからオ
フになる変化点から、出力が所定時間（５μｓ〜１５μ
ｓ）だけ「０」となるように禁止時間帯を出力する。
【００８３】ＡＮＤ回路２５では、禁止帯発生回路２４
からの出力が禁止時間帯では、素子故障を検出しないよ
うに電圧比較器１７からの比較出力をブロックする。
からの出力が禁止時間帯では、素子故障を検出しないよ
うに電圧比較器１７からの比較出力をブロックする。
【００８４】その結果、ＡＮＤ回路２５の出力では、禁
止時間帯以外で絶縁ゲート型半導体素子１０のゲート−
エミッタ間短絡が発生した場合には、遅れ時間がなく、
素子故障検出信号を出力する。
止時間帯以外で絶縁ゲート型半導体素子１０のゲート−
エミッタ間短絡が発生した場合には、遅れ時間がなく、
素子故障検出信号を出力する。
【００８５】図７のｅ)は、禁止帯発生回路２４の出力
を示す。時間ｔoで、絶縁ゲート型半導体素子１０のゲ
ート−エミッタ間短絡が発生して、図７のｂ)に示すよ
うにゲート−エミッタ間電圧が０Ｖになると、図７の
ｃ)に示すように時間ｔoでゲート電流が流れ、高速に素
子故障を検出することができる。
を示す。時間ｔoで、絶縁ゲート型半導体素子１０のゲ
ート−エミッタ間短絡が発生して、図７のｂ)に示すよ
うにゲート−エミッタ間電圧が０Ｖになると、図７の
ｃ)に示すように時間ｔoでゲート電流が流れ、高速に素
子故障を検出することができる。
【００８６】このようにして、本実施の形態では、オフ
時、オン時に絶縁ゲート型半導体素子１０のゲート−エ
ミッタ間短絡が発生した場合、極めて高速に素子故障検
出を行なうことができる。
時、オン時に絶縁ゲート型半導体素子１０のゲート−エ
ミッタ間短絡が発生した場合、極めて高速に素子故障検
出を行なうことができる。
【００８７】上述したように、本実施の形態による絶縁
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電流を検出
し、オン、オフ指令信号１６の変化点に禁止帯を設け、
当該禁止帯以外でゲート電流が流れたことを検出するこ
とで、素子の故障を検出するようにしているので、素子
の故障を速やかに検出することが可能となる。
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電流を検出
し、オン、オフ指令信号１６の変化点に禁止帯を設け、
当該禁止帯以外でゲート電流が流れたことを検出するこ
とで、素子の故障を検出するようにしているので、素子
の故障を速やかに検出することが可能となる。
【００８８】（第４の実施の形態）図８は、本実施の形
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
態による絶縁ゲート型半導体素子の故障検出方法を実現
するための故障検出装置の構成例を示す回路図であり、
図１４と同一部分には同一符号を付して適宜その説明を
省略し、ここでは異なる部分についてのみ述べる。
【００８９】すなわち、本実施の形態による絶縁ゲート
型半導体素子の故障検出装置は、図８に示すように、電
流検出手段である抵抗１１ａと、比較手段である電圧比
較器１７と、パルス幅検出回路２３とから構成してい
る。
型半導体素子の故障検出装置は、図８に示すように、電
流検出手段である抵抗１１ａと、比較手段である電圧比
較器１７と、パルス幅検出回路２３とから構成してい
る。
【００９０】抵抗１１ａは、絶縁ゲート型半導体素子１
０のオフ側のゲート電流を検出する。
０のオフ側のゲート電流を検出する。
【００９１】電圧比較器１７は、抵抗１１ａにより検出
された信号を、所定の検出電圧１８設定値と比較し出力
する。
された信号を、所定の検出電圧１８設定値と比較し出力
する。
【００９２】パルス幅検出回路２３は、電圧比較器１７
からの比較出力のパルス幅が所定値（設定時間Ｔｄ）を
超えたことで、素子の故障を検出して素子故障検出信号
を出力する。
からの比較出力のパルス幅が所定値（設定時間Ｔｄ）を
超えたことで、素子の故障を検出して素子故障検出信号
を出力する。
【００９３】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図９を用いて説明する。
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図９を用いて説明する。
【００９４】図８において、抵抗１１ａでは、絶縁ゲー
ト型半導体素子１０のオフ側のゲート電流を検出し、こ
の電流信号を、電圧比較器１７で所定の検出電圧１８設
定値と比較する。
ト型半導体素子１０のオフ側のゲート電流を検出し、こ
の電流信号を、電圧比較器１７で所定の検出電圧１８設
定値と比較する。
【００９５】そして、この電圧比較器１７からの出力の
パルス幅をパルス幅検出回路２３で毛検出し、それが所
定値（設定時間Ｔｄ）を超えたことを検出して、素子の
故障を検出する。
パルス幅をパルス幅検出回路２３で毛検出し、それが所
定値（設定時間Ｔｄ）を超えたことを検出して、素子の
故障を検出する。
【００９６】図９のａ)〜ｆ)は、前記図５のａ)〜ｆ)と
同じ信号を示すが、図９のｄ)に示すように電圧比較器
１７からの出力は、ゲート電流が負になる時にのみ出力
する。
同じ信号を示すが、図９のｄ)に示すように電圧比較器
１７からの出力は、ゲート電流が負になる時にのみ出力
する。
【００９７】その結果、オン中での絶縁ゲート型半導体
素子１０のゲート−エミッタ間短絡の検出はできない
が、回路を簡略化することができ、電圧比較器１７から
の出力信号のパルス幅が所定の設定時間Ｔｄよりも長く
なると、素子故障検出を行なうことができる。
素子１０のゲート−エミッタ間短絡の検出はできない
が、回路を簡略化することができ、電圧比較器１７から
の出力信号のパルス幅が所定の設定時間Ｔｄよりも長く
なると、素子故障検出を行なうことができる。
【００９８】また、この設定時間Ｔｄは、電流検出レベ
ルを調整することにより、ゲート電圧検出に比較して、
遅れ時間を短くすることができる。
ルを調整することにより、ゲート電圧検出に比較して、
遅れ時間を短くすることができる。
【００９９】上述したように、本実施の形態による絶縁
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のオフ側のゲート電
流を検出し、当該ゲート電流の幅が所定時間以上である
ことを検出することで、素子の故障を検出するようにし
ているので、回路を簡略化できると共に、素子の故障を
速やかに検出することが可能となる。
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のオフ側のゲート電
流を検出し、当該ゲート電流の幅が所定時間以上である
ことを検出することで、素子の故障を検出するようにし
ているので、回路を簡略化できると共に、素子の故障を
速やかに検出することが可能となる。
【０１００】（第５の実施の形態）図１０は、本実施の
形態による絶縁ゲート型半導体素子の故障検出方法を実
現するための故障検出装置の構成例を示す回路図であ
り、図１４と同一部分には同一符号を付して適宜その説
明を省略し、ここでは異なる部分についてのみ述べる。
形態による絶縁ゲート型半導体素子の故障検出方法を実
現するための故障検出装置の構成例を示す回路図であ
り、図１４と同一部分には同一符号を付して適宜その説
明を省略し、ここでは異なる部分についてのみ述べる。
【０１０１】すなわち、本実施の形態による絶縁ゲート
型半導体素子の故障検出装置は、図１０に示すように、
電流検出手段である抵抗１１ａと、比較手段である電圧
比較器１７と、ワンショット回路２６と、論理積手段で
あるＡＮＤ回路２５とから構成している。
型半導体素子の故障検出装置は、図１０に示すように、
電流検出手段である抵抗１１ａと、比較手段である電圧
比較器１７と、ワンショット回路２６と、論理積手段で
あるＡＮＤ回路２５とから構成している。
【０１０２】抵抗１１ａは、絶縁ゲート型半導体素子１
０のオフ側のゲート電流を検出する。
０のオフ側のゲート電流を検出する。
【０１０３】電圧比較器１７は、抵抗１１ａにより検出
された信号を、所定の検出電圧１８設定値と比較し出力
する。
された信号を、所定の検出電圧１８設定値と比較し出力
する。
【０１０４】ワンショット回路２６は、オン、オフ指令
信号１６の出力信号がオンからオフになる信号変化時点
から出力が所定時間（例えば５μｓ〜１５μｓ）だけ
「０」となるように禁止帯を出力（一定のパルス幅の信
号を出力）する。
信号１６の出力信号がオンからオフになる信号変化時点
から出力が所定時間（例えば５μｓ〜１５μｓ）だけ
「０」となるように禁止帯を出力（一定のパルス幅の信
号を出力）する。
【０１０５】ＡＮＤ回路２５は、電圧比較器１７からの
比較出力とワンショット回路２６からの出力との論理積
（ＡＮＤ）出力により、素子の故障を検出して素子故障
検出信号を出力する。
比較出力とワンショット回路２６からの出力との論理積
（ＡＮＤ）出力により、素子の故障を検出して素子故障
検出信号を出力する。
【０１０６】すなわち、ＡＮＤ回路２５は、ワンショッ
ト回路２６からの出力が禁止帯では、素子故障を検出し
ないように電圧比較器１７からの比較出力をブロックす
る。
ト回路２６からの出力が禁止帯では、素子故障を検出し
ないように電圧比較器１７からの比較出力をブロックす
る。
【０１０７】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図１１を用いて説明する。
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図１１を用いて説明する。
【０１０８】図１０において、抵抗１１ａでは、絶縁ゲ
ート型半導体素子１０のオフ側のゲート電流を検出し、
検出された信号を、電圧比較器１７で所定の検出電圧１
８設定値と比較する。
ート型半導体素子１０のオフ側のゲート電流を検出し、
検出された信号を、電圧比較器１７で所定の検出電圧１
８設定値と比較する。
【０１０９】ワンショット回路２６では、オン、オフ指
令信号１６の出力信号がオンからオフに変化した時に、
一定のパルス幅を負論理出力でＡＮＤ回路２５に入力す
る。
令信号１６の出力信号がオンからオフに変化した時に、
一定のパルス幅を負論理出力でＡＮＤ回路２５に入力す
る。
【０１１０】すなわち、ワンショット回路２６からの出
力パルスが、故障検出の禁止帯となる。
力パルスが、故障検出の禁止帯となる。
【０１１１】ＡＮＤ回路２５では、禁止帯発生回路２４
からの出力が禁止帯では、素子故障を検出しないように
電圧比較器１７からの比較出力をブロックする。
からの出力が禁止帯では、素子故障を検出しないように
電圧比較器１７からの比較出力をブロックする。
【０１１２】その結果、ＡＮＤ回路２５の出力では、禁
止帯以外で絶縁ゲート型半導体素子１０のゲート−エミ
ッタ間短絡が発生した場合には、遅れ時間がなく、素子
故障検出信号を出力する。
止帯以外で絶縁ゲート型半導体素子１０のゲート−エミ
ッタ間短絡が発生した場合には、遅れ時間がなく、素子
故障検出信号を出力する。
【０１１３】図１１のｅ)は、ワンショット回路２６の
出力を示す。時間toで、絶縁ゲート型半導体素子１０の
ゲート−エミッタ間短絡が発生して、図１１のｂ)に示
すようにゲート−エミッタ間電圧が０Ｖになると、図１
１のｃ)に示すように時間toでゲート電流が流れ、高速
に素子故障を検出することができる。
出力を示す。時間toで、絶縁ゲート型半導体素子１０の
ゲート−エミッタ間短絡が発生して、図１１のｂ)に示
すようにゲート−エミッタ間電圧が０Ｖになると、図１
１のｃ)に示すように時間toでゲート電流が流れ、高速
に素子故障を検出することができる。
【０１１４】この場合にも、前述した第４の実施の形態
の場合と同様に、オン中での絶縁ゲート型半導体素子１
０のゲート−エミッタ間短絡の検出はできないが、回路
を簡略化することができ、禁止帯以外の区間では、ほと
んど遅れ時間なく、素子故障検出を行なうことができ
る。
の場合と同様に、オン中での絶縁ゲート型半導体素子１
０のゲート−エミッタ間短絡の検出はできないが、回路
を簡略化することができ、禁止帯以外の区間では、ほと
んど遅れ時間なく、素子故障検出を行なうことができ
る。
【０１１５】上述したように、本実施の形態による絶縁
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のオフ側のゲート電
流を検出し、オン、オフ指令信号１６のオンからオフヘ
の変化点に禁止帯を設け、オン時および当該禁止帯以外
でゲート電流が流れたことを検出することで、素子の故
障を検出するようにしているので、回路を簡略化できる
と共に、素子の故障を速やかに検出することが可能とな
る。
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のオフ側のゲート電
流を検出し、オン、オフ指令信号１６のオンからオフヘ
の変化点に禁止帯を設け、オン時および当該禁止帯以外
でゲート電流が流れたことを検出することで、素子の故
障を検出するようにしているので、回路を簡略化できる
と共に、素子の故障を速やかに検出することが可能とな
る。
【０１１６】（第６の実施の形態）図１２は、本実施の
形態による絶縁ゲート型半導体素子の故障検出方法を実
現するための故障検出装置の構成例を示す回路図であ
り、図１４と同一部分には同一符号を付して適宜その説
明を省略し、ここでは異なる部分についてのみ述べる。
形態による絶縁ゲート型半導体素子の故障検出方法を実
現するための故障検出装置の構成例を示す回路図であ
り、図１４と同一部分には同一符号を付して適宜その説
明を省略し、ここでは異なる部分についてのみ述べる。
【０１１７】すなわち、本実施の形態による絶縁ゲート
型半導体素子の故障検出装置は、図１２に示すように、
抵抗２１と、抵抗微分回路２７と、抵抗２８と、比較手
段である電圧比較器１７と、不一致検出回路１９とから
構成している。
型半導体素子の故障検出装置は、図１２に示すように、
抵抗２１と、抵抗微分回路２７と、抵抗２８と、比較手
段である電圧比較器１７と、不一致検出回路１９とから
構成している。
【０１１８】抵抗２１は、絶縁ゲート型半導体素子１０
のゲート電圧を検出する。微分回路２７は、抵抗およびコ
ンデンサを直列接続してなり、抵抗２１により検出され
た絶縁ゲート型半導体素子１０のゲート電圧を微分す
る。
のゲート電圧を検出する。微分回路２７は、抵抗およびコ
ンデンサを直列接続してなり、抵抗２１により検出され
た絶縁ゲート型半導体素子１０のゲート電圧を微分す
る。
【０１１９】抵抗２８は、抵抗２１に比較して十分小さ
い抵抗値を有しており、抵抗２１により検出された絶縁
ゲート型半導体素子１０のゲート電圧と、微分回路２７
からの微分電圧とを加算した電流信号を検出する。電圧
比較器１７は、抵抗２８により加算された電流信号を、
所定の検出電圧１８設定値と比較し出力する。
い抵抗値を有しており、抵抗２１により検出された絶縁
ゲート型半導体素子１０のゲート電圧と、微分回路２７
からの微分電圧とを加算した電流信号を検出する。電圧
比較器１７は、抵抗２８により加算された電流信号を、
所定の検出電圧１８設定値と比較し出力する。
【０１２０】不一致検出回路１９は、電圧比較器１７か
らの比較出力とオン、オフ指令信号１６との不一致検出
を行なうことで、素子の故障を検出して素子故障検出信
号を出力する。
らの比較出力とオン、オフ指令信号１６との不一致検出
を行なうことで、素子の故障を検出して素子故障検出信
号を出力する。
【０１２１】次に、以上のように構成した本実施の形態
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図１３を用いて説明する。
による絶縁ゲート型半導体素子の故障検出装置による故
障検出方法について、図１３を用いて説明する。
【０１２２】図１２において、抵抗２１では、絶縁ゲー
ト型半導体素子１０のゲート電圧を検出し、この絶縁ゲ
ート型半導体素子１０のゲート電圧と、このゲート電圧
を微分回路２７で微分した電圧とを加算した電流が、抵
抗２８に流れて検出する。
ト型半導体素子１０のゲート電圧を検出し、この絶縁ゲ
ート型半導体素子１０のゲート電圧と、このゲート電圧
を微分回路２７で微分した電圧とを加算した電流が、抵
抗２８に流れて検出する。
【０１２３】そして、この検出信号を、電圧比較器１７
で検出電圧１８設定値と比較する。
で検出電圧１８設定値と比較する。
【０１２４】この結果、抵抗２８の両端電圧が検出電圧
１８設定値を上回ると、電圧比較器１７からの比較出力
信号は「１」となり、この信号とオン、オフ指令信号１
６の出力との不一致検出を、不一致検出回路１９で検出
して、素子の故障を検出する。
１８設定値を上回ると、電圧比較器１７からの比較出力
信号は「１」となり、この信号とオン、オフ指令信号１
６の出力との不一致検出を、不一致検出回路１９で検出
して、素子の故障を検出する。
【０１２５】図１３は、この様子を示すものでする。
【０１２６】図１３のｃ)は、抵抗２８の両端電圧を模
擬的に示したもので、図１３のｂ)に示すゲート電圧に
その微分信号を加算した波形、図１３のｄ)は、電圧比
較器１７からの出力を示し、図１３のａ)に示すオン、
オフ指令信号１６出力に対して若干遅れ時間があるが、
ゲート電圧を微分した分だけ、遅れ時間が短縮される。
擬的に示したもので、図１３のｂ)に示すゲート電圧に
その微分信号を加算した波形、図１３のｄ)は、電圧比
較器１７からの出力を示し、図１３のａ)に示すオン、
オフ指令信号１６出力に対して若干遅れ時間があるが、
ゲート電圧を微分した分だけ、遅れ時間が短縮される。
【０１２７】不一致検出回路１９では、この遅れ分は、
図１３のｅ)に示すようにあらかじめ禁止帯を設けて、
素子故障検出をしないようにしている。
図１３のｅ)に示すようにあらかじめ禁止帯を設けて、
素子故障検出をしないようにしている。
【０１２８】時間toで、絶縁ゲート型半導体素子10のゲ
ート−エミッタ間で短絡故障が発生すると、電圧比較器
１７からの出力は直ちに立ち上がり、素子故障を検出す
ることができる。
ート−エミッタ間で短絡故障が発生すると、電圧比較器
１７からの出力は直ちに立ち上がり、素子故障を検出す
ることができる。
【０１２９】上述したように、本実施の形態による絶縁
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電圧と当該
ゲート電圧を微分した信号とを加算し、当該加算信号を
ゲート指令信号１６と比較して両者の不一致を検出する
ことで、素子の故障を検出するようにしているので、遅
れ時間を少なくして、素子の故障を速やかに検出するこ
とが可能となる。
ゲート型半導体素子の故障検出方法および故障検出装置
では、絶縁ゲート型半導体素子１０のゲート電圧と当該
ゲート電圧を微分した信号とを加算し、当該加算信号を
ゲート指令信号１６と比較して両者の不一致を検出する
ことで、素子の故障を検出するようにしているので、遅
れ時間を少なくして、素子の故障を速やかに検出するこ
とが可能となる。
【０１３０】（その他の実施の形態）尚、本発明は、上
記各実施の形態に限定されるものではなく、実施段階で
はその要旨を逸脱しない範囲で、種々に変形して実施す
ることが可能である。また、各実施の形態は可能な限り
適宜組合わせて実施してもよく、その場合には組合わせ
た作用効果を得ることができる。さらに、上記各実施の
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組合わせにより、種々の
発明を抽出することができる。例えば、実施の形態に示
される全構成要件から幾つかの構成要件が削除されて
も、発明が解決しようとする課題の欄で述べた課題（の
少なくとも一つ）が解決でき、発明の効果の欄で述べら
れている効果（の少なくとも一つ）が得られる場合に
は、この構成要件が削除された構成を発明として抽出す
ることができる。
記各実施の形態に限定されるものではなく、実施段階で
はその要旨を逸脱しない範囲で、種々に変形して実施す
ることが可能である。また、各実施の形態は可能な限り
適宜組合わせて実施してもよく、その場合には組合わせ
た作用効果を得ることができる。さらに、上記各実施の
形態には種々の段階の発明が含まれており、開示される
複数の構成要件における適宜な組合わせにより、種々の
発明を抽出することができる。例えば、実施の形態に示
される全構成要件から幾つかの構成要件が削除されて
も、発明が解決しようとする課題の欄で述べた課題（の
少なくとも一つ）が解決でき、発明の効果の欄で述べら
れている効果（の少なくとも一つ）が得られる場合に
は、この構成要件が削除された構成を発明として抽出す
ることができる。
【０１３１】
【発明の効果】以上説明したように、本発明の絶縁ゲー
ト型半導体素子の故障検出方法および故障検出装置によ
れば、素子の故障を速やかに検出することが可能とな
り、さらに回路を簡略化することが可能となる。
ト型半導体素子の故障検出方法および故障検出装置によ
れば、素子の故障を速やかに検出することが可能とな
り、さらに回路を簡略化することが可能となる。
【図１】本発明による絶縁ゲート型半導体素子の故障検
出装置の第１の実施の形態を示す回路図。
出装置の第１の実施の形態を示す回路図。
【図２】同第１の実施の形態の絶縁ゲート型半導体素子
の故障検出装置における故障検出方法を説明するための
図。
の故障検出装置における故障検出方法を説明するための
図。
【図３】同第１の実施の形態の絶縁ゲート型半導体素子
の故障検出装置における故障検出方法を説明するための
図。
の故障検出装置における故障検出方法を説明するための
図。
【図４】本発明による絶縁ゲート型半導体素子の故障検
出装置の第２の実施の形態を示す回路図。
出装置の第２の実施の形態を示す回路図。
【図５】同第２の実施の形態の絶縁ゲート型半導体素子
の故障検出装置における故障検出方法を説明するための
図。
の故障検出装置における故障検出方法を説明するための
図。
【図６】本発明による絶縁ゲート型半導体素子の故障検
出装置の第３の実施の形態を示す回路図。
出装置の第３の実施の形態を示す回路図。
【図７】同第３の実施の形態の絶縁ゲート型半導体素子
の故障検出装置における故障検出方法を説明するための
図。
の故障検出装置における故障検出方法を説明するための
図。
【図８】本発明による絶縁ゲート型半導体素子の故障検
出装置の第４の実施の形態を示す回路図。
出装置の第４の実施の形態を示す回路図。
【図９】同第４の実施の形態の絶縁ゲート型半導体素子
の故障検出装置における故障検出方法を説明するための
図。
の故障検出装置における故障検出方法を説明するための
図。
【図１０】本発明による絶縁ゲート型半導体素子の故障
検出装置の第５の実施の形態を示す回路図。
検出装置の第５の実施の形態を示す回路図。
【図１１】同第５の実施の形態の絶縁ゲート型半導体素
子の故障検出装置における故障検出方法を説明するため
の図。
子の故障検出装置における故障検出方法を説明するため
の図。
【図１２】本発明による絶縁ゲート型半導体素子の故障
検出装置の第６の実施の形態を示す回路図。
検出装置の第６の実施の形態を示す回路図。
【図１３】同第７の実施の形態の絶縁ゲート型半導体素
子の故障検出装置における故障検出方法を説明するため
の図。
子の故障検出装置における故障検出方法を説明するため
の図。
【図１４】従来の絶縁ゲート型半導体素子の故障検出装
置の構成例を示す回路図。
置の構成例を示す回路図。
【図１５】同従来の絶縁ゲート型半導体素子の故障検出
装置における故障検出方法を説明するための図。
装置における故障検出方法を説明するための図。
１０…絶縁ゲート型半導体素子 １１…ゲート抵抗 １１ａ，２１，２８…抵抗 １２，１３…トランジスタ １４Ｐ，１４Ｎ…電源 １５…増幅器 １６…オン、オフ指令信号 １７…電圧比較器 １８…検出電圧 １９…不一致検出回路 ２０…ダイオードブリッジ ２２…２進カウンタ ２３…パルス幅検出回路 ２４…禁止帯発生回路 ２５…論理積（ＡＮＤ）回路 ２６…ワンショット回路 ２７…微分回路。
Claims (12)
- 【請求項１】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出方法において、 前記絶縁ゲート型半導体素子のゲート電流を検出し、当
該ゲート電流の立ち上がり信号からオン相当の時間を求
め、当該時間を前記ゲート指令信号と比較して両者の不
一致を検出することで、素子の故障を検出するようにし
たことを特徴とする絶縁ゲート型半導体素子の故障検出
方法。 - 【請求項２】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出装置において、 前記絶縁ゲート型半導体素子の正負ゲート電流を整流し
て１方向化した電圧を得る整流手段と、前記整流手段に
より１方向化された電圧を所定の検出電圧設定値と比較
し出力する比較手段と、前記比較手段からの比較出力を
波形整形する波形整形手段と、前記波形整形手段により
波形整形された信号と前記オン、オフ指令信号との不一
致検出を行なうことで、素子の故障を検出する不一致検
出手段と、 を備えて成ることを特徴とする絶縁ゲート型半導体素子
の故障検出装置。 - 【請求項３】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出方法において、 前記絶縁ゲート型半導体素子のゲート電流を検出し、当
該ゲート電流の幅が所定時間以上であることを検出する
ことで、素子の故障を検出するようにしたことを特徴と
する絶縁ゲート型半導体素子の故障検出方法。 - 【請求項４】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出装置において、 前記絶縁ゲート型半導体素子の正負ゲート電流を整流し
て１方向化した電圧を得る整流手段と、前記整流手段に
より１方向化された電圧を所定の検出電圧設定値と比較
し出力する比較手段と、前記比較手段からの比較出力の
パルス幅が所定値を超えたことで、素子の故障を検出す
るパルス幅検出手段と、 を備えて成ることを特徴とする絶縁ゲート型半導体素子
の故障検出装置。 - 【請求項５】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出方法において、 前記絶縁ゲート型半導体素子のゲート電流を検出し、前
記オン、オフ指令信号の変化点に禁止帯を設け、当該禁
止帯以外で前記ゲート電流が流れたことを検出すること
で、素子の故障を検出するようにしたことを特徴とする
絶縁ゲート型半導体素子の故障検出方法。 - 【請求項６】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出装置において、 前記絶縁ゲート型半導体素子の正負ゲート電流を整流し
て１方向化した電圧を得る整流手段と、前記整流手段に
より１方向化された電圧を所定の検出電圧設定値と比較
し出力する比較手段と、前記オン、オフ指令信号の信号
変化時点から出力が所定時間「０」となる禁止帯発生手
段と、前記比較手段からの比較出力と前記禁止帯発生手
段からの出力との論理積（ＡＮＤ）出力により、素子の
故障を検出する論理積手段と、を備えて成ることを特徴
とする絶縁ゲート型半導体素子の故障検出装置。 - 【請求項７】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出方法において、 前記絶縁ゲート型半導体素子のオフ側のゲート電流を検
出し、当該ゲート電流の幅が所定時間以上であることを
検出することで、素子の故障を検出するようにしたこと
を特徴とする絶縁ゲート型半導体素子の故障検出方法。 - 【請求項８】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出装置において、 前記絶縁ゲート型半導体素子のオフゲート電流を検出し
た信号を所定の検出電圧設定値と比較し出力する比較手
段と、前記比較手段からの比較出力のパルス幅が所定値
を超えたことで、素子の故障を検出するパルス幅検出手
段と、 を備えて成ることを特徴とする絶縁ゲート型半導体素子
の故障検出装置。 - 【請求項９】 ゲート指令信号であるオン、オフ指令信
号により、ゲートに所定の第１の電圧のオン信号が印加
されて所定時間だけ導通し、前記ゲートに所定の第２の
電圧の信号が印加されて所定時間だけ不導通となる絶縁
ゲート型半導体素子の故障検出方法において、 前記絶縁ゲート型半導体素子のオフ側のゲート電流を検
出し、前記オン、オフ指令信号のオンからオフヘの変化
点に禁止帯を設け、オン時および当該禁止帯以外で前記
ゲート電流が流れたことを検出することで、素子の故障
を検出するようにしたことを特徴とする絶縁ゲート型半
導体素子の故障検出方法。 - 【請求項１０】 ゲート指令信号であるオン、オフ指令
信号により、ゲートに所定の第１の電圧のオン信号が印
加されて所定時間だけ導通し、前記ゲートに所定の第２
の電圧の信号が印加されて所定時間だけ不導通となる絶
縁ゲート型半導体素子の故障検出装置において、 前記絶縁ゲート型半導体素子のオフゲート電流を検出し
た信号を所定の検出電圧設定値と比較し出力する比較手
段と、前記オン、オフ指令信号のオンからオフになる信
号変化時点から出力が所定時間「０」となるワンショッ
ト手段と、前記比較手段からの比較出力と前記ワンショ
ット手段からの出力との論理積（ＡＮＤ）出力により、
素子の故障を検出する論理積手段と、を備えて成ること
を特徴とする絶縁ゲート型半導体素子の故障検出装置。 - 【請求項１１】 ゲート指令信号であるオン、オフ指令
信号により、ゲートに所定の第１の電圧のオン信号が印
加されて所定時間だけ導通し、前記ゲートに所定の第２
の電圧の信号が印加されて所定時間だけ不導通となる絶
縁ゲート型半導体素子の故障検出方法において、 前記絶縁ゲート型半導体素子のゲート電圧と当該ゲート
電圧を微分した信号とを加算し、当該加算信号を前記ゲ
ート指令信号と比較して両者の不一致を検出すること
で、素子の故障を検出するようにしたことを特徴とする
絶縁ゲート型半導体素子の故障検出方法。 - 【請求項１２】 ゲート指令信号であるオン、オフ指令
信号により、ゲートに所定の第１の電圧のオン信号が印
加されて所定時間だけ導通し、前記ゲートに所定の第２
の電圧の信号が印加されて所定時間だけ不導通となる絶
縁ゲート型半導体素子の故障検出装置において、 前記絶縁ゲート型半導体素子のゲート電圧を微分する微
分手段と、前記微分手段からの微分信号と前記絶縁ゲー
ト型半導体素子のゲート電圧とを加算した信号を所定の
検出電圧設定値と比較し出力する比較手段と、前記比較
手段からの比較出力と前記オン、オフ指令信号との不一
致検出を行なうことで、素子の故障を検出する不一致検
出手段と、 を備えて成ることを特徴とする絶縁ゲート型半導体素子
の故障検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076612A JP4434510B2 (ja) | 2001-03-16 | 2001-03-16 | 絶縁ゲート型半導体素子の故障検出方法および故障検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001076612A JP4434510B2 (ja) | 2001-03-16 | 2001-03-16 | 絶縁ゲート型半導体素子の故障検出方法および故障検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002281736A true JP2002281736A (ja) | 2002-09-27 |
| JP4434510B2 JP4434510B2 (ja) | 2010-03-17 |
Family
ID=18933515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001076612A Expired - Fee Related JP4434510B2 (ja) | 2001-03-16 | 2001-03-16 | 絶縁ゲート型半導体素子の故障検出方法および故障検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4434510B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004248493A (ja) * | 2003-02-10 | 2004-09-02 | Alstom | 電子パワーコンポーネントの制御方法と制御システムおよび該制御方法を実行するための命令を含むデータ記録サポート |
| JP2005312235A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | 電力変換装置 |
| JP2007174756A (ja) * | 2005-12-20 | 2007-07-05 | Yazaki Corp | 電力供給回路のオン故障検出装置 |
| JP2008054375A (ja) * | 2006-08-22 | 2008-03-06 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| JP2009165348A (ja) * | 2009-04-01 | 2009-07-23 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| EP2093868A2 (fr) * | 2008-02-19 | 2009-08-26 | Alstom Transport S.A. | Dispositif et circuit de commande d'un composant électronique de puissance, procédé de pilotage et allumeur associés. |
| JP2010246309A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Ltd | 電力変換器の異常検出方式 |
| JP2012105088A (ja) * | 2010-11-10 | 2012-05-31 | Denso Corp | 電子装置 |
| JP2014117044A (ja) * | 2012-12-07 | 2014-06-26 | Toyota Motor Corp | 過電流検出装置及びそれを備える半導体駆動装置 |
| JP2015021727A (ja) * | 2013-07-16 | 2015-02-02 | 株式会社デンソー | スイッチング素子の駆動回路 |
| JP6425864B1 (ja) * | 2017-07-28 | 2018-11-21 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
| US10211620B2 (en) | 2015-08-28 | 2019-02-19 | Renesas Electronics Corporation | Semiconductor device |
| US10840903B2 (en) | 2018-09-14 | 2020-11-17 | Kabushiki Kaisha Toshiba | Semiconductor module |
-
2001
- 2001-03-16 JP JP2001076612A patent/JP4434510B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004248493A (ja) * | 2003-02-10 | 2004-09-02 | Alstom | 電子パワーコンポーネントの制御方法と制御システムおよび該制御方法を実行するための命令を含むデータ記録サポート |
| JP2005312235A (ja) * | 2004-04-23 | 2005-11-04 | Toshiba Corp | 電力変換装置 |
| JP4693362B2 (ja) * | 2004-04-23 | 2011-06-01 | 株式会社東芝 | 電力変換装置 |
| JP2007174756A (ja) * | 2005-12-20 | 2007-07-05 | Yazaki Corp | 電力供給回路のオン故障検出装置 |
| KR101083188B1 (ko) * | 2006-08-22 | 2011-11-11 | 가부시키가이샤 히타치세이사쿠쇼 | 전력 변환 장치 및 그 이상 검출 방법 |
| JP2008054375A (ja) * | 2006-08-22 | 2008-03-06 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| EP2093868A2 (fr) * | 2008-02-19 | 2009-08-26 | Alstom Transport S.A. | Dispositif et circuit de commande d'un composant électronique de puissance, procédé de pilotage et allumeur associés. |
| EP2093868A3 (fr) * | 2008-02-19 | 2013-12-04 | ALSTOM Transport SA | Dispositif et circuit de commande d'un composant électronique de puissance, procédé de pilotage et allumeur associés. |
| JP2009165348A (ja) * | 2009-04-01 | 2009-07-23 | Hitachi Ltd | 電力変換装置及びその異常検出方法 |
| JP2010246309A (ja) * | 2009-04-08 | 2010-10-28 | Hitachi Ltd | 電力変換器の異常検出方式 |
| JP2012105088A (ja) * | 2010-11-10 | 2012-05-31 | Denso Corp | 電子装置 |
| JP2014117044A (ja) * | 2012-12-07 | 2014-06-26 | Toyota Motor Corp | 過電流検出装置及びそれを備える半導体駆動装置 |
| JP2015021727A (ja) * | 2013-07-16 | 2015-02-02 | 株式会社デンソー | スイッチング素子の駆動回路 |
| US10211620B2 (en) | 2015-08-28 | 2019-02-19 | Renesas Electronics Corporation | Semiconductor device |
| JP6425864B1 (ja) * | 2017-07-28 | 2018-11-21 | 三菱電機株式会社 | 電力用半導体素子の駆動回路 |
| US10840903B2 (en) | 2018-09-14 | 2020-11-17 | Kabushiki Kaisha Toshiba | Semiconductor module |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4434510B2 (ja) | 2010-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3618829B2 (ja) | ノイズの影響を受けないリセット優先レベルシフト回路 | |
| US7176693B2 (en) | Short circuit detecting circuit and abnormality monitoring signal generating circuit | |
| JP6787348B2 (ja) | 半導体素子の過電流保護装置 | |
| US6842064B2 (en) | Overcurrent protection and masking circuitry for protection against an overcurrent condition | |
| JPH11112313A (ja) | 半導体回路及びパワートランジスタ保護回路 | |
| JP6194959B2 (ja) | 駆動回路および半導体装置 | |
| JP2004064930A (ja) | 電力用半導体素子の駆動回路 | |
| JPH0340517A (ja) | パワーデバイスの駆動・保護回路 | |
| JP2002281736A (ja) | 絶縁ゲート型半導体素子の故障検出方法および故障検出装置 | |
| JP6939059B2 (ja) | 半導体素子の駆動装置 | |
| US6529061B1 (en) | Semiconductor device | |
| JP7087371B2 (ja) | 半導体装置およびパワーモジュール | |
| EP1417760B1 (en) | Circuit for improving noise immunity by dv/dt boosting | |
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| JPH11356035A (ja) | 電圧駆動型自己消弧素子用のゲート駆動装置 | |
| JP2006121840A (ja) | 駆動装置 | |
| JP2016086588A (ja) | 駆動装置 | |
| JP2004253582A (ja) | 半導体装置の駆動方法および装置 | |
| WO2015064206A1 (ja) | 半導体装置 | |
| JP7205091B2 (ja) | 半導体装置 | |
| JP2004222367A (ja) | ゲート駆動装置及び電力変換装置 | |
| JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JP2007267560A (ja) | 貫通電流制御装置を備えたインバータ | |
| JPH10337046A (ja) | 電力変換装置 | |
| JP4413482B2 (ja) | 電力用半導体素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140108 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |