JP5783121B2 - 駆動対象スイッチング素子の駆動装置 - Google Patents

Description

本発明は、電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子とする駆動対象スイッチング素子の駆動装置に関する。

この種の駆動装置としては、たとえば下記特許文献１に見られるように、駆動対象スイッチング素子としての絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）をオフ操作すべく、ゲートから正の電荷を放電するに際し、コレクタ電流の減少が検出されることで放電経路のインピーダンスを増加させるものも提案されている。これにより、コレクタ電流の減少速度を低下させることができ、ひいてはサージ電圧を低減することができる。

特許第３３７３７０４号公報

ところで、上記技術において、コレクタ電流が減少した旨を示す信号の伝達経路にノイズが重畳する場合、コレクタ電流が減少していないにもかかわらず、減少したとして、放電経路のインピーダンスが増加制御されるおそれがある。

本発明は、上記課題を解決する過程でなされたものであり、その目的は、電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子とする新たな駆動対象スイッチング素子の駆動装置の提供にある。

以下、上記課題を解決するための手段、およびその作用効果について記載する。

第１の発明は、電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、を備えることを特徴とする。

変更手段による変更によってその狙いとする効果を奏するうえでは、スイッチング状態の切り替え期間において、充電パラメータを変更することが要求される。一方、スイッチング状態の切替に伴い、一方の端子および開閉制御端子間の電位差や、流通経路の両端の電位差が変化する。このため、上記電位差に基づき変更を禁止するなら、変更すべきでないときに変更されることを禁止することができる。上記発明では、この点に鑑み、禁止手段を備えることで、変更手段の誤動作を好適に回避することができる。

なお、本発明にかかる以下の代表的な実施形態に関する概念の拡張については、代表的な実施形態の後の「その他の実施形態」の欄に記載してある。

第１の実施形態のシステム構成図。 同実施形態にかかるドライブユニットの構成を示す図。 同実施形態の解決課題を示すタイムチャート。 同実施形態にかかるオフ状態への切替制御の処理手順を示す流れ図。 第２の実施形態にかかるドライブユニットの構成を示す図。 第３の実施形態にかかるドライブユニットの構成を示す図。 第４の実施形態にかかるドライブユニットの構成を示す図。 第５の実施形態にかかるドライブユニットの構成を示す図。 同実施形態にかかるオフ状態への切替制御の処理手順を示す流れ図。 第６の実施形態にかかるドライブユニットの構成を示す図。 第７の実施形態にかかるドライブユニットの構成を示す図。 第８の実施形態にかかるドライブユニットの構成を示す図。 第９の実施形態にかかるドライブユニットの構成を示す図。 同実施形態にかかるオフ状態への切替制御の処理手順を示す流れ図。 第１０の実施形態にかかるドライブユニットの構成を示す図。 同実施形態にかかるオフ状態への切替制御の処理手順を示す流れ図。 第１１の実施形態にかかるオフ状態への切替制御の処理手順を示す流れ図。 第１２の実施形態にかかるドライブユニットの構成を示す図。

＜第１の実施形態＞
以下、本発明にかかる駆動対象スイッチング素子の駆動装置を車載主機に接続される電力変換回路に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に、本実施形態にかかる制御システムの全体構成を示す。モータジェネレータ１０は、車載主機であり、図示しない駆動輪に機械的に連結されている。モータジェネレータ１０は、インバータＩＮＶおよび昇圧コンバータＣＮＶを介して高電圧バッテリ１２に接続されている。ここで、昇圧コンバータＣＮＶは、コンデンサＣと、コンデンサＣに並列接続された一対のスイッチング素子Ｓｃｐ，Ｓｃｎと、一対のスイッチング素子Ｓｃｐ，Ｓｃｎの接続点と高電圧バッテリ１２の正極とを接続するリアクトルＬとを備えている。そして、スイッチング素子Ｓｃｐ，Ｓｃｎのオン・オフによって、高電圧バッテリ１２の電圧（例えば百Ｖ以上）を所定の電圧（例えば「６６６Ｖ」）を上限として昇圧するものである。一方、インバータＩＮＶは、スイッチング素子Ｓｕｐ，Ｓｕｎの直列接続体と、スイッチング素子Ｓｖｐ，Ｓｖｎの直列接続体と、スイッチング素子Ｓｗｐ，Ｓｗｎの直列接続体とを備えており、これら各直列接続体の接続点がモータジェネレータ１０のＵ，Ｖ，Ｗ相にそれぞれ接続されている。これらスイッチング素子Ｓ￥＃（￥＝ｕ，ｖ，ｗ，ｃ；＃＝ｐ，ｎ）として、本実施形態では、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）が用いられている。そして、これらにはそれぞれ、ダイオードＤ￥＃が逆並列に接続されている。

制御装置１８は、低電圧バッテリ１６を電源とする制御装置である。制御装置１８は、モータジェネレータ１０を制御対象とし、その制御量を所望に制御すべく、インバータＩＮＶや昇圧コンバータＣＮＶを操作する。詳しくは、昇圧コンバータＣＮＶのスイッチング素子Ｓｃｐ，Ｓｃｎを操作すべく、操作信号ｇｃｐ，ｇｃｎをドライブユニットＤＵに出力する。また、インバータＩＮＶのスイッチング素子Ｓｕｐ，Ｓｕｎ，Ｓｖｐ，Ｓｖｎ，Ｓｗｐ，Ｓｗｎを操作すべく、操作信号ｇｕｐ，ｇｕｎ，ｇｖｐ，ｇｖｎ，ｇｗｐ，ｇｗｎをドライブユニットＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ＊ｎとは、互いに相補的な信号となっている。換言すれば、高電位側のスイッチング素子Ｓ＊ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。

なお、高電圧バッテリ１２を備える高電圧システムと低電圧バッテリ１６を備える低電圧システムとは、互いに絶縁されており、これらの間の信号の授受は、例えばフォトカプラ等の絶縁通信手段を備えるインターフェース１４を介して行われる。

図２に、上記ドライブユニットＤＵの構成を示す。

図示されるように、ドライブユニットＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０を備えている。ドライブＩＣ２０は、低電圧バッテリ１６からフライバックコンバータを介して供給されレギュレータによって調整された電力（電源２２の電力）を端子Ｔ１に取り込む。端子Ｔ１は、端子Ｔ２、定電流用抵抗体２４、および端子Ｔ３を介してＰチャネルＭＯＳ電界効果トランジスタ（定電流用スイッチング素子２６）に接続されている。定電流用スイッチング素子２６は、端子Ｔ４を介してスイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。

駆動制御部３６では、端子Ｔ３の電位を、定電流用抵抗体２４の電圧降下量に応じた量として取り込み、この電位が目標値となるように定電流用スイッチング素子２６のゲートの電圧を操作する。これにより、定電流用抵抗体２４の電圧降下量は、一定値に操作されることとなり、ひいてはスイッチング素子Ｓ＊＃のゲートの充電電流が一定値に制御される。

上記スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体２８を介してドライブＩＣ２０の端子Ｔ５に接続されている。端子Ｔ５には、ＮチャネルＭＯＳ電界効果トランジスタ（第１放電用スイッチング素子３０）のドレインが接続されており、第１放電用スイッチング素子３０のソースには、端子Ｔ７を介してスイッチング素子Ｓ￥＃のエミッタが接続されている。また、スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体３２を介してドライブＩＣ２０の端子Ｔ６に接続されている。端子Ｔ６には、ＮチャネルＭＯＳ電界効果トランジスタ（第２放電用スイッチング素子３４）のドレインが接続されており、第２放電用スイッチング素子３４のソースは、スイッチング素子Ｓ￥＃のエミッタに接続されている。

一方、上記スイッチング素子Ｓ￥＃のゲートは、ソフト遮断用抵抗体５２を介して端子Ｔ２０に接続されており、端子Ｔ２０は、ソフト遮断用スイッチング素子５４を介してスイッチング素子Ｓ￥＃のエミッタに接続されている。ここで、ソフト遮断用抵抗体５２の抵抗値Ｒ３は、放電用抵抗体２８，３２の抵抗値Ｒ１，Ｒ２よりも大きい値に設定されている。これは、ソフト遮断用抵抗体５２やソフト遮断用スイッチング素子５４を備える電気経路（ソフト遮断経路）を、通常時における正の電荷の放電経路と比較して抵抗値の大きい経路とするためのものである。

上記スイッチング素子Ｓ￥＃のゲートは、端子Ｔ９を介してＮチャネルＭＯＳ電界効果トランジスタ（クランプ用スイッチング素子４４）のドレインに接続されており、クランプ用スイッチング素子４４のソースには、スイッチング素子Ｓ￥＃のエミッタが接続されている。そして、クランプ用スイッチング素子４４のゲートには、オペアンプ４６の出力電圧が印加される。オペアンプ４６の反転入力端子には、クランプ用電圧Ｖｃが印加され、非反転入力端子には、端子Ｔ９を介してスイッチング素子Ｓ＊＃のゲート電圧Ｖｇｅが印加される。ここで、オペアンプ４６に対する電源５０の電力の供給は、電源用スイッチング素子４８によってオン・オフされる。

一方、スイッチング素子Ｓ￥＃は、その開閉する流通経路（コレクタおよびエミッタ間の電気経路）に流れる電流（コレクタ電流）と相関を有する微少電流を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体４０を介してスイッチング素子Ｓ￥＃のエミッタに接続されている。抵抗体４０の電圧降下量（センス電圧Ｖｓｅ１）は、端子Ｔ８を介してコンパレータ４２の非反転入力端子に印加される。コンパレータ４２の反転入力端子には、基準電圧Ｖｒｅｆが印加される。

そして、端子Ｔ８を介して入力されるセンス電圧Ｖｓｅ１が許容上限値を超える際の値に対応する場合、コンパレータ４２の出力信号に基づき、駆動制御部３６では、電源用スイッチング素子４８をオン操作する。これにより、クランプ用スイッチング素子４４がオン操作され、スイッチング素子Ｓ￥＃のゲート電圧Ｖｇｅがクランプ電圧Ｖｃにクランプされる。なお、クランプ電圧Ｖｃは、スイッチング素子Ｓ￥＃に許容上限値の電流を流すことのできるゲート電圧の最低値よりも高い電圧に設定されている。

その後、規定の継続時間が経過しても、スイッチング素子Ｓ￥＃を流れる電流量が許容上限値を超えている場合、定電流用スイッチング素子２６や、第１放電用スイッチング素子３０、第２放電用スイッチング素子３４をオフして且つ、ソフト遮断用スイッチング素子５４をオン操作する。これにより、スイッチング素子Ｓ￥＃に過度に大きい電流が流れる状況下、通常時よりも低いスイッチング速度でオフ状態への切替制御を行なうことができ、ひいてはサージ電圧を抑制することができる。

なお、上記許容上限値を超えると判断される場合、ドライブＩＣ２０から端子Ｔ１１を介して低電圧システム（制御装置１８）にフェール信号ＦＬが出力される。また、このフェール信号ＦＬによって、先の図１に示すフェール処理部１４ａでは、インバータＩＮＶやコンバータＣＮＶをシャットダウンする。ちなみに、フェール処理部１４ａの構成は、例えば特開２００９−６０３５８号公報の図３に記載のものとすればよい。

上記放電用抵抗体２８，３２は、いずれも線形素子であり、放電用抵抗体２８の抵抗値Ｒ１は、放電用抵抗体３２の抵抗値Ｒ２よりも小さくなっている。これは、スイッチング素子Ｓ￥＃をオフ操作すべく、オフとするための電荷（負の電荷）を充電するに際しての充電経路（正の電荷の放電経路）のインピーダンスを変更するアクティブゲート制御のための構成である。すなわち、上記充電経路のインピーダンスは、本実施形態にかかる充電速度調整パラメータとなっている。インピーダンスの変更は、スイッチング損失の低減とサージ電圧の抑制との好適な両立を図ることを狙いとするものである。ちなみに、本実施形態では、スイッチング素子Ｓ￥＃のオン操作については、定電流制御を採用することで、定電流用スイッチング素子２６のゲートの印加電圧を一定とするいわゆる定電圧制御を行なう場合と比較して、スイッチング損失の低減とサージ電圧の抑制との両立を良好なものとしている。

上記定電流用スイッチング素子２６や、第１放電用スイッチング素子３０、第２放電用スイッチング素子３４は、ドライブＩＣ２０内の駆動制御部３６によって操作される。すなわち、駆動制御部３６では、端子Ｔ１０を介して入力される上記操作信号ｇ￥＃に基づき、第１放電用スイッチング素子３０および第２放電用スイッチング素子３４と、定電流用スイッチング素子２６とを相補的にオン・オフすることでスイッチング素子Ｓ＊＃を駆動する。すなわち、操作信号ｇ￥＃がオン操作指令となることで、定電流用スイッチング素子２６をオンして且つ第１放電用スイッチング素子３０および第２放電用スイッチング素子３４をオフする。また、操作信号ｇ￥＃がオフ操作指令となることで、定電流用スイッチング素子２６をオフして且つ第１放電用スイッチング素子３０および第２放電用スイッチング素子３４をオンする。

ここで、上記センス端子Ｓｔは、抵抗体６０，６２を介してエミッタに電気的に接続されている。これにより、センス端子Ｓｔから出力される電流によって抵抗体６２に電圧降下が生じるため、抵抗体６２による電圧降下量（センス電圧Ｖｓｅ２）を、スイッチング素子Ｓ￥＃のコレクタ電流の検出信号とすることができる。

駆動制御部３６では、センス電圧Ｖｓｅ２に基づき、第１放電用スイッチング素子３０および第２放電用スイッチング素子３４の切り替えを行なう。すなわち、操作信号ｇ￥＃がオフ操作指令に切り替わることで、定電流用スイッチング素子２６がオフ操作され、第１放電用スイッチング素子３０がオン操作される。これにより、スイッチング素子Ｓ￥＃のゲートの正の電荷が放電されるため、ゲート電圧Ｖｇｅが低下する。そして、ゲート電圧Ｖｇｅの低下速度が一旦低下するミラー期間においてコレクタ電流が減少し始めるものの、この際、センス電圧Ｖｓｅ２が上昇する現象が見られる。すなわち、スイッチング状態の切り替え期間において、センス電圧Ｖｓｅ２とコレクタ電流との相関が一時的に崩れる現象が見られる。

ここで、センス電圧Ｖｓｅ２が上昇してピークとなるタイミングは、スイッチング素子Ｓ￥＃の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）が上昇する過程でピークとなるタイミングと同期していることが発明者らによって見出されている。本実施形態では、この点に鑑み、センス電圧Ｖｓｅ２がピークへと上昇するタイミングにおいて、スイッチング素子Ｓ￥＃のゲートの正の電荷の放電経路を、第１放電用スイッチング素子３０を備える経路から第２放電用スイッチング素子３４を備える経路に切り替える。詳しくは、センス電圧Ｖｓｅ２が変更用判定値以上となるタイミングにおいて、第１放電用スイッチング素子３０をオフとして且つ第２放電用スイッチング素子３４をオンとする。これにより、スイッチング損失を極力低減しつつもサージを好適に抑制することができる。

すなわち、スイッチング損失を低減する上では、ゲートの放電速度は大きいほどよい。これに対し、サージを抑制する上では、ゲートの放電速度は小さいほどよいものの、スイッチング素子Ｓ￥＃を流れる電流の変化に起因した寄生インダクタの起電圧がある程度大きくなったとしても、スイッチング素子Ｓ￥＃の流通経路の両端の電圧（コレクタエミッタ間電圧Ｖｃｅ）がコンバータＣＮＶの出力電圧以下の領域にあっては、スイッチング素子Ｓ￥＃に過度に高い電圧が印加されることはない。このため、理想的には、コレクタエミッタ間電圧がコンバータＣＮＶの出力電圧となることでゲートの放電経路の抵抗値を大きくすることが望ましい。一方、コレクタエミッタ間電圧がコンバータＣＮＶの出力電圧となるタイミングとセンス電圧Ｖｓｅ２がピークへと上昇するタイミングとの一対のタイミングについて、それらは近似している。このため、本実施形態ではセンス電圧Ｖｓｅ２の上昇タイミングを利用して放電経路の抵抗値を切り替える。

ただし、センス電圧Ｖｓｅ２にノイズが重畳する場合、アクティブゲート制御を適切に行なうことができなくなるおそれがある。すなわち、上記の狙いとする効果が得られるのは、図３（ａ）に示す正常時、換言すれば、センス電圧Ｖｓｅ２が上記現象に起因して判定電圧Ｖｔｈｓ以上となることで、スイッチング素子Ｓ￥＃のゲートの正の電荷の放電経路のインピーダンスを増大させた場合である。これに対し、図３（ｂ）に示すように、センス電圧Ｖｓｅ２にノイズが重畳する場合には、インピーダンスの増加タイミングが適切なものとならない。

そこで本実施形態では、ゲート電圧Ｖｇｅを入力信号とし、これに応じてインピーダンスの増加処理を禁止する処理を行なうことで、インピーダンスが不適切なタイミングで切り替えられることを回避する。

こうした処理を行なうべく、本実施形態では、ゲート電圧Ｖｇｅと規定電位差との大小比較に基づき、上記禁止の解除処理を行なう。詳しくは、本実施形態では、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小比較と、ゲート電圧Ｖｇｅに応じた信号（抵抗体６４，６６による分圧信号）と規定電圧Ｖｔｈｇとの大小比較とを、単一の比較手段（コンパレータ７２）によって行なう。すなわち、抵抗体６６の電圧降下量は、対象切替手段（セレクタ６８）の端子Ａに印加され、センス電圧Ｖｓｅ２は、セレクタ６８の端子Ｂに印加される。そして、セレクタ６８の出力端子が、コンパレータ７２の非反転入力端子に接続されている。一方、規定電圧Ｖｔｈｇは、基準値用切替手段（セレクタ７０）の端子Ｃに印加され、判定電圧Ｖｔｈｓは、セレクタ７０の端子Ｄに印加され、セレクタ７０の出力端子は、コンパレータ７２の反転入力端子に接続されている。そして、コンパレータ７２の比較信号ＣＭＰは、端子Ｔ１２を介して駆動制御部３６に取り込まれる。

図４に、本実施形態にかかるアクティブゲート制御の処理手順を示す。この処理は、ドライブＩＣ２０によって実行される。

この一連の処理では、ステップＳ１０において、操作信号ｇ￥＃がオン操作指令からオフ操作指令に切り替わると判断されることで、ステップＳ１２において、定電流用スイッチング素子２６をオフ操作し、第１放電用スイッチング素子３０をオン操作する。続くステップＳ１４においては、セレクタ６８に端子Ａを選択させて且つ、セレクタ７０に端子Ｃを選択させる。これにより、コンパレータ７２では、ゲート電圧に応じた信号（抵抗体６６の電圧降下量）と、規定電圧Ｖｔｈｇとの大小を比較することとなる。ここで、規定電圧Ｖｔｈｇは、ゲート電圧Ｖｇｅが電源２２の電圧よりも低い電圧になるときの値に対応している。また、規定電圧Ｖｔｈｇは、スイッチング素子Ｓ￥＃がオフ状態となる閾値電圧よりも高い電圧に対応している。

続くステップＳ１６では、比較信号ＣＭＰが論理Ｈから論理Ｌに反転するまで待機する。この処理は、コンパレータ７２による比較対象を変更するタイミングを判断するためのものである。すなわち、ステップＳ１６において肯定判断されるまでは、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小比較がなされず、ひいてはインピーダンスの増加処理も禁止される。この処理は、本実施形態において、禁止手段を構成する。

そして、ステップＳ１６において肯定判断される場合、ステップＳ１８において、セレクタ６８に端子Ｂを選択させ、セレクタ７０に端子Ｄを選択させる。これにより、コンパレータ７２では、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小を比較することとなる。続くステップＳ２０においては、比較信号ＣＭＰが論理Ｌから論理Ｈに反転するまで待機する。この処理は、センス電圧Ｖｓｅ２が上昇する現象が生じるまで待機するためのものである。

そしてステップＳ２０において肯定判断される場合、ステップＳ２２において、第１放電用スイッチング素子３０をオフ操作して且つ、第２放電用スイッチング素子３４をオン操作する。この処理は、本実施形態において、変更手段を構成する。

その後、所定時間が経過することで、第１放電用スイッチング素子３０をオン操作する。この処理は、スイッチング素子Ｓ￥＃をオフ状態に保持するに際し、そのゲートおよびエミッタ間を、スイッチング素子Ｓ￥＃をオン状態からオフ状態に切り替える際よりも低インピーダンスで接続するためのものである。これは、上記操作信号ｇ￥＃に応じてスイッチング素子Ｓ￥＃がオフ状態とされている際、スイッチング素子Ｓ￥＃の流通経路の端部（コレクタおよびエミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ￥＃が誤ってオン状態となることを回避するための設定である。ステップＳ２６の処理は、本実施形態において、オフ保持制御手段を構成する。また、第１放電用スイッチング素子３０および抵抗体２８の経路と、第２放電用スイッチング素子３４および抵抗体３２の経路とは、オフ保持経路を構成する。

なお、ステップＳ１０において否定判断される場合や、ステップＳ２６の処理が完了する場合には、この一連の処理を一旦終了する。

以下、本実施形態の効果のいくつかを記載する。

（１）ゲート電圧Ｖｇｅが規定電位差以下に低下するまで、スイッチング素子Ｓ￥＃のゲートの放電経路のインピーダンスの切り替え処理を禁止した。これにより、ノイズによってオフとするための電荷（負の電荷）の充電経路のインピーダンスが誤って切り替えられる事態を回避することができる。

（２）ゲート電圧Ｖｇｅと規定電位差との大小を比較する手段と、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小を比較する手段とを、単一の比較手段（コンパレータ７２）とした。これにより、部品点数を低減することができる。

（３）スイッチング素子Ｓ￥＃をオフ状態に維持する期間において、第１放電用スイッチング素子３０および第２放電用スイッチング素子３４の双方をオン状態とした。これにより、オフ状態に維持するための手段を、スイッチング素子Ｓ￥＃をオン状態からオフ状態に切り替えるための手段によって構成することができる。

（４）インピーダンスを変更する際に用いる抵抗体６２と、過電流の有無を判断する際に用いる抵抗体４０とを別の抵抗体とした。これにより、先の図３（ａ）に示したセンス電圧の上昇量と、過電流時のセンス電圧との大小にかかわらず、それらの値を適切に処理することができる。ちなみに、先の図３（ａ）に示した現象が生じる場合、センス端子Ｓｔとエミッタ間の電圧降下量は、スイッチング素子Ｓ￥＃に許容上限値の電流が流れるときよりも大きくなる。
＜第２の実施形態＞
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図５に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図５において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

図示されるように、本実施形態では、コンパレータ７２の反転入力端子に印加される電圧を閾値Ｖｔｈｍに固定し、判定電圧Ｖｔｈｓと規定電圧Ｖｔｈｇとの双方を単一の閾値Ｖｔｈｍによって賄う。これは、抵抗体６４，６６の抵抗値と、抵抗体６０，６２の抵抗値との調整によって行なうことができる。すなわち、抵抗体６４，６６と抵抗体６０，６２とは、本実施形態において、スケール変換手段を構成する。

これにより、比較対象信号（センス電圧Ｖｓｅ２、ゲート電圧Ｖｇｅに応じた信号）と比較される基準信号の生成手段の数を低減することできる。
＜第３の実施形態＞
以下、第３の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図６に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図６において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

本実施形態では、センス電圧Ｖｓｅ２の上昇速度が判定速度以上となることで、スイッチング素子Ｓ￥＃のゲートから正の電荷を放電する経路のインピーダンスを増加させる。また、このインピーダンスの増加処理を、ゲート電圧Ｖｇｅの減少速度が規定速度（＞０）未満である場合、禁止する。

詳しくは、セレクタ６８の出力側に、微分回路８０を備え、微分回路８０の出力信号をコンパレータ７２の非反転入力端子に印加する。また、セレクタ７０の端子Ｃには、規定速度に対応する規定電圧Ｖｓｄｇが印加され、セレクタ７０の端子Ｄには、判定速度に対応する判定電圧Ｖｓｄｓが印加される。

なお、本実施形態にかかるアクティブゲート制御は、先の図４に示した手順で行なうことができる。すなわち、操作信号ｇ￥＃がオフ操作指令に切り替わった後、ゲート電圧Ｖｇｅが減少する。このとき、微分回路８０の出力電圧は、それ以前（変化速度がゼロのときの値）よりも低下する。このため、比較信号ＣＭＰが論理Ｈから論理Ｌに反転する。また、先の図３（ａ）に示したように、センス電圧Ｖｓｅ２が上昇することで、比較信号ＣＭＰが論理Ｌから論理Ｈに反転する。
＜第４の実施形態＞
以下、第４の実施形態について、先の第３の実施形態との相違点を中心に図面を参照しつつ説明する。

図７に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図７において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

図示されるように、本実施形態では、コンパレータ７２の反転入力端子に印加される電圧を閾値Ｖｓｄｍに固定し、規定電圧Ｖｓｄｇと判定電圧Ｖｓｄｓとの双方を単一の閾値Ｖｓｄｍによって賄う。これは、抵抗体６４，６６の抵抗値と、抵抗体６０，６２の抵抗値との調整によって行なうことができる。すなわち、抵抗体６４，６６と抵抗体６０，６２とは、本実施形態において、スケール変換手段を構成する。

これにより、比較対象信号（センス電圧Ｖｓｅ２の変化速度、ゲート電圧Ｖｇｅに応じた信号の変化速度）と比較される基準信号の生成手段の数を低減することできる。ただし、本実施形態にかかる微分回路８０は、先の第３の実施形態のものとは相違させ、入力信号の絶対値の変化速度を出力するものとする必要がある。これは、簡易的には、抵抗体６４，６６の接続点に接続される微分回路８０の入力端子に反転増幅回路を接続することで実現することができる。
＜第５の実施形態＞
以下、第５の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、アクティブゲート制御の禁止処理のための入力信号を、スイッチング素子Ｓ￥＃の流通経路の両端の電位差（コレクタエミッタ間電圧Ｖｃｅ）に応じた信号とする。

図８に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図８において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

図示されるように、スイッチング素子Ｓ￥＃のコレクタおよびエミッタ間には、コンデンサ８２，８４の直列接続体が接続されており、これらの接続点の電圧が、セレクタ６８の端子Ａに印加されている。

図９に、本実施形態にかかるアクティブゲート処理の手順を示す。この処理は、駆動制御部３６によって実行される。なお、図９において、先の図４に示した処理に対応するものについては、便宜上、同一のステップ番号を付している。

この一連の処理では、ステップＳ１４の処理が完了する場合、ステップＳ１６ａにおいて、比較信号ＣＭＰが論理Ｌから論理Ｈに反転するまで待機する。これは、操作信号ｇ￥＃がオフ操作指令に切り替わった後、コレクタエミッタ間電圧Ｖｃｅが上昇することで、比較信号ＣＭＰが論理Ｈに反転することに鑑みた設定である。そしてステップＳ１６ａにおいて肯定判断される場合、ステップＳ１８の処理に移行することで、比較信号ＣＭＰは一旦論理Ｌに反転する。
＜第６の実施形態＞
以下、第６の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１０に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１０において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

図示されるように、本実施形態では、コンパレータ７２の反転入力端子に印加される電圧を閾値Ｖｔｈｍに固定し、判定電圧Ｖｔｈｓと規定電圧Ｖｔｈｇとの双方を単一の閾値Ｖｔｈｍによって賄う。これは、コンデンサ８２，８４の静電容量と、抵抗体６０，６２の抵抗値との調整によって行なうことができる。すなわち、コンデンサ８２，８４と抵抗体６０，６２とは、本実施形態において、スケール変換手段を構成する。

これにより、比較対象信号（センス電圧Ｖｓｅ２、コレクタエミッタ間電圧Ｖｃｅに応じた信号）と比較される基準信号の生成手段の数を低減することできる。
＜第７の実施形態＞
以下、第７の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１１に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１１において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

本実施形態では、センス電圧Ｖｓｅ２の上昇速度が判定速度以上となることで、スイッチング素子Ｓ￥＃のゲートから正の電荷を放電させる経路のインピーダンスを増加させる。また、このインピーダンスの増加処理を、コレクタエミッタ間電圧Ｖｃｅの上昇速度が規定速度（＞０）未満である場合、禁止する。

詳しくは、セレクタ６８の出力側に、微分回路８０を備え、微分回路８０の出力信号をコンパレータ７２の非反転入力端子に印加する。また、セレクタ７０の端子Ｃには、規定速度に対応する規定電圧Ｖｓｄｇが印加され、セレクタ７０の端子Ｄには、判定速度に対応する判定電圧Ｖｓｄｓが印加される。

なお、本実施形態にかかるアクティブゲート制御は、先の図９に示した手順で行なうことができる。すなわち、操作信号ｇ￥＃がオフ操作指令に切り替わった後、コレクタエミッタ間電圧Ｖｃｅが上昇することで、比較信号ＣＭＰが論理Ｌから論理Ｈに反転する。また、先の図３（ａ）に示したように、センス電圧Ｖｓｅ２が上昇することで、比較信号ＣＭＰが論理Ｌから論理Ｈに反転する。
＜第８の実施形態＞
以下、第８の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１２に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１２において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

図示されるように、本実施形態では、コンパレータ７２の反転入力端子に印加される電圧を閾値Ｖｓｄｍに固定し、規定電圧Ｖｓｄｇと判定電圧Ｖｓｄｓとの双方を単一の閾値Ｖｓｄｍによって賄う。これは、コンデンサ８２，８４の静電容量と、抵抗体６０，６２の抵抗値との調整によって行なうことができる。すなわち、コンデンサ８２，８４と抵抗体６０，６２とは、本実施形態において、スケール変換手段を構成する。

これにより、比較対象信号（センス電圧Ｖｓｅ２の変化速度、コレクタエミッタ間電圧Ｖｃｅに応じた信号の変化速度）と比較される基準信号の生成手段の数を低減することできる。
＜第９の実施形態＞
以下、第９の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１３に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１３において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

図示されるように、本実施形態では、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を短絡するためのＮチャネルＭＯＳ型電界効果トランジスタ（オフ保持用スイッチング素子９０）を備えている。オフ保持用スイッチング素子９０は、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を低抵抗にて接続すべく、スイッチング素子Ｓ￥＃に極力近接して設けられている。そして、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を接続させる経路のうち、オフ保持用スイッチング素子９０を備える経路のインピーダンスは、スイッチング素子Ｓ￥＃をオフ状態に切り替える際に用いられる経路のインピーダンスよりも低くなるように設定されている。これは、上記操作信号ｇ￥＃に応じてスイッチング素子Ｓ￥＃がオフ状態とされている際、スイッチング素子Ｓ￥＃の流通経路の端部（コレクタおよびエミッタ）とゲートとの間の寄生容量を介してゲートに高周波ノイズが重畳することでスイッチング素子Ｓ￥＃が誤ってオン状態となることを回避するためのものである。

上記オフ保持用スイッチング素子９０のゲートは、端子Ｔ１５を介して、ドライブＩＣ２０内の駆動制御部３６に接続されている。

また、本実施形態では、第２放電用スイッチング素子３４を備えるものの、先の図
２に示した第１放電用スイッチング素子３０を備えない。これに代えて、本実施形態では、ソフト遮断用スイッチング素子５４を流用してアクティブゲート制御を実行する。

図１４に、本実施形態にかかるアクティブゲート処理の手順を示す。この処理は、駆動制御部３６によって実行される。なお、図１４において、先の図４に示した処理に対応するものについては、便宜上、同一のステップ番号を付している。

この一連の処理では、ステップＳ１０の処理が完了する場合、ステップＳ１２ａにおいて、定電流用スイッチング素子２６をオフ操作し、第２放電用スイッチング素子３４と、ソフト遮断用スイッチング素子５４との双方をオン操作する。一方、ステップＳ２０において肯定判断される場合、ステップＳ２２ａにおいて、ソフト遮断用スイッチング素子５４をオフ操作する。これは、スイッチング素子Ｓ￥＃のゲートから正の電荷を放電させる経路のインピーダンスを増加させるための処理である。この処理は、本実施形態において、変更手段を構成する。その後、ステップＳ２４において肯定判断される場合、ステップＳ２６ａにおいて、オフ保持用スイッチング素子９０をオン操作し、第２放電用スイッチング素子３４をオフ操作する。

このように、本実施形態では、スイッチング素子Ｓ￥＃のゲートから正の電荷を放電する経路のインピーダンスを変更するための手段が、ソフト遮断用スイッチング素子５４を用いて構成されることで、部品点数を削減することができる。
＜第１０の実施形態＞
以下、第１０の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１５に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１５において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

図示されるように、本実施形態では、オペアンプ４６の反転入力端子に印加される電圧を、クランプ電圧Ｖｃと、クランプ電圧よりも低いアクティブゲート用電圧Ｖｃ０とのいずれにするかを、セレクタ９６によって切り替え可能とする。すなわち、セレクタ９６の端子Ｆには、アクティブゲート用電圧Ｖｃ０が印加され、端子Ｅには、クランプ電圧Ｖｃが印加されている。そして、駆動制御部３６がセレクタ９６を操作可能とする。なお、アクティブゲート用電圧Ｖｃ０は、スイッチング素子Ｓ￥＃がオン状態に切り替わる閾値電圧よりも高い電圧に設定される。

図１６に、本実施形態にかかるアクティブゲート処理の手順を示す。この処理は、駆動制御部３６によって実行される。なお、図１６において、先の図１４に示した処理に対応するものについては、便宜上、同一のステップ番号を付している。

この一連の処理では、まずステップＳ１０において肯定判断される場合、ステップＳ１２ｂにおいて、定電流用スイッチング素子２６をオフ操作し、電源用スイッチング素子４８をオン操作するとともに、セレクタ９６の端子Ｆを選択する。これにより、スイッチング素子Ｓ￥＃のゲート電圧は、アクティブゲート用電圧Ｖｃ０まで迅速に低下する。

そして、ステップＳ２０において肯定判断される場合、ステップＳ２２ｂにおいて、電源用スイッチング素子４８をオフ操作し、第２放電用スイッチング素子３４をオン操作する。
＜第１１の実施形態＞
以下、第１１の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、スイッチング素子Ｓ￥＃に許容上限値以上の電流が流れることで、フェール信号ＦＬが出力される状況下、アクティブゲート制御を禁止する。これにより、たとえばスイッチング素子Ｓ￥＃のゲート電荷がソフト遮断用スイッチング素子５４を介して放電されるに際し、第２放電用スイッチング素子３４が誤ってオン操作される等の不具合を回避することができる。

図１７に、本実施形態にかかるアクティブゲート処理の手順を示す。この処理は、駆動制御部３６によって実行される。なお、図１７において、先の図４に示した処理に対応するものについては、便宜上、同一のステップ番号を付している。

この一連の処理では、ステップＳ１０ａにおいて、操作信号ｇ￥＃がオン操作指令からオフ操作指令に切り替わったことと、フェール信号ＦＬの出力がないこととの論理積が真であることを条件に、ステップＳ１２に移行する。
＜第１２の実施形態＞
以下、第１２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図１８に、本実施形態にかかるドライブユニットＤＵの構成を示す。なお、図１８において、先の図２に示した部材に対応するものについては、便宜上、同一の符号を付している。

本実施形態では、第２放電用スイッチング素子３４がオン操作されているときにおけるゲート電荷の放電経路を、抵抗体３２に加えて、第１放電用スイッチング素子３０がオン操作される際の放電経路に備えられる抵抗体２８を備えて構成する。これにより、抵抗体３２がショートした場合であっても、第２放電用スイッチング素子３４がオン操作される際、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間が短絡される事態を回避することができる。
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。

「比較手段（７２）について」
コンパレータ７２を、ドライブＩＣ２０に内蔵してもよい。

「対象用切替手段（６８）について」
セレクタ６８を、ドライブＩＣ２０に内蔵してもよい。

「基準値用切替手段（７０）について」
セレクタ７０を、ドライブＩＣ２０に内蔵してもよい。

「微分用切替回路について」
セレクタ６８を、ドライブＩＣ２０に内蔵してもよい。

「スケール変換手段について」
上記第２の実施形態（図５）において、センス端子Ｓｔおよびエミッタ間の電圧降下量とゲート電圧Ｖｇｅとの双方を分圧するものに限らない。たとえば一方のみを抵抗体によって分圧するものであってもよい。

上記第６の実施形態（図１０）では、コレクタエミッタ間電圧Ｖｃｅを、コンデンサ８２，８４によって分圧したが、これに限らない。たとえば抵抗体によって分圧してもよい。また、この際、センス端子Ｓｔおよびエミッタ間の電圧降下量については、これを分圧しない設定としても、スケール変換手段を構成可能ではある。

「変更手段について」
たとえば、上記第１の実施形態（図２）において、ゲート電圧Ｖｇｅと規定電圧Ｖｔｈｇとの大小比較と、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小比較とを行なう単一のコンパレータ７２を備えるものに限らない。たとえば、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小比較を行なう際に用いられて且つ、ゲート電圧Ｖｇｅと規定電圧Ｖｔｈｇとの大小比較を行なう際に利用されないコンパレータを備えてもよい。

「禁止手段について」
たとえば、上記第１の実施形態（図２）において、ゲート電圧Ｖｇｅと規定電圧Ｖｔｈｇとの大小比較と、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小比較とを行なう単一のコンパレータ７２を備えるものに限らない。たとえば、ゲート電圧Ｖｇｅと規定電圧Ｖｔｈｇとの大小比較を行なう際に用いられて且つ、センス電圧Ｖｓｅ２と判定電圧Ｖｔｈｓとの大小比較を行なう際に利用されないコンパレータを備えてもよい。

「センス抵抗体について」
変更手段の入力パラメータとしてのセンス端子Ｓｔの出力信号を生成する手段としては、抵抗体６２に限らない。たとえば、抵抗体６０，６２の直列接続体であってもよい。すなわち、センス端子Ｓｔおよびエミッタ間の電圧降下量を分圧する抵抗体に限らない。もっとも、この場合、過電流検出用の抵抗体４０を流用することが有効である。

「オフ保持経路について」
たとえば上記第１の実施形態（図２）において、オフ保持経路を、抵抗体２８および第１放電用スイッチング素子３０を備える経路と、抵抗体３２および第２放電用スイッチング素子３４を備える経路とに加えて、ソフト遮断用スイッチング素子５４を備える経路としてもよい。

「オフ保持制御手段について」
ゲート電圧Ｖｇｅの検出値を入力とし、これがオフ保持用閾値以下となることでオフ保持用スイッチング素子をオン操作するものであってもよい。ここで、オフ保持用閾値は、スイッチング素子Ｓ￥＃がオフ状態からオン状態に切り替わる閾値電圧以下に設定することが望ましい。

「クランプ用経路について」
上記第１０の実施形態（図１５）に例示したものに限らない。たとえば、クランプ用スイッチング素子４４にツェナーダイオードを直列接続し、クランプ用スイッチング素子４４のゲートに印加可能な最大電圧を印加することでこれをオン操作してもよい。ただし、この場合、ツェナーダイオードを複数備え、アクティブゲート制御に利用する場合には、スイッチング素子Ｓ￥＃のゲートおよびエミッタ間を接続するツェナーダイオードの数を減少させることが望ましい。

「変更手段によって充電パラメータが変更される充電経路について」
ａ）上記第１２の実施形態
たとえば、上記第１２の実施形態（図１８）において、抵抗体２８，３２や第１放電用スイッチング素子３０、第２放電用スイッチング素子３４を、ドライブＩＣ２０の外に設けてもよい。

ｂ）充電パラメータの変更
充電経路を複数備え、それらのうちの充電に用いられるものを変更する手法としては、充電経路のインピーダンスを変更する手法に限らない。たとえば、エミッタよりも低電位の部材を備え、スイッチング素子Ｓ￥＃のゲート放電開始初期において、ゲートをエミッタよりも低電位の部材に接続する経路を閉状態とし、その後、その経路を開状態として且つ、ゲートをエミッタに接続する経路を閉状態としてもよい。

また、複数の経路を備えるものにも限らない。たとえば、上記低電位の部材を、エミッタ電位基準で負バイアスを印加する手段として且つ、その印加電圧を変更可能とするものであってもよい。

「オン状態およびオフ状態のいずれか一方および他方について」
上記実施形態では、他方の状態をオフ状態とし、他方の状態とするための電荷を負の電荷としたがこれに限らない。換言すれば、変更手段による変更がなされる期間としては、ゲートから正の電荷を放電させる期間に限らない。たとえば、他方の状態をオン状態とし、ゲートに正の電荷を充電する期間であってもよい。

「駆動対象スイッチング素子について」
ＩＧＢＴに限らず、たとえばＮチャネルＭＯＳ電界効果トランジスタであってもよい。もっともこれに限らず、たとえばＰチャネルＭＯＳ電界効果トランジスタであってもよい。ただし、この場合、開閉する流通経路の一方の端部（ソース）に対する開閉制御端子（ゲート）の電位差をマイナスとすることでオン状態となるものであるため、オフ操作に際して、ゲートに正の電荷を充電することとなる。

１０…モータジェネレータ、３０…第１放電用スイッチング素子、３４…第２放電用スイッチング素子、３６…駆動制御部、Ｓ￥＃…スイッチング素子。

Claims (18)

1. 電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、
   前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
   前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、
   前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、
   を備え、
   前記いずれかとするための電荷は、オフ状態とするための電荷であり、
   前記禁止手段は、前記一方の端部および開閉制御端子間の電位差の絶対値の減少速度に応じた信号を入力信号とし、該減少速度が規定速度以下の場合、前記充電パラメータの変更を禁止することを特徴とする駆動対象スイッチング素子の駆動装置。
2. 電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、
   前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
   前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、
   前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、
   を備え、
   前記いずれかとするための電荷は、オフ状態とするための電荷であり、
   前記禁止手段は、前記流通経路の両端の電位差に応じた信号を入力信号とし、該電位差が規定電位差未満である場合、前記充電パラメータの変更を禁止することを特徴とする駆動対象スイッチング素子の駆動装置。
3. 電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、
   前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
   前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、
   前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、
   を備え、
   前記いずれかとするための電荷は、オフ状態とするための電荷であり、
   前記禁止手段は、前記流通経路の両端の電位差の絶対値の増加速度に応じた信号を入力信号とし、該増加速度が規定速度未満である場合、前記充電パラメータの変更を禁止することを特徴とする駆動対象スイッチング素子の駆動装置。
4. 前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
   前記センス端子の出力信号は、前記センス抵抗体の電圧降下量であり、
   前記変更手段は、前記電圧降下量が変更用判定値以上となることで、前記充電パラメータを変更するものであり、
   前記変更手段および前記禁止手段に共有されて且つ、比較対象信号と基準信号との大小を比較する比較手段と、
   前記比較対象信号を、前記電位差と前記電圧降下量とのいずれに応じた信号とするかを切り替える対象用切替手段と、
   前記基準信号を、前記変更用判定値および前記規定電位差のいずれに対応するものとするかを切り替える基準値用切替手段と、
   を備えることを特徴とする請求項２記載の駆動対象スイッチング素子の駆動装置。
5. 前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
   前記センス端子の出力信号は、前記センス抵抗体の電圧降下量であり、
   前記変更手段は、前記電圧降下量が変更用判定値以上となることで、前記充電パラメータを変更するものであり、
   前記変更手段および前記禁止手段に共有されて且つ、比較対象信号と基準信号との大小を比較する比較手段と、
   前記比較対象信号を、前記電位差と前記電圧降下量とのいずれに応じた信号とするかを切り替える対象用切替手段と、
   前記基準信号を前記変更用判定値および前記規定電位差間で共有すべく、前記比較対象信号としての前記電位差に応じた信号および前記電圧降下量に応じた信号の相対的なスケールの変換をするスケール変換手段と、
   を備えることを特徴とする請求項２記載の駆動対象スイッチング素子の駆動装置。
6. 前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
   前記センス端子の出力信号は、前記センス抵抗体の電圧降下量の変化速度であり、
   微分回路と、
   前記微分回路の入力信号を、前記電圧降下量に応じた信号と前記電位差に応じた信号とのいずれとするかを切り替える微分用切替回路と、
   を備えることを特徴とする請求項１または３記載の駆動対象スイッチング素子の駆動装置。
7. 前記変更手段は、前記変化速度が判定速度以上となることで、前記充電パラメータを変更するものであり、
   前記変更手段および前記禁止手段に共有されて且つ、前記微分回路の出力信号と基準信号との大小を比較する比較手段と、
   前記基準信号を、前記規定速度および前記判定速度のいずれに対応するものとするかを切り替える基準値用切替手段と、
   を備えることを特徴とする請求項６記載の駆動対象スイッチング素子の駆動装置。
8. 前記変更手段は、前記変化速度が判定速度以上となることで、前記充電パラメータを変更するものであり、
   前記変更手段および前記禁止手段に共有されて且つ、前記微分回路の出力信号と基準信号との大小を比較する比較手段と、
   前記基準信号を前記規定速度および前記判定速度間で共有すべく、前記微分回路の入力信号としての前記電位差に応じた信号および前記電圧降下量に応じた信号の相対的なスケールの変換をするスケール変換手段と、
   を備えることを特徴とする請求項６記載の駆動対象スイッチング素子の駆動装置。
9. 前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
   前記センス抵抗体の電圧降下量に基づき、前記駆動対象スイッチング素子に流れる電流が過電流閾値以上であるか否かを判断する過電流判断手段を備え、
   前記禁止手段は、前記過電流判断手段によって過電流閾値以上であると判断される場合、前記充電パラメータの変更を禁止することを特徴とする請求項１〜８のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
10. 前記駆動対象スイッチング素子のオフ操作指令に応じて前記一方の端部および開閉制御端子間の電位差がオフ保持用閾値以下となることで、それ以前と比較して、前記一方の端部および開閉制御端子間を低インピーダンスで接続する経路であるオフ保持経路を閉状態とするオフ保持制御手段を備え、
    前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、前記オフ保持経路の一部を含むことを特徴とする請求項１〜９のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
11. 電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、
    前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
    前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、
    前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、
    を備え、
    前記駆動対象スイッチング素子のオフ操作指令に応じて前記一方の端部および開閉制御端子間の電位差がオフ保持用閾値以下となることで、それ以前と比較して、前記一方の端部および開閉制御端子間を低インピーダンスで接続する経路であるオフ保持経路を閉状態とするオフ保持制御手段を備え、
    前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、前記オフ保持経路の一部を含むことを特徴とする駆動対象スイッチング素子の駆動装置。
12. 前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
    前記センス抵抗体の電圧降下量に基づき、前記駆動対象スイッチング素子に流れる電流が過電流閾値以上であるか否かを判断する過電流判断手段と、
    前記過電流判断手段によって過電流閾値以上であると判断される場合、前記一方の端部および開閉制御端子間を、正常時における前記オフ状態とするための電荷の充電経路よりも高インピーダンスで接続するソフト遮断経路を閉状態とするソフト遮断制御手段とを備え、
    前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、前記ソフト遮断経路を含むことを特徴とする請求項１〜９のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
13. 電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、
    前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
    前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、
    前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、
    を備え、
    前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
    前記センス抵抗体の電圧降下量に基づき、前記駆動対象スイッチング素子に流れる電流が過電流閾値以上であるか否かを判断する過電流判断手段と、
    前記過電流判断手段によって過電流閾値以上であると判断される場合、前記一方の端部および開閉制御端子間を、正常時における前記オフ状態とするための電荷の充電経路よりも高インピーダンスで接続するソフト遮断経路を閉状態とするソフト遮断制御手段とを備え、
    前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、前記ソフト遮断経路を含むことを特徴とする駆動対象スイッチング素子の駆動装置。
14. 前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
    前記センス抵抗体の電圧降下量に基づき、前記駆動対象スイッチング素子に流れる電流が過電流閾値以上であるか否かを判断する過電流判断手段と、
    前記過電流判断手段によって過電流閾値以上であると判断される場合、前記一方の端部および開閉制御端子間の電位差を、クランプ電圧にてクランプするためのクランプ用経路を閉状態とするクランプ制御手段とを備え、
    前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、前記クランプ用経路を含むことを特徴とする請求項１〜９のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
15. 電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、
    前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
    前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、
    前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、
    を備え、
    前記センス端子と前記一方の端部との間には、センス抵抗体が接続され、
    前記センス抵抗体の電圧降下量に基づき、前記駆動対象スイッチング素子に流れる電流が過電流閾値以上であるか否かを判断する過電流判断手段と、
    前記過電流判断手段によって過電流閾値以上であると判断される場合、前記一方の端部および開閉制御端子間の電位差を、クランプ電圧にてクランプするためのクランプ用経路を閉状態とするクランプ制御手段とを備え、
    前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、前記クランプ用経路を含むことを特徴とする駆動対象スイッチング素子の駆動装置。
16. 前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、独立に開閉制御される複数の経路を備え、
    前記複数の経路のうちの一部に備えられる抵抗体が、他の経路によって共有されることを特徴とする請求項１〜１５のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。
17. 電流の流通経路の一方の端部および開閉制御端子間の電位差に応じて該流通経路を開閉する電圧制御形のスイッチング素子を駆動対象スイッチング素子（Ｓ￥＃：￥＝ｕ，ｖ，ｗ，ｃ、＃＝ｐ，ｎ）とし、
    前記駆動対象スイッチング素子は、前記流通経路を流れる電流と相関を有する微小電流を出力するセンス端子（Ｓｔ）を備え、
    前記センス端子の出力信号を入力とし、前記駆動対象スイッチング素子をオン状態およびオフ状態のいずれかとするための電荷の充電処理の途中で、該電荷の充電経路（２８，３０，３２，３４）における充電パラメータを変更する変更手段（３６）と、
    前記一方の端部および開閉制御端子間の電位差に関する信号、ならびに前記流通経路の両端の電位差に関する信号の少なくとも一方を入力信号とし、前記出力信号に基づく前記変更手段による充電パラメータの変更を前記入力信号に応じて禁止する禁止手段（３６）と、
    を備え、
    前記変更手段による充電パラメータの変更は、充電経路の変更によって実現され、
    前記変更手段の変更対象とする充電経路は、独立に開閉制御される複数の経路を備え、
    前記複数の経路のうちの一部に備えられる抵抗体が、他の経路によって共有されることを特徴とする駆動対象スイッチング素子の駆動装置。
18. 前記いずれかとするための電荷は、オフ状態とするための電荷であり、
    前記禁止手段は、前記一方の端部および開閉制御端子間の電位差に応じた信号を入力信号とし、該電位差が、前記駆動対象スイッチング素子に対するオフ操作指令が出される前の電位差よりも低い規定電位差を越える場合、前記充電パラメータの変更を禁止することを特徴とする請求項１１，１３，１５，１７のいずれか１項に記載の駆動対象スイッチング素子の駆動装置。

Images