JP6044476B2 - 駆動対象スイッチング素子の駆動回路 - Google Patents

Description

本発明は、駆動対象スイッチング素子の開閉制御端子に接続された充電経路と、前記駆動対象スイッチング素子をオン状態に切り替えるべく、前記充電経路を介して前記開閉制御端子に電流を供給する電流供給手段と、を備える駆動対象スイッチング素子の駆動回路に関する。

従来、例えば下記特許文献１に見られるように、スイッチング素子（ＩＧＢＴ）をオン状態に切り替えるべく、スイッチング素子のゲートに電流を供給する駆動回路が知られている。

特許第４９５４２９０号公報

また、スイッチング素子の一対の主端子（コレクタ，エミッタ）間に過電流が流れる場合にスイッチング素子を保護する過電流保護回路を備える駆動回路も知られている。この保護回路について説明すると、まず、ゲートに電流が供給される状況下、ゲート電圧がその上限電圧に到達する前から所定時間に渡って、ゲートに接続された電気経路を介してゲート電荷を放電させることで、ゲート電圧を上限電圧よりも低いクランプ電圧で制限する。

その後、ゲート電圧がクランプ電圧で制限される状況下、ゲートに接続されたソフト遮断用経路を介してゲート電荷を放電させることで、スイッチング素子を強制的にオフ状態に切り替えるソフト遮断を行う。ここで、ソフト遮断用経路とは、通常時にスイッチング素子をオフ状態へと切り替えるために用いられる放電経路よりも抵抗値の大きい放電経路のことである。ソフト遮断によれば、ゲート電荷の放電速度を通常時における放電速度よりも低くすることができ、ひいてはスイッチング素子がオフ状態に切り替えられる場合に生じるサージ電圧を低減させることができる。

ここで、本発明者らは、過電流が流れているにもかかわらず、ソフト遮断によらずにスイッチング素子がオフ状態に切り替えられる問題に直面した。この場合、ゲート電荷の放電速度がソフト遮断を行うときの放電速度よりも高くなってサージ電圧が増大し、スイッチング素子の信頼性が低下する懸念がある。

本発明は、上記課題を解決するためになされたものであり、その目的は、駆動対象スイッチング素子の信頼性の低下を回避することのできる駆動対象スイッチング素子の駆動回路を提供することにある。

上記課題を解決すべく、本発明は、駆動対象スイッチング素子（Ｓ￥＃）の開閉制御端子に接続された充電経路（Ｌｃｈａ）と、前記駆動対象スイッチング素子をオン状態に切り替えるべく、前記充電経路を介して前記開閉制御端子に電流を供給する電流供給手段（２４）と、前記充電経路に設けられ、前記電流供給手段から前記開閉制御端子へと向かう方向の電流の流通を許容し、逆方向の電流の流通を阻止する整流素子（２７）と、前記充電経路のうち前記整流素子を挟んで前記開閉制御端子とは反対側に接続されたクランプ用経路（Ｌｃｌａｍｐ）と、前記電流供給手段によって前記開閉制御端子に電流が供給される状況下、前記開閉制御端子の電圧がその上限電圧に到達する前から所定時間に渡って、前記クランプ用経路を介して前記開閉制御端子の電荷を放電させることで、前記開閉制御端子の電圧を前記上限電圧よりも低いクランプ電圧で制限する制限手段（３２，３４，３６，３８）と、を備え、前記駆動対象スイッチング素子の一対の主端子間に流れる電流が減少する状況下、前記充電経路において前記開閉制御端子の電荷が前記クランプ用経路側へと移動するように、前記充電経路と、前記一対の主端子のうち少なくとも一方に接続された主電流流通経路とが磁気結合されていることを特徴とする。

一対の主端子間に流れる電流（以下、主電流）が減少する状況下、充電経路において開閉制御端子の電荷がクランプ用経路側へと移動するように、充電経路と上記主電流流通経路とが磁気結合されている駆動回路がある。換言すれば、主電流が上昇する状況下、充電経路においてクランプ用経路側から開閉制御端子へと電荷が移動するように、充電経路と上記主電流流通経路とが磁気結合されている駆動回路がある。こうした駆動回路においては、開閉制御端子に電流が供給され始めた後、開閉制御端子の電圧がクランプ電圧を一旦大きく上回ることとなる。

その後、開閉制御端子の電圧がクランプ電圧に向かって低下し始めることで、主電流も減少し始める。ここで、主電流が減少する状況下においては、磁気結合によって開閉制御端子の電荷が充電経路をクランプ用経路側へと移動する。移動した電荷は、クランプ用経路を介して放電される。その結果、開閉制御端子の電圧は、クランプ電圧を大きく下回ることとなる。これにより、駆動対象スイッチング素子がオフ状態に切り替わるといった問題が生じる。

そこで、上記発明では、開閉制御端子の電圧がクランプ電圧を大きく下回ることを回避すべく、充電経路に整流素子を設けた。ここで、整流素子によって開閉制御端子の電圧の低下を回避できるのは、主電流が減少する状況下において上記磁気結合が生じる場合であっても、充電経路において開閉制御端子からクランプ用経路側への電荷の移動を整流素子によって阻止することができるためである。

したがって、上記発明によれば、開閉制御端子の電圧がクランプ電圧で制限される状況下、上記磁気結合によって駆動対象スイッチング素子がオフ状態に切り替わることを回避することができる。これにより、駆動対象スイッチング素子の信頼性の低下を回避することができる。

第１の実施形態にかかるモータ制御システムの構成図。 同実施形態にかかる駆動回路の構成図。 通常時の過電流保護処理の一例を示すタイムチャート。 上下アーム短絡時の過電流保護処理の一例を示すタイムチャート。 第１の実施形態にかかる過電流上昇時における磁気結合態様を示す図。 同実施形態にかかる過電流減少時における磁気結合態様を示す図。 関連技術にかかる過電流保護処理の一例を示すタイムチャート。 第１の実施形態にかかる過電流保護処理の一例を示すタイムチャート。 第２の実施形態にかかる駆動回路の構成図。 同実施形態にかかる過電流保護処理の一例を示すタイムチャート。 第３の実施形態にかかる駆動回路の構成図。 第４の実施形態にかかる駆動回路の構成図。 第５の実施形態にかかる診断処理の一例を示すタイムチャート。 同実施形態にかかる診断処理の一例を示すタイムチャート。

（第１の実施形態）
以下、本発明にかかる駆動対象スイッチング素子の駆動回路を車載主機として回転機を備える車両（例えば、ハイブリッド車両や電気自動車）に適用した第１の実施形態について、図面を参照しつつ説明する。

図１に示すように、モータジェネレータ１０は、車載主機としての多相回転機（３相回転機）であり、図示しない駆動輪に連結されている。モータジェネレータ１０は、インバータ１１を介して「直流電源」としての高電圧バッテリ１２に接続されている。高電圧バッテリ１２の出力電圧は、例えば百Ｖ以上である。なお、高電圧バッテリ１２としては、例えば、リチウムイオン蓄電池やニッケル水素蓄電池を用いることができる。また、本実施形態では、モータジェネレータ１０として、同期機（永久磁石同期機）を用いている。

インバータ１１は、高電位側（上アーム側）のスイッチング素子Ｓ￥ｐ（￥＝Ｕ，Ｖ，Ｗ）及び低電位側（下アーム側）のスイッチング素子Ｓ￥ｎの直列接続体を備えている。詳しくは、インバータ１１は、３組のスイッチング素子Ｓ￥ｐ，Ｓ￥ｎの直列接続体を備え、スイッチング素子Ｓ￥ｐ，Ｓ￥ｎの接続点は、モータジェネレータ１０の￥相に接続されている。ちなみに、本実施形態では、上記スイッチング素子Ｓ￥＃（＃＝ｐ，ｎ）として、電圧制御形の半導体スイッチング素子を用い、より具体的には、ＩＧＢＴを用いている。そして、スイッチング素子Ｓ￥＃には、フリーホイールダイオードＤ￥＃が逆並列に接続されている。なお、本実施形態において、スイッチング素子Ｓ￥＃が「駆動対象スイッチング素子」に相当する。

制御装置１４は、低電圧バッテリ１６を電源とし、マイコンを主体として構成されている。制御装置１４は、モータジェネレータ１０の制御量（例えばトルク）をその指令値に制御すべく、インバータ１１を操作する。詳しくは、制御装置１４は、インバータ１１を構成するスイッチング素子Ｓ￥＃を操作すべく、操作信号ｇ￥＃を生成してスイッチング素子Ｓ￥＃に対応する駆動回路ＤＵに出力する。ここで、高電位側の操作信号ｇ￥ｐと、対応する低電位側の操作信号ｇ￥ｎとは、互いに相補的な信号となっている。すなわち、高電位側のスイッチング素子Ｓ￥ｐと、対応する低電位側のスイッチング素子Ｓ￥ｎとは、交互にオン状態とされる。

インターフェース１８は、高電圧システムと低電圧システムとの間を電気的に絶縁しつつ、これらシステム間の信号の伝達を行う機能を有する。ここで、高電圧システムは、高電圧バッテリ１２、インバータ１１及びモータジェネレータ１０を備えるシステムである。また、低電圧システムは、低電圧バッテリ１６及び制御装置１４を備えるシステムである。なお、本実施形態において、インターフェース１８は、光絶縁素子（フォトカプラ）を備えている。

続いて、図２を用いて、駆動回路ＤＵの構成について説明する。

図示されるように、駆動回路ＤＵは、１チップ化された半導体集積回路であるドライブＩＣ２０、所定の出力電圧Ｖｏｍ（例えば１５Ｖ）を有する定電圧電源２２、及び定電圧電源２２を電力供給源とする定電流電源２４を備えている。詳しくは、定電流電源２４は、ドライブＩＣ２０の第１の端子Ｔ１を介してＰチャネルＭＯＳＦＥＴ（以下、充電用スイッチング素子２６）のドレインに接続されている。充電用スイッチング素子２６のソースは、ドライブＩＣ２０の第２の端子Ｔ２を介してスイッチング素子Ｓ￥＃の開閉制御端子（ゲート）に接続されている。ここで、本実施形態において、定電流電源２４から、第１の端子Ｔ１、充電用スイッチング素子２６及び第２の端子Ｔ２を介してゲートに至るまでの電気経路を「充電経路Ｌｃｈａ」と称すこととする。なお、本実施形態において、定電流電源２４が「電流供給手段」を構成する。

充電経路Ｌｃｈａのうち第２の端子Ｔ２よりもゲート側には、ダイオード２７が設けられている。ダイオード２７は、アノードが第２の端子Ｔ２に接続され、カソードがゲートに接続されている。

スイッチング素子Ｓ￥＃のゲートは、放電用抵抗体２８を介してドライブＩＣ２０の第３の端子Ｔ３に接続されている。第３の端子Ｔ３は、ＮチャネルＭＯＳＦＥＴ（以下、放電用スイッチング素子３０）を介してスイッチング素子Ｓ￥＃の出力端子（エミッタ）に接続されている。ここで、本実施形態において、ゲートから、放電用抵抗体２８、第３の端子Ｔ３及び放電用スイッチング素子３０を介してエミッタに至るまでの経路を、通常時においてスイッチング素子Ｓ￥＃をオフ状態に切り替えるために用いられる「通常時放電経路Ｌｄｉｓ」と称すこととする。通常時放電経路Ｌｄｉｓは、放電用スイッチング素子３０のオン操作（閉操作）によって閉状態とされ、放電用スイッチング素子３０のオフ操作（開操作）によって開状態とされる。ここで、上記通常時とは、オン操作指令又はオフ操作指令に基づき後述する充電処理又は放電処理が行われる時のことである。

なお、本実施形態において、スイッチング素子Ｓ￥＃のエミッタ及び入力端子（コレクタ）が「一対の主端子」に相当する。そして、コレクタが「第１の主端子」に相当し、エミッタが「第２の主端子」に相当する。

スイッチング素子Ｓ￥＃のゲートは、また、第２の端子Ｔ２、ツェナーダイオード３２及びＮチャネルＭＯＳＦＥＴ（以下、クランプ用スイッチング素子３４）を介してエミッタに接続されている。第２の端子Ｔ２及びツェナーダイオード３２の接続点は、「比較器」としてのクランプ用コンパレータ３６の非反転入力端子に接続され、クランプ用コンパレータ３６の反転入力端子は、第１の電源３８に接続されている。また、クランプ用コンパレータ３６の出力端子は、クランプ用スイッチング素子３４の開閉制御端子（ゲート）に接続されている。なお、本実施形態において、ツェナーダイオード３２、クランプ用スイッチング素子３４、クランプ用コンパレータ３６及び第１の電源３８が「制限手段」を構成する。

ここで、ツェナーダイオード３２のブレークダウン電圧（以下、クランプ電圧Ｖｃｌａｍｐ）は、例えば、スイッチング素子Ｓ￥＃の信頼性が短時間で過度に低下するような電流が流れない程度の電圧（例えば１２Ｖ）にスイッチング素子Ｓ￥＃の開閉制御端子の印加電圧（ゲート電圧）を制限する値に設定されている。本実施形態において、クランプ電圧Ｖｃｌａｍｐは、具体的には、スイッチング素子Ｓ￥＃がオフ状態からオン状態に切り替わるスレッショルド電圧Ｖｔｈ以上の電圧であってかつ定電圧電源２２の出力電圧Ｖｏｍ未満の電圧に設定されている。

ここで、本実施形態において、第２の端子Ｔ２、ツェナーダイオード３２及びクランプ用スイッチング素子３４を介してエミッタに至るまでの経路を「クランプ用経路Ｌｃｌａｍｐ」と称すこととする。すなわち、クランプ用経路Ｌｃｌａｍｐは、充電経路Ｌｃｈａのうちダイオード２７を挟んでゲートとは反対側に接続された電気経路である。クランプ用経路Ｌｃｌａｍｐは、クランプ用スイッチング素子３４のオン操作によって閉状態とされ、クランプ用スイッチング素子３４のオフ操作によって開状態とされる。

こうした構成によれば、第２の端子Ｔ２及びツェナーダイオード３２の接続点の電圧がクランプ電圧Ｖｃｌａｍｐを超える場合、クランプ用スイッチング素子３４がオン操作される。一方、上記接続点の電圧がクランプ電圧Ｖｃｌａｍｐ未満となる場合、クランプ用スイッチング素子３４がオフ操作される。これにより、上記接続点の電圧をクランプ電圧Ｖｃｌａｍｐで制限することができる。

スイッチング素子Ｓ￥＃のゲートは、さらに、ソフト遮断用抵抗体４０、ドライブＩＣ２０の第４の端子Ｔ４及びＮチャネルＭＯＳＦＥＴ（以下、ソフト遮断用スイッチング素子４２）を介してエミッタに接続されている。ここで、本実施形態において、ゲートから、ソフト遮断用抵抗体４０、第４の端子Ｔ４及びソフト遮断用スイッチング素子４２を介してエミッタに至るまでの経路を「ソフト遮断用経路Ｌｃｕｔ」と称すこととする。ソフト遮断用経路Ｌｃｕｔは、ソフト遮断用スイッチング素子４２のオン操作によって閉状態とされ、ソフト遮断用スイッチング素子４２のオフ操作によって開状態とされる。

スイッチング素子Ｓ￥＃は、コレクタ及びエミッタ間に流れる電流（以下、コレクタ電流Ｉｃ）と相関を有する微少電流（例えば、コレクタ電流Ｉｃの「１／１００００」）を出力するセンス端子Ｓｔを備えている。センス端子Ｓｔは、抵抗体（センス抵抗４４）を介してエミッタに接続されている。これにより、センス端子Ｓｔから出力される微少電流によってセンス抵抗４４に電圧降下が生じるため、センス抵抗４４のうちセンス端子Ｓｔ側の電位（以下、センス電圧Ｖｓｅ）を、コレクタ電流Ｉｃと相関を有する電気的な状態量とすることができる。なお、本実施形態において、エミッタ電位を「０」とし、センス抵抗４４の両端のうちセンス端子Ｓｔ側の電位がエミッタ電位よりも高い場合のセンス電圧Ｖｓｅを正と定義する。

センス抵抗４４の両端のうちセンス端子Ｓｔ側は、ドライブＩＣ２０の第５の端子Ｔ５を介して短絡検出用コンパレータ４６の非反転入力端子に接続されている。短絡検出用コンパレータ４６の反転入力端子は、第２の電源４８に接続されている。本実施形態において、第２の電源４８の出力電圧（以下、短絡閾値ＳＣ）は、スイッチング素子Ｓ￥＃の信頼性を維持可能なコレクタ電流Ｉｃの上限値に対応するセンス電圧Ｖｓｅに設定されている。なお、短絡検出用コンパレータ４６の出力信号Ｓｉｇは、ドライブＩＣ２０の備える駆動制御部５０に入力される。

駆動制御部５０は、ドライブＩＣ２０の第６の端子Ｔ６を介して入力される上記操作信号ｇ￥＃に基づき、充電用スイッチング素子２６及び放電用スイッチング素子３０の操作による充電処理及び放電処理を交互に行うことでスイッチング素子Ｓ￥＃を駆動する。詳しくは、充電処理は、操作信号ｇ￥＃がオン操作指令になったと判断された場合、放電用スイッチング素子３０をオフ操作し、また、充電用スイッチング素子２６をオン操作する処理である。すなわち、充電処理は、ゲートに定電流を供給する定電流制御処理である。これにより、エミッタ電位に対するゲート電位の上昇によってゲート電圧Ｖｇｅがスレッショルド電圧Ｖｔｈ以上となることで、スイッチング素子Ｓ￥＃はオン状態に切り替えられる。

なお、定電流制御処理によれば、後述するクランプ処理に起因したゲート充電電流の減少によってスイッチング素子Ｓ￥＃のミラー期間が長くなることを回避することができ、スイッチング損失の増大等を回避することができる。

一方、放電処理は、操作信号ｇ￥＃がオフ操作指令になったと判断された場合、放電用スイッチング素子３０をオン操作に切り替え、また、充電用スイッチング素子２６をオフ操作に切り替える処理である。これにより、スイッチング素子Ｓ￥＃は、オフ状態に切り替えられる。

駆動制御部５０は、さらに、短絡検出用コンパレータ４６の出力信号Ｓｉｇ等に基づき、過電流保護処理を行う。この処理は、クランプ処理と、ソフト遮断処理とを含む処理である。

まず、クランプ処理について説明すると、この処理は、充電処理が行われる場合において、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達するタイミングからクランプフィルタ時間Ｔｃｌａｍｐ（「所定時間」に相当）に渡って、クランプ用スイッチング素子３４をオン操作する処理である。すなわち、クランプ処理は、ゲート電圧Ｖｇｅがその上限電圧（定電圧電源２２の出力電圧Ｖｏｍ）に到達する前からゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限する処理である。ここで、本実施形態において、所定電圧Ｖαは、第１の電源３８の出力電圧である。第１の電源３８の出力電圧は、スレッショルド電圧Ｖｔｈ及びダイオード２７の順方向電圧Ｖｆの加算値以上であってかつクランプ電圧Ｖｃｌａｍｐ未満の電圧に設定されている。より具体的には、所定電圧Ｖαは、スレッショルド電圧Ｖｔｈの取り得る範囲「Ｖｔｈｍｉｎ〜Ｖｔｈｍａｘ」の最大値Ｖｔｈｍａｘ及び上記順方向電圧Ｖｆの加算値に設定されている。ここで、上記最大値Ｖｔｈｍａｘを用いるのは、スイッチング素子Ｓ￥＃が確実にオン状態に切り替えられてからクランプ処理を開始するための設定である。つまり、スレッショルド電圧Ｖｔｈは、コレクタ電流Ｉｃや、スイッチング素子Ｓ￥＃の個体差等によってばらつく。このため、所定電圧Ｖαをスレッショルド電圧Ｖｔｈとして想定される最大値に設定することで、スイッチング素子Ｓ￥＃が確実にオン状態に切り替えられてからクランプ処理を開始することができる。

クランプ処理によれば、例えば上下アーム短絡が生じてスイッチング素子Ｓ￥＃に過電流（短絡電流）が流れる場合において、後述するソフト遮断処理によってスイッチング素子Ｓ￥＃がオフ状態に切り替えられるまでにスイッチング素子Ｓ￥＃に流れるコレクタ電流Ｉｃを制限することができる。

ちなみに、クランプフィルタ時間Ｔｃｌａｍｐは、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達してからセンス電圧Ｖｓｅが短絡閾値ＳＣを超えるまでの時間の最大値よりもやや長い時間に設定すればよい。

続いて、ソフト遮断処理について説明すると、この処理は、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が短絡フィルタ時間Ｔｓｃ（「規定時間」に相当）継続して「Ｈ」になっていると判断された場合、スイッチング素子Ｓ￥＃に過電流が流れていると判断する。そして、充電用スイッチング素子２６及び放電用スイッチング素子３０をオフ操作してかつ、ソフト遮断用スイッチング素子４２をオン操作する処理である。上記ソフト遮断処理の実行により、スイッチング素子Ｓ￥＃が強制的にオフ状態に切り替えられる。なお、本実施形態において、ソフト遮断用抵抗体４０、ソフト遮断用スイッチング素子４２、短絡検出用コンパレータ４６及び第２の電源４８が「ソフト遮断手段」を構成する。

ちなみに、短絡フィルタ時間Ｔｓｃは、短絡検出用コンパレータ４６の出力信号Ｓｉｇにノイズが混入すること等によってソフト遮断処理が誤って実行されるのを回避するために設定されている。また、上記ソフト遮断用抵抗体４０は、ゲート電荷の放電経路の抵抗値を大きくするために設けられる。これは、コレクタ電流Ｉｃが過大である状況下にあっては、スイッチング素子Ｓ￥＃をオン状態からオフ状態へと切り替える速度（ゲート電荷の放電速度）を高くすると、サージ電圧が過大となるおそれがあることに鑑みた設定である。本実施形態では、ソフト遮断用抵抗体４０の抵抗値Ｒａが、放電用抵抗体２８の抵抗値Ｒｂよりも高く設定されている。これにより、ソフト遮断用経路Ｌｃｕｔの抵抗値は、通常時放電経路Ｌｄｉｓの抵抗値よりも大きく設定されることとなる。すなわち、ソフト遮断用経路Ｌｃｕｔによるゲート電荷の放電速度は、通常時放電経路Ｌｄｉｓによるゲート電荷の放電速度よりも低くなる。

また、ソフト遮断処理が行われた場合、駆動制御部５０は、フェール信号ＦＬを出力する処理と、充電用スイッチング素子２６及び放電用スイッチング素子３０の駆動を禁止する処理とを併せて行う。上記フェール信号ＦＬは、ドライブＩＣ２０の第７の端子Ｔ７を介して低電圧システム（制御装置１４）に出力される。このフェール信号ＦＬによって、インバータ１１のシャットダウンが行われる。

続いて、図３及び図４に、過電流保護処理の一例を示す。詳しくは、図３は、過電流が流れない通常時における過電流保護処理の一例であり、図４は、上下アーム短絡が生じた場合における過電流保護処理の一例である。

まず、図３を用いて説明する。ここで、図３（ａ）は、ゲート電圧Ｖｇｅの推移を示し、図３（ｂ）は、充電用スイッチング素子２６の操作状態の推移を示し、図３（ｃ）は、放電用スイッチング素子３０の操作状態の推移を示す。また、図３（ｄ）は、クランプ用スイッチング素子３４の操作状態の推移を示し、図３（ｅ）は、ソフト遮断用スイッチング素子４２の操作状態の推移を示し、図３（ｆ）は、短絡検出用コンパレータ４６の出力信号Ｓｉｇの推移を示す。

図示される例では、時刻ｔ１において放電用スイッチング素子３０がオフ操作に切り替えられ、また、充電用スイッチング素子２６がオン操作に切り替えられることで充電処理が開始される。これにより、ゲート電圧Ｖｇｅが上昇し始めることで、その後コレクタ電流Ｉｃ及びセンス電圧Ｖｓｅが上昇し始める。なお、図３（ａ）に示す「Ｖｍｉｌ」は、スイッチング素子Ｓ￥＃のミラー電圧を示す。ミラー電圧Ｖｍｉｌは、スレッショルド電圧Ｖｔｈと略同一の電圧、又はスレッショルド電圧Ｖｔｈよりもやや高い電圧となる。

そして、ミラー期間を経過した後、時刻ｔ２において、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、クランプ用スイッチング素子３４がオン操作に切り替えられてクランプ処理が開始される。

そして、時刻ｔ２からクランプフィルタ時間Ｔｃｌａｍｐが経過する時刻ｔ３において、クランプ用スイッチング素子３４がオフ操作に切り替えられる。これにより、その後、ゲート電圧Ｖｇｅは、定電圧電源２２の出力電圧Ｖｏｍに到達する。

続いて、図４を用いて、上下アーム短絡が生じる場合の一例を示す。ここで、図４（ａ）〜図４（ｆ）は、先の図３（ａ）〜図３（ｆ）に対応している。なお、図４は、関連技術にかかる駆動回路を用いた場合の各操作状態等の推移を示す。ここで、関連技術にかかる駆動回路とは、先の図２に示した駆動回路ＤＵからダイオード２７を除去した回路のことである。

図示される例では、時刻ｔ１において充電処理が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。その後、ミラー期間を経ることなく、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、クランプ用スイッチング素子３４がオン操作に切り替えられてクランプ処理が開始される。

その後、時刻ｔ３において、センス電圧Ｖｓｅが短絡閾値ＳＣを超えることで、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が「Ｈ」に反転される。本実施形態では、ゲート電圧Ｖｇｅが所定電圧Ｖαに到達してからクランプフィルタ時間Ｔｃｌａｍｐが経過するまでの期間に、上記出力信号Ｓｉｇの論理が「Ｈ」に反転されたと判断される場合、時刻ｔ２からクランプフィルタ時間Ｔｃｌａｍｐが経過する場合であっても、クランプ用スイッチング素子３４のオン操作を継続する処理が行われる。

その後、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が短絡フィルタ時間Ｔｓｃ継続して「Ｈ」になっていると判断される時刻ｔ５において、ソフト遮断用スイッチング素子４２がオン操作に切り替えられる。これにより、スイッチング素子Ｓ＊＃が強制的にオフ状態とされる。なお、その後、クランプ用スイッチング素子３４がオフ操作に切り替えられる。

ここで、図４に示した過電流保護処理は、ゲートに接続された充電経路Ｌｃｈａと、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路（コレクタ電流Ｉｃの流通経路）とが磁気結合されていない駆動回路ＤＵを用いる場合に対応している。これに対し、充電経路Ｌｃｈａ及び上記主電流流通経路とが磁気結合されている駆動回路ＤＵを用いる場合には、ソフト遮断処理によらずにスイッチング素子Ｓ￥＃がオフ状態に切り替えられるといった問題が生じ得る。以下、磁気結合について説明した後、ソフト遮断処理によらずにオフ状態に切り替えられる問題について説明する。

まず、図５及び図６を用いて、磁気結合のメカニズムについて説明する。ここで、図５及び図６は、関連技術にかかる駆動回路における低電位側のスイッチング素子Ｓ￥ｎ周辺の構成を示す図である。なお、図５及び図６では、充電用スイッチング素子２６やドライブＩＣ２０の端子等の図示を省略している。

図示されるように、コレクタ及びエミッタのうち少なくとも一方に接続された主電流流通経路、及びゲートに接続された充電経路Ｌｃｈａには、配線インダクタンスが存在する。図５及び図６には、一対の主電流流通経路のうちコレクタに接続された経路に配線インダクタンス「ｌｍ」が存在することを示し、充電経路Ｌｃｈａに配線インダクタンス「ｌｇ」が存在することを示した。本実施形態では、これら配線インダクタンスｌｍ，ｌｇが磁気結合されている。詳しくは、図５に示すように、コレクタ電流Ｉｃが上昇する（コレクタ電流Ｉｃの変化速度が正の値となる）状況下、充電経路Ｌｃｈａにおいてクランプ用経路Ｌｃｌａｍｐ側からゲートへと電荷が移動するように、これら配線インダクタンスｌｍ，ｌｇが磁気結合されている。ここで、クランプ用経路Ｌｃｌａｍｐ側からゲートへと電荷が移動するのは、スイッチング素子Ｓ￥＃のゲート及びエミッタ間容量を介してゲート側からエミッタ側へと電流が流れ込むことに起因する。一方、図６に示すように、コレクタ電流Ｉｃが減少する（コレクタ電流Ｉｃの変化速度が負の値となる）状況下、充電経路Ｌｃｈａにおいてゲート電荷がクランプ用経路Ｌｃｌａｍｐ側へと移動するように、上記配線インダクタンスｌｍ，ｌｇが磁気結合されている。ここで、ゲート電荷がクランプ用経路Ｌｃｌａｍｐ側へと移動するのは、ゲート及びエミッタ間容量を介してエミッタ側からゲート側へと電流が流れ込むことに起因する。

そして、こうした磁気結合が関連技術にかかる駆動回路で生じることで、ソフト遮断処理によらずにスイッチング素子Ｓ￥＃がオフ状態に切り替えられる問題が生じる。

図７を用いて、関連技術にかかる駆動回路を用いた場合における上記問題について説明する。ここで、図７は、関連技術にかかる過電流保護処理の一例である。なお、図７（ａ）〜図７（ｆ）は、先の図４（ａ）〜図４（ｆ）に対応している。

図示される例では、時刻ｔ１において充電処理が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。その後、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断される。これにより、クランプ処理が開始される。

その後、時刻ｔ３において、センス電圧Ｖｓｅが短絡閾値ＳＣを超えることで、短絡検出用コンパレータ４６の出力信号Ｓｉｇの論理が「Ｈ」に反転される。その後、コレクタ電流Ｉｃが上昇する状況下における磁気結合により、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐを一旦大きく上回ることとなる。これにより、ゲート電圧をクランプ電圧Ｖｃｌａｍｐで制限すべく、クランプ用スイッチング素子３４がオン状態とされ、クランプ用経路Ｌｃｌａｍｐを介したゲート電荷の放電が開始される。

その後、時刻ｔ４において、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐに向かって低下し始めることで、コレクタ電流Ｉｃも減少し始める。ここで、コレクタ電流Ｉｃが減少する状況下においては、磁気結合によってゲート電荷が充電経路Ｌｃｈａをクランプ用経路Ｌｃｌａｍｐ側へと移動する。移動したゲート電荷は、低インピーダンスのクランプ用経路Ｌｃｌａｍｐを介して放電される。その結果、ゲート電圧Ｖｇｅは、急峻に落ち込んでクランプ電圧Ｖｃｌａｍｐを大きく下回ることとなる。これにより、その後、短絡フィルタ時間Ｔｓｃの計時が開始されてからこの時間Ｔｓｃが経過する前に、ゲート電圧Ｖｇｅの低下によってスイッチング素子Ｓ￥＃がオフ状態に切り替わるといった問題が生じる。したがって、スイッチング素子Ｓ￥＃がオフ状態に切り替えられる場合に生じるサージ電圧が増大し、スイッチング素子Ｓ￥＃の信頼性が低下する。

こうした問題に対処すべく、本実施形態では、先の図２に示すように、充電経路Ｌｃｈａにダイオード２７を設けた。ここで、ダイオード２７によってゲート電圧Ｖｇｅの低下を回避できるのは、コレクタ電流Ｉｃが減少する状況下において上記磁気結合が生じる場合であっても、ダイオード２７によってゲート電荷の放電を阻止することができるためである。

図８に、磁気結合が生じる場合の本実施形態にかかる過電流保護処理の一例を示す。なお、図８（ａ）〜図８（ｆ）は、先の図４（ａ）〜図４（ｆ）に対応している。

図示されるように、時刻ｔ１において充電処理が開始されることで、ゲート電圧Ｖｇｅが上昇し始める。その後、時刻ｔ２においてゲート電圧Ｖｇｅが所定電圧Ｖαに到達したと判断されることで、クランプ処理が開始される。

その後、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐを大きく上回る。ここで、本実施形態では、充電経路Ｌｃｈａにダイオード２７を設けていることから、コレクタ電流Ｉｃが減少する状況下において上記磁気結合が生じる場合であっても、ゲート電荷の放電を阻止することができる。このため、ゲート電圧Ｖｇｅは、急峻に落ち込むことがない。そして、その後、時刻ｔ３においてソフト遮断用スイッチング素子４２がオン操作され、ソフト遮断処理によってスイッチング素子Ｓ￥＃をオフ状態に切り替えることができる。

以上詳述した本実施形態によれば、以下の効果が得られるようになる。

（１）アノードが第２の端子Ｔ２に接続され、カソードがゲートに接続されたダイオード２７を充電経路Ｌｃｈａに設けた。このため、スイッチング素子Ｓ￥＃に過電流が流れてクランプ処理が行われる状況下、ソフト遮断処理によらずにスイッチング素子Ｓ￥＃がオフ状態に切り替わることを回避することができる。これにより、スイッチング素子Ｓ￥＃の信頼性の低下を回避することができる。

特に、本実施形態では、「整流素子」としてダイオード２７を用いた。このため、充電処理が行われる場合における定電流制御の制御性の低下を抑制することもできる。

つまり、定電流制御の制御性は、ゲート電圧Ｖｇｅが上昇することで低下する。これは、ゲート電圧Ｖｇｅが上昇するほど、ゲートに供給可能な定電流の最大値が小さくなるためである。ここで、例えば、ゲート電荷の放電を妨げる手段として、ダイオード２７に代えて、抵抗体を用いることも考えられる。ただし、この場合、ゲートに供給する定電流の大きさによっては、抵抗体における電圧降下量が大きくなり、ゲートに供給可能な定電流の最大値が小さくなる。その結果、定電流制御の制御性が低下する懸念がある。

これに対し、ダイオード２７は、自身に流れる順方向電流の大きさにかかわらず、順方向電圧が一定であり、また、順方向電圧も小さい。このため、本実施形態によれば、定電流制御の制御性の低下を抑制することができる。

（２）所定電圧Ｖαを、スレッショルド電圧の最大値Ｖｔｈｍａｘ及びダイオード２７の順方向電圧Ｖｆに設定した。スイッチング素子Ｓ￥＃がオン状態に切り替わる前にゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐで制限すると、定電流電源２４からゲートに供給されるべき電荷がクランプ用経路Ｌｃｌａｍｐを介して放電され、ゲート電圧Ｖｇｅが上昇しにくくなる。この場合、スイッチング素子Ｓ￥＃をオン状態に切り替えることができなかったり、スイッチング損失が増大したりするといった問題が生じ得る。また、スイッチング素子Ｓ￥＃がハーフオン状態となることによる発熱により、スイッチング素子Ｓ￥＃の信頼性が低下するといった問題も生じ得る。

ここで、所定電圧Ｖαの上記設定によれば、スイッチング素子Ｓ￥＃がオン状態に切り替わってからクランプ処理を開始することができる。このため、上述した問題の発生を回避することができる。なお、スイッチング素子Ｓ￥＃のハーフオン状態とは、スイッチング素子Ｓ￥＃がオン操作される場合のゲート電圧Ｖｇｅを、飽和領域でスイッチング素子Ｓ￥＃を駆動させる電圧に設定する状態である。ここで、飽和領域とは、スイッチング素子Ｓ￥＃のコレクタ及びエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとが関係付けられた出力特性において、コレクタ及びエミッタ間電圧Ｖｃｅの大きさにかかわらずコレクタ電流Ｉｃが略一定となる領域のことである。

（第２の実施形態）
以下、第２の実施形態について、先の第１の実施形態との相違点を中心に図面を参照しつつ説明する。

図９に示すように、本実施形態では、抵抗体５２がダイオード２７に並列接続されている。ここで、抵抗体５２は、単一の抵抗体であってもよいし、複数の抵抗体の直列接続体であってもよい。なお、図９は、本実施形態にかかる駆動回路ＤＵを示す図である。また、図９において、先の図２に示した部材と同一の部材については、便宜上、同一の符号を付している。

図１０に、本実施形態にかかる過電流保護処理の一例を示す。なお、図１０（ａ）〜図１０（ｆ）は、先の図８（ａ）〜図８（ｆ）に対応している。

図示される例では、時刻ｔ１においてゲート電圧Ｖｇｅが上昇し始めた後、時刻ｔ２においてクランプ処理が開始される。その後、ゲート電圧Ｖｇｅがクランプ電圧Ｖｃｌａｍｐを上回る。ここで、本実施形態では、抵抗体５２を備えるため、クランプ処理が行われる場合に抵抗体５２を介してクランプ用経路Ｌｃｌａｍｐへとゲート電荷を放電することができる。このため、クランプ処理が行われる場合において、その後ソフト遮断用スイッチング素子４２がオン操作される時刻ｔ３までに、ゲート電圧Ｖｇｅをクランプ電圧Ｖｃｌａｍｐに収束させることができる。これにより、上記第１の実施形態で得られる（1），（２）の効果に加えて、スイッチング素子Ｓ￥＃の都度の損失（Ｉｃ×Ｖｃｅ）の時間積分値（短絡エネルギ）を低減できるといった効果を得ることもできる。

（第３の実施形態）
以下、第３の実施形態について、先の第２の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、充電経路Ｌｃｈａのうちゲートから抵抗体５２までの経路を、通常時放電経路Ｌｄｉｓとしても用いる。すなわち、抵抗体５２は、クランプ処理が行われる場合における上記第２の実施形態で説明したゲート電荷の放電経路、及び放電処理において用いられる放電用抵抗体を兼用する。

図１１に、本実施形態にかかる駆動回路ＤＵを示す。なお、図１１において、先の図９に示した部材と同一の部材については、便宜上、同一の符号を付している。

図示されるように、本実施形態では、放電用抵抗体２８が除去されている。そして、放電処理で用いられる放電用抵抗体を、抵抗体５２で代用する。このため、本実施形態では、ゲートから、抵抗体５２、第３の端子Ｔ３及び放電用スイッチング素子３０を介してエミッタに至るまでの経路を「通常時放電経路Ｌｄｉｓ」と称すこととする。これにより、充電経路Ｌｃｈａのうちゲートから抵抗体５２までの経路が、通常時放電経路Ｌｄｉｓとしても用いられることとなる。

このように、本実施形態によれば、放電用抵抗体２８を除去することができる。このため、上記第２の実施形態で得られる効果に加えて、駆動回路ＤＵの備える素子数の増加を回避できるといった効果を得ることもできる。

（第４の実施形態）
以下、第４の実施形態について、先の第３の実施形態との相違点を中心に図面を参照しつつ説明する。

図１２に、本実施形態にかかる駆動回路ＤＵを示す。なお、図１２において、先の図１１に示した部材と同一の部材については、便宜上、同一の符号を付している。また、本実施形態では、抵抗体５２を第１の抵抗体と称すこととする。

図示されるように、通常時放電経路Ｌｄｉｓのうち充電経路Ｌｃｈａとして用いられていない経路には、第２の抵抗体５４が設けられている。詳しくは、通常時放電経路Ｌｄｉｓにおいて、第１の抵抗体５２の両端のうち第２の端子Ｔ２側と、第３の端子Ｔ３との間に第２の抵抗体５４が設けられている。ここで、ソフト遮断用抵抗体４０の抵抗値Ｒａは、第１の抵抗体５２及び第２の抵抗体５４の抵抗値の加算値「Ｒ１＋Ｒ２」よりも大きく設定されている。なお、第２の抵抗体５４は、単一の抵抗体であってもよいし、複数の抵抗体の直列接続体であってもよい。

第１の抵抗体５２及び第２の抵抗体５４は、放電処理が行われる場合における放電用抵抗体として用いられる。ここで、本実施形態によれば、通常時放電経路Ｌｄｉｓにおける放電用抵抗体を分散配置することができる。このため、放電処理が行われる場合における放電用抵抗体の損失を分散させることができる。これにより、上記第３の実施形態で得られる効果に加えて、放電用抵抗体等が実装される基板の発熱を低減できるといった効果を得ることもできる。

（第５の実施形態）
以下、第５の実施形態について、先の第４の実施形態との相違点を中心に図面を参照しつつ説明する。

本実施形態では、放電処理が行われる期間（操作信号ｇ￥＃がオフ操作指令とされる期間）において、第２の端子Ｔ２の電圧（第１の抵抗体５２及び第２の抵抗体５４によるゲート電圧Ｖｇｅの分圧値Ｖｄ）に基づき、ダイオード２７にショート故障が生じているか否かを診断する診断処理を行う。この処理は、駆動制御部５０によって実行される。なお、本実施形態において、この処理が「診断手段」を構成する。

図１３及び図１４を用いて、診断処理について説明する。

まず、図１３を用いて、ダイオード２７が正常な場合における診断処理の一例について説明する。ここで、図１３（ａ）は、ゲート電圧Ｖｇｅ，分圧値Ｖｄの推移を示し、図１３（ｂ）は、操作信号ｇ￥＃の推移を示し、図１３（ｃ）は、診断結果の推移を示す。

図示されるように、時刻ｔ１において、操作信号ｇ￥＃がオン操作指令からオフ操作指令に切り替えられる。これにより、所定の遅れ時間の後、時刻ｔ２において、放電用スイッチング素子３０がオン状態に切り替えられ、図中実線にて示すように、ゲート電圧Ｖｇｅが低下し始める。

ここで、ダイオード２７が正常である場合、分圧値Ｖｄは、図中波線にて示すように、ゲート電圧Ｖｇｅよりも低くなる。本実施形態では、ゲート電圧Ｖｇｅが低下し始めた後、ゲート電圧Ｖｇｅがエミッタ電位「０」となる前の時刻ｔ３において、分圧値Ｖｄが判定電圧Ｖβ未満であると判断される。これにより、ダイオード２７が正常である旨診断される。ここで、判定電圧Ｖβは、第１の抵抗体５２の抵抗値「Ｒ１」及び第２の抵抗体５４の抵抗値「Ｒ２」の加算値で第２の抵抗体５４の抵抗値「Ｒ２」を除算した値と、ショート故障の診断タイミングにおけるゲート電圧Ｖｇｅとの乗算値よりも高い電圧であってかつ、ショート故障の診断タイミングにおけるゲート電圧Ｖｇｅ以下の電圧に設定すればよい。なお、本実施形態では、診断タイミングを、放電処理が行われる期間であって、ゲート電圧Ｖｇｅが低下し始めた後からゲート電圧Ｖｇｅがエミッタ電位「０」となる前までの期間（以下、診断可能期間）における予め定められたタイミングに設定する。

続いて、図１４を用いて、ダイオード２７にショート故障が生じている場合における診断処理の一例について説明する。ここで、図１４（ａ）〜図１４（ｃ）は、先の図１３（ａ）〜図１３（ｃ）に対応している。

図示されるように、時刻ｔ１において、操作信号ｇ￥＃がオン操作指令からオフ操作指令に切り替えられる。その後時刻ｔ２において、図中実線にて示すように、ゲート電圧Ｖｇｅが低下し始める。

ここで、ダイオード２７にショート故障が生じている場合、分圧値Ｖｄは、ゲート電圧Ｖｇｅと一致する。このため、診断タイミングである時刻ｔ３において、分圧値Ｖｄが判定電圧Ｖβ以上であると判断され、ダイオード２７にショート故障が生じている旨診断される。

このように、本実施形態によれば、上記第４の実施形態で得られる効果に加えて、ダイオード２７のショート故障を診断できるといった効果を得ることもできる。

（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。

・「整流素子」としては、ダイオードに限らない。充電経路Ｌｃｈａに設けられ、定電流電源２４からゲートへと向かう方向の電流の流通を許容し、逆方向の電流の流通を阻止する機能を有せば、他の整流素子であってもよい。この場合であっても、コレクタ電流Ｉｃが減少する状況下において、クランプ用経路Ｌｃｌａｍｐを介したゲート電荷の放電を阻止できる。

・上記各実施形態では、ダイオード２７や放電用抵抗体２８等の素子をドライブＩＣ２０の外部に設けたがこれに限らず、これら素子をドライブＩＣ２０に内蔵してもよい。

・「電流供給手段」としては、ゲートに定電流を供給する定電流制御を行うものに限らない。例えば、先の図２において、定電流電源２４を除去してかつ定電圧電源２２を第１の端子Ｔ１に接続し、ゲートに定電圧を供給する定電圧制御を行うものであってもよい。

・第２の抵抗体５４の設置場所としては、上記第４の実施形態に例示したものに限らない。例えば、通常時放電経路Ｌｄｉｓのうち、第３の端子Ｔ３からエミッタまでの経路に設けてもよい。

・「比較器」としては、コンパレータに限らず、オペアンプであってもよい。この場合、非反転入力端子の印加電圧が所定電圧Ｖαよりも高くなる場合にクランプ用スイッチング素子３４がフルオン状態となるようにオペアンプの増幅率を設定すればよい。ここで、クランプ用スイッチング素子３４のフルオン状態とは、クランプ用スイッチング素子３４がオン操作される場合のクランプ用スイッチング素子３４のゲート電圧を、非飽和領域でクランプ用スイッチング素子３４を駆動させる電圧に設定する状態である。非飽和領域とは、クランプ用スイッチング素子３４のドレイン及びソース間電圧Ｖｄｓとドレイン電流Ｉｄとが関係付けられた出力特性において、ドレイン及びソース間電圧Ｖｄｓの上昇に伴ってドレイン電流Ｉｄが増大する領域のことである。これにより、クランプ用スイッチング素子３４のオン抵抗は、略「０」とされる。

また、「比較器」としてオペアンプを用いる場合、ツェナーダイオード３２を除去してもよい。この場合、第１の電源３８の出力電圧を、クランプ電圧Ｖｃｌａｍｐ及びダイオード２７の順方向電圧Ｖｆの加算値に設定すればよい。

・「ソフト遮断手段」としては、ゲート電荷の放電経路の抵抗値を増大させることで、ゲート電荷の放電速度を低下させるものに限らない。例えば、以下（Ａ），（Ｂ）に説明するものであってもよい。

（Ａ）先の図２において、ソフト遮断用抵抗体４０、第４の端子Ｔ４及びソフト遮断用スイッチング素子４２を除去する。そして、第３の端子Ｔ３及び放電用スイッチング素子３０の接続点にスイッチング素子（例えばＭＯＳＦＥＴ）を介して電源（定電流電源）を接続する。そして、上記スイッチング素子をオン操作して電源から上記接続点に電荷を供給することで、ソフト遮断処理時におけるゲート電荷の放電速度を通常時の放電速度よりも低くする構成をソフト遮断手段として用いてもよい。これは、上記接続点に電源から電荷を供給することで、ゲート電荷の放電が妨げられることを利用したものである。

（Ｂ）先の図２において、ソフト遮断用抵抗体４０、第４の端子Ｔ４及びソフト遮断用スイッチング素子４２を除去する。そして、放電用スイッチング素子３０のソースを、スイッチング素子Ｓ￥＃のエミッタ又はエミッタよりも高電位となる部位（例えば、エミッタ電位よりも高い電位を出力電位とする電源）のうちいずれかとを選択的に接続可能な通電操作式のスイッチング素子（例えばＭＯＳＦＥＴ）によって接続する。そして、上記スイッチング素子の通電操作により、ソフト遮断処理時において、放電用スイッチング素子３０のソース及び上記高電位となる部位を接続することで、ゲート電荷の放電速度を低くする構成をソフト遮断手段として用いてもよい。

・「直流電源」としては、バッテリに限らない。例えば、高電圧バッテリ１２及びインバータ１１間に昇圧コンバータが設けられる制御システムの場合、昇圧コンバータが「直流電源」となる。

・上記第５の実施形態では、診断可能期間における診断回数を１回としたがこれに限らず、複数回としてもよい。この場合、例えば、複数回の診断のうち、分圧値Ｖｄが判定電圧Ｖβ以上であると判断された回数が過半数であることをもって、ダイオード２７にショート故障が生じている旨診断してもよい。

・「駆動対象スイッチング素子」としては、単一のＩＧＢＴに限らず、複数のＩＧＢＴの並列接続体であってもよい。詳しくは、複数のＩＧＢＴのコレクタ同士を互いに接続し、エミッタ同士を互いに接続すればよい。こうした構成は、駆動対象スイッチング素子に流通可能なコレクタ電流Ｉｃの最大値を増大させるために採用される。また、「駆動対象スイッチング素子」としては、ＩＧＢＴに限らず、例えばＭＯＳＦＥＴであってもよい。この場合、第１の端子はドレインとなり、第２の端子はソースとなる。

２４…定電流電源、２７…ダイオード、３２…ツェナーダイオード、３４…クランプ用スイッチング素子、Ｌｃｌａｍｐ…クランプ用経路、Ｌｃｈａ…充電経路、Ｓ￥＃…スイッチング素子。

Claims (8)

1. 駆動対象スイッチング素子（Ｓ￥＃）の開閉制御端子に接続された充電経路（Ｌｃｈａ）と、
   前記駆動対象スイッチング素子をオン状態に切り替えるべく、前記充電経路を介して前記開閉制御端子に電流を供給する電流供給手段（２４）と、
   前記充電経路に設けられ、前記電流供給手段から前記開閉制御端子へと向かう方向の電流の流通を許容し、逆方向の電流の流通を阻止する整流素子（２７）と、
   前記充電経路のうち前記整流素子を挟んで前記開閉制御端子とは反対側に接続されたクランプ用経路（Ｌｃｌａｍｐ）と、
   前記電流供給手段によって前記開閉制御端子に電流が供給される状況下、前記開閉制御端子の電圧がその上限電圧に到達する前から所定時間に渡って、前記クランプ用経路を介して前記開閉制御端子の電荷を放電させることで、前記開閉制御端子の電圧を前記上限電圧よりも低いクランプ電圧で制限する制限手段（３２，３４，３６，３８）と、
   前記制限手段によって前記開閉制御端子の電圧が制限される状況下、前記駆動対象スイッチング素子の一対の主端子間に過電流が流れる状態が規定時間継続されたことを条件として、前記過電流が流れない場合に前記駆動対象スイッチング素子をオフ状態に切り替えるときにおける前記開閉制御端子の電荷の放電速度よりも低い放電速度で電荷を放電させることで、前記駆動対象スイッチング素子を強制的にオフ状態に切り替えるソフト遮断手段（４０，４２，４６，４８）と、
   を備え、
   前記一対の主端子間に流れる電流が減少する状況下、前記充電経路において前記開閉制御端子の電荷が前記クランプ用経路側へと移動するように、前記充電経路と、前記一対の主端子のうち少なくとも一方に接続された主電流流通経路とが磁気結合されていることを特徴とする駆動対象スイッチング素子の駆動回路。
2. 前記電流供給手段は、前記開閉制御端子に定電流を供給し、
   前記整流素子は、前記開閉制御端子側をカソードとし、前記クランプ用経路側をアノードとするダイオードであることを特徴とする請求項１記載の駆動対象スイッチング素子の駆動回路。
3. 前記制限手段は、前記開閉制御端子の電圧が所定電圧となってから前記所定時間に渡って前記開閉制御端子の電圧を前記クランプ電圧で制限し、
   前記所定電圧は、前記駆動対象スイッチング素子がオフ状態からオン状態に切り替わるスレッショルド電圧以上であってかつ前記クランプ電圧未満の電圧に設定されていることを特徴とする請求項１又は２記載の駆動対象スイッチング素子の駆動回路。
4. 前記電流供給手段は、前記開閉制御端子に定電流を供給し、
   前記整流素子は、前記開閉制御端子側をカソードとし、前記クランプ用経路側をアノードとするダイオードであり、
   前記一対の主端子を第１の主端子及び第２の主端子とし、
   前記駆動対象スイッチング素子は、前記第２の主端子の電位に対する前記開閉制御端子の電位の上昇によって前記開閉制御端子の電圧を前記スレッショルド電圧以上とすることでオン状態に切り替えられ、
   前記クランプ用経路の両端のうち前記充電経路が接続された側と反対側には、前記第２の主端子が接続され、
   前記制限手段は、
   前記クランプ用経路に設けられ、前記クランプ用経路を開閉すべく開閉操作されるクランプ用スイッチング素子（３４）と、
   前記クランプ用経路に設けられ、カソードが前記充電経路側に接続され、アノードが前記第２の主端子側に接続されたツェナーダイオード（３２）と、
   非反転入力端子、反転入力端子及び出力端子を有し、前記非反転入力端子に前記ダイオードのアノード側の電圧が印加され、前記反転入力端子に前記所定電圧が印加され、さらに前記出力端子が前記クランプ用スイッチング素子の開閉制御端子に接続された比較器（３６）と、
   を備え、
   前記所定電圧は、前記スレッショルド電圧及び前記ダイオードの順方向電圧の加算値に設定され、
   前記ツェナーダイオードのブレークダウン電圧は、前記クランプ電圧に設定されていることを特徴とする請求項３記載の駆動対象スイッチング素子の駆動回路。
5. 前記整流素子に並列接続された抵抗体（５２）をさらに備えることを特徴とする請求項１〜４のいずれか１項に記載の駆動対象スイッチング素子の駆動回路。
6. 前記開閉制御端子に接続され、前記駆動対象スイッチング素子のオフ状態への通常時の切り替えに用いられる通常時放電経路（Ｌｄｉｓ）をさらに備え、
   前記充電経路のうち前記開閉制御端子から前記抵抗体までの経路は、前記通常時放電経路としても用いられることを特徴とする請求項５記載の駆動対象スイッチング素子の駆動回路。
7. 前記抵抗体を第１の抵抗体（５２）とし、
   前記通常時放電経路のうち前記充電経路として用いられていない経路に設けられた第２の抵抗体（５４）をさらに備えることを特徴とする請求項６記載の駆動対象スイッチング素子の駆動回路。
8. 前記一対の主端子を第１の主端子及び第２の主端子とし、
   前記駆動対象スイッチング素子は、前記第２の主端子の電位に対する前記開閉制御端子の電位の上昇によって前記開閉制御端子の電圧を、前記駆動対象スイッチング素子がオフ状態からオン状態に切り替わるスレッショルド電圧以上とすることでオン状態に切り替えられ、
   前記クランプ用経路の両端のうち前記充電経路が接続された側と反対側には、前記第２の主端子が接続され、
   前記通常時放電経路を介して前記開閉制御端子の電荷が放電されている状況下、前記第１の抵抗体及び前記第２の抵抗体による前記開閉制御端子の電圧の分圧値が前記開閉制御端子の電圧と一致することに基づき、前記整流素子にショート故障が生じている旨診断する診断手段をさらに備えることを特徴とする請求項７記載の駆動対象スイッチング素子の駆動回路。

Images