JP2019057757A - 制御回路、制御方法、およびプログラム - Google Patents

Abstract

【課題】本発明の一実施形態は、半導体スイッチング素子に入力されるゲート信号の入力タイミングを調整することにより、ＥＭＩを抑えつつ、電力効率を向上させる。【解決手段】本発明の一態様としての制御回路は、半導体スイッチング素子に入力されるゲート信号を制御する。前記制御回路は、負荷信号計測部と、ゲート信号生成部と、タイミング調整部と、を備える。前記負荷信号計測部は、前記半導体スイッチング素子の負荷信号を計測する。前記ゲート信号生成部は、前記負荷信号に基づき、前記ゲート信号を生成する。前記タイミング調整部は、前記負荷信号の履歴に基づき、前記ゲート信号が前記半導体素子へ入力されるタイミングを調整する。【選択図】図１

Description

本発明の実施形態は、制御回路、制御方法、およびプログラムに関する。

半導体スイッチング素子によるスイッチングにおいて、１００ｋＨｚ程度の高周波のゲート信号が用いられた場合、電磁干渉（ＥＭＩ：Ｅｌｅｃｔｒｏ−Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）が生じ、自および他の回路に影響を及ぼす恐れがある。このＥＭＩを抑制する方法の１つとして、半導体スイッチング素子のドレイン電圧などに基づき、ドレイン電圧などと相関を有するゲート信号を制御する方法がある。例えば、ドレイン電圧の微分値が目標値付近にて留まるようなゲート信号の変動を学習し、当該学習に基づきゲート信号を制御することにより、ＥＭＩの上昇を抑えることができる。

しかし、電力効率向上のために、スイッチングの立ち上がりまたは立ち下りのスピードをさらに高速化させると、学習通りにゲート信号を制御しても、ドレイン電圧の微分値が目標値を大幅に超えてしまい、ＥＭＩを抑えきれないことが判明した。

米国特許第９１８４７４４号明細書

Ｍ． Ｂｌａｎｋ， ｅｔ ａｌ．， "Ｄｉｇｉｔａｌ Ｓｌｅｗ Ｒａｔｅ ａｎｄ Ｓ−Ｓｈａｐｅ Ｃｏｎｔｒｏｌ ｆｏｒ Ｓｍａｒｔ Ｐｏｗｅｒ Ｓｗｉｔｃｈｅｓ ｔｏ Ｒｅｄｕｃｅ ＥＭＩ Ｇｅｎｅｒａｔｉｏｎ" ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｐｏｗｅｒ Ｅｌｅｃｔｏｒｏｎｉｃｓ ｖｏｌ．３０， ｎｏ．９ ２０１５年， ｐｐ．５１７０−５１８０

本発明の一実施形態は、半導体スイッチング素子に入力されるゲート信号の入力タイミングを調整することにより、ＥＭＩを抑えつつ、電力効率を向上させる。

本発明の一態様としての制御回路は、半導体スイッチング素子に入力されるゲート信号を制御する。前記制御回路は、負荷信号計測部と、ゲート信号生成部と、タイミング調整部と、を備える。前記負荷信号計測部は、前記半導体スイッチング素子の負荷信号を計測する。前記ゲート信号生成部は、前記負荷信号に基づき、前記ゲート信号を生成する。前記タイミング調整部は、前記負荷信号の履歴に基づき、前記ゲート信号が前記半導体素子へ入力されるタイミングを調整する。

本発明の一実施形態に係る制御回路を含む回路の一例を示すブロック図。 最適微分信号を説明する図。 本発明の一実施形態に係る制御回路による最適微分信号を示す図。 本発明の一実施形態に係る制御回路の最適ゲート信号の生成処理のフローチャートの一例を示す図。

以下、図面を参照しながら、本発明の実施形態について説明する。

（本発明の一実施形態）
図１は、本発明の一実施形態に係る制御回路を含む回路の一例を示すブロック図である。本発明の一実施形態に係る制御回路１と、半導体スイッチング素子２と、が示されている。制御回路１は、負荷信号計測部１１と、ゲート信号生成部１２と、タイミング調整部１３と、を備える。タイミング調整部１３は、調整時間算出部１３１と、ゲート信号出力部１３２と、を備える。調整時間算出部１３１は、微分信号生成部１３１１と、比較部１３１２と、カウンタ１３１３と、を備える。

制御回路１は、半導体スイッチング素子２に入力されるゲート信号を制御することにより、半導体スイッチング素子２の負荷信号を制御する。具体的には、制御回路１は、半導体スイッチング素子２の負荷信号に対する微分信号が限界値を越えないように制御する。負荷信号の急激な変化に応じて、つまり、微分信号の大きさに応じて、半導体スイッチング素子２によるＥＭＩは大きくなるため、制御回路１の上記のような制御によりＥＭＩが抑えられる。

なお、図１に示された制御回路１は一例であり、図１の構成と同様にゲート信号を制御することができれば、構成要素の数、配置などは、制御回路１に求められる性能などに応じて変えてもよい。例えば、図１では、微分信号生成部１３１１は、タイミング調整部１３の調整時間算出部１３１内に存在するが、負荷信号計測部１１およびゲート信号生成部内にも存在してもよい。また、負荷信号計測部１１およびゲート信号生成部１２内に微分信号生成部１３１１が存在し、タイミング調整部１３内には微分信号生成部１３１１が存在しないという構成であってもよい。また、図示されていない構成要素が存在していてもよい。

半導体スイッチング素子２は、ゲート信号により、オンの状態とオフの状態とが切り替わる半導体素子であればよい。例えば、ＭＯＳＦＥＴ（ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ −ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、サイリスタなどが半導体スイッチング素子２として用いる事ができる。また、ＳｉＣ（炭化ケイ素）、ＧａＮ（窒化ガリウム）などの化合物半導体が用いられてもよい。

半導体スイッチング素子２の負荷信号は、半導体スイッチング素子２のドレインおよびソースの間の電圧でもよいし、半導体スイッチング素子２に流れる電流でもよいし、これらの組み合わせでもよい。

制御回路１の内部構成について説明する。負荷信号計測部１１は、半導体スイッチング素子２に接続され、半導体スイッチング素子２の負荷信号を計測する。負荷信号の計測結果は、ゲート信号生成部１２およびタイミング調整部１３に送られる。

なお、負荷信号計測部１１は、ゲート信号生成部１２およびタイミング調整部１３の処理のための事前処理を行ってもよい。例えば、負荷信号計測部１１がＡＤコンバータを有し、負荷信号をアナログ信号からデジタル信号に変換してもよい。また、負荷信号計測部１１が微分器を有し、負荷信号から微分信号を生成してもよい。負荷信号計測部１１が微分信号を生成する場合は、負荷信号計測部１１は微分信号生成部とも言える。また、負荷信号計測部１１は負荷信号および微分信号の大きさを調整してもよい。

ゲート信号生成部１２は、負荷信号計測部１１により計測された負荷信号に基づき、半導体スイッチング素子２へのゲート信号を生成する。具体的には、ゲート信号生成部１２は、以前のゲート信号の入力期間における負荷信号の微分信号に基づき、今後のゲート信号の入力期間における負荷信号の微分信号が限界値を越えないように、今後のゲート信号を生成する。このゲート信号生成処理を繰り返すことにより、ゲート信号生成部１２は適切とされるゲート信号を学習する。

ゲート信号生成部１２による学習方法は、公知の手法を用いてよい。例えば、ゲート信号を作成するための複数のプロファイルを予め記憶しておき、以前に計測された負荷信号に基づき当該複数のプロファイルをそれぞれ変形し、変形された複数のプロファイルを加算することにより、今後のゲート信号を作成してもよい。また、負荷信号の微分信号は、ゲート信号生成部１２内部で生成されてもよいし、負荷信号計測部１１により生成された微分信号を取得してもよい。

学習の終了後、ゲート信号生成部１２は、最適とされるゲート信号を生成する。なお、以降は、最適とされるゲート信号を最適ゲート信号と記載し、最適ゲート信号が入力された場合に計測される負荷信号を最適負荷信号と記載し、最適負荷信号の微分信号を最適微分信号と記載する。なお、実際に最適である必要はない。

図２は、最適微分信号を説明する図である。最適微分信号のグラフ４１が黒の実線で示されている。また、学習中のゲート信号を入力した場合の微分信号のグラフ３１から３３が点線で示されている。なお、符号の数字が大きい微分信号のグラフのほうが、学習の回数は多い。図２から分かるように、学習を繰り返してゲート信号が徐々に最適ゲート信号に近づくことにより、微分信号も徐々に最適微分信号に収束する。

値が一定の点線の直線は、最適微分信号の目標値を示す。最適微分信号の目標値は、所望の電力効率およびＥＭＩに基づき、予め定められているとする。図２の例に示すように、最適微分信号は、初期値から目標値に向かって下降していき、目標値に到達する。目標値に到達すると、最適微分信号は、目標値付近に留まり、その後、上昇して初期値に戻る。

最適微分信号が、図２の初期値から目標値へ下降してから目標値から初期値へ上昇するまでの間、目標値前後の許容範囲内に留まっていればＥＭＩを所望の値以内に抑えることができる。しかし、例えば、スイッチングの立ち上がり（または立ち下り）のスピードが０．１マイクロ秒程度であると、最適微分信号は、最初の下降において目標値付近で停止せずに、許容範囲の限界値（ここでは下限値）も通り過ぎてしまう。そして、下限値を通り過ぎてから上昇して当該許容範囲内に戻る。このように、スイッチングスピードが数十マイクロ秒程度であると、最適微分信号が許容範囲外に出てしまう場合があるため、ＥＭＩを所望の値以内に抑えることができなくなる。つまり、電力効率向上のためにスイッチングのスピードを上げると、最適微分信号が許容範囲内に収まらない事態が発生し得る。

そこで、本実施形態の制御回路１では、最適微分信号が許容範囲から外れてしまうことを防ぐために、タイミング調整部１３がゲート信号の入力タイミングを調整する。具体的には、タイミング調整部１３は、負荷信号の履歴に基づき算出された調整時間に応じて、入力タイミングを所定のタイミングよりも早める。スイッチングの立ち上がり（または立ち下り）のスピードが数十マイクロ秒程度であると、最適微分信号の立ち上がり（または立ち下り）の時間長は０．１マイクロ秒程度となる。つまり、スイッチングの立ち上がり（または立ち下り）のスピードが高速化すると、最適微分信号の下降も急になるため、ゲート信号が変化したことによる影響が最適微分信号に現れるよりも早く、最適微分信号が限界値に到達してしまうと考えられるためである。

負荷信号の履歴とは、ゲート信号の入力期間ごとに、負荷信号計測部１１により計測された、複数の負荷信号を意味する。例えば、学習中の第ｎ（ｎは１以上の整数）番目のゲート信号の入力期間（第１入力期間）に計測された第ｎ番目の負荷信号と、第ｍ（ｍはｎとは異なる１以上の整数）番目のゲート信号の入力期間（第２入力期間）に計測された第ｍ番目の負荷信号が当該履歴に記録されている。タイミング調整部１３は、第ｎ番目の負荷信号の微分信号および第ｍ番目の負荷信号の微分信号（第１微分信号と第２微分信号）を比較して、その差異から調整時間を算出する。なお、整数ｎおよびｍは隣り合う整数を想定するが、必ずしも隣り合う整数でなくともよい。

なお、負荷信号の履歴の記録先は、負荷信号計測部１１内のメモリでもよいし、タイミング調整部１３内のメモリでもよいし、制御回路１内のその他メモリでもよい。また、計測された負荷信号を全て履歴に残す必要もない。今回計測された微分信号と、前回計測された微分信号と、の差異を比較する場合、前回よりもさらに前の計測結果は履歴に残さずともよい。

調整時間の算出は、調整時間算出部１３１により行われる。具体的には、微分信号生成部１３１１が履歴に記録済みの２つの負荷信号から、それぞれ微分信号を生成する。比較部１３１２が２つの微分信号に対し比較を行い、２つの微分信号に差異が生じたとされる時点（第１時点）を算出する。そして、カウンタ１３１３が、２つの微分信号が初期値から目標値に到達した時点（第２時点）から、２つの微分信号に差異が生じたとされる時点までの時間長をカウントする。カウントされた時間長が調整時間となる。なお、２つの微分信号の値が所定値よりも離れた場合に、差異があるとしてもよい。

なお、調整時間算出部１３１は、負荷信号計測部１１またはゲート信号生成部１２から、微分信号を取得してもよい。微分信号が他の構成要素から取得可能な場合、微分信号生成部１３１１は省略されてもよい。

ゲート信号出力部１３２は、算出された調整時間に応じて、所定のタイミングよりも早めて、ゲート信号を半導体スイッチング素子２へ入力する。早める時間は、調整時間と同じでもよいし、所定の算出式を用いて調整時間に基づき算出された時間でもよい。

図３は、本発明の一実施形態に係る制御回路による最適微分信号を示す図である。実線のグラフ４２が本発明の一実施形態に係る制御回路による最適微分信号を示す。つまり、実線のグラフ４２は、ゲート信号の入力タイミングが調整された場合の最適微分信号を示す。点線のグラフ４１は、図２に示された、ゲート信号の入力タイミングが調整されていない場合の最適微分信号を示す。図３に示すように、実線の最適微分信号は、初期値から目標値に向かって下降していくが、目標値の前で低下が停止している。このように、本実施形態の制御回路は、最適微分信号が許容範囲外に出てしまうことを防ぐ。

次に、制御回路１の各構成要素の処理の流れについて説明する。図４は、本発明の一実施形態に係る制御回路の最適ゲート信号の生成処理のフローチャートの一例を示す図である。

まず、制御回路１が初期値に基づきゲート信号を出力する（Ｓ１０１）。具体的には、ゲート信号生成部１２は初期値に基づきゲート信号を生成し、調整時間算出部１３１は調整時間を算出せず、ゲート信号出力部１３２は所定のタイミングにてゲート信号を出力する。一方、負荷信号計測部１１は負荷信号を計測する（Ｓ１０２）。なお、Ｓ１０１およびＳ１０２の処理は、同じ期間にて行われる。

所定の終了条件が満たされた場合（Ｓ１０３のＹＥＳ）、本フローは終了する。終了条件は、負荷信号の微分信号が許容範囲内に収まっていることでもよい。この場合、フロー終了後、最適ゲート信号が出力される。また、終了条件が、ゲート信号が作成された回数が閾値を越えたことであってもよい。終了条件の判断は、制御回路１内のいずれの構成要素が行ってもよい。

終了条件が満たされていない場合（Ｓ１０３のＮＯ）は、ゲート信号生成部１２の処理と、タイミング調整部１３の処理とが、並列に実施される。ゲート信号生成部１２は、負荷信号に基づき、ゲート信号を作成する（Ｓ１０４）。作成されたゲート信号は、タイミング調整部１３に送られる。

一方、タイミング調整部１３では、微分信号生成部１３１１が負荷信号の微分信号を算出し記録する（Ｓ１０５）。そして、入力時間を調整するか否かが判断される（Ｓ１０６）。入力時間を調整するかは、負荷信号の値、負荷信号の変化の度合いなどを考慮して、判断されてもよい。例えば、前回計測された負荷信号と、今回計測された負荷信号と、に差異がほぼないと判定された場合に、入力時間を調整するとしてもよい。あるいは、学習の回数が所定回数よりも多い場合に、入力時間を調整するとしてもよい。あるいは、２つ以上の微分信号が記録されている場合は、常に入力時間を調整するとしてもよい。

現状では１つの微分信号しか記録されておらず、入力時間は調整できないため（Ｓ１０６のＮＯ）、ゲート信号生成部１２からのゲート信号を取得したゲート信号出力部１３２が、調整時間に応じたタイミングにて、ゲート信号を出力する（Ｓ１０９）。現状では、カウンタ１３１３により調整時間が算出されていないため、調整時間は初期値とする。つまり、所定のタイミングにて、ゲート信号が出力される。そして、再び、負荷信号計測部１１が負荷信号を計測する（Ｓ１０２）。

今回も終了条件が満たされていないとすると（Ｓ１０３のＮＯ）、微分信号生成部が今回の計測による微分信号を記録し、履歴に前回と今回の微分信号が含まれる。そして、入力時間を調整する場合は（Ｓ１０６のＹＥＳ）、比較部１３１２が履歴に記録されている２つの微分信号を比較し、２つの微分信号に差異が生じたとされる時点を算出する（Ｓ１０７）。

そして、カウンタ１３１３が、２つの微分信号が目標値に到達した時点から、２つの微分信号に差異が生じたとされる時点までの時間長をカウントして、調整時間を算出する（Ｓ１０８）。ゲート信号出力部１３２は、カウンタ１３１３からの調整時間に応じたタイミングにて、ゲート信号を出力する（Ｓ１０９）。そして、再び、負荷信号計測部１１が負荷信号を計測する（Ｓ１０２）。

上記の処理が、終了条件が満たされるまで、繰り返される。これにより、結果として、最適な入力タイミングにて最適ゲート信号が入力されるようになる。

以上のように、本実施形態によれば、計測された負荷信号に基づき、ゲート電圧の入力タイミングが調整される。これにより、スイッチングが０．１マイクロ秒程度であっても、負荷信号の微分信号が許容範囲から外れることを防ぎ、ＥＭＩを所望の値以内に収めることができる。

なお、本実施形態の制御回路１は、プロセッサなどを実装しているＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）などの専用のハードウェアにより実現されることを想定する。しかし、制御回路１の各構成要素の処理をソフトウェア（プログラム）を用いて実現してもよい。例えば、汎用のコンピュータ装置を基本ハードウェアとして用い、コンピュータ装置に搭載された中央処理装置（ＣＰＵ：Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）等のプロセッサにプログラムを実行させることにより、上記に説明した各構成要素の処理を行う制御装置を実現することが可能である。

また、”メモリ”という用語は、電子情報を格納可能な任意の電子部品を包含する。“メモリ”は、ランダムアクセスメモリ（ＲＡＭ）、読み出し専用メモリ（ＲＯＭ）、プログラム可能読み出し専用メモリ（ＰＲＯＭ）、消去可能プログラム可能読み出し専用メモリ（ＥＰＲＯＭ）、電気的消去可能ＰＲＯＭ（ＥＥＰＲＯＭ）、不揮発性ランダムアクセスメモリ（ＮＶＲＡＭ）、フラッシュメモリ、磁気または光学データストレージを指してもよく、これらはプロセッサによって読み出し可能である。

上記に、本発明の一実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 制御回路
１１ 負荷信号計測部
１２ ゲート信号生成部
１３ タイミング調整部
１３１ 調整時間算出部
１３１１ 微分信号生成部
１３１２ 比較部
１３１３ カウンタ
１３２ ゲート信号出力部
２ 半導体スイッチング素子
３１、３２、３３ 微分信号のグラフ
４１、４２ 最適微分信号のグラフ

Claims (6)

1. 半導体スイッチング素子に入力されるゲート信号を制御する制御回路であって、
   前記半導体スイッチング素子の負荷信号を計測する負荷信号計測部と、
   前記負荷信号に基づき、前記ゲート信号を生成するゲート信号生成部と、
   前記負荷信号の履歴に基づき、前記ゲート信号が前記半導体スイッチング素子へ入力されるタイミングを調整するタイミング調整部と、
   を備える制御回路。
2. 前記タイミング調整部が、前記ゲート信号が前記半導体スイッチング素子へ入力されるタイミングを所定のタイミングよりも早める
   請求項１に記載の制御回路。
3. 前記タイミング調整部が、
   前記ゲート信号が入力される第１入力期間における負荷信号に対する第１微分信号と、前記ゲート信号が入力される第２入力期間における負荷信号に対する第２微分信号と、に基づき、調整時間を算出する調整時間算出部と、
   前記調整時間に基づき、前記所定のタイミングよりも早めて、前記ゲート信号を前記半導体スイッチング素子へ出力するゲート信号出力部と、
   を備える請求項２に記載の制御回路。
4. 前記調整時間算出部が、
   前記第１微分信号と前記第２微分信号とを比較することにより、前記第１微分信号および前記第２微分信号に差異が生じたとされる第１時点を算出する比較部と、
   前記第１微分信号および前記第２微分信号が目標値に到達した第２時点から、前記第１時点までの時間長をカウントするカウンタと、
   を備え、
   前記調整時間が前記時間長であり、
   前記ゲート信号出力部が、前記所定のタイミングよりも前記調整時間だけ早めて、前記ゲート信号を前記半導体スイッチング素子へ出力する
   請求項３に記載の制御回路。
5. 半導体スイッチング素子に入力されるゲート信号を制御する制御方法であって、
   前記半導体スイッチング素子の負荷信号を計測するステップと、
   前記負荷信号に基づき、前記ゲート信号を生成するステップと、
   前記負荷信号の履歴に基づき、前記ゲート信号が前記半導体スイッチング素子へ入力されるタイミングを調整するステップと、
   を備える制御方法。
6. 半導体スイッチング素子に入力されるゲート信号を制御する制御方法をコンピュータに実行させるためのプログラムであって、
   前記半導体スイッチング素子の負荷信号を計測するステップと、
   前記負荷信号に基づき、前記ゲート信号を生成するステップと、
   前記負荷信号の履歴に基づき、前記ゲート信号が前記半導体スイッチング素子へ入力されるタイミングを調整するステップと、
   を備えるプログラム。

Images