JP2005311956A

JP2005311956A - 半導体スイッチング装置

Info

Publication number: JP2005311956A
Application number: JP2004129625A
Authority: JP
Inventors: Noboru Miyamoto; 宮本　　昇
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-04-26
Filing date: 2004-04-26
Publication date: 2005-11-04

Abstract

【課題】スイッチングのオン時またはオフ時の電流や電圧のハンティングを抑制しつつ、スイッチング損失の小さい半導体スイッチング装置を提供する。
【解決手段】半導体スイッチング素子と、該半導体スイッチング素子を駆動するための駆動回路と、前記半導体スイッチング素子の主電圧および主電流の周波数成分を検出する周波数成分検出装置および該周波数成分検出装置の検出値が所定値を超えると、該所定値以下となるように前記駆動回路の駆動状態を調整する駆動状態調整装置などで構成される。
【選択図】図１

Description

本発明は、半導体スイッチング素子をオン／オフさせる駆動回路を備え、例えば電力変換用に好適な半導体スイッチング装置に関する。

従来の半導体スイッチング装置は、半導体スイッチング素子のゲート駆動回路において、駆動電流を調整するためのゲート抵抗部分を調整し、スイッチング損失や耐圧、ＥＭＣ(Electro Magnetic Compatibility)等を所定の仕様に一致するように設計者自らが調整を行っている。しかし、電流や電圧、温度などの使用条件が異なる状態で最適のゲート抵抗値を見つけることは、かなりの工数と困難が存在する。

そこで、下記特許文献１においては、半導体スイッチング素子の出力端子でのサージ電圧を抵抗分圧回路を用いて測定し、サージ電圧が規定の電圧値以上になれば、ゲート充電回路およびゲート放電回路でのゲート抵抗を切り替えることによって、電流下降期間に生じるサージ電圧を低減している。

また、下記特許文献２においては、電圧駆動型スイッチング素子のゲートに遅延ドライブ回路を設けて、ゲート電圧を時間的にずらして印加し、スイッチング波形を整形することによってスイッチング損失を低減している。

また、下記特許文献３においては、直流電圧を短絡する２つの直列半導体スイッチング素子で構成されるインバータレグの出力点を結合リアクトルで接続して、各インバータレグのスイッチングタイミングをわずかにずらすことにより、電圧降下により電圧変化率の低い電圧が出力され、高速スイッチングを行いながら対地雑音電流の低減している。

また、下記特許文献４においては、シャント抵抗および電流検出回路から得られる電流値の３次高調波成分を周波数検出手段により求め、その成分が最小となるようなオン遅延補償電圧を加える位相差を検出し、オン遅延補償手段によりスイッチング信号を補正している。

また、下記特許文献５においては、ＩＧＢＴのゲート・エミッタ間電圧をコンパレータによって監視し、これが所定のしきい値に達したら、遅延回路による一定の遅れ時間後に、ワンショット回路から一定時間幅の信号をゲート条件制御信号として出力することにより、ＩＧＢＴのターンオン動作が遅くなるよう、ゲート駆動条件を変更している。

また、下記特許文献６においては、クロック信号に同期して駆動信号を出力するスイッチトキャパシタ回路と、周波数分周により可変クロック信号を発生する可変クロック発生回路と、駆動信号の電圧と基準電圧とを比較しその比較結果を出力する電圧検出回路と、データ記憶手段を備えて、駆動信号の波形を設定するフレキシビリティを向上している。

特開２００１−２１７６９７号公報特開２００１−０３７２０７号公報特開２０００−９２８６３号公報特開平９−５６１７６７号公報特開２０００−８３３７１号公報特開平１０−２１５１５２号公報

現在、電力変換システムから発生するノイズが、自己や他のシステムに与える影響が問題になっており、ノイズを発生源の一つとして、半導体スイッチング素子の電流や電圧がスイッチング時に寄生共振することにより発生するものが存在する。

こうした電流や電圧のハンティング（共振ノイズ）は、半導体スイッチング素子に逆並列に接続されたフライホイールダイオードによってある程度防止できるが、フライホイールダイオードのリカバリー時のｄｖ／ｄｔの大きさは、半導体スイッチング素子のオン時の電流の立ち上り期間中のｄｉ／ｄｔの大きさから影響を受ける。

この電流や電圧の共振を抑制するには、スイッチング立ち上り時間を大きくして、スイッチングの高い電圧変化率（ｄｖ／ｄｔ）を抑制することが考えられる。しかし、スイッチング素子の遅延ドライブ回路によりスイッチング立ち上り時間が長くなるために、半導体スイッチング素子で発生する損失が大きくなる。そのため、スイッチングに伴う発熱損失の増加、電力変換装置の効率低下や放熱板の体積増加による電力変換システムの規模が大きくなるなどの問題が存在する。

本発明の目的は、スイッチングのオン時またはオフ時の電流や電圧のハンティングを抑制しつつ、スイッチング損失の小さい半導体スイッチング装置を提供することである。

上記目的を達成するために、請求項１記載の本発明は、半導体スイッチング素子と、該半導体スイッチング素子を駆動するための駆動回路と、前記半導体スイッチング素子の主電圧および主電流の周波数成分を検出する周波数成分検出装置および該周波数成分検出装置の検出値が所定値を超えると、該所定値以下となるように前記駆動回路の駆動状態を調整する駆動状態調整装置と、を備えることを要旨とする。

また、請求項２記載の本発明は、請求項１記載の発明において、駆動状態調整装置でのゲート抵抗が半導体スイッチング素子の第１のゲート抵抗と、周波数成分検出装置の検出値に基づき決定される第２のゲート抵抗と和であることを要旨とする。

請求項３記載の本発明は、請求項１記載の発明において、駆動状態調整装置の駆動状態の調整に関する演算の結果を記憶する記憶装置を設け、主電圧および主電流の値が同じ場合は前記記憶データを用いることを要旨とする。

請求項４、５記載の発明にあっては、請求項１記載の発明において、周波数成分検出装置に高速フーリエ変換またはウェーブレット変換を利用することを要旨とする。

本発明によれば、電力変換スイッチング時に発生するハンティングを電流周波数成分検出装置および電圧周波数成分検出装置を用いて周波数成分を検出している。該検出結果を利用して、駆動回路の駆動状態、例えばゲート抵抗を変化させることによって、スイッチング周波数分布をより細やかな制御ができるようになる。そのためスイッチング損失を低く保ちつつ、電流や電圧のハンティングを抑制することができる。

実施の形態１．
図１は、本発明の第１実施形態を示す回路ブロック図である。半導体スイッチング装置１は、半導体スイッチング素子２と、半導体スイッチング素子２を駆動するための駆動回路７と、半導体スイッチング素子２に流れる電流を検出するための電流検出回路３と、半導体スイッチング素子２の出力側、例えばエミッタ（ソース）またはコレクタ（ドレイン）の電圧を検出するための電圧検出回路４と、電流検出回路３からの信号に含まれる周波数成分を検出するための電流周波数成分検出装置５と、電圧検出回路４からの信号に含まれる周波数成分を検出するための電圧周波数成分検出装置６と、電流周波数成分検出装置５および電圧周波数成分検出装置６からの各信号に基づいて駆動回路７の駆動状態を変化させるための駆動状態調整装置８などで構成される。

半導体スイッチング素子２は、例えば、ＭＯＳＦＥＴ（金属酸化膜半導体電界効果トランジスタ）やＩＧＢＴ(絶縁ゲート・バイポーラトランジスタ)などで構成され、駆動回路７からのゲート信号によって、後段に接続される負荷（不図示）に流れる電流をオンまたはオフする。

電流検出回路３は、例えば、直列抵抗や電流プローブなどで構成され、半導体スイッチング素子２に流れる電流を検出して、電流の大きさに応じた電圧信号を出力する。

電圧検出回路４は、例えば、高入力インピーダンス増幅器などで構成され、半導体スイッチング素子２の出力側の電圧を検出して、電圧の大きさに応じた電圧信号を出力する。

電流周波数成分検出装置５は、例えば、バンドパスフィルタ、ＤＳＰ（デジタル信号プロセッサ）、マイクロプロセッサなどで構成可能であり、電流検出回路３からの出力信号に含まれる周波数成分を検出する。

電圧周波数成分検出装置６は、電流周波数成分検出装置５と同様に、例えば、バンドパスフィルタ、ＤＳＰ（デジタル信号プロセッサ）、マイクロプロセッサなどで構成可能であり、電圧検出回路４からの出力信号に含まれる周波数成分を検出する。

駆動回路７は、外部のメインコントローラからの制御信号によって制御されるＰＷＭ（パルス幅変調器）などで構成され、その駆動状態は、半導体スイッチング素子２のゲートに直列に存在するゲート抵抗などの出力インピーダンスに応じて変化する。駆動回路７は、外部のメインコントローラ（不図示）から指示されるタイミング信号およびパルス幅信号に応じて、半導体スイッチング素子２のゲート信号のオンタイミングおよびオン時間を制御する。

駆動状態調整装置８は、例えば、半導体スイッチング素子の第１ゲート抵抗と、電流および電圧周波数成分検出装置の検出値に基づき決定される第２ゲート抵抗との和であるゲート抵抗とロジック回路やマイクロプロセッサなどで構成可能である。

例えば、単相フルブリッジ型インバータにおいて、上述した４つの半導体スイッチング装置１を備え、各スイッチング素子にはダイオードがそれぞれ逆並列に接続されている。各スイッチング素子を交互に駆動することにより、負荷側に任意の周波数の方形波電圧を得ることができ、各ダイオードは誘導成分による遅れ電流を直流電源側に戻したり、ブリッジ内を還流させるなどの動作によって直流から交流への電力変換を実現できる。

次に、半導体スイッチング装置１の動作について説明する。メインコントローラからの指示信号に基づいて、駆動回路７は半導体スイッチング素子２のゲート信号のオンタイミングおよびオン時間を決定する。半導体スイッチング素子２は、ゲート信号のオン期間において負荷へ電流を供給するとともに、ゲート信号のオフ期間において負荷への電流供給を停止する。

負荷に流れる電流は、電流検出回路３によって検出され、電流周波数成分検出装置５によって周波数成分が検出され、該検出結果は駆動状態調整装置８に入力される。

半導体スイッチング素子２の出力電圧は、電圧検出回路４によって検出され、電圧周波数成分検出装置６によって周波数成分が検出され、該検出結果は駆動状態調整装置８に入力される。

駆動状態調整装置８は、前記半導体スイッチング素子の主電圧および主電流の周波数成分を検出する周波数成分検出装置および該周波数成分検出装置の検出値が所定値を超えると、該所定値以下となるように前記駆動回路の駆動状態を例えばゲート抵抗を大きく又は小さくして、最適な駆動信号を半導体スイッチング素子２のゲートに供給して調整する。

こうしたフィードバック動作によってスイッチング周波数分布を所望の値に調整することが可能になり、出力側の電流や電圧のハンティングを抑制することができる。また、駆動回路７のゲート抵抗を最適な抵抗値に設定できるため、損失が最小になるスイッチング状態を構築することができる。

こうした半導体スイッチング装置１を、インバータなどの電力変換システムに組み込むことにより、ノイズの発生を押えたシステムを構築することが可能となる。

実施の形態２．
図２は、本発明の第２実施形態を示す回路ブロック図である。半導体スイッチング装置１は、半導体スイッチング素子２と、半導体スイッチング素子２を駆動するための駆動回路７と、半導体スイッチング素子２に流れる電流を検出するための電流検出回路３と、半導体スイッチング素子２の出力側、例えばエミッタ（ソース）またはコレクタ（ドレイン）の電圧を検出するための電圧検出回路４と、電流検出回路３からの信号に含まれる周波数成分を検出するための電流周波数成分検出装置５と、電圧検出回路４からの信号に含まれる周波数成分を検出するための電圧周波数成分検出装置６と、電流周波数成分検出装置５および電圧周波数成分検出装置６からの各信号に基づいて駆動回路７の駆動状態を変化させるための駆動状態調整装置８と、駆動状態調整装置８により設定された駆動状態の調整に関する演算の結果を記憶するための記憶装置９などで構成される。

本実施形態において、半導体スイッチング素子２、駆動回路７、電流検出回路３、電圧検出回路４、電流周波数成分検出装置５、電圧周波数成分検出装置６、駆動状態調整装置８の構成および機能は、図１のものと同様であるため、重複した説明を省略する。

記憶装置９は、例えば、メモリを備えたマイクロプロセッサなどで構成可能であり、図１でのフィードバック動作に伴う電流検出回路３および電圧検出回路４からの各信号と、駆動状態調整装置８の演算結果との関係を必要に応じて記憶する。

記憶装置９で記憶した各信号と各検出回路から新しく入力される各主電圧および主電流の値が一致した場合、半導体スイッチング素子２の出力特性に関して同じ状態が再現したと判断できる。そこで、予め記憶した演算結果を利用して、記憶装置９は、駆動回路７を最適な駆動状態となるように制御できるため、半導体スイッチング素子２でのスイッチング損失およびハンティングを抑制することができる。

さらに、前記記憶装置９を設けることによって、電流周波数成分検出装置５および電圧周波数成分検出装置６での検出結果の出力を待たずに、駆動回路７の駆動状態の調整の短時間化を図ることができる。

実施の形態３．
図３は、駆動回路７に第２の駆動回路１０を追加した例を示す回路ブロック図である。本実施形態では、図１および図２に示した半導体スイッチング装置１の駆動回路７に対して第２の駆動回路１０を追加している。

駆動回路７は、上述と同様な構成および機能を有し、駆動状態調整装置８または記憶装置９からの制御信号に基づいて、ハンティングを低減するように、例えばゲート抵抗値などの駆動状態を変化させる。

第２の駆動回路１０は、半導体スイッチング素子２でのスイッチング損失およびサージが小さくなるように、例えばゲート抵抗値などの駆動状態が調整されている。

一般に、ゲート抵抗値とサージとの間には反比例の関係がある。そのため、駆動回路７のゲート抵抗と第２駆動回路１０のゲート抵抗とを並列的に接続することによって、これらの合成抵抗値はサージ限界値の抵抗値より小さくなるため、半導体スイッチング素子２は安全動作領域（ＳＯＡ）内で動作させることができる。

こうして駆動回路７のゲート抵抗値および周波数検出装置の結果により可変となる第２駆動回路１０のゲート抵抗値は、互いに独立して変化することにより、例えば、駆動状態調整装置８はこの第２駆動回路１０のみ変更するため損失及びサージにより最適化調整された駆動回路１０は、周波数検出装置１１の影響を受けなくなるため、ノイズと損失及びサージの両立が可能となる。

なお、外部のメインコントローラ（不図示）によって制御される駆動回路７，１０は、直列回路で構成されるアナログ回路、または並列回路で構成されるデジタル回路によっても実現できる。

実施の形態４．
本実施形態では、上述した各実施形態での電流周波数成分検出装置５および電圧周波数成分検出装置６の一方または両方が、高速フーリエ変換を利用して周波数検出を行っている。

前記高速フーリエ変換は、信号を複数の周波数及び位相で表現される正弦関数及び余弦関数の線形結合形式に変換する手法であり、例えば、ＤＳＰ（デジタル信号プロセッサ）、マイクロプロセッサなどで実行できる。

電流周波数成分検出装置５は、高速フーリエ変換を利用して電流検出回路３からの信号に含まれる周波数成分を検出して、周波数に対応した信号レベルを検出する。電圧周波数成分検出装置６も同様に、高速フーリエ変換を利用して電圧検出回路４からの信号に含まれる周波数成分を検出して、周波数に対応した信号レベルを検出する。

図４は、高速フーリエ変換を用いた周波数検出の結果の一例を示すグラフである。横軸は周波数、縦軸は信号レベルを示し、周波数ｆｎで信号レベルＬｎを有するノイズ成分が大きく現れている。

駆動状態調整装置８は、図４のような検出結果を判定し、例えば、周波数ｆｎの信号レベルＬｎと規定値とを比較して、信号レベルＬｎが規定値より大きい場合、駆動回路７の駆動状態を変化させ、信号レベルＬｎが低くなるように駆動回路７の駆動状態、例えばゲート抵抗を変化させる。

実施の形態５．
本実施形態では、上述した各実施形態での電流周波数成分検出装置５および電圧周波数成分検出装置６の一方または両方が、ウェーブレット変換を利用して周波数検出を行っている。

ウェーブレット変換とは、局所的な波群であるマザーウエーブレットを時間軸でスケール(伸縮）又はトランスレート(平行移動）することによって、解析対象波形の中のこれと相似な様々なスケールの波形を時間軸情報を失うことなく抽出する手法であり、時間成分と周波数成分の両方を保持できる特徴があり、例えば、ＤＳＰ（デジタル信号プロセッサ）、マイクロプロセッサなどで実行できる。

図５は、ウェーブレット変換を用いた周波数検出の結果の一例を示すグラフである。横軸が時間成分、縦軸が周波数成分であり、色の濃淡でノイズの大きさを表している。

こうしたウェーブレット変換は、ノイズの周波数成分と時間成分の２つ同時に把握することができるため、予め設定した周波数成分が規定値を超えたタイミングを知ることができ、そのタイミングにおける半導体スイッチング素子２の出力側でのハンティング等のノイズレベル変化を知ることが可能となる。

駆動状態調整装置８は、ウェーブレット変換による検出結果を判定し、特定の周波数のノイズレベルが規定値より大きい場合、駆動回路７の駆動状態を変化させ、ノイズレベルが低くなるように駆動回路７の駆動状態、例えばゲート抵抗を変化させる。

このようにウェーブレット変換を用いることによって、予め規定した周波数成分の内、どの周波数成分が、どのタイミングに、どの程度ノイズが発生しているかを把握することが可能になる。その結果、強いノイズが、半導体スイッチング素子２のオフ時かオン時で発生しているかを把握することが可能となる。

例えば、２つの半導体スイッチング素子２を電源ラインとグランドラインとの間に直列接続して負荷を駆動する場合、ノイズに関係のある半導体スイッチング素子２のみを調整して、ノイズと関係のない半導体スイッチング素子２は調整する必要がなくなるため、スイッチング損失の低減とハンティング低減の両立を図ることが容易になる。

本発明の第１実施形態を示す回路ブロック図である。本発明の第２実施形態を示す回路ブロック図である。駆動回路７の他の構成例を示す回路ブロック図である。高速フーリエ変換を用いた周波数検出の結果の一例を示すグラフである。ウェーブレット変換を用いた周波数検出の結果の一例を示すグラフである。

符号の説明

１半導体スイッチング装置、２半導体スイッチング素子、３電流検出回路、４電圧検出回路、５電流周波数成分検出装置、６電圧周波数成分検出装置、７駆動回路、８駆動状態調整装置、９記憶装置、１０第２駆動回路、１１周波数成分検出装置。

Claims

半導体スイッチング素子、該半導体スイッチング素子を駆動するための駆動回路、前記半導体スイッチング素子の主電圧および主電流の周波数成分を検出する周波数成分検出装置および該周波数成分検出装置の検出値が所定値を超えると、該所定値以下となるように前記駆動回路の駆動状態を調整する駆動状態調整装置を備えたことを特徴とする半導体スイッチング装置。
駆動状態調整装置は、半導体スイッチング素子の第１のゲート抵抗と、周波数成分検出装置の検出値に基づき決定される第２のゲート抵抗と和をゲート抵抗とすることを特徴とする請求項１記載の半導体スイッチング装置。
駆動状態調整装置の駆動状態の調整に関する演算の結果を記憶する記憶装置を設け、主電圧および主電流の値が同じ場合は前記記憶データを用いることを特徴とする請求項１記載の半導体スイッチング装置。
周波数成分検出装置に高速フーリエ変換を利用したことを特徴とする請求項１ないし３のいずれかに記載の半導体スイッチング装置。
周波数成分検出装置にウェーブレット変換を利用したことを特徴とする請求項１乃至３のいずれかに記載の半導体スイッチング装置。