WO2019207847A1 - 電力用半導体素子の駆動装置 - Google Patents

電力用半導体素子の駆動装置 Download PDF

Info

Publication number
WO2019207847A1
WO2019207847A1 PCT/JP2019/000654 JP2019000654W WO2019207847A1 WO 2019207847 A1 WO2019207847 A1 WO 2019207847A1 JP 2019000654 W JP2019000654 W JP 2019000654W WO 2019207847 A1 WO2019207847 A1 WO 2019207847A1
Authority
WO
WIPO (PCT)
Prior art keywords
power semiconductor
gate
semiconductor element
terminal
time
Prior art date
Application number
PCT/JP2019/000654
Other languages
English (en)
French (fr)
Inventor
康滋 椋木
堀口　剛司
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP2020516020A priority Critical patent/JP6925518B2/ja
Priority to CN201980026548.4A priority patent/CN111989849A/zh
Priority to US16/975,716 priority patent/US11012066B2/en
Priority to DE112019002204.0T priority patent/DE112019002204B4/de
Publication of WO2019207847A1 publication Critical patent/WO2019207847A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/127—Modifications for increasing the maximum permissible switched current in composite switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch

Definitions

  • the present disclosure relates to a power semiconductor element drive device, and more particularly, to a drive device having a function of detecting an overcurrent state of a plurality of power semiconductor elements connected in parallel.
  • IGBTs Insulated Gate Bipolar Transistors
  • MOSFETs Metal-Oxide-Semiconductor Field-Effect Transistors
  • Patent Document 1 Japanese Patent Laying-Open No. 2017-70051 includes a current detector that detects an emitter current (main current) of an IGBT in a driving device that drives a plurality of IGBTs connected in parallel. A configuration for determining whether or not an overcurrent is detected based on a detection value by a detector is shown.
  • the driving device described in Patent Document 1 needs to include a current detector for detecting the main current of the power semiconductor element.
  • a current detector for detecting the main current of the power semiconductor element.
  • Such a current detector is required to be able to detect a large current corresponding to the main current, and therefore, a large and expensive ammeter is inevitably used. For this reason, there is a concern that the entire drive device is enlarged and the cost of the device is increased.
  • the present invention has been made to solve such a problem, and an object thereof is to provide a power semiconductor capable of detecting an overcurrent state of a plurality of power semiconductor elements connected in parallel with a simple configuration.
  • An element driving apparatus is provided.
  • the power semiconductor element driving device is configured to drive a plurality of power semiconductor elements connected in parallel.
  • Each of the plurality of power semiconductor elements has a first terminal, a second terminal, and a gate terminal.
  • the drive device includes a plurality of drive circuits that respectively drive a plurality of power semiconductor elements.
  • Each of the plurality of drive circuits includes a control command unit, a current detector, a differentiator, and an integrator.
  • the control command unit outputs a turn-on command for the corresponding power semiconductor element.
  • the current detector detects a gate current flowing into the gate terminal of the power semiconductor element after the control command unit outputs a turn-on command.
  • the differentiator differentiates the gate current detected by the current detector with respect to time.
  • the integrator time integrates the gate current detected by the current detector.
  • the drive device further includes a determiner.
  • the determiner is configured to determine whether any of the plurality of power semiconductor elements is in an overcurrent state based on the differential value obtained by the differentiator and the integral value obtained by the integrator in each of the plurality of drive circuits.
  • FIG. 10 is a diagram illustrating a configuration of a power semiconductor element driving device according to a fourth embodiment. It is a figure for demonstrating the determination operation
  • FIG. 1 is a diagram showing a configuration of a power semiconductor element and a driving apparatus thereof according to the first embodiment.
  • FIG. 1 exemplifies a driving device that drives two power semiconductor elements 100 and 200 connected in parallel.
  • the number of power semiconductor elements connected in parallel may be plural, and may be three or more.
  • the power semiconductor element may be either a discrete shape or a module shape.
  • the power semiconductor elements 100 and 200 have the same structure, they are ideally connected and disconnected at the same timing in response to a command input from the outside. By making the power semiconductor elements 100 and 200 conductive at the same timing, the power semiconductor elements 100 and 200 can share the current flowing through the power converter equally.
  • the drive device 1 has a function of detecting an overcurrent state of the power semiconductor elements 100 and 200 connected in parallel, thereby protecting the power semiconductor elements 100 and 200 from the overcurrent state. To do.
  • MOSFETs are illustrated as the power semiconductor elements 100 and 200.
  • the power semiconductor elements 100 and 200 are not necessarily limited to MOSFETs, and may be self-extinguishing semiconductor elements such as IGBTs.
  • the power semiconductor elements 100 and 200 are included in power converters such as an inverse converter that converts DC power into AC power and a forward converter that converts AC power into DC power.
  • the material constituting the power semiconductor elements 100 and 200 is not limited to silicon, and may be a wide band gap semiconductor (for example, silicon carbide, gallium nitride, gallium oxide, diamond, etc.).
  • the power semiconductor element 100 has a drain terminal 100d, a source terminal 100s, and a gate terminal 100g.
  • the power semiconductor element 200 has a drain terminal 200d, a source terminal 200s, and a gate terminal 200g.
  • the drain terminals 100d and 200d correspond to an example of a “first terminal”, and the source terminals 100s and 200s correspond to an example of a “second terminal”. A voltage higher than that of the source terminals 100s and 100s is applied to the drain terminals 100d and 200d, respectively.
  • the gate terminal 100g is connected to the drive circuit 110 and receives a control command (gate command) from the drive circuit 110.
  • the gate terminal 200g is connected to the drive circuit 210 and receives a control command (gate command) from the drive circuit 210.
  • drive device 1 is a device for driving power semiconductor elements 100 and 200 connected in parallel, and includes drive circuits 110 and 210 and a determination device 1000.
  • the drive device 1 has a function of detecting an overcurrent state of the power semiconductor elements 100 and 200, as will be described later.
  • the drive circuit 110 is a circuit that drives the power semiconductor element 100, and includes a gate current detection unit 111, a control command unit 112, a differentiator 113, a first comparator 114, an integrator 115, and a second comparator 116. , And a logic unit 117.
  • control command unit 112 When an ON command is input from the outside, the control command unit 112 sends a gate command (turn-on command) that causes the power semiconductor device 100 to transition to a conductive state (ON state) (hereinafter referred to as “turn-on”). 100 to the gate terminal 100g. As a result, the power semiconductor element 100 is turned on and becomes conductive.
  • control command unit 112 When an off command is input from the outside, the control command unit 112 generates a gate command (turn-off command) for causing the power semiconductor device 100 to transition to a cutoff state (off state) (hereinafter referred to as “turn-off”). 100 to the gate terminal 100g. As a result, the power semiconductor element 100 is turned off and is turned off.
  • the gate current detection unit 111 detects the gate current ig flowing into the gate terminal 100g of the power semiconductor element 100 after receiving the turn-on command from the control command unit 112.
  • a general ammeter can be used for the gate current detector 111.
  • the gate current detection unit 111 outputs a signal indicating the voltage E according to the detected gate current ig.
  • the gate current detector 111 corresponds to an example of a “current detector”.
  • the differentiator 113 time-differentiates the voltage E corresponding to the gate current ig detected by the gate current detector 111 and outputs a differential value D.
  • the differential value D is proportional to the differential value dig / dt obtained by time-differentiating the gate current ig. Therefore, the differential value D substantially represents the slope of the time change of the gate current ig.
  • the first comparator 114 compares the differential value D obtained by the differentiator 113 with the first reference value REF1, and outputs a signal S11 representing the comparison result.
  • the first reference value REF1 is set to 0.
  • the differential value D is larger than the first reference value REF1 (that is, when D> 0)
  • the signal S11 becomes “H (logic high)” level.
  • the differential value D is equal to or smaller than the first reference value REF1 (that is, when D ⁇ 0)
  • the signal S11 is at the “L (logic low)” level.
  • the integrator 115 time-integrates the voltage E corresponding to the gate current ig detected by the gate current detector 111 and outputs an integrated value I.
  • Integral value I is proportional to integral value ⁇ ig (t) dt obtained by time-integrating gate current ig. Therefore, the integral value I is proportional to the gate voltage Vgs according to the equation (1).
  • the second comparator 116 compares the integrated value I obtained by the integrator 115 with the second reference value REF2, and outputs a signal S12 representing the comparison result.
  • the second reference value REF2 is a value larger than 0, for example, set to a value larger than 0 and smaller than the mirror voltage of the power semiconductor element 100.
  • the integral value I is larger than the second reference value REF2 (that is, when I> REF2)
  • the signal S12 becomes “H” level.
  • the integral value I is equal to or smaller than the second reference value REF2 (that is, when I ⁇ REF2)
  • the signal S12 becomes “L” level.
  • the logical operation unit 117 calculates a logical product of the signal S11 output from the first comparator 114 and the signal S12 output from the second comparator 116.
  • the logical operation unit 117 outputs a signal SS100 representing a logical product.
  • Signal SS100 is “H” when both signals S11 and S12 are at “H” level, and is at “L” level when at least one of signal S11 and signal S12 is at “L” level.
  • the signal SS100 is at the “H” level.
  • the signal SS100 is at the “L” level.
  • the logical operator 117 outputs the signal SS100 to the determiner 1000.
  • the drive circuit 210 is a circuit that drives the power semiconductor element 200, and includes a gate current detection unit 211, a control command unit 212, a differentiator 213, a first comparator 214, an integrator 215, and a second comparator 216. , And a logic unit 217.
  • the basic configuration of the drive circuit 210 is the same as that of the drive circuit 110.
  • control command unit 212 when an ON command is input from the outside, the control command unit 212 outputs a turn-on command for the power semiconductor element 200 to the gate terminal 200 g of the power semiconductor element 200.
  • control command unit 112 when an off command is input from the outside, the control command unit 112 outputs a turn-off command to the gate terminal 200 g of the power semiconductor element 200.
  • the gate current detection unit 211 detects the gate current ig flowing into the gate terminal 200g of the power semiconductor element 200 after receiving the turn-on command from the control command unit 212.
  • the gate current detection unit 211 outputs a signal indicating the voltage E according to the detected gate current ig.
  • the differentiator 213 time-differentiates the voltage E corresponding to the gate current ig detected by the gate current detector 211 and outputs a differential value D.
  • the integrator 215 time-integrates the voltage E corresponding to the gate current ig detected by the gate current detector 211 and outputs an integrated value I.
  • the second comparator 216 compares the integration value I obtained by the integrator 215 with the second reference value REF2, and outputs a signal S22 representing the comparison result.
  • the logical operation unit 217 calculates the logical product of the signal S21 output from the first comparator 214 and the signal S22 output from the second comparator 216, and outputs a signal SS200 representing the logical product.
  • the signal SS200 becomes “H” when both the signals S21 and S22 are at “H” level, that is, when the differential value D> 0 and the integral value I> REF2, and at least one of the signal S21 and the signal S22.
  • Is at the “L” level that is, when the differential value D ⁇ 0 or the integral value I ⁇ REF2, the “L” level is obtained.
  • the logical operator 217 outputs the signal SS200 to the determiner 1000.
  • the determination unit 1000 Based on the signal SS100 output from the logical operation unit 117 of the drive circuit 110 and the signal SS200 output from the logical operation unit 217 of the drive circuit 210, the determination unit 1000 detects that either of the power semiconductor elements 100, 200 is excessive. It is determined whether or not the current state. The determiner 1000 outputs a signal S1000 indicating the determination result to the control command units 112 and 212. The operation of the determiner 1000 will be described later.
  • FIG. 2 is a waveform diagram showing the operation of the drive circuit 110 when the power semiconductor element 100 is turned on.
  • the gate current ig of the power semiconductor element 100 in order from the top, the gate current ig of the power semiconductor element 100, the differential value D by the differentiator 113, the output signal S11 of the first comparator 114, the integral value I by the integrator 115, and the second comparison.
  • the waveforms of the output signal S12 of the unit 116 and the output signal SS100 of the logic unit 117 are shown.
  • the direction in which the gate current ig flows into the gate terminal 100g is defined as the positive direction.
  • the gate current ig gradually increases.
  • the gate current ig starts to decrease at time t1 after time t0, it rises again at time t3. Thereafter, when it starts decreasing again at time t4, it gradually decreases to zero. That is, in the time waveform of the gate current ig, a maximum point appears at times t1 and t4, and a minimum point appears at time t3 so as to be sandwiched between the two maximum points.
  • the time waveform of the gate current ig shown in FIG. 2 is compared with the behavior of the power semiconductor element 100 during the turn-on operation.
  • the capacitance generated with reference to the gate terminal 100g is a parasitic capacitance component generated between the gate terminal 100g and the source terminal 100s (hereinafter referred to as “gate-source capacitance Cgs”). And a parasitic capacitance component generated between the gate terminal 100g and the drain terminal 100d (hereinafter referred to as “gate-drain capacitance Cgd”).
  • the gate-drain capacitance Cgd corresponds to the feedback capacitance in the MOSFET.
  • the gate-drain capacitance Cgd and the gate-source capacitance Cgs are connected in parallel when viewed from the gate terminal 100g.
  • the gate current ig When a turn-on command is input to the gate terminal 100g at time t0, the gate current ig first charges the gate-source capacitance Cgs. Note that the gate voltage Vgs gradually increases as the gate-source capacitance Cgs is charged. When the gate voltage Vgs exceeds the threshold voltage, the power semiconductor element 100 starts to turn on.
  • the first maximum point (time t1) of the gate current ig represents a state where the gate-source capacitance Cgs is charged.
  • the minimum point (time t3) of the gate current ig represents a state in which the gate current ig flows through the gate-drain capacitance Cgd. In other words, the minimum point of the gate current ig represents the mirror period of the power semiconductor element 100.
  • the drive circuit 110 is configured to detect the mirror period of the power semiconductor element 100 by detecting the timing at which the gate current ig becomes minimum, as will be described later.
  • the drive circuit 1110 can detect the timing at which the power semiconductor element 100 becomes conductive by detecting the mirror period of the power semiconductor element 100.
  • the gate current ig again charges the gate-source capacitance Cgs, so that the gate voltage Vgs rises to the gate drive power supply voltage. Thereafter, the gate current ig gradually decreases and finally converges to zero.
  • the differential value D represents the gradient of the time variation of the gate current ig.
  • the differential value D is a positive value
  • the differential value D is a negative value
  • the differential value D shows a positive value, but turns to a negative value at time t1. This time t1 corresponds to the first maximum point of the gate current ig.
  • the differential value D changes from a negative value to a positive value again.
  • This time t3 corresponds to the minimum point of the gate current ig.
  • the differential value D further turns to a negative value again at time t4, and then gradually converges toward zero.
  • Time t4 corresponds to the second maximum point of the gate current ig.
  • the differential value D takes a value of 0 at the maximum and minimum points of the gate current ig.
  • the integral value I is the time integration of the waveform of the gate current ig, it is an increasing function that increases starting from the time t0.
  • the integral value I has a moderate increase rate (corresponding to the slope of the waveform of the integral value I) after the timing of the first maximum point (time t1). Note that the integral value I maintains a constant state in the vicinity of the timing of the minimum point (time t3).
  • the waveform of the integral value I is a period in which the gate voltage Vgs is in a constant state and reflects the mirror period.
  • the length of the mirror period is determined by the gate-drain capacitance Cgd.
  • the output signal S12 of the second comparator 116 changes from the L level to the H level at a timing (time t2) when the integral value I exceeds the second reference value REF2. Transition to the level.
  • the second reference value REF2 is preferably set to a value greater than 0 and less than the mirror voltage, as shown in FIG. More preferably, the second reference value REF2 is set to a value not less than the threshold voltage of the power semiconductor element 100 and less than the mirror voltage. In this way, as shown in FIG. 2, at the timing (time t2) between the timing at which the gate current ig becomes the first maximum point (time t1) and the timing at which the gate current ig becomes the minimum point (time t3), S12 can be shifted to the H level.
  • the output signal SS100 of the logical operator 117 is a signal indicating the logical product of the output signal S11 of the first comparator 114 and the output signal S12 of the second comparator 116, and both the signals S11 and S12 are at the H level.
  • the H level is indicated when Therefore, as shown in FIG. 2, the signal SS100 is at the H level during the period from the timing of the minimum point of the gate current ig (time t3) to the timing of the second maximum point (time t4).
  • the signal SS100 transitions from the L level to the H level at the timing when the gate current ig becomes minimum, that is, when the drain terminal 100d and the source terminal 100s of the power semiconductor element 100 become conductive and the current starts to flow. Signal. Therefore, by detecting the timing at which the output signal SS100 of the logical operation unit 117 transitions to the H level, it is possible to detect the timing at which the power semiconductor element 100 becomes conductive.
  • the signal SS100 corresponds to an example of a “detection signal”.
  • the output signal SS100 of the logical operation unit 117 of the drive circuit 110 and the output signal SS200 of the logical operation unit 217 of the drive circuit 200 are input to the determination unit 1000.
  • the signal SS100 is a signal that transitions to the H level at the timing when the power semiconductor element 100 becomes conductive.
  • the signal SS200 is a signal that transitions to the H level at the timing when the power semiconductor element 200 becomes conductive.
  • the determiner 1000 determines whether one of the power semiconductor elements 100 and 200 is in an overcurrent state by comparing the signal SS100 and the signal SS200. Specifically, the determiner 1000 determines that either of the power semiconductor elements 100 and 200 is overcurrent based on the time difference between the timing when the signal transitions from the L level to the H level between the signal SS100 and the signal SS200. It is determined whether or not it is in a state.
  • FIG. 3A and 3B are diagrams for explaining a determination operation in the determination unit 1000.
  • FIG. 3A and 3B it is assumed that the signal SS100 first transitions to the H level from time t0 when the turn-on command is input to the gate terminals of the power semiconductor elements 100 and 200.
  • determination device 1000 stores time t11 at which signal SS100 transitions to the H level. Then, the determiner 1000 waits for the signal SS200 to transition from the L level to the H level from the stored time t11 to the time tx when the threshold time ⁇ Tth elapses. If signal SS200 transitions to H level by time tx, determiner 1000 determines that both power semiconductor elements 100 and 200 are not in an overcurrent state. The determination device 1000 outputs an “L” level signal S1000 indicating that the power semiconductor elements 100 and 200 are normal.
  • the output signal S1000 of the determiner 1000 is input to the control command unit 112 of the drive circuit 110 and the control command unit 212 of the drive circuit 210.
  • control command units 112 and 212 receives “L” level signal S1000 from determiner 1000, it holds the corresponding power semiconductor element in the ON state.
  • the turn-off command is output to the gate terminal of the corresponding power semiconductor element.
  • the determiner 1000 when the signal SS200 has not yet transitioned to the H level at the time tx when the threshold time ⁇ Tth has elapsed from the stored time t11, the determiner 1000 includes the power semiconductor element. 100 is determined to be in an overcurrent state. The determination device 1000 outputs an “H” level signal S1000 indicating that the power semiconductor element 100 is in an overcurrent state.
  • control command units 112 and 212 When each of the control command units 112 and 212 receives the “H” level signal S1000 from the determiner 1000, the control command units 112 and 212 issue a turn-off command to the gate terminal of the power semiconductor element to shut off the corresponding power semiconductor element. Output. Thereby, both the power semiconductor elements 100 and 200 are turned off.
  • the timing at which the signal SS200 transitions to the H level by the same method is used. Whether or not the power semiconductor elements 100 and 200 are in the overcurrent state can be determined based on the time difference from the timing at which the signal SS100 transitions to the H level.
  • each of the plurality of driving circuits that respectively drive the plurality of power semiconductor elements connected in parallel has the gate current of the corresponding power semiconductor element.
  • the timing at which the power semiconductor element becomes conductive can be detected.
  • the overcurrent state of a plurality of power semiconductor elements can be detected by comparing the timing when each power semiconductor element detected by each drive circuit becomes conductive. As a result, it is possible to detect an overcurrent state of a plurality of power semiconductor elements connected in parallel with a simple configuration.
  • FIG. 2 In the second embodiment, another configuration example of the drive circuits 110 and 210 according to the present embodiment will be described.
  • FIG. 4 only the drive circuit 110 ⁇ / b> A of the power semiconductor element 100 is shown, but the present invention can also be applied to the drive circuit 210 of the power semiconductor element 200.
  • drive circuit 110 ⁇ / b> A is a circuit that drives power semiconductor element 100, and includes gate current detection unit 311, control command unit 112, differentiator 113, first comparator 114, and integrator 115. , A second comparator 116, and a logic operator 117.
  • the drive circuit 110A differs from the drive circuit 110 shown in FIG. 1 in that a gate current detection unit 311 is provided instead of the gate current detection unit 111. Since the configuration of other parts of drive circuit 110A is the same as that of drive circuit 110 in FIG. 1, detailed description thereof will not be repeated.
  • the gate current detection unit 311 includes a resistance element 3111, a voltage detector 3112, and a calculator 3113.
  • the gate current detector 311 corresponds to an example of a “current detector”.
  • the resistance element 3111 is electrically connected between the output terminal of the control command unit 112 and the gate terminal 100 g of the power semiconductor element 100.
  • the gate current ig flows into the gate terminal 100g in response to the turn-on command from the control command unit 112
  • a voltage having a magnitude that is obtained by multiplying the resistance value R of the resistance element 3111 by the gate current ig is generated between the terminals of the resistance element 3111. .
  • the voltage detector 3112 detects the voltage E1 between the terminals of the resistance element 3111.
  • a general voltmeter can be used for the voltage detector 3112.
  • the voltage detector 3112 outputs a signal E1 indicating the detected voltage.
  • the computing unit 3113 calculates the gate current ig by dividing the detection value E1 by the voltage detector 3112 by the resistance value R of the resistance element 3111.
  • the calculator 3113 outputs a signal indicating the voltage E according to the detected gate current ig.
  • the integrator 115 and the second comparator 116 compare the integrated value I obtained by time-integrating the voltage E with the second reference value REF2, and output a signal S12 representing the comparison result.
  • the logical operator 117 outputs a signal SS1000 representing the logical product of the output signal S11 of the first comparator 114 and the output signal S12 of the second comparator 116.
  • the signal SS1000 is a signal that transitions from the L level to the H level at the timing when the power semiconductor element 100 becomes conductive.
  • each drive circuit 110A of power semiconductor elements 100 and 200 connected in parallel has a differential value D and an integral value of gate current ig of the corresponding power semiconductor element.
  • Embodiment 3 FIG.
  • the integrator 115 uses the above equation (1) to obtain a value obtained by dividing the integral value obtained by time-integrating the gate current ig by the gate-source capacitance Cgs. Based on the above, the gate voltage Vgs can be calculated.
  • FIG. 5 shows an example of the gate voltage Vgs dependency of the gate-source capacitance Cgs of the MOSFET.
  • the gate-source capacitance Cgs has a characteristic that the capacitance value increases as the absolute value of the gate voltage Vgs increases, with the gate voltage Vgs near 0 V being the minimum value. Therefore, when Cgs in the equation (1) is set to a fixed value, there is a concern that a deviation may occur between the calculated value of the gate voltage Vgs and the actual gate voltage Vgs.
  • Embodiment 4 FIG.
  • the configuration example of the drive device 1 that drives the two power semiconductor elements 100 and 200 connected in parallel has been described.
  • the drive device 1 according to the present disclosure is illustrated in FIG.
  • the present invention can be applied to a driving device that drives N power semiconductor elements (N is an integer of 2 or more) connected in parallel.
  • FIG. 6 is a diagram showing the configuration of the power semiconductor element driving device according to the fourth embodiment.
  • drive device 1 according to the fourth embodiment includes N drive circuits 110 to N10 that drive N power semiconductor elements 100 to N00, respectively.
  • the N drive circuits 110 to N10 have a common configuration, and output signals SS100 to SSN00 based on the differential value D and integral value I of the gate current ig of the corresponding power semiconductor element, respectively. Composed.
  • determiner 1000 Upon receiving signals SS100 to SSN00 from drive circuits 110 to N10, respectively, determiner 1000 determines whether any of power semiconductor elements 100 to N00 is in an overcurrent state by comparing signals SS100 to SSN00. . Specifically, the determiner 1000 compares the timing at which the signal transitions from the L level to the H level for the signals SS100 to SSN00.
  • FIG. 7 is a diagram for explaining a determination operation in the determination device 1000.
  • the signal SS100 first transitions to the H level from time t0 when the turn-on command is input to the gate terminals of the power semiconductor elements 100 to N00.
  • the determiner 1000 stores the time t11 when the signal SS100 transits to the H level. Then, the determiner 1000 waits for the remaining (N ⁇ 1) signals SS200 to SSN00 to transition to the H level from the stored time t11 to the time tx when the threshold time ⁇ Tth elapses.
  • the determination device 1000 determines that the power semiconductor elements 100 to N00 are not in an overcurrent state, and the power semiconductor element An “L” level signal S1000 indicating that 100 to N00 is normal is output.
  • the output signal S1000 of the determiner 1000 is input to each control command unit of the drive circuits 110 to N00.
  • each control command unit receives an “L” level signal S1000 from the determiner 1000, it holds the corresponding power semiconductor element in the ON state.
  • the turn-off command is output to the gate terminal of the corresponding power semiconductor element.
  • the determiner 1000 determines that the power semiconductor elements 100 to N00 are in the overcurrent state, and An “H” level signal S1000 indicating that the semiconductor elements 100 to N00 are in an overcurrent state is output.
  • each control command unit When each control command unit receives the “H” level signal S1000 from the determiner 1000, it outputs a turn-off command to the gate terminal of the power semiconductor element in order to shut off the corresponding power semiconductor element. As a result, power semiconductor elements 100 to N00 are all turned off.
  • the timing at which each of the N power semiconductor elements connected in parallel is turned on can be detected with a simple configuration based on the gate current ig. Therefore, even when the number of power semiconductor elements connected in parallel with the increase in capacity of the power converter increases, it is possible to suppress an increase in size and cost of the drive device.
  • 1 drive device 100, 200 power semiconductor element, 100d, 200d drain terminal, 100s, 200s source terminal, 100g, 200g gate terminal, 110, 110A, 210 drive circuit, 111, 311 gate voltage detector, 113, 213 differentiation , 114, 214, first comparator, 115, 215 integrator, 116, 216, second comparator, 117, 217 logic operator, 1000 determiner, 112, 212 control command unit, 3111 resistance element, 3112 voltage Detector, 3113 computing unit, REF1 first reference value, REF2 second reference value, D differential value, I integral value.

Abstract

複数の駆動回路（１１０，２１０）は、並列接続された複数の電力用半導体素子（１００，２００）をそれぞれ駆動する。各駆動回路は、制御指令部（１１２）と、電流検出器（１１１）と、微分器（１１３）と、積分器（１１５）とを含む。電流検出器（１１１）は、制御指令部（１１２）がターンオン指令を出力してから電力用半導体素子のゲート端子に流入するゲート電流を検出する。微分器（１１３）は電流検出器（１１１）により検出されたゲート電流を時間微分する。積分器（１１５）は電流検出器（１１１）により検出されたゲート電流を時間積分する。判定器（１０００）は、各駆動回路における微分値および積分値に基づいて、複数の電力用半導体素子のいずれかが過電流状態か否かを判定する。

Description

電力用半導体素子の駆動装置
　本開示は、電力用半導体素子の駆動装置に関し、より特定的には、並列接続された複数の電力用半導体素子の過電流状態を検出する機能を備えた駆動装置に関する。
　ＩＧＢＴ（Insulated　Gate　Bipolar　Transistor）およびＭＯＳＦＥＴ（Metal-Oxide-Semiconductor　Field-Effect　Transistor）等の電力用半導体素子を用いた電力変換器においては、所望の電力容量を確保するために、複数の電力用半導体素子を並列に接続することによる大容量化が行なわれている。複数の電力用半導体素子の間で電流を均等に分担して流すことで、大電流の取り扱いを可能としている。
　しかしながら、上記構成において、複数の電力用半導体素子のうちいずれかの電力用半導体素子に電流が集中する過電流状態となると、当該素子が熱破壊に至る可能性がある。したがって、並列接続された複数の電力用半導体素子を駆動する駆動装置においては、電力用半導体素子の過電流状態を検出し、熱破壊から電力用半導体素子を保護する機能が必要とされる。
　例えば、特開２０１７－７００５１号公報（特許文献１）には、並列接続された複数のＩＧＢＴを駆動する駆動装置において、ＩＧＢＴのエミッタ電流（主電流）を検出する電流検出器を設け、この電流検出器による検出値に基づいて過電流であるか否かを判定する構成が示されている。
特開２０１７－７００５１号公報
　しかしながら、特許文献１に記載される駆動装置においては、電力用半導体素子の主電流を検出するための電流検出器を具備することが必要となる。このような電流検出器としては、主電流相当の大きな電流を検出できることが求められるため、必然的に大型かつ高コストな電流計を用いることになる。そのため、駆動装置全体が大型化するとともに、装置コストの上昇に繋がることが懸念される。
　この発明はこのような課題を解決するためになされたものであって、その目的は、簡易な構成で並列接続された複数の電力用半導体素子の過電流状態を検出することができる電力用半導体素子の駆動装置を提供することである。
　本開示に係る電力用半導体素子の駆動装置は、並列接続された複数の電力用半導体素子を駆動するように構成される。複数の電力用半導体素子の各々は、第１の端子、第２の端子およびゲート端子を有している。駆動装置は、複数の電力用半導体素子をそれぞれ駆動する複数の駆動回路を備える。複数の駆動回路の各々は、制御指令部と、電流検出器と、微分器と、積分器とを含む。制御指令部は、対応する電力用半導体素子のターンオン指令を出力する。電流検出器は、制御指令部がターンオン指令を出力してから電力用半導体素子のゲート端子に流入するゲート電流を検出する。微分器は、電流検出器により検出されたゲート電流を時間微分する。積分器は、電流検出器により検出されたゲート電流を時間積分する。駆動装置は、判定器をさらに備える。判定器は、各複数の駆動回路における微分器による微分値および積分器による積分値に基づいて、複数の電力用半導体素子のいずれかが過電流状態か否かを判定するように構成される。
　本開示によれば、簡易な構成で並列接続された複数の電力用半導体素子の過電流状態を検出することができる。
実施の形態１に係る電力用半導体素子およびその駆動装置の構成を示す図である。 電力用半導体素子のターンオン動作時における駆動回路の動作を示す波形図である。 判定器における判定動作を説明するための図である。 判定器における判定動作を説明するための図である。 実施の形態２に係る電力用半導体素子の駆動回路の構成を示す図である。 電力用半導体素子のゲート・ソース間容量のゲート電圧依存性を説明する図である。 実施の形態４に係る電力用半導体素子の駆動装置の構成を示す図である。 判定器における判定動作を説明するための図である。
　以下、本発明の実施の形態について図面を参照して詳細に説明する。なお、以下では図中の同一または相当部分には同一符号を付してその説明は原則的には繰返さないものとする。
　実施の形態１．
　図１は、実施の形態１に係る電力用半導体素子およびその駆動装置の構成を示す図である。図１では、並列接続された２個の電力用半導体素子１００，２００を駆動する駆動装置を例示する。並列接続される電力用半導体素子の個数は複数であればよく、３個以上であってもよい。また、電力用半導体素子は、ディスクリート形状およびモジュール形状のいずれであってもよい。
　電力用半導体素子１００，２００は同じ構造を有するため、理想的には外部から入力される指令に応答して、同じタイミングで導通および遮断する。電力用半導体素子１００，２００が同じタイミングで導通状態となることで、電力用半導体素子１００，２００に電力変換器に流れる電流を均等に分担させることができる。
　しかしながら、製造ばらつき等に起因して、電力用半導体素子１００，２００の間で導通および遮断のタイミングにずれが生じることがある。導通タイミングにずれが生じた場合、電力用半導体素子１００，２００の一方のみが導通状態となるため、この電力用半導体素子に電流が集中して流れる過電流状態となり、結果的に当該電力用半導体素子が熱破壊することが懸念される。
　本実施の形態１に係る駆動装置１は、並列接続された電力用半導体素子１００，２００の過電流状態を検出する機能を具備することで、電力用半導体素子１００，２００を過電流状態から保護するものである。
　なお、図１では、電力用半導体素子１００，２００としてＭＯＳＦＥＴを例示しているが、必ずしもＭＯＳＦＥＴに限定されるものではなく、ＩＧＢＴなどの自己消弧型半導体素子であってもよい。電力用半導体素子１００，２００は、直流電力を交流電力に変換する逆変換器、交流電力を直流電力に変換する順変換器などの電力変換器に含まれている。
　また、電力用半導体素子１００，２００を構成する材料はシリコンに限定されるものではなく、ワイドバンドギャップ半導体（例えば、炭化珪素、窒化ガリウム、酸化ガリウム、ダイヤモンド等）であってもよい。
　電力用半導体素子１００は、ドレイン端子１００ｄ、ソース端子１００ｓおよびゲート端子１００ｇを有する。電力用半導体素子２００は、ドレイン端子２００ｄ、ソース端子２００ｓおよびゲート端子２００ｇを有する。
　ドレイン端子１００ｄ，２００ｄは「第１の端子」の一実施例に対応し、ソース端子１００ｓ，２００ｓは「第２の端子」の一実施例に対応する。ドレイン端子１００ｄ，２００ｄにはそれぞれ、ソース端子１００ｓ，１００ｓよりも高い電圧が印加されている。
　ゲート端子１００ｇは駆動回路１１０に接続されており、駆動回路１１０から制御指令（ゲート指令）を受ける。ゲート端子２００ｇは駆動回路２１０に接続されており、駆動回路２１０から制御指令（ゲート指令）を受ける。
　図１を参照して、駆動装置１は、並列接続された電力用半導体素子１００，２００を駆動させる装置であって、駆動回路１１０，２１０と、判定器１０００とを備える。駆動装置１は、後述するように、電力用半導体素子１００，２００の過電流状態を検出する機能を備えている。
　駆動回路１１０は、電力用半導体素子１００を駆動させる回路であって、ゲート電流検出部１１１、制御指令部１１２、微分器１１３、第１の比較器１１４、積分器１１５、第２の比較器１１６、および論理演算器１１７を含む。
　制御指令部１１２は、外部からオン指令が入力されると、電力用半導体素子１００を導通状態（オン状態）に遷移（以下、「ターンオン」という）させるゲート指令（ターンオン指令）を電力用半導体素子１００のゲート端子１００ｇに出力する。これにより、電力用半導体素子１００がターンオンし、導通状態となる。
　制御指令部１１２は、外部からオフ指令が入力されると、電力用半導体素子１００を遮断状態（オフ状態）に遷移（以下、「ターンオフ」という）させるゲート指令（ターンオフ指令）を電力用半導体素子１００のゲート端子１００ｇに出力する。これにより、電力用半導体素子１００がターンオフし、遮断状態となる。
　ゲート電流検出部１１１は、制御指令部１１２からターンオン指令を受けてから電力用半導体素子１００のゲート端子１００ｇに流入するゲート電流ｉｇを検出する。ゲート電流検出部１１１には一般的な電流計を用いることができる。ゲート電流検出部１１１は、検出されたゲート電流ｉｇに応じた電圧Ｅを示す信号を出力する。ゲート電流検出部１１１は「電流検出器」の一実施例に対応する。
　微分器１１３は、ゲート電流検出部１１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間微分し、微分値Ｄを出力する。微分値Ｄは電圧Ｅを用いて、Ｄ＝ｄＥ／ｄｔで表される。微分値Ｄは、ゲート電流ｉｇを時間微分した微分値ｄｉｇ／ｄｔに比例する。したがって、微分値Ｄは、実質的に、ゲート電流ｉｇの時間変化の傾きを表している。
　第１の比較器１１４は、微分器１１３による微分値Ｄと、第１の基準値ＲＥＦ１とを比較して、比較結果を表す信号Ｓ１１を出力する。第１の基準値ＲＥＦ１は０に設定されている。微分値Ｄが第１の基準値ＲＥＦ１よりも大きい場合（すなわち、Ｄ＞０の場合）、信号Ｓ１１は「Ｈ（論理ハイ）」レベルとなる。一方、微分値Ｄが第１の基準値ＲＥＦ１以下の場合（すなわち、Ｄ≦０の場合）、信号Ｓ１１は「Ｌ（論理ロー）」レベルとなる。
　積分器１１５は、ゲート電流検出部１１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間積分し、積分値Ｉを出力する。積分値Ｉは電圧Ｅを用いて、Ｉ＝∫Ｅｄｔで表される。
　ここで、電力用半導体素子１００のゲート端子１００ｇに流入するゲート電流ｉｇと、ゲート端子１００ｇおよびソース端子１００ｓ間に印加されるゲート電圧Ｖｇｓとの間には、次式（１）の関係が成り立っている。
Ｖｇｓ＝１／Ｃｇｓ・∫ｉｇ（ｔ）ｄｔ　　　…（１）
　ただし、Ｃｇｓは電力用半導体素子１００のゲート端子１００ｇおよびソース端子１００ｓ間に発生する寄生容量成分（すなわち、ゲート・ソース間容量）を示す。
　積分値Ｉは、ゲート電流ｉｇを時間積分した積分値∫ｉｇ（ｔ）ｄｔに比例する。したがって、式（１）より、積分値Ｉはゲート電圧Ｖｇｓに比例する。
　第２の比較器１１６は、積分器１１５による積分値Ｉと、第２の基準値ＲＥＦ２とを比較して、比較結果を表す信号Ｓ１２を出力する。第２の基準値ＲＥＦ２は０より大きい値であって、例えば、０より大きくかつ電力用半導体素子１００のミラー電圧よりも小さい値に設定されている。積分値Ｉが第２の基準値ＲＥＦ２よりも大きい場合（すなわち、Ｉ＞ＲＥＦ２の場合）、信号Ｓ１２は「Ｈ」レベルとなる。一方、積分値Ｉが第２の基準値ＲＥＦ２以下の場合（すなわち、Ｉ≦ＲＥＦ２の場合）、信号Ｓ１２は「Ｌ」レベルとなる。
　論理演算器１１７は、第１の比較器１１４が出力する信号Ｓ１１と第２の比較器１１６が出力する信号Ｓ１２との論理積を演算する。論理演算器１１７は、論理積を表す信号ＳＳ１００を出力する。信号ＳＳ１００は、信号Ｓ１１，Ｓ１２がともに「Ｈ」レベルのときに「Ｈ」となり、信号Ｓ１１および信号Ｓ１２の少なくとも一方が「Ｌ」レベルのときに「Ｌ」レベルとなる。
　すなわち、微分値Ｄ＞０であり、かつ、積分値Ｉ＞ＲＥＦ２の場合、信号ＳＳ１００は「Ｈ」レベルとなる。一方、微分値Ｄ≦０または積分値Ｉ≦ＲＥＦ２の場合、信号ＳＳ１００は「Ｌ」レベルとなる。論理演算器１１７は、信号ＳＳ１００を判定器１０００へ出力する。
　駆動回路２１０は、電力用半導体素子２００を駆動させる回路であって、ゲート電流検出部２１１、制御指令部２１２、微分器２１３、第１の比較器２１４、積分器２１５、第２の比較器２１６、および論理演算器２１７を含む。駆動回路２１０は基本的な構成が駆動回路１１０と同じである。
　すなわち、制御指令部２１２は、外部からオン指令が入力されると、電力用半導体素子２００のターンオン指令を電力用半導体素子２００のゲート端子２００ｇに出力する。一方、制御指令部１１２は、外部からオフ指令が入力されると、ターンオフ指令を電力用半導体素子２００のゲート端子２００ｇへ出力する。
　ゲート電流検出部２１１は、制御指令部２１２からターンオン指令を受けてから電力用半導体素子２００のゲート端子２００ｇに流入するゲート電流ｉｇを検出する。ゲート電流検出部２１１は、検出されたゲート電流ｉｇに応じた電圧Ｅを示す信号を出力する。
　微分器２１３は、ゲート電流検出部２１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間微分し、微分値Ｄを出力する。第１の比較器２１４は、微分器２１３による微分値Ｄと、第１の基準値ＲＥＦ１（＝０）とを比較して、比較結果を表す信号Ｓ２１を出力する。
　積分器２１５は、ゲート電流検出部２１１で検出されたゲート電流ｉｇに応じた電圧Ｅを時間積分し、積分値Ｉを出力する。第２の比較器２１６は、積分器２１５による積分値Ｉと、第２の基準値ＲＥＦ２とを比較して、比較結果を表す信号Ｓ２２を出力する。
　論理演算器２１７は、第１の比較器２１４が出力する信号Ｓ２１と第２の比較器２１６が出力する信号Ｓ２２との論理積を演算し、論理積を表す信号ＳＳ２００を出力する。信号ＳＳ２００は、信号Ｓ２１，Ｓ２２がともに「Ｈ」レベルのとき、すなわち、微分値Ｄ＞０であり、かつ、積分値Ｉ＞ＲＥＦ２のときに「Ｈ」となり、信号Ｓ２１および信号Ｓ２２の少なくとも一方が「Ｌ」レベルのとき、すなわち、微分値Ｄ≦０または積分値Ｉ≦ＲＥＦ２のときに「Ｌ」レベルとなる。論理演算器２１７は、信号ＳＳ２００を判定器１０００へ出力する。
　判定器１０００は、駆動回路１１０の論理演算器１１７が出力する信号ＳＳ１００と、駆動回路２１０の論理演算器２１７が出力する信号ＳＳ２００とに基づいて、電力用半導体素子１００，２００のいずれかが過電流状態であるか否かを判定する。判定器１０００は、判定結果を示す信号Ｓ１０００を制御指令部１１２，２１２へ出力する。判定器１０００の動作については後述する。
　次に、実施の形態１に係る電力用半導体素子の駆動装置１の動作について説明する。
　最初に、図２を用いて、電力用半導体素子１００の駆動回路１１０の動作を説明する。なお、電力用半導体素子２００の駆動回路２１０の動作は、図２に示す駆動回路１１０の動作と同様である。
　図２は、電力用半導体素子１００のターンオン動作時における駆動回路１１０の動作を示す波形図である。図２では、上から順番に、電力用半導体素子１００のゲート電流ｉｇ、微分器１１３による微分値Ｄ、第１の比較器１１４の出力信号Ｓ１１、積分器１１５による積分値Ｉ、第２の比較器１１６の出力信号Ｓ１２、および論理演算器１１７の出力信号ＳＳ１００の波形が示されている。なお、ゲート電流ｉｇはゲート端子１００ｇに流入する向きを正方向と定義する。
　図２に示すように、時刻ｔ０にてターンオン指令が電力用半導体素子１００のゲート端子１００ｇに入力されると、ゲート電流ｉｇは徐々に増加する。ゲート電流ｉｇは、時刻ｔ０より後の時刻ｔ１で減少に転じると、さらに後の時刻ｔ３にて再び上昇する。その後、時刻ｔ４で再び減少に転じると、徐々に０にまで減少する。すなわち、ゲート電流ｉｇの時間波形には、時刻ｔ１，ｔ４にて極大点が現われ、かつ、この２つの極大点に挟まれるように、時刻ｔ３にて極小点が現われる。
　ここで、図２に示したゲート電流ｉｇの時間波形を、ターンオン動作時の電力用半導体素子１００の振る舞いに照らし合わせる。
　電力用半導体素子１００を構成するＭＯＳＦＥＴにおいて、ゲート端子１００ｇを基準として発生する容量は、ゲート端子１００ｇおよびソース端子１００ｓ間に発生する寄生容量成分（以下、「ゲート・ソース間容量Ｃｇｓ」という）と、ゲート端子１００ｇおよびドレイン端子１００ｄ間に発生する寄生容量成分（以下、「ゲート・ドレイン間容量Ｃｇｄ」という）とがある。ゲート・ドレイン間容量Ｃｇｄは、ＭＯＳＦＥＴにおける帰還容量に相当する。ゲート・ドレイン間容量Ｃｇｄおよびゲート・ソース間容量Ｃｇｓは、ゲート端子１００ｇを基準で見ると並列接続となっている。
　時刻ｔ０でゲート端子１００ｇにターンオン指令が入力されると、ゲート電流ｉｇは、最初にゲート・ソース間容量Ｃｇｓを充電する。なお、ゲート・ソース間容量Ｃｇｓが充電されることで、ゲート電圧Ｖｇｓは徐々に上昇する。ゲート電圧Ｖｇｓが閾値電圧を超えると、電力用半導体素子１００はオンし始める。ゲート電流ｉｇの最初の極大点（時刻ｔ１）は、ゲート・ソース間容量Ｃｇｓを充電している状態を表している。
　電力用半導体素子１００がオンになると、ドレイン端子１００ｄおよびソース端子１００ｓ間に電流が流れ始め、ドレイン端子１００ｄの電圧が下がり始める。ゲート電流ｉｇのほとんどがゲート・ドレイン間容量Ｃｇｄを流れ、ゲート・ソース間容量Ｃｇｓには電流が流れないため、ゲート電圧Ｖｇｓは上昇せずに一定の状態を維持する。このゲート電圧Ｖｇｓが一定になる期間は「ミラー期間」と呼ばれる。また、この一定の電圧値は「ミラー電圧」と呼ばれる。ゲート電流ｉｇの極小点（時刻ｔ３）は、ゲート電流ｉｇがゲート・ドレイン間容量Ｃｇｄを流れている状態を表している。言い換えれば、ゲート電流ｉｇの極小点は、電力用半導体素子１００のミラー期間を表している。
　上述したように、このゲート電流ｉｇが極小となるタイミングでは、電力用半導体素子１００のドレイン端子１００ｄおよびソース端子１００ｓが導通状態となり、電流が流れ始める。本実施の形態に係る駆動回路１１０は、後述するように、このゲート電流ｉｇが極小となるタイミングを検知することにより、電力用半導体素子１００のミラー期間を検知するように構成される。駆動回路１１１０は、電力用半導体素子１００のミラー期間を検知することで、電力用半導体素子１００が導通状態となるタイミングを検知することができる。
　なお、時刻ｔ３以降、ゲート電流ｉｇは再びゲート・ソース間容量Ｃｇｓを充電するため、ゲート電圧Ｖｇｓがゲート駆動電源電圧まで上昇する。その後、ゲート電流ｉｇは徐々に減少し、最終的に０に収束する。
　図２において、微分値Ｄはゲート電流ｉｇの時間変化の傾きを表している。ゲート電流ｉｇが増加しているとき微分値Ｄは正の値となり、ゲート電流ｉｇが減少しているとき微分値Ｄは負の値となる。図２の例では、時刻ｔ０以降、微分値Ｄは正の値を示しているが、時刻ｔ１にて負の値に転じる。この時刻ｔ１はゲート電流ｉｇの最初の極大点に対応している。
　その後の時刻ｔ３において、微分値Ｄは負の値から再び正の値となる。この時刻ｔ３はゲート電流ｉｇの極小点に対応している。微分値Ｄはさらに、時刻ｔ４で再び負の値に転じた後、徐々に０に向かって収束する。時刻ｔ４はゲート電流ｉｇの２番目の極大点に対応している。
　このように、微分値Ｄはゲート電流ｉｇの極大点および極小点において０の値をとる。第１の比較器１１４の出力信号Ｓ１１は、微分値Ｄ＞０（＝ＲＥＦ１）のときにＨレベルとなり、微分値Ｄ≦０のときにＬレベルとなる。したがって、微分値Ｄが極大点となる時刻ｔ１，ｔ４で信号Ｓ１１はＨレベルからＬレベルに遷移する。また、微分値Ｄが極小点となる時刻ｔ３で信号Ｓ１１はＬレベルからＨレベルに遷移する。
　これに対して、積分値Ｉは、ゲート電流ｉｇの波形の時間積分であるため、時刻ｔ０を起点として増加する増加関数となる。積分値Ｉは、最初の極大点のタイミング（時刻ｔ１）以降、増加率（積分値Ｉの波形の傾きに相当）が緩やかとなる。なお、極小点のタイミング（時刻ｔ３）近傍において、積分値Ｉは一定の状態を維持している。
　上述したように、積分値Ｉはゲート電圧Ｖｇｓに比例しているため、積分値Ｉの波形には、ゲート電圧Ｖｇｓが一定の状態になる期間でありミラー期間が反映される。なお、ミラー期間の長さは、ゲート・ドレイン間容量Ｃｇｄによって決まる。ゲート・ドレイン間容量Ｃｇｄが小さくなるとミラー期間が短くなり、ゲート・ドレイン間容量Ｃｇｄが大きくなるとミラー期間が長くなる。このミラー期間の終了後、積分値Ｉの増加率は再び増加し、２番目の極大点のタイミング（時刻ｔ４）を経過した後において一定値に収束する。
　このように積分値Ｉは増加関数であることから、積分値Ｉが第２の基準値ＲＥＦ２を超えたタイミング（時刻ｔ２）にて、第２の比較器１１６の出力信号Ｓ１２はＬレベルからＨレベルに遷移することになる。
　なお、第２の基準値ＲＥＦ２は、図２に示すように、０より大きくかつミラー電圧未満の値に設定することが好ましい。より好ましくは、第２の基準値ＲＥＦ２は、電力用半導体素子１００の閾値電圧以上であってミラー電圧未満の値に設定する。このようにすると、図２に示すように、ゲート電流ｉｇが最初の極大点となるタイミング（時刻ｔ１）と極小点となるタイミング（時刻ｔ３）とに挟まれたタイミング（時刻ｔ２）において、信号Ｓ１２をＨレベルに遷移させることができる。
　論理演算器１１７の出力信号ＳＳ１００は、第１の比較器１１４の出力信号Ｓ１１と第２の比較器１１６の出力信号Ｓ１２との論理積を示す信号であって、信号Ｓ１１およびＳ１２がともにＨレベルとなるときにＨレベルを示す。したがって、図２に示すように、信号ＳＳ１００は、ゲート電流ｉｇの極小点のタイミング（時刻ｔ３）から２番目の極大点のタイミング（時刻ｔ４）までの期間、Ｈレベルとなる。
　このように、信号ＳＳ１００は、ゲート電流ｉｇが極小となるタイミング、すなわち、電力用半導体素子１００のドレイン端子１００ｄおよびソース端子１００ｓが導通状態となり、電流が流れ始めるタイミングでＬレベルからＨレベルに遷移する信号である。したがって、論理演算器１１７の出力信号ＳＳ１００がＨレベルに遷移するタイミングを検知することで、電力用半導体素子１００が導通状態となるタイミングを検知することができる。信号ＳＳ１００は「検知信号」の一実施例に対応する。
　図１に戻って、駆動回路１１０の論理演算器１１７の出力信号ＳＳ１００、および駆動回路２００の論理演算器２１７の出力信号ＳＳ２００は、判定器１０００に入力される。図２で説明したように、信号ＳＳ１００は、電力用半導体素子１００が導通状態となるタイミングでＨレベルに遷移する信号である。同様に、信号ＳＳ２００は、電力用半導体素子２００が導通状態となるタイミングでＨレベルに遷移する信号である。
　判定器１０００は、信号ＳＳ１００と信号ＳＳ２００とを比較することにより、電力用半導体素子１００，２００のいずれかが過電流状態か否かを判定する。具体的には、判定器１０００は、信号ＳＳ１００と信号ＳＳ２００との間で、信号がＬレベルからＨレベルに遷移するタイミングの時間差に基づいて、電力用半導体素子１００，２００のいずれかが過電流状態か否かを判定する。
　図３Ａおよび図３Ｂは、判定器１０００における判定動作を説明するための図である。図３Ａおよび図３Ｂでは、電力用半導体素子１００，２００のゲート端子にターンオン指令が入力された時刻ｔ０から、最初に、信号ＳＳ１００がＨレベルに遷移した場合を想定する。
　図３Ａを参照して、判定器１０００は、信号ＳＳ１００がＨレベルに遷移した時刻ｔ１１を記憶する。そして、判定器１０００は、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過する時刻ｔｘまで、信号ＳＳ２００がＬレベルからＨレベルに遷移することを待つ。時刻ｔｘまでに信号ＳＳ２００がＨレベルに遷移すれば、判定器１０００は、電力用半導体素子１００，２００がともに過電流状態ではないと判定する。判定器１０００は、電力用半導体素子１００，２００が正常であることを示す「Ｌ」レベルの信号Ｓ１０００を出力する。
　判定器１０００の出力信号Ｓ１０００は、駆動回路１１０の制御指令部１１２および駆動回路２１０の制御指令部２１２に入力される。制御指令部１１２，２１２の各々は、判定器１０００から「Ｌ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子をオン状態に保持する。そして、外部からオフ指令が入力されると、ターンオフ指令を対応する電力用半導体素子のゲート端子へ出力する。
　これに対して、図３Ｂに示すように、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過した時刻ｔｘにおいて未だ信号ＳＳ２００がＨレベルに遷移していない場合には、判定器１０００は、電力用半導体素子１００が過電流状態であると判定する。判定器１０００は、電力用半導体素子１００が過電流状態であることを示す「Ｈ」レベルの信号Ｓ１０００を出力する。
　制御指令部１１２，２１２の各々は、判定器１０００から「Ｈ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子を遮断するために、電力用半導体素子のゲート端子に対してターンオフ指令を出力する。これにより、電力用半導体素子１００，２００はともにオフ状態となる。
　なお、電力用半導体素子１００，２００のゲート端子にターンオン指令が入力された時刻から最初に信号ＳＳ２００がＨレベルに遷移した場合においても、同様の方法によって、信号ＳＳ２００がＨレベルに遷移するタイミングと信号ＳＳ１００がＨレベルに遷移するタイミングとの時間差に基づいて、電力用半導体素子１００，２００が過電流状態か否かを判定することができる。
　以上説明したように、実施の形態１に係る駆動装置１によれば、並列接続された複数の電力用半導体素子をそれぞれ駆動する複数の駆動回路の各々は、対応する電力用半導体素子のゲート電流ｉｇに基づいて当該電力用半導体素子のミラー期間を検知することにより、当該電力用半導体素子が導通状態となるタイミングを検知することができる。そして、各駆動回路により検知された各電力用半導体素子が導通状態となるタイミングを比較することにより、複数の電力用半導体素子の過電流状態を検出することができる。この結果、簡易な構成で並列接続された複数の電力用半導体素子の過電流状態を検出することができる。
　実施の形態２．
　実施の形態２では、本実施の形態に係る駆動回路１１０，２１０の他の構成例について説明する。なお、図４では、電力用半導体素子１００の駆動回路１１０Ａのみが示されているが、電力用半導体素子２００の駆動回路２１０にも適用され得る。
　図４を参照して、駆動回路１１０Ａは、電力用半導体素子１００を駆動させる回路であって、ゲート電流検出部３１１、制御指令部１１２、微分器１１３、第１の比較器１１４、積分器１１５、第２の比較器１１６、および論理演算器１１７を含む。駆動回路１１０Ａは、図１に示した駆動回路１１０と比較して、ゲート電流検出部１１１に代えて、ゲート電流検出部３１１を備える点が異なる。駆動回路１１０Ａのその他の部分の構成は図１の駆動回路１１０と同じであるため、詳細な説明は繰返さない。
　ゲート電流検出部３１１は、抵抗素子３１１１、電圧検出器３１１２および演算器３１１３を含む。ゲート電流検出部３１１は「電流検出器」の一実施例に対応する。
　抵抗素子３１１１は、制御指令部１１２の出力端子および電力用半導体素子１００のゲート端子１００ｇの間に電気的に接続される。制御指令部１１２からターンオン指令を受けてゲート端子１００ｇにゲート電流ｉｇが流入すると、抵抗素子３１１１の端子間には、抵抗素子３１１１の抵抗値Ｒにゲート電流ｉｇを乗じた大きさの電圧が生じる。
　電圧検出器３１１２は、抵抗素子３１１１の端子間電圧Ｅ１を検出する。電圧検出器３１１２には一般的な電圧計を用いることができる。電圧検出器３１１２は、検出された電圧を示す信号Ｅ１を出力する。
　演算器３１１３は、電圧検出器３１１２による検出値Ｅ１を抵抗素子３１１１の抵抗値Ｒで除することにより、ゲート電流ｉｇを算出する。演算器３１１３は、検出されたゲート電流ｉｇに応じた電圧Ｅを示す信号を出力する。
　実施の形態１で説明したように、微分器１１３および第１の比較器１１４は、ゲート電流ｉｇに応じた電圧Ｅを時間微分した微分値Ｄと第１の基準値ＲＥＦ１（＝０）とを比較して、比較結果を表す信号Ｓ１１を出力する。積分器１１５および第２の比較器１１６は、電圧Ｅを時間積分した積分値Ｉと第２の基準値ＲＥＦ２とを比較して、比較結果を表す信号Ｓ１２を出力する。論理演算器１１７は、第１の比較器１１４の出力信号Ｓ１１と第２の比較器１１６の出力信号Ｓ１２との論理積を表す信号ＳＳ１０００を出力する。信号ＳＳ１０００は、電力用半導体素子１００が導通状態となるタイミングでＬレベルからＨレベルに遷移する信号である。
　したがって、実施の形態２に係る駆動装置１においても、並列接続される電力用半導体素子１００，２００の各々の駆動回路１１０Ａは、対応する電力用半導体素子のゲート電流ｉｇの微分値Ｄおよび積分値Ｅに基づいて、当該電力用半導体素子のミラー期間を検知することにより、当該電力用半導体素子が導通状態となるタイミングを検知することができる。そして、各駆動回路により検知された各電力用半導体素子が導通状態となるタイミングの時間差に基づいて、電力用半導体素子１００，２００の過電流状態を検出することができる。したがって、簡易な構成で電力用半導体素子１００，２００の過電流状態を検出することができる。
　実施の形態３．
　図１および図４に示した駆動回路１１０，１１０Ａにおいて、積分器１１５は、上記式（１）を用いることにより、ゲート電流ｉｇを時間積分した積分値をゲート・ソース間容量Ｃｇｓで除算した値に基づいて、ゲート電圧Ｖｇｓを算出することができる。
　ここで、ゲート・ソース間容量Ｃｇｓは、ゲート電圧Ｖｇｓに依存することが知られている。図５に、ＭＯＳＦＥＴのゲート・ソース間容量Ｃｇｓのゲート電圧Ｖｇｓ依存性の一例を示す。図５を参照して、ゲート・ソース間容量Ｃｇｓは、ゲート電圧Ｖｇｓが０Ｖ近傍を最小値として、ゲート電圧Ｖｇｓの絶対値が大きくなるにつれて容量値が大きくなる特性を有している。そのため、式（１）中のＣｇｓを固定値とした場合、ゲート電圧Ｖｇｓの演算値と実際のゲート電圧Ｖｇｓとの間にずれが生じてしまうことが懸念される。
　そこで、式（１）中のＣｇｓをゲート電圧Ｖｇｓの関数として扱うことで、ゲート電圧Ｖｇｓの演算精度を向上させることができる。ゲート電圧Ｖｇｓの演算精度が高められることで、電力用半導体素子のミラー期間の検知精度を高めることができる。したがって、電力用半導体素子１００，２００の過電流状態を精度良く検出することが可能となる。
　実施の形態４．
　上述した実施の形態１では、並列接続される２個の電力用半導体素子１００，２００を駆動する駆動装置１の構成例について説明したが、本開示に係る駆動装置１は、図６に示すような、並列接続されるＮ個（Ｎは２以上の整数）の電力用半導体素子を駆動する駆動装置に対して適用することが可能である。
　図６は、実施の形態４に係る電力用半導体素子の駆動装置の構成を示す図である。図６を参照して、実施の形態４に係る駆動装置１は、Ｎ個の電力用半導体素子１００～Ｎ００をそれぞれ駆動するＮ個の駆動回路１１０～Ｎ１０を備える。
　Ｎ個の駆動回路１１０～Ｎ１０は共通の構成を有しており、対応する電力用半導体素子のゲート電流ｉｇの微分値Ｄおよび積分値Ｉに基づいて、信号ＳＳ１００～ＳＳＮ００をそれぞれ出力するように構成される。
　判定器１０００は、駆動回路１１０～Ｎ１０から信号ＳＳ１００～ＳＳＮ００をそれぞれ受けると、信号ＳＳ１００～ＳＳＮ００を比較することにより、電力用半導体素子１００～Ｎ００のいずれかが過電流状態か否かを判定する。具体的には、判定器１０００は、信号ＳＳ１００～ＳＳＮ００について、信号がＬレベルからＨレベルに遷移するタイミングを比較する。
　図７は、判定器１０００における判定動作を説明するための図である。図７では、電力用半導体素子１００～Ｎ００のゲート端子にターンオン指令が入力された時刻ｔ０から、最初に、信号ＳＳ１００がＨレベルに遷移した場合を想定する。
　判定器１０００は、信号ＳＳ１００がＨレベルに遷移した時刻ｔ１１を記憶する。そして、判定器１０００は、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過する時刻ｔｘまでの間、残りの（Ｎ－１）個の信号ＳＳ２００～ＳＳＮ００がＨレベルに遷移することを待つ。
　時刻ｔｘまでに（Ｎ－１）個の信号ＳＳ２００～ＳＳＮ００が全てＨレベルに遷移した場合、判定器１０００は、電力用半導体素子１００～Ｎ００が過電流状態ではないと判定し、電力用半導体素子１００～Ｎ００が正常であることを示す「Ｌ」レベルの信号Ｓ１０００を出力する。判定器１０００の出力信号Ｓ１０００は、駆動回路１１０～Ｎ００の各々の制御指令部に入力される。各制御指令部は、判定器１０００から「Ｌ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子をオン状態に保持する。そして、外部からオフ指令が入力されると、ターンオフ指令を対応する電力用半導体素子のゲート端子へ出力する。
　これに対して、図７に示すように、記憶した時刻ｔ１１から閾値時間ΔＴｔｈが経過した時刻ｔｘにおいて、（Ｎ－１）個の信号ＳＳ２００～ＳＳＮ００のうち少なくとも１つがＨレベルに遷移していない場合、言い換えれば、時刻ｔｘにおいて信号ＳＳ１００～ＳＳＮ００の全てがＨレベルに遷移していない場合には、判定器１０００は、電力用半導体素子１００～Ｎ００が過電流状態であると判定し、電力用半導体素子１００～Ｎ００が過電流状態であることを示す「Ｈ」レベルの信号Ｓ１０００を出力する。各制御指令部は、判定器１０００から「Ｈ」レベルの信号Ｓ１０００を受けると、対応する電力用半導体素子を遮断するために、電力用半導体素子のゲート端子に対してターンオフ指令を出力する。これにより、電力用半導体素子１００～Ｎ００は全てオフ状態となる。
　本実施の形態４に係る駆動装置１によれば、並列接続されるＮ個の電力用半導体素子の各々が導通状態となるタイミングを、ゲート電流ｉｇに基づいて簡易な構成で検知することができるため、電力変換器の大容量化に伴なって並列接続される電力用半導体素子の個数が増大した場合においても、駆動装置が大型化および高コスト化することを抑制することができる。
　本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。この発明は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１　駆動装置、１００，２００　電力用半導体素子、１００ｄ，２００ｄ　ドレイン端子、１００ｓ，２００ｓ　ソース端子、１００ｇ，２００ｇ　ゲート端子、１１０，１１０Ａ，２１０　駆動回路、１１１，３１１　ゲート電圧検出部、１１３，２１３　微分器、１１４，２１４　第１の比較器、１１５，２１５　積分器、１１６，２１６　第２の比較器、１１７，２１７　論理演算器、１０００　判定器、１１２，２１２　制御指令部、３１１１　抵抗素子、３１１２　電圧検出器、３１１３　演算器、ＲＥＦ１　第１の基準値、ＲＥＦ２　第２の基準値、Ｄ　微分値、Ｉ　積分値。

Claims (8)

  1. 　並列接続された複数の電力用半導体素子を駆動する駆動装置であって、
    　前記複数の電力用半導体素子の各々は、第１の端子、第２の端子およびゲート端子を有しており、
    　前記複数の電力用半導体素子をそれぞれ駆動する複数の駆動回路を備え、
    　前記複数の駆動回路の各々は、
    　対応する電力用半導体素子のターンオン指令を出力する制御指令部と、
    　前記制御指令部が前記ターンオン指令を出力してから前記電力用半導体素子の前記ゲート端子に流入するゲート電流を検出する電流検出器と、
    　前記電流検出器により検出された前記ゲート電流を時間微分する微分器と、
    　前記電流検出器により検出された前記ゲート電流を時間積分する積分器とを含み、
    　各前記複数の駆動回路における前記微分器による微分値および前記積分器による積分値に基づいて、前記複数の電力用半導体素子のいずれかが過電流状態か否かを判定する判定器をさらに備える、電力用半導体素子の駆動装置。
  2. 　各前記複数の駆動回路は、前記微分器による微分値および前記積分器による積分値に基づいて、前記電力用半導体素子の前記第１の端子および前記第２の端子間が導通するタイミングを検知して、検知信号を出力するように構成され、
    　前記判定器は、各前記複数の駆動回路から出力される前記検知信号に基づいて、前記複数の電力用半導体素子のいずれかが過電流状態か否かを判定する、請求項１に記載の電力用半導体素子の駆動装置。
  3. 　各前記複数の駆動回路は、前記微分器による微分値および前記積分器による積分値に基づいて、前記電力用半導体素子のミラー期間を検知する、請求項２に記載の電力用半導体素子の駆動装置。
  4. 　各前記複数の駆動回路は、前記積分器による積分値が基準値より大きく、かつ、前記微分器による微分値が負から正となるタイミングに基づいて、前記ミラー期間を検知する、請求項３に記載の電力用半導体素子の駆動装置。
  5. 　前記判定器は、前記複数の駆動回路間における前記検知信号の時間差に基づいて、前記複数の電力用半導体素子のいずれかが過電流状態か否かを判定する、請求項２から４のいずれか１項に記載の電力用半導体素子の駆動装置。
  6. 　前記判定器は、前記複数の駆動回路のうち最初の駆動回路の前記検知信号を受信した時刻から閾値時間が経過した時点において前記複数の駆動回路の全ての前記検知信号の受信が完了していない場合、前記過電流状態と判定する、請求項５に記載の電力用半導体素子の駆動装置。
  7. 　前記積分器は、前記電流検出器により検出された前記ゲート電流を時間積分した積分値を前記ゲート端子および前記第２の端子間の容量で除算した値に基づいて、前記電力用半導体素子のゲート電圧を算出する、請求項１から６のいずれか１項に記載の電力用半導体素子の駆動装置。
  8. 　前記積分器は、前記ゲート端子および前記第２の端子間の容量を、前記電力用半導体素子のゲート電圧の関数として扱う、請求項７に記載の電力用半導体素子の駆動装置。
PCT/JP2019/000654 2018-04-27 2019-01-11 電力用半導体素子の駆動装置 WO2019207847A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2020516020A JP6925518B2 (ja) 2018-04-27 2019-01-11 電力用半導体素子の駆動装置
CN201980026548.4A CN111989849A (zh) 2018-04-27 2019-01-11 电力用半导体元件的驱动装置
US16/975,716 US11012066B2 (en) 2018-04-27 2019-01-11 Drive device for power semiconductor element
DE112019002204.0T DE112019002204B4 (de) 2018-04-27 2019-01-11 Treibereinrichtung für ein leistungs-halbleiterelement

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-086454 2018-04-27
JP2018086454 2018-04-27

Publications (1)

Publication Number Publication Date
WO2019207847A1 true WO2019207847A1 (ja) 2019-10-31

Family

ID=68294439

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/000654 WO2019207847A1 (ja) 2018-04-27 2019-01-11 電力用半導体素子の駆動装置

Country Status (5)

Country Link
US (1) US11012066B2 (ja)
JP (1) JP6925518B2 (ja)
CN (1) CN111989849A (ja)
DE (1) DE112019002204B4 (ja)
WO (1) WO2019207847A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044123A1 (ja) * 2020-08-25 2022-03-03 三菱電機株式会社 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置
WO2023119411A1 (ja) * 2021-12-21 2023-06-29 三菱電機株式会社 パワー半導体素子の駆動制御回路および電力回路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022093994A (ja) * 2020-12-14 2022-06-24 株式会社東芝 電力変換装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225506A (ja) * 2008-03-13 2009-10-01 Toshiba Corp 電力変換器
US20130328599A1 (en) * 2010-10-22 2013-12-12 Abb Research Ltd. Gate driver unit for electrical switching device
JP2017079534A (ja) * 2015-10-20 2017-04-27 トヨタ自動車株式会社 ゲート制御回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3434607A1 (de) * 1984-09-18 1986-03-27 Siemens AG, 1000 Berlin und 8000 München Verfahren und vorrichtung zum betreiben eines abschalthyristors
JP2910616B2 (ja) * 1995-04-27 1999-06-23 三菱電機株式会社 電圧源型電力変換装置
JP3931627B2 (ja) 2001-11-01 2007-06-20 株式会社日立製作所 半導体スイッチング素子のゲート駆動装置
US8723590B2 (en) 2010-12-23 2014-05-13 General Electric Company Power switch current estimator at gate driver
JP6468150B2 (ja) 2015-09-29 2019-02-13 株式会社デンソー 負荷駆動装置
US10790813B2 (en) * 2017-07-28 2020-09-29 Mitsubishi Electric Corporation Drive circuit for power semiconductor element
US10491207B2 (en) * 2017-09-07 2019-11-26 Infineon Technologies Austria Ag Method of over current and over voltage protection of a power switch in combination with regulated DI/DT and DV/DT

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009225506A (ja) * 2008-03-13 2009-10-01 Toshiba Corp 電力変換器
US20130328599A1 (en) * 2010-10-22 2013-12-12 Abb Research Ltd. Gate driver unit for electrical switching device
JP2017079534A (ja) * 2015-10-20 2017-04-27 トヨタ自動車株式会社 ゲート制御回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022044123A1 (ja) * 2020-08-25 2022-03-03 三菱電機株式会社 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置
JP7471426B2 (ja) 2020-08-25 2024-04-19 三菱電機株式会社 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置
WO2023119411A1 (ja) * 2021-12-21 2023-06-29 三菱電機株式会社 パワー半導体素子の駆動制御回路および電力回路

Also Published As

Publication number Publication date
CN111989849A (zh) 2020-11-24
JP6925518B2 (ja) 2021-08-25
US11012066B2 (en) 2021-05-18
JPWO2019207847A1 (ja) 2021-02-12
DE112019002204B4 (de) 2022-08-11
US20200412356A1 (en) 2020-12-31
DE112019002204T5 (de) 2021-01-07

Similar Documents

Publication Publication Date Title
US10374594B2 (en) Semiconductor device
JP6915351B2 (ja) スイッチング素子駆動装置
JP4740320B2 (ja) 半導体素子の駆動回路
WO2019207847A1 (ja) 電力用半導体素子の駆動装置
US8537515B2 (en) Driving circuit and semiconductor device with the driving circuit
US8363440B2 (en) Power conversion circuit having off-voltage control circuit
US8848330B2 (en) Circuit with a temperature protected electronic switch
CN112583389A (zh) 栅极驱动器电路以及驱动晶体管的方法
CN114050812A (zh) 半导体开关元件的驱动电路
US20130314834A1 (en) Semiconductor driving circuit and semiconductor device
JP5831528B2 (ja) 半導体装置
CN108377095B (zh) 振铃振幅调整电路及方法
US9692406B2 (en) Power device drive circuit
US10715027B2 (en) Driver circuit
WO2018225083A1 (en) Digitally controlled switched current source active gate driver for silicon carbide mosfet with line current sensing
WO2015114788A1 (ja) 半導体素子の保護回路
US20210288571A1 (en) Power conversion device
CN116449249A (zh) 一种碳化硅mosfet管短路检测电路及装置
CN116707499A (zh) 驱动器系统以及驱动功率晶体管以驱动负载的方法
US11770120B2 (en) Bootstrap circuit supporting fast charging and discharging and chip
US9791881B2 (en) Self-driven synchronous rectification for a power converter
US20160315531A1 (en) Current detection device for power semiconductor element
CN113110681B (zh) 一种电压钳位电路
US20230198388A1 (en) Systems and methods for improving efficiency in a power converter using cascode power stages
JP7040151B2 (ja) スイッチング回路

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19792208

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2020516020

Country of ref document: JP

122 Ep: pct application non-entry in european phase

Ref document number: 19792208

Country of ref document: EP

Kind code of ref document: A1