JP7471426B2 - 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置 - Google Patents

電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置 Download PDF

Info

Publication number
JP7471426B2
JP7471426B2 JP2022544935A JP2022544935A JP7471426B2 JP 7471426 B2 JP7471426 B2 JP 7471426B2 JP 2022544935 A JP2022544935 A JP 2022544935A JP 2022544935 A JP2022544935 A JP 2022544935A JP 7471426 B2 JP7471426 B2 JP 7471426B2
Authority
JP
Japan
Prior art keywords
gate
power semiconductor
gate current
current
gate charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022544935A
Other languages
English (en)
Other versions
JPWO2022044123A1 (ja
JPWO2022044123A5 (ja
Inventor
剛司 堀口
康滋 椋木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2022044123A1 publication Critical patent/JPWO2022044123A1/ja
Publication of JPWO2022044123A5 publication Critical patent/JPWO2022044123A5/ja
Application granted granted Critical
Publication of JP7471426B2 publication Critical patent/JP7471426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/08122—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/042—Modifications for accelerating switching by feedback from the output circuit to the control circuit
    • H03K17/04206—Modifications for accelerating switching by feedback from the output circuit to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Power Conversion In General (AREA)

Description

本開示は、電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置に関する。
従来から電力変換器を構成する電力用半導体素子としてＳｉ－ＩＧＢＴ（Insulated Gate Bipolar Transistor）が広く用いられるが、最近では電力変換器の更なる小型化、高効率化を実現するためにＳｉＣ－ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の適用が盛んになっている。
電力変換器においてアーム短絡状態が発生すると、電力用半導体素子には電力変換器の直流リンク電圧が印加された状態で大電流が流れる。その結果、電力用半導体素子には、非常に大きな損失が発生し、熱破壊する可能性がある。
電力変換器の信頼性を確保するためには、電力変換器の短絡状態の検知および保護が必要である。短絡耐量エネルギーが同一の場合に、電力用半導体素子の高電流密度化によって、短絡状態に耐えうる時間が短くなるので、高速な短絡検出が必要となる。さらに、最近では電力用半導体素子としてＳｉＣ－ＭＯＳＦＥＴが適用されており、高速な短絡保護の要求が高まっている。
電力変換器の短絡状態を検出する最も直接的な方法としては、主端子間電圧を検出する方法が知られている。この方法は、電力変換器が短絡状態となったとき、主端子間電圧は直流リンク電圧にほぼ等しい高電圧となることを利用したものである。しかし、正常状態と短絡状態とを区別するためには検出期間を設定する必要があるため、高速に検出することはできない。
たとえば、特許文献１に記載の電力用半導体素子の駆動制御回路は、電力用半導体素子（ＩＧＢＴ）のゲート電圧とゲート電流とを検出する。この駆動制御回路は、検出したゲート電流を時間積分することによってゲート電荷量を求める。この駆動制御回路は、ゲート電圧が所定の基準電圧よりも高く、かつゲート電荷量が所定の基準電荷量よりも小さいときにアーム短絡状態を検出する。
特開２０１５－５３７４９号公報（第７頁第６行～第１０頁第４１行、図１）
特許文献１の電力用半導体素子のゲート駆動回路は、ゲート電圧とゲート電荷量との関係、すなわち、ゲート電荷特性を利用してアーム短絡状態を検出する。ゲート電荷特性を利用することによって、検出期間を設定することなく高速にアーム短絡状態を検出することができる。
しかしながら、ゲート電圧と、ゲート電流またはそれに相当する電圧の２つの信号とを検出するため、回路規模が大きくなる。昨今のトレンドである電力変換器の高パワー密度化を実現するためには、駆動制御回路の回路規模も可能な限り小さくすることが望まれる。
それゆえに、本発明の目的は、小さな回路規模で高速に短絡を検出することができる電力用半導体素子の駆動制御回路、電力用半導体モジュールおよび電力変換装置を提供することである。
本開示の電力用半導体素子の駆動制御回路は、制御電極と正極側電極と負極側電極とを有する電力用半導体素子の駆動制御回路である。電力用半導体素子の駆動制御回路は、制御電極と負極側電極の間に印加される電圧を遷移させることによって電力用半導体素子を駆動する駆動器と、駆動器と制御電極との間に流れるゲート電流を検出するゲート電流検出器と、検出したゲート電流量に基づいて、電力用半導体素子に供給されるゲート電荷量を算出するゲート電荷量演算器と、ゲート電流の大きさおよびゲート電荷量の大きさに基づいて、アーム短絡または負荷短絡を検出する短絡検出器とを備える。短絡検出器は、ゲート電流の大きさと、少なくとも１つの基準値とを比較するゲート電流判定器と、ゲート電荷量の大きさと、少なくとも１つの基準値とを比較するゲート電荷量判定器と、ゲート電流判定器の出力信号とゲート電荷量判定器の出力信号との論理演算を実行する短絡検出用論理演算器とを含む。
本開示の電力用半導体素子の駆動制御回路によれば、短絡検出器は、ゲート電流の大きさと、少なくとも１つの基準値とを比較するゲート電流判定器と、ゲート電荷量の大きさと、少なくとも１つの基準値とを比較するゲート電荷量判定器と、ゲート電流判定器の出力信号とゲート電荷量判定器の出力信号との論理演算を実行する短絡検出用論理演算器とを含む。これによって、この駆動制御回路は、小さな回路規模で高速に短絡を検出することができる。
実施の形態１の電力用半導体素子の駆動制御回路を示す図である。 ゲート電流Ｉｇとゲート電荷量Ｑｇとの関係に基づくアーム短絡の検出原理を説明するための図である。 実施の形態２の電力用半導体素子の駆動制御回路を示す図である。 実施の形態３の電力用半導体素子の駆動制御回路を示す図である。 実施の形態４の電力用半導体素子の駆動制御回路を示す図である。 実施の形態５の形態の電力用半導体素子の駆動制御回路を示す図である。 実施の形態６の電力用半導体素子の駆動制御回路を示す図である。 実施の形態７の電力用半導体素子の駆動制御回路を示す図である。 実施の形態８の電力用半導体素子の駆動制御回路を示す図である。 実施の形態９の電力用半導体素子の駆動制御回路を示す図である。 ゲート電流Ｉｇとゲート電荷量Ｑｇとの関係に基づく負荷短絡の検出原理を説明するための図である。 実施の形態１０の電力用半導体素子の駆動制御回路を示す図である。 実施の形態１１の電力用半導体素子の駆動制御回路を示す図である。 実施の形態１２の電力変換システムの構成を示すブロック図である。
以下、実施の形態について図面を参照して説明する。
実施の形態１．
図１は、実施の形態１の電力用半導体素子の駆動制御回路を示す図である。
電力用半導体素子１は、Ｓｉ－ＩＧＢＴ、ＲＣ（Reverse Conducting）－ＩＧＢＴ、ＳｉＣ－ＭＯＳＦＥＴ、ＧａＮトランジスタ、およびＧａ２Ｏ３トランジスタのうちのいずれかである。以下の説明では、電力用半導体素子１としてＭＯＳＦＥＴを例にして説明する。電力用半導体素子１は、制御電極と正極側電極と負極側電極とを有する。
この電力用半導体素子の駆動制御回路は、指令器２と、駆動器８０と、抵抗７と、ゲート電流検出器として機能する電流センサ８と、ゲート電荷量演算器９と、短絡検出器３００とを備える。
指令器２は、電力用半導体素子１をターンオンさせる指令またはターンオフさせる指令を駆動器８０に出力する。ターンオンさせる指令は、ハイレベルの信号である。ターンオフさせる指令は、ロウレベルの信号である。電力用半導体素子１は、指令器２からの信号に基づき導通（オン）状態と遮断（オフ）状態とを遷移する。
抵抗７が、駆動器８０と、電力用半導体素子１の間に配置される。
駆動器８０は、トランジスタ５とトランジスタ６とを備える。
ターンオンさせる指令を受けると、トランジスタ５が導通状態、およびトランジスタ６が非導通状態となる。これによって、正ゲート電圧源３が抵抗７を介して電力用半導体素子１の制御電極と接続されるので、電力用半導体素子１は導通状態となる。
ターンオフさせる指令を受けると、トランジスタ５が非導通状態、およびトランジスタ６が導通状態となる。これによって、基準電位４が抵抗７を介して電力用半導体素子１の制御電極と接続されるので、電力用半導体素子１は非導通状態となる。
電流センサ８は、電力用半導体素子１を導通状態とする際（ターンオン動作時）および非導通状態とする際（ターンオフ動作時）に、駆動器８０と電力用半導体素子１の制御電極との間に流れるゲート電流Ｉｇを検出する。具体的には、電流センサ８は、駆動器８０と、電力用半導体素子１の制御電極との間の配線に流れる電流の大きさを検出する。電流センサ８は、ゲート電流Ｉｇの大きさを表わす電圧信号をゲート電荷量演算器９およびゲート電流判定器１０１に出力する。
ゲート電荷量演算器９は、電流センサ８からゲート電流Ｉｇの大きさを表わす電圧信号を受ける。ゲート電荷量演算器９は、ゲート電流を積分することによって、ゲート電荷量Ｑｇを算出する。
短絡検出器３００は、ゲート電流Ｉｇの大きさおよびゲート電荷量Ｑｇの大きさに基づいて、アーム短絡または負荷短絡を検出する。本実施の形態では、アーム短絡が検出される。
短絡検出器３００は、ゲート電流判定器１０１と、ゲート電荷量判定器１１と、アーム短絡検出用論理演算器１８とを備える。
ゲート電流判定器１０１は、ゲート電流Ｉｇが、ゲート電流下限基準値１０４以上、かつゲート電流上限基準値１４以下か否かを判定する。ゲート電流判定器１０１は、ゲート電流Ｉｇがゲート電流下限基準値１０４以上、かつゲート電流上限基準値１４以下のときに、ハイレベルの信号を出力する。
ゲート電流判定器１０１は、ゲート電流用第１の比較器１０２と、ゲート電流用第２の比較器１０と、ゲート電流用論理演算器１０７とを備える。
ゲート電流用第１の比較器１０２は、電流センサ８の出力信号とゲート電流下限基準値１０４とを比較する。ゲート電流用第１の比較器１０２は、電流センサ８の出力信号がゲート電流下限基準値１０４以上のときに、ハイレベルの信号を出力する。
ゲート電流用第２の比較器１０は、電流センサ８の出力信号とゲート電流上限基準値１４とを比較する。ゲート電流用第２の比較器１０は、電流センサ８の出力信号がゲート電流上限基準値１４以下のときに、ハイレベルの信号を出力する。
ゲート電流用論理演算器１０７は、ゲート電流用第２の比較器１０の出力信号とゲート電流用第１の比較器１０２の出力信号との論理積を出力する。
ゲート電荷量判定器１１は、ゲート電荷量Ｑｇが、ゲート電荷量下限基準値１５以上、かつゲート電荷量上限基準値１６以下か否かを判定する。ゲート電荷量判定器１１は、ゲート電荷量Ｑｇがゲート電荷量下限基準値１５以上、かつゲート電荷量上限基準値１６以下のときに、ハイレベルの信号を出力する。ゲート電荷量判定器１１は、ゲート電荷量用第１の比較器１２と、ゲート電荷量用第２の比較器１３と、ゲート電荷量用論理演算器１７とを備える。
ゲート電荷量用第１の比較器１２は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）とゲート電荷量下限基準値１５とを比較する。ゲート電荷量用第１の比較器１２は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）がゲート電荷量下限基準値１５以上のときに、ハイレベルの信号を出力する。
ゲート電荷量用第２の比較器１３は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）とゲート電荷量上限基準値１６とを比較する。ゲート電荷量用第２の比較器１３は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）がゲート電荷量上限基準値１６以下のときに、ハイレベルの信号を出力する。
ゲート電荷量用論理演算器１７は、ゲート電荷量用第１の比較器１２の出力信号とゲート電荷量用第２の比較器１３の出力信号との論理積を出力する。
アーム短絡検出用論理演算器１８は、ゲート電流判定器１０１のゲート電流用論理演算器１０７の出力信号とゲート電荷量判定器１１のゲート電荷量用論理演算器１７の出力信号との論理積を求めることによって、アーム短絡を検出する。アーム短絡検出用論理演算器１８は、ゲート電流用論理演算器１０７の出力信号がハイレベル、かつゲート電荷量用論理演算器１７の出力信号がハイレベルのときに限り、アーム短絡状態であると検出して、アーム短絡状態であることを表わすハイレベルの信号を出力する。
本実施の形態によるアーム短絡の検出方法を説明する。
図２は、ゲート電流Ｉｇとゲート電荷量Ｑｇとの関係に基づくアーム短絡の検出原理を説明するための図である。アーム短絡では、電力用半導体素子１と、電力用半導体素子１とは相補的に動作する逆アームの電力用半導体素子とが同時にオン状態となる。
破線で示した波形（一部実線と重なっている）は、通常のスイッチング動作時におけるゲート電流Ｉｇとゲート電荷量Ｑｇとの関係を示す。実線で示した波形は、アーム短絡動作時におけるゲート電流Ｉｇとゲート電荷量Ｑｇとの関係を示す。
通常のターンオン動作では、ゲート電流Ｉｇは時間とともに増加し、ピーク値（Ｉｇｍａｘ）を経て減少する。その後、ゲート電流Ｉｇは、一定電流値（Ｉｍ）となる期間（ミラー期間）を経て再び減少する。一方、アーム短絡動作時では、ゲート電流Ｉｇはピーク値（Ｉｇｍａｘ）に達した後、一定値となる期間（ミラー期間）を経ることなく、単調に減少する。
このように、通常ターンオン動作時とアーム短絡動作時とでは、ゲート電流Ｉｇとゲート電荷量Ｑｇとの関係に明白な差異が表れる。本実施の形態の電力用半導体素子の駆動制御回路は、このような差異を利用してアーム短絡状態を検出する。
ゲート電流上限基準値１４が通常のスイッチング動作時のミラー期間中におけるゲート電流値（Ｉｍ）よりも小さな値（Ｖｒｅｆ＿ｉｇ２）に設定される。ゲート電流下限基準値１０４がゼロより高い値（Ｖｒｅｆ＿ｉｇ１）に設定される。
ゲート電荷量下限基準値１５は、ゲート電流が通常のスイッチング動作時のピーク値（Ｉｇｍａｘ）におけるゲート電荷量よりも大きな値（Ｖｒｅｆ＿ｑ１）に設定される。ゲート電荷量上限基準値１６が、通常のスイッチング動作時のミラー期間終了時におけるゲート電荷量よりも小さな値（Ｖｒｅｆ＿ｑ２）に設定される。
このように基準値を設定したとき、ゲート電流Ｉｇが、Ｖｒｅｆ＿ｉｇ１≦Ｉｇ≦Ｖｒｅｆ＿ｉｇ２の範囲にあり、かつゲート電荷量Ｑｇが、Ｖｒｅｆ＿ｑ１≦Ｑｇ≦Ｖｒｅｆ＿ｑ２の範囲にあるときに（図２のハッチングされた領域）、アーム短絡状態を検出する。
ゲート電流判定器１０１は、次のように動作する。
ゲート電流用第１の比較器１０２は、電流センサ８の出力信号がゲート電流下限基準値１０４（＝Ｖｒｅｆ＿ｉｇ１）以上のときに、ハイレベルの信号を出力する。ゲート電流用第２の比較器１０は、電流センサ８の出力信号がゲート電流上限基準値１４（＝Ｖｒｅｆ＿ｉｇ２）以下のときに、ハイレベルの信号を出力する。論理演算器１０７は、ゲート電流用第１の比較器１０２の出力信号と、ゲート電流用第２の比較器１０の出力信号との論理積を出力するため、電流センサ８の出力信号がゲート電流下限基準値１０４（＝Ｖｒｅｆ＿ｉｇ１）以上、かつ、ゲート電流上限基準値１４（＝Ｖｒｅｆ＿ｉｇ２）以下のときに、ハイレベルの信号を出力する。
ゲート電荷量判定器１１は、次のように動作する。
ゲート電荷量用第１の比較器１２は、ゲート電荷量演算器９の出力信号がゲート電荷量下限基準値１５（＝Ｖｒｅｆ＿ｑ１）以上のときに、ハイレベルの信号を出力する。ゲート電荷量用第２の比較器１３は、ゲート電荷量演算器９の出力信号がゲート電荷量上限基準値１６（＝Ｖｒｅｆ＿ｑ２）以下のときに、ハイレベルの信号を出力する。論理演算器１７は、ゲート電荷量用第１の比較器１２の出力信号とゲート電荷量用第２の比較器１３の出力信号との論理積を出力するため、ゲート電荷量演算器９の出力信号がゲート電荷量下限基準値１５（＝Ｖｒｅｆ＿ｑ１）以上、かつ、ゲート電荷量上限基準値１６（＝Ｖｒｅｆ＿ｑ２）以下のときに、ハイレベルの信号を出力する。
アーム短絡検出用論理演算器１８は、ゲート電流Ｉｇがゲート電流下限基準値１０４（＝Ｖｒｅｆ＿ｉｇ１）以上、かつゲート電流上限基準値１４（＝Ｖｒｅｆ＿ｉｇ２）以下、かつ、ゲート電荷量Ｑｇがゲート電荷量下限基準値１５（＝Ｖｒｅｆ＿ｑ１）以上、かつゲート電荷量上限基準値１６（＝Ｖｒｅｆ＿ｑ２）以下のときに、ハイレベルの信号を出力する。
以上のようにして、本実施の形態の電力用半導体素子の駆動制御回路は、電力用半導体素子１がアーム短絡状態であるときにハイレベルの信号を出力する。
本実施の形態の電力用半導体素子の駆動制御回路は、短絡状態を判定するための検出期間を設定することなく、アーム短絡を速やかに検出して保護することができる。さらに、本実施の形態の電力用半導体素子の駆動制御回路は、信頼性が高く、安価かつ回路規模を小さくすることができる。
実施の形態２．
本実施の形態のゲート電流の検出方法は、実施の形態１のゲート電流の検出方法と相違する。図３は、実施の形態２の電力用半導体素子の駆動制御回路を示す図である。図３の実施の形態２の電力用半導体素子の駆動制御回路が図１の実施の形態１の電力用半導体素子１と相違する点は、実施の形態２の電力用半導体素子の駆動制御回路は、駆動器８０の代わりに、駆動器８０ａを備え、短絡検出器３００の代わりに短絡検出器３００ａを備える点である。
短絡検出器３００ａは、実施の形態１と同様のゲート電荷量判定器１１を備え、ゲート電流判定器１０１の代わりにゲート電流判定器１０１ａを備える。
駆動器８０ａは、オンスイッチ回路１９とオフスイッチ回路２０とを備える。
オンスイッチ回路１９は、正ゲート電圧源３とトランジスタ５とオンゲート抵抗７ａとを備える。オフスイッチ回路２０は、基準電位４とトランジスタ６とオフゲート抵抗７ｂとを備える。正ゲート電圧源３と、トランジスタ５と、オンゲート抵抗７ａと、オフゲート抵抗７ｂと、トランジスタ６と、基準電位４とが直列に接続される。
電力用半導体素子１の制御電極は、オンゲート抵抗７ａとオフゲート抵抗７ｂとが接続されるノードＮＤ１と接続する。
電流センサ８は、トランジスタ５からオンゲート抵抗７ａに流れる電流を検出する。電流センサ８は、電力用半導体素子１を導通状態とする際（ターンオン動作時）に、電力用半導体素子１の制御電極に流入するゲート電流を検出する。電流センサ８は、検出結果を表わす電圧信号をゲート電荷量演算器９およびゲート電流判定器１０１ａに送る。
実施の形態１では、電流センサ８は、ノードＮＤ１と電力用半導体素子１との間の電流を検出するので、電流センサ８は、ターンオン動作、およびターンオフ動作のいずれの状態でもゲート電流を検出する。
実施の形態２では、電流センサ８は、オンスイッチ回路１９を流れる電流を検出するので、電流センサ８は、ターンオン動作時のみ電力用半導体素子１の制御電極に流入するゲート電流を検出する。
実施の形態１では、電流センサ８は、ターンオフ動作時においてもゲート電流を検出するので、ターンオフ動作時においてもアーム短絡検出用論理演算器１８がアーム短絡を検出する可能性がある。これに対して、実施の形態２では、電流センサ８は、ターンオン動作時のみゲート電流を検出するため、誤検出する可能性を排除することができる。
ゲート電流判定器１０１ａは、ゲート電流Ｉｇが、ゲート電流上限基準値１４以下か否かを判定する。ゲート電流判定器１０１ａは、ゲート電流Ｉｇがゲート電流上限基準値１４以下のときに、ハイレベルの信号を出力する。
ゲート電流判定器１０１ａは、ゲート電流用第２の比較器１０を備える。ゲート電流用第２の比較器１０は、電流センサ８の出力信号とゲート電流上限基準値１４とを比較する。ゲート電流用第２の比較器１０は、電流センサ８の出力信号がゲート電流上限基準値１４以下のときに、ハイレベルの信号を出力する。
本実施の形態では、前述したように、電流センサ８によって検出されるゲート電流Ｉｇは、正の値のみとなる。ゲート電流Ｉｇが０よりも高い値か否かを検出する必要がないため、ゲート電流判定器１０１ａは、ゲート電流用第２の比較器１０のみを備える。
アーム短絡検出用論理演算器１８は、ゲート電流判定器１０１ａのゲート電流用第２の比較器１０の出力信号とゲート電荷量判定器１１のゲート電荷量用論理演算器１７の出力信号との論理積を求めることによって、アーム短絡を検出する。アーム短絡検出用論理演算器１８は、ゲート電流用第２の比較器１０の出力信号がハイレベル、かつゲート電荷量用論理演算器１７の出力信号がハイレベルのときに限り、アーム短絡状態であると検出して、アーム短絡状態であることを表わすハイレベルの信号を出力する。
図３では、オンゲート抵抗７ａとオフゲート抵抗７ｂとが接続されるノードＮＤ１と電力用半導体素子１の制御電極間に抵抗が接続されない構成が示されているが、ノードＮＤ１と電力用半導体素子１の制御電極間に抵抗が接続されていてもよい。
実施の形態３．
本実施の形態のゲート電流の検出方法は、実施の形態１のゲート電流の検出方法と相違する。図４は、実施の形態３の電力用半導体素子の駆動制御回路を示す図である。図４の実施の形態３の電力用半導体素子の駆動制御回路が図１の実施の形態１の電力用半導体素子１と相違する点は、実施の形態３の電力用半導体素子の駆動制御回路は、電流センサ８の代わりに、差動増幅器２１を備える点である。
差動増幅器２１は、抵抗７の両端の電圧を検出することによって、駆動器８０と電力用半導体素子１の制御電極との間に流れるゲート電流Ｉｇを検出する。差動増幅器２１の出力信号は、ゲート電荷量演算器９とゲート電流判定器１０１とに送られる。
ゲート電荷量演算器９は、差動増幅器２１からゲート電流Ｉｇの大きさを表わす電圧信号を受ける。ゲート電荷量演算器９は、ゲート電流Ｉｇを積分することによって、ゲート電荷量Ｑｇを算出する。
ゲート電流用第１の比較器１０２は、差動増幅器２１の出力信号とゲート電流下限基準値１０４とを比較する。ゲート電流用第１の比較器１０２は、差動増幅器２１の出力信号がゲート電流下限基準値１０４以上のときに、ハイレベルの信号を出力する。
ゲート電流用第２の比較器１０は、差動増幅器２１の出力信号とゲート電流上限基準値１４とを比較する。ゲート電流用第２の比較器１０は、差動増幅器２１の出力信号がゲート電流上限基準値１４以下のときに、ハイレベルの信号を出力する。
その他の動作については、実施の形態１と同様である。
実施の形態４．
図５は、実施の形態４の電力用半導体素子の駆動制御回路を示す図である。図５の実施の形態４の電力用半導体素子の駆動制御回路が図３の実施の形態２の電力用半導体素子１と相違する点は、実施の形態４の電力用半導体素子の駆動制御回路は、電流センサ８の代わりに、差動増幅器２１を備える。
差動増幅器２１は、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１の制御電極に流入するゲート電流Ｉｇを検出する。差動増幅器２１の出力信号は、ゲート電荷量演算器９とゲート電流判定器１０１に送られる。その後の動作については、実施の形態１と同様である。
実施の形態５．
図６は、実施の形態５の電力用半導体素子の駆動制御回路を示す図である。図６の実施の形態５の電力用半導体素子の駆動制御回路が図４の実施の形態３の電力用半導体素子１と相違する点は、実施の形態５の電力用半導体素子の駆動制御回路は、保護回路４００を備える点である。
保護回路４００は、短絡検出器３００によって、アーム短絡または負荷短絡が検出されたときには、指令器２の指令に関わらず、駆動器８０に電力用半導体素子１をターンオフさせる指令を出力する。
保護回路４００は、ラッチ回路２２と、反転回路２３と、論理演算器２４とを備える。
ラッチ回路２２は、アーム短絡検出用論理演算器１８の出力信号がロウレベルの信号からハイレベルの信号へと変化した際にハイレベルの信号を保持する。保持された出力信号は、反転回路２３へ送られる。反転回路２３は、ラッチ回路２２の出力信号のレベルを反転する。
論理演算器２４は、指令器２の出力信号と反転回路２３の出力信号との論理積を駆動器８０に出力する。これによって、トランジスタ５とトランジスタ６とによって、電力用半導体素子１を導通状態あるいは遮断状態となるように制御される。
通常動作時では、アーム短絡検出用論理演算器１８はロウレベルの信号を出力する。このとき、ラッチ回路２２は、ロウレベルの信号を反転回路２３へと出力する。反転回路２３は、ハイレベルの信号を出力する。論理演算器２４は、反転回路２３の出力信号がハイレベルなので、指令器２からの信号がハイレベルのときに、ハイレベルの信号を駆動器８０に出力する。その結果、駆動器８０では、トランジスタ５がオン、かつトランジスタ６がオフとなるので、電力用半導体素子１が導通状態となる。
アーム短絡検出用論理演算器１８によってアーム短絡が検出された場合に、アーム短絡検出用論理演算器１８はハイレベルの信号を出力する。ラッチ回路２２は、アーム短絡検出用論理演算器１８から出力されるハイレベルの出力信号を保持し、反転回路２３へと出力する。反転回路２３は、ロウレベルの信号を出力する。論理演算器２４は、反転回路２３の出力信号がロウレベルなので、指令器２からの信号のレベルに関わらず、ロウレベルの信号を駆動器８０に出力する。その結果、駆動器８０では、トランジスタ５がオフ、かつトランジスタ６がオンとなるので、電力用半導体素子１が遮断状態となる。これによって、電力用半導体素子１が保護される。
実施の形態５では、実施の形態３と同様に、差動増幅器２１が、電力用半導体素子１の制御電極に接続される抵抗７の両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしたが、これに限定されるものではない。実施の形態１および２と同様に、電流センサ８によってゲート電流に相当する電気量を検出してもよい。あるいは、実施の形態４と同様に、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしてもよい。
実施の形態６．
図７は、実施の形態６の電力用半導体素子の駆動制御回路を示す図である。図７の実施の形態６の電力用半導体素子の駆動制御回路が図４の実施の形態３の電力用半導体素子１と相違する点は、実施の形態６の電力用半導体素子の駆動制御回路は、フィルタ２５を備える。
フィルタ２５は、差動増幅器２１の出力信号を受ける。フィルタ２５は、差動増幅器２１の出力信号の波形を所定の時定数で整形する。フィルタ２５によって、差動増幅器２１の出力信号の時間変化が緩やかになるため、アーム短絡を誤検知するのを防止することができる。フィルタ２５の出力は、ゲート電荷量演算器９、短絡検出器３００のゲート電流用第１の比較器１０２およびゲート電流用第２の比較器１０に送られる。
本実施の形態のその他の動作については、実施の形態３と同様である。
本実施の形態では、実施の形態３と同様に、差動増幅器２１が、電力用半導体素子１の制御電極に接続される抵抗７の両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしたが、これに限定されるものではない。実施の形態１および２と同様に、電流センサ８によってゲート電流に相当する電気量を検出してもよい。あるいは、実施の形態４と同様に、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしてもよい。実施の形態５と同様に、アーム短絡状態が検出されたときに、保護回路４００によって、電力用半導体素子１を遮断状態に遷移させるものとしてもよい。
実施の形態７．
図８は、実施の形態７の電力用半導体素子の駆動制御回路を示す図である。図８の実施の形態７の電力用半導体素子の駆動制御回路が図４の実施の形態３の電力用半導体素子１と相違する点は、実施の形態７の電力用半導体素子の駆動制御回路は、短絡検出器３００に代えて、短絡検出器３００ｂを備える点である。
短絡検出器３００ｂは、ゲート電流判定器１０１の代わりにゲート電流判定器１０１ｂを備え、ゲート電荷量判定器１１の代わりに、ゲート電荷量判定器１１ａを備え、アーム短絡検出用論理演算器１８の代わりに、アーム短絡検出用論理演算器１８ａを備える。
ゲート電流判定器１０１ｂは、ゲート電流Ｉｇが、ゲート電流下限基準値１０４以上、かつゲート電流上限基準値１４以下か否かを判定する。ゲート電流判定器１０１ｂは、ゲート電流Ｉｇがゲート電流下限基準値１０４以上、かつゲート電流上限基準値１４以下のときに、ロウレベルの信号を出力する。
ゲート電流判定器１０１ｂは、ゲート電流用第１の比較器１０２ａと、ゲート電流用第２の比較器１０ａと、ゲート電流用論理演算器１０７ａとを備える。
ゲート電流用第１の比較器１０２ａは、差動増幅器２１の出力信号とゲート電流下限基準値１０４とを比較する。ゲート電流用第１の比較器１０２ａは、差動増幅器２１の出力信号がゲート電流下限基準値１０４以上のときに、ロウレベルの信号を出力する。
ゲート電流用第２の比較器１０ａは、差動増幅器２１の出力信号とゲート電流上限基準値１４とを比較する。ゲート電流用第２の比較器１０ａは、差動増幅器２１の出力信号がゲート電流上限基準値１４以下のときにロウレベルの信号を出力する。
ゲート電流用論理演算器１０７ａは、ゲート電流用第１の比較器１０２ａの出力信号とゲート電流用第２の比較器１０ａの出力信号との排他的論理和演算を行う。ゲート電流用論理演算器１０７ａは、ゲート電流用第１の比較器１０２ａの出力信号がロウレベルであり、かつゲート電流用第２の比較器１０ａの出力信号がロウレベルのときに、ロウレベルの信号を出力する。ゲート電流用第１の比較器１０２ａの出力信号がハイレベルであり、かつゲート電流用第２の比較器１０ａの出力信号がハイレベルとはなり得ないことを考慮して、ゲート電流用論理演算器１０７ａは、排他的論理和演算器としたが、論理和演算器であってもよい。
ゲート電荷量判定器１１ａは、ゲート電荷量Ｑｇが、ゲート電荷量下限基準値１５以上、かつゲート電荷量上限基準値１６以下か否かを判定する。ゲート電荷量判定器１１ａは、ゲート電荷量Ｑｇがゲート電荷量下限基準値１５以上、かつゲート電荷量上限基準値１６以下のときに、ロウレベルの信号を出力する。
ゲート電荷量判定器１１ａは、ゲート電荷量用第１の比較器１２ａと、ゲート電荷量用第２の比較器１３ａと、ゲート電荷量用論理演算器１７ａとを備える。
ゲート電荷量用第１の比較器１２ａは、ゲート電荷量演算器９の出力信号とゲート電荷量下限基準値１５とを比較する。ゲート電荷量用第１の比較器１２ａは、ゲート電荷量演算器９の出力信号がゲート電荷量下限基準値１５以上のときにロウレベルの信号を出力する。
ゲート電荷量用第２の比較器１３ａは、ゲート電荷量演算器９の出力信号とゲート電荷量上限基準値１６とを比較する。ゲート電荷量用第２の比較器１３ａは、ゲート電荷量演算器９の出力信号がゲート電荷量上限基準値１６以下のときにロウレベルの信号を出力する。
ゲート電荷量用論理演算器１７ａは、ゲート電荷量用第１の比較器１２の出力信号とゲート電荷量用第２の比較器１３の出力信号との排他的論理和演算を行う。論理演算器１７ａは、ゲート電荷量用第１の比較器１２ａの出力信号がロウレベルであり、かつゲート電荷量用第２の比較器１３ａの出力信号がロウレベルのときに、ロウレベルの信号を出力する。ゲート電荷量用第１の比較器１２の出力信号がハイレベルであり、かつゲート電荷量用第２の比較器１３の出力信号がハイレベルとはなり得ないことを考慮して、ゲート電荷量用論理演算器１７ａは、排他的論理和演算器としたが、論理和演算器であってもよい。
アーム短絡検出用論理演算器１８ａは、ゲート電流判定器１０１の出力信号とゲート電荷量判定器１１の出力信号との論理和演算に基づき、アーム短絡を検出する。アーム短絡検出用論理演算器１８ａは、ゲート電流判定器１０１ｂの出力信号がロウレベル（ゲート電流Ｉｇがゲート電流上限基準値１４以下、かつゲート電流下限基準値１０４以上）、かつゲート電荷量判定器１１ａの出力信号がロウレベル（ゲート電荷量Ｑｇがゲート電荷量下限基準値１５以上、かつゲート電荷量上限基準値１６以下）のときに限り、アーム短絡を検出して、アーム短絡が発生したことを表わすロウレベルの信号を出力する。
本実施の形態では、実施の形態３と同様に、差動増幅器２１が、電力用半導体素子１の制御電極に接続される抵抗７の両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしたが、これに限定されるものではない。実施の形態１および２と同様に、電流センサ８によってゲート電流に相当する電気量を検出してもよい。あるいは、実施の形態４と同様に、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしてもよい。実施の形態５と同様に、アーム短絡状態が検出されたときに、保護回路４００によって、電力用半導体素子１を遮断状態に遷移させるものとしてもよい。
実施の形態８．
図９は、実施の形態８の電力用半導体素子の駆動制御回路を示す図である。図９の実施の形態８の電力用半導体素子の駆動制御回路が図４の実施の形態３の電力用半導体素子１と相違する点は、実施の形態８の電力用半導体素子の駆動制御回路は、短絡検出器３００の代わりに、短絡検出器３００ｃを備える。
短絡検出器３００ｃは、ゲート電流判定器１０１の代わりにゲート電流判定器１０１ｃを備え、ゲート電荷量判定器１１の代わりに、ゲート電荷量判定器１１ｂを備える。
ゲート電流判定器１０１ｃがゲート電流判定器１０１と相違する点は、ゲート電流判定器１０１ｃは、ゲート電流用第２の比較器１０の代わりに、ゲート電流用第２の比較器１０ｂを備える。
ゲート電流用第２の比較器１０ｂは、差動増幅器２１の出力信号と、可変のゲート電流上限基準値１４ｂとを比較する。ゲート電流用第２の比較器１０ｂは、差動増幅器２１の出力信号が可変のゲート電流上限基準値１４ｂ以下のときに、ハイレベルの信号を出力する。
実施の形態１では、ゲート電流上限基準値１４は、ミラー期間中におけるゲート電流値（Ｉｍ）よりも小さな値（Ｖｒｅｆ＿ｉｇ２）に設定されるものとした。ミラー期間中におけるゲート電流値Ｉｍは、電力用半導体素子１の出力特性と、正ゲート電圧源３から電力用半導体素子１の制御電極間の抵抗値で決まる。電力用半導体素子１の出力特性には温度依存性があるため、ミラー期間中におけるゲート電流値Ｉｍには温度依存性がある。本実施の形態では、ゲート電流上限基準値１４ｂは温度に応じて変化するように設定される。その結果、電力用半導体素子１の動作環境に応じて適切な値をゲート電流上限基準値１４ｂに設定することができるのでアーム短絡状態を確実に検出することができる。
ゲート電荷量判定器１１ｂがゲート電荷量判定器１１と相違する点は、ゲート電荷量判定器１１ｂは、ゲート電荷量用第１の比較器１２の代わりにゲート電荷量用第１の比較器１２ｂを備え、ゲート電荷量用第２の比較器１３の代わりにゲート電荷量用第２の比較器１３ｂを備える。
ゲート電荷量用第１の比較器１２ｂは、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）と可変のゲート電荷量下限基準値１５ｂとを比較する。ゲート電荷量用第１の比較器１２ｂは、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）が可変のゲート電荷量下限基準値１５ｂ以上のときに、ハイレベルの信号を出力する。
ゲート電荷量用第２の比較器１３ｂは、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）と可変のゲート電荷量上限基準値１６ｂとを比較する。ゲート電荷量用第２の比較器１３は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）が可変のゲート電荷量上限基準値１６ｂ以下のときに、ハイレベルの信号を出力する。
実施の形態１では、ゲート電荷量下限基準値１５は、ゲート電流がピーク値（Ｉｇｍａｘ）における電荷量よりも大きな値（Ｖｒｅｆ＿ｑ１）に設定される。ゲート電荷量上限基準値１６が、ミラー期間終了時におけるゲート電荷量よりも小さな値（Ｖｒｅｆ＿ｑ２）に設定される。
ミラー期間中に流れるゲート電流Ｉｇは、電力用半導体素子１の帰還容量を流れる。帰還容量は電力用半導体素子１の正極側電極と制御電極との間の寄生容量である。ミラー期間中に供給される電荷量は、電力用半導体素子１の正極側電極と負極側電極との間に印加される電圧に対する依存性を有する。
本実施の形態では、ゲート電荷量下限基準値１５ｂおよびゲート電荷量上限基準値１６ｂは、電力用半導体素子１の正極側電極と負極側電極に印加される電圧に応じて変化するように設定される。その結果、電力用半導体素子１の動作環境に応じて適切にゲート電荷量下限基準値１５ｂおよびゲート電荷量上限基準値１６ｂを設定することができるので、アーム短絡状態を確実に検出することができる。
本実施の形態では、実施の形態３と同様に、差動増幅器２１が、電力用半導体素子１の制御電極に接続される抵抗７の両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしたが、これに限定されるものではない。実施の形態１および２と同様に、電流センサ８によってゲート電流に相当する電気量を検出してもよい。あるいは、実施の形態４と同様に、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしてもよい。実施の形態５と同様に、アーム短絡状態であるときに、保護回路４００によって、電力用半導体素子１を遮断状態に遷移させるものとしてもよい。
実施の形態９．
図１０は、実施の形態９の電力用半導体素子の駆動制御回路を示す図である。図１０の実施の形態９の電力用半導体素子の駆動制御回路が図４の実施の形態３の電力用半導体素子１と相違する点は、実施の形態９の電力用半導体素子の駆動制御回路は、初期化演算器２６を備える点である。
初期化演算器２６は、電力用半導体素子１のターンオン動作時においてゲート電流Ｉｇが流れ始めるタイミングに呼応してゲート電荷量演算器９の出力信号をゼロに初期化する。これによって、ゲート電荷量演算器９は、ゲート電荷量Ｑｇを正確に演算することができるので、アーム短絡検出用論理演算器１８がアーム短絡を誤検知するのを回避することができる。
本実施の形態では、実施の形態３と同様に、差動増幅器２１が、電力用半導体素子１の制御電極に接続される抵抗７の両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしたが、これに限定されるものではない。実施の形態１および２と同様に、電流センサ８によってゲート電流に相当する電気量を検出してもよい。あるいは、実施の形態４と同様に、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしてもよい。実施の形態５と同様に、アーム短絡状態であるときに、保護回路４００によって、電力用半導体素子１を遮断状態に遷移させるものとしてもよい。
実施の形態１０．
上記の実施形態において、短絡状態としてアーム短絡について説明したが、短絡状態にはアーム短絡の他に、電力用半導体素子１と接続されるモータ等の負荷が短絡状態となる負荷短絡がある。負荷短絡時には、通常のターンオン動作時と同様に電力用半導体素子１の正極側電極と負極側電極間の電圧（ドレイン・ソース間電圧）はオン電圧まで低下した後、ドレイン電流が急激に増加するとともにドレイン・ソース間電圧は上昇する。ドレイン・ソース間電圧の上昇に伴い、ドレイン・ゲート間容量（帰還容量）は小さくなり、電力用半導体素子１のドレイン端子からゲート端子を介して駆動器８０へと電流が流れるため、ゲート電流Ｉｇはマイナスに転じ、ゲート電荷量Ｑｇは減少する。
図１１は、ゲート電流Ｉｇとゲート電荷量Ｑｇとの関係に基づく負荷短絡の検出原理を説明するための図である。
破線で示す波形が通常のスイッチング動作時のゲート電流Ｉｇとゲート電荷量Ｑｇとの関係を表わす。実線で示す波形が負荷短絡動作時におけるゲート電流Ｉｇとゲート電荷量Ｑｇとの関係を表わす。
ゲート電流Ｉｇとゲート電荷量Ｑｇとの関係は、負荷短絡状態であっても途中までは通常のスイッチング動作時と同様である。すなわち、ゲート電流Ｉｇは時間とともに増加していきピーク値（Ｉｇｍａｘ）を経て減少する。その後、一定電流値（Ｉｍ）となる期間（ミラー期間）を経て再び減少する。負荷短絡動作時では先に述べた通り、ゲート電流Ｉｇが負に転じる。つまり、ゲート電流Ｉｇが電力用半導体素子１から駆動器８０へ流れる。ゲート電流Ｉｇが負となるので、ゲート電流Ｉｇの時間積分として表されるゲート電荷量Ｑｇは減少する。このように、通常のスイッチング動作時と負荷短絡動作時とではゲート電流Ｉｇとゲート電荷量Ｑｇとの関係に差異が表れる。本実施の形態の電力用半導体素子の駆動制御回路は、このような差異を利用して負荷短絡状態を判定する。
ゲート電流上限基準値１４ｃがゼロよりも小さい値（Ｖｒｅｆ＿ｉｇ２）に設定される。
ゲート電荷量下限基準値１５が、ゲート電流がピーク値（Ｉｇｍａｘ）における電荷量よりも大きな値（Ｖｒｅｆ＿ｑ１）に設定される。このように基準値を設定したとき、ゲート電流Ｉｇが、Ｉｇ≦Ｖｒｅｆ＿ｉｇ２の範囲にあり、かつゲート電荷量Ｑｇが、Ｖｒｅｆ＿ｑ１≦Ｑｇの範囲にあるときに（図１１のハッチングされた領域）、負荷短絡状態であることを判定することができる。
図１２は、実施の形態１０の電力用半導体素子の駆動制御回路を示す図である。図１２の実施の形態１０の電力用半導体素子の駆動制御回路が図４の実施の形態３の電力用半導体素子１と相違する点は、実施の形態１０の電力用半導体素子の駆動制御回路は、短絡検出器３００に代えて、短絡検出器３００ｄを備える。
短絡検出器３００ｄは、ゲート電流判定器１０１、ゲート電荷量判定器１１、およびアーム短絡検出用論理演算器１８に代えて、ゲート電流判定器１０１ｄ、ゲート電荷量判定器１１ｃ、および負荷短絡検出用論理演算器５６を備える。
ゲート電流判定器１０１ｄは、ゲート電流Ｉｇが、ゲート電流上限基準値１４ｃ以下か否かを判定する。ゲート電流判定器１０１ｄは、ゲート電流Ｉｇがゲート電流上限基準値１４ｃ以下のときに、ハイレベルの信号を出力する。
ゲート電流判定器１０１ｄは、ゲート電流用第３の比較器５０を備える。ゲート電流用第３の比較器５０は、差動増幅器２１の出力信号とゲート電流上限基準値１４ｃとを比較する。ゲート電流用第３の比較器５０は、差動増幅器２１の出力信号がゲート電流上限基準値１４ｃ以下のときに、ハイレベルの信号を出力する。
ゲート電荷量判定器１１ｃは、ゲート電荷量Ｑｇが、ゲート電荷量下限基準値１５以上か否かを判定する。ゲート電荷量判定器１１ｃは、ゲート電荷量Ｑｇがゲート電荷量下限基準値１５以上のときに、ハイレベルの信号を出力する。ゲート電荷量判定器１１ｃは、ゲート電荷量用第１の比較器１２を備える。
ゲート電荷量用第１の比較器１２は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）とゲート電荷量下限基準値１５とを比較する。ゲート電荷量用第１の比較器１２は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）がゲート電荷量下限基準値１５以上のときに、ハイレベルの信号を出力する。
負荷短絡検出用論理演算器５６は、ゲート電流判定器１０１ｄのゲート電流用第３の比較器５０の出力信号と、ゲート電荷量判定器１１ｃのゲート電荷量用第１の比較器１２の出力信号との論理積を出力する。負荷短絡検出用論理演算器５６は、ゲート電流Ｉｇがゲート電流上限基準値１４ｃ以下、かつ、ゲート電荷量Ｑｇがゲート電荷量下限基準値１５以上のときに、負荷が短絡状態であると判定し、負荷短絡状態であること表わすハイレベルの信号を出力する。
本実施の形態では、実施の形態３と同様に、差動増幅器２１が、電力用半導体素子１の制御電極に接続される抵抗７の両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしたが、これに限定されるものではない。実施の形態１および２と同様に、電流センサ８によってゲート電流に相当する電気量を検出してもよい。あるいは、実施の形態４と同様に、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしてもよい。実施の形態５と同様に、負荷が短絡状態であるときに、保護回路４００によって、電力用半導体素子１を遮断状態に遷移させるものとしてもよい。
実施の形態１１．
図１３は、実施の形態１１の電力用半導体素子の駆動制御回路を示す図である。図１３の実施の形態１１の電力用半導体素子の駆動制御回路が図１の実施の形態１の電力用半導体素子１と相違する点は、実施の形態１１の電力用半導体素子の駆動制御回路は、さらに、実施の形態１０と同様のゲート電流用第３の比較器５０と、負荷短絡検出用論理演算器５６とを備える。さらに、実施の形態１１の電力用半導体素子の駆動制御回路は、短絡判定器１１８を備える。
ゲート電荷量判定器１１に含まれるゲート電荷量用第１の比較器１２は、アーム短絡の検出と、負荷短絡の検出との両方に使用される。
ゲート電流用第３の比較器５０は、差動増幅器２１の出力信号とゲート電流上限基準値１４ｃとを比較する。ゲート電流用第３の比較器５０は、差動増幅器２１の出力信号がゲート電流上限基準値１４ｃ以下のときに、ハイレベルの信号を出力する。
ゲート電荷量用第１の比較器１２は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）とゲート電荷量下限基準値１５とを比較する。ゲート電荷量用第１の比較器１２は、ゲート電荷量演算器９の出力信号（ゲート電荷量Ｑｇ）がゲート電荷量下限基準値１５以上のときに、ハイレベルの信号を出力する。
負荷短絡検出用論理演算器５６は、ゲート電流用第３の比較器５０の出力信号と、ゲート電荷量用第１の比較器１２の出力信号との論理積を出力する。負荷短絡検出用論理演算器５６は、ゲート電流Ｉｇがゲート電流上限基準値１４ｃ以下、かつ、ゲート電荷量Ｑｇがゲート電荷量下限基準値１５以上のときに、負荷短絡状態であると判定し、負荷短絡状態であること表わすハイレベルの信号を出力する。
短絡判定器１１８は、アーム短絡検出用論理演算器１８の出力信号と、負荷短絡検出用論理演算器５６の出力信号の論理和を出力する。短絡判定器１１８は、アーム短絡検出用論理演算器１８の出力信号と負荷短絡検出用論理演算器５６の出力信号のうちの少なくとも１つがハイレベルのときに、短絡を表わすハイレベルの信号を出力する。
本実施の形態では、アーム短絡と負荷短絡の両方を検出することができるので、電力用半導体素子をより確実に保護することができる。
本実施の形態では、負荷短絡とアーム短絡のうちの少なくとも１つが検出された場合に、短絡判定器１１８は、ハイレベルの信号を出力するが、これに限定されるものではない。実施の形態７と同様に、論理を逆にすることによって、短絡判定器１１８は、ロウレベルの信号を出力するものとしてもよい。
本実施の形態では、実施の形態３と同様に、差動増幅器２１が、電力用半導体素子１の制御電極に接続される抵抗７の両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしたが、これに限定されるものではない。実施の形態１および２と同様に、電流センサ８によってゲート電流に相当する電気量を検出してもよい。あるいは、実施の形態４と同様に、オンゲート抵抗７ａの両端の電圧を検出することによって、電力用半導体素子１のゲート電流に相当する電気量を検出するものとしてもよい。実施の形態５と同様に、アーム短絡または負荷短絡が検出されたときに、保護回路４００によって、電力用半導体素子１を遮断状態に遷移させるものとしてもよい。
実施の形態１２．
本実施の形態は、上述した実施の形態の電力用半導体素子１および駆動制御回路を電力変換装置に適用したものである。本開示は特定の電力変換装置に限定されるものではないが、以下では、実施の形態として、三相のインバータに本開示を適用した場合について説明する。
図１４は、実施の形態１２の電力変換システムの構成を示すブロック図である。
この電力変換システムは、電源７００、電力変換装置８００、および負荷９００を備える。電源７００は、電力変換装置８００に直流電力を供給する直流電源である。電源７００は種々のもので構成することが可能である。たとえば、電源７００は、直流系統、太陽電池、蓄電池、交流系統に接続された整流回路、またはＡＣ／ＤＣコンバータで構成することとしてもよい。電源７００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置８００は、電源７００と負荷９００の間に接続された三相のインバータである。電力変換装置８００は、電源７００から供給された直流電力を交流電力に変換し、負荷９００に交流電力を供給する。電力変換装置８００は、直流電力を交流電力に変換して出力する主変換回路８０１と、主変換回路８０１を制御する制御信号を主変換回路８０１に出力する制御回路８０３とを備える。
負荷９００は、電力変換装置８００から供給された交流電力によって駆動される三相の電動機である。負荷９００は、特定の用途に限られるものではなく、各種電気機器に搭載された電動機であってもよい。例えば、負荷９００は、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置８００の詳細を説明する。
主変換回路８０１は、電力用半導体モジュール８０２を備える。電力用半導体モジュール８０２は、スイッチング素子である電力用半導体素子１と還流ダイオードとを備える（図示せず）。スイッチング素子がスイッチングすることによって、電源７００から供給される直流電力が交流電力に変換され、負荷９００に供給される。電力用半導体モジュール８０２の具体的な回路構成は種々のものがあるが、本実施の形態にかかる電力用半導体モジュール８０２は、２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成される２レベルの三相フルブリッジ回路である。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路８０１の３つの出力端子は、負荷９００に接続される。
電力用半導体モジュール８０２は、上記の実施の形態で説明した駆動制御回路を備える。駆動制御回路は、各スイッチング素子を駆動する。駆動制御回路は電力用半導体モジュール８０２に内蔵されている。
駆動制御回路は、主変換回路８０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路８０１のスイッチング素子の制御電極に供給する。具体的には、駆動制御回路は、制御回路８０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路８０３は、負荷９００に所望の電力が供給されるよう主変換回路８０１のスイッチング素子を制御する。具体的には、制御回路８０３は、負荷９００に供給すべき電力に基づいて主変換回路８０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、制御回路８０３は、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路８０１を制御することができる。そして、制御回路８０３は、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路８０１が備える駆動制御回路に制御指令（制御信号）を出力する。駆動制御回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置に本開示を適用する例を説明したが、３レベルまたはマルチレベルの電力変換装置に適用することができる。単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータまたはＡＣ／ＤＣコンバータに本開示を適用することも可能である。
また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機、レーザー加工機、又は誘導加熱調理器、非接触給電システムの電源装置、太陽光発電システムまたは蓄電システム等のパワーコンディショナーとして用いることも可能である。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１１，１１ａ，１１ｂ，１１ｃ ゲート電荷量判定器、１２，１２ａ，１２ｂ，１０２，１０２ａ 第１の比較器、１４，１４ｂ，１４ｃ ゲート電流上限基準値、１５，１５ｂ ゲート電荷量下限基準値、１６，１６ｂ ゲート電荷量上限基準値、１７，１７ａ ゲート電荷量用論理演算器、１８，１８ａ アーム短絡検出用論理演算器、１９ オンスイッチ回路、２０ オフスイッチ回路、２１ 差動増幅器、２２ ラッチ回路、２３ 反転回路、２５ フィルタ、２６ 初期化演算器、５６ 負荷短絡検出用論理演算器、８０，８０ａ 駆動器、１０１，１０１ａ，１０１ｂ，１０１ｃ，１０１ｄ ゲート電流判定器、１０４ ゲート電流下限基準値、１０７，１０７ａ ゲート電流用論理演算器、１１８ 短絡判定器、３００，３００ａ，３００ｂ，３００ｃ，３００ｄ 短絡検出器、４００ 保護回路、７００ 電源、８００ 電力変換装置、８０１ 主変換回路、８０２ 電力用半導体モジュール、８０３ 制御回路、９００ 負荷、Ｉｇ ゲート電流、ＮＤ１ ノード、Ｑｇ ゲート電荷量。

Claims (16)

  1. 制御電極と正極側電極と負極側電極とを有する電力用半導体素子の駆動制御回路であって、
    前記制御電極と前記負極側電極の間に印加される電圧を遷移させることによって前記電力用半導体素子を駆動する駆動器と、
    前記駆動器と前記制御電極との間に流れるゲート電流を検出するゲート電流検出器と、
    前記検出したゲート電流量に基づいて、前記電力用半導体素子に供給されるゲート電荷量を算出するゲート電荷量演算器と、
    前記ゲート電流の大きさおよび前記ゲート電荷量の大きさに基づいて、アーム短絡または負荷短絡を検出する短絡検出器と、
    を備え、
    前記短絡検出器は、
    前記ゲート電流の大きさと、少なくとも１つの基準値とを比較するゲート電流判定器と、
    前記ゲート電荷量の大きさと、少なくとも１つの基準値とを比較するゲート電荷量判定器と、
    前記ゲート電流判定器の出力信号と前記ゲート電荷量判定器の出力信号との論理演算を実行する短絡検出用論理演算器とを含む、電力用半導体素子の駆動制御回路。
  2. 前記ゲート電流検出器は、前記駆動器と前記制御電極との間の配線に流れる電流の大きさを検出し、
    前記ゲート電流判定器は、
    前記ゲート電流の大きさと、０よりも大きな値であるゲート電流下限基準値とを比較するゲート電流用第１の比較器と、
    前記ゲート電流の大きさと、ゲート電流上限基準値とを比較するゲート電流用第２の比較器と、
    前記ゲート電流用第１の比較器の出力信号と前記ゲート電流用第２の比較器の出力信号との論理演算を実行するゲート電流用論理演算器とを含み、
    前記ゲート電荷量判定器は、
    前記ゲート電荷量の大きさと、ゲート電荷量下限基準値とを比較するゲート電荷量用第１の比較器と、
    前記ゲート電荷量の大きさと、ゲート電荷量上限基準値とを比較するゲート電荷量用第２の比較器と、
    前記ゲート電荷量用第１の比較器の出力信号と前記ゲート電荷量用第２の比較器の出力信号との論理演算を実行するゲート電荷量用論理演算器とを含み、
    前記短絡検出用論理演算器は、前記ゲート電流用論理演算器の出力信号と前記ゲート電荷量用論理演算器の出力信号との論理演算によって、前記電力用半導体素子の短絡状態を検出する、
    請求項１記載の電力用半導体素子の駆動制御回路。
  3. 前記駆動器は、直列に接続された正ゲート電圧源と、第１のトランジスタと、オンゲート抵抗と、オフゲート抵抗と、第２のトランジスタと、基準電位とを含み、前記オンゲート抵抗と前記オフゲート抵抗との間のノードが前記電力用半導体素子の制御電極と接続し、
    前記ゲート電流検出器は、前記第１のトランジスタから前記オンゲート抵抗に流れる電流の大きさを検出し、
    前記ゲート電流判定器は、
    前記ゲート電流の大きさと、ゲート電流上限基準値とを比較するゲート電流用第２の比較器を含み、
    前記ゲート電荷量判定器は、
    前記ゲート電荷量の大きさと、ゲート電荷量下限基準値とを比較するゲート電荷量用第１の比較器と、
    前記ゲート電荷量の大きさと、ゲート電荷量上限基準値とを比較するゲート電荷量用第２の比較器と、
    前記ゲート電荷量用第１の比較器の出力信号と前記ゲート電荷量用第２の比較器の出力信号との論理演算を実行するゲート電荷量用論理演算器とを含み、
    前記短絡検出用論理演算器は、前記ゲート電流用第２の比較器の出力信号と前記ゲート電荷量用論理演算器の出力信号との論理演算によって、前記電力用半導体素子の短絡状態を検出する、
    請求項１記載の電力用半導体素子の駆動制御回路。
  4. 前記ゲート電流上限基準値は、通常のスイッチング動作時のミラー期間中におけるゲート電流の値よりも小さな値であり、
    前記ゲート電荷量下限基準値は、通常のスイッチング動作時のゲート電流がピーク値におけるゲート電荷量よりも大きな値であり、
    前記ゲート電荷量上限基準値は、通常のスイッチング動作時のミラー期間終了時におけるゲート電荷量よりも小さな値である、
    請求項２または３記載の電力用半導体素子の駆動制御回路。
  5. 前記ゲート電流上限基準値は、温度に応じて変化するように設定され、
    前記ゲート電荷量下限基準値、および前記ゲート電荷量上限基準値は、前記電力用半導体素子の正極側電極と負極側電極との間に印加される電圧に応じて変化するように設定される、請求項２または３記載の電力用半導体素子の駆動制御回路。
  6. 前記ゲート電流検出器は、前記駆動器と前記制御電極との間の配線に流れる電流の大きさを検出し、
    前記ゲート電流判定器は、
    前記ゲート電流の大きさと、ゲート電流上限基準値とを比較するゲート電流用第３の比較器を含み、
    前記ゲート電荷量判定器は、
    前記ゲート電荷量の大きさと、ゲート電荷量下限基準値とを比較するゲート電荷量用第１の比較器を含み、
    前記ゲート電流上限基準値は、０よりも小さな値であり、
    前記ゲート電荷量下限基準値は、通常のスイッチング動作時のゲート電流がピーク値におけるゲート電荷量よりも大きな値であり、
    前記短絡検出用論理演算器は、前記ゲート電流用第３の比較器の出力信号および前記ゲート電荷量用第１の比較器の出力信号に基づいて、前記電力用半導体素子の短絡状態を検出する、
    請求項１記載の電力用半導体素子の駆動制御回路。
  7. 前記短絡検出器は、さらに、
    前記ゲート電流の大きさと、０よりも小さな値である別のゲート電流上限基準値とを比較するゲート電流用第３の比較器と、
    前記ゲート電流用第３の比較器の出力信号と、前記ゲート電荷量用第１の比較器の出力信号との論理演算とによって、前記電力用半導体素子の短絡状態を検出する負荷短絡検出用論理演算器とを含む、
    請求項２～５のいずれか１項に記載の電力用半導体素子の駆動制御回路。
  8. 前記ゲート電流検出器は、電流センサである、
    請求項２～７のいずれか１項に記載の電力用半導体素子の駆動制御回路。
  9. 前記駆動器と前記制御電極との間の配線に設けられた抵抗を備え、
    前記ゲート電流検出器は、前記抵抗の両端の電圧を検出する差動増幅器である、
    請求項２に記載の電力用半導体素子の駆動制御回路。
  10. 前記ゲート電流検出器は、前記オンゲート抵抗の両端の電圧を検出する差動増幅器である、
    請求項３に記載の電力用半導体素子の駆動制御回路。
  11. 前記ゲート電流検出器の出力信号の波形を所定の時定数で整形するフィルタを備え、前記フィルタの出力信号は、前記ゲート電荷量演算器および前記短絡検出器に送られる、
    請求項１～１０のいずれか１項に記載の電力用半導体素子の駆動制御回路。
  12. 前記駆動器に前記電力用半導体素子をターンオンさせる指令またはターンオフさせる指令を出力する指令器と、
    前記短絡検出器によって、アーム短絡または負荷短絡が検出されたときには、前記指令器の指令に関わらず、前記駆動器に前記電力用半導体素子をターンオフさせる指令を出力する保護回路を備える、
    請求項１～１１のいずれか１項に記載の電力用半導体素子の駆動制御回路。
  13. 前記ゲート電荷量演算器の出力信号を初期化するための演算器を備える、
    請求項１～１２のいずれか１項に記載の電力用半導体素子の駆動制御回路。
  14. 前記電力用半導体素子は、Ｓｉ－ＩＧＢＴ、ＲＣ－ＩＧＢＴ、ＳｉＣ－ＭＯＳＦＥＴ、ＧａＮトランジスタ、およびＧａ２Ｏ３トランジスタのうちのいずれかである、
    請求項１～１３のいずれか１項に記載の電力用半導体素子の駆動制御回路。
  15. 請求項１～１４のいずれか１項に記載の電力用半導体素子の駆動制御回路と、
    前記電力用半導体素子と、
    を備えた電力用半導体モジュール。
  16. 請求項１５記載の電力用半導体モジュールを有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。
JP2022544935A 2020-08-25 2020-08-25 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置 Active JP7471426B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/032033 WO2022044123A1 (ja) 2020-08-25 2020-08-25 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置

Publications (3)

Publication Number Publication Date
JPWO2022044123A1 JPWO2022044123A1 (ja) 2022-03-03
JPWO2022044123A5 JPWO2022044123A5 (ja) 2023-03-30
JP7471426B2 true JP7471426B2 (ja) 2024-04-19

Family

ID=80354865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022544935A Active JP7471426B2 (ja) 2020-08-25 2020-08-25 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置

Country Status (5)

Country Link
US (1) US20230261653A1 (ja)
JP (1) JP7471426B2 (ja)
CN (1) CN115997344A (ja)
DE (1) DE112020007545T5 (ja)
WO (1) WO2022044123A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022093994A (ja) * 2020-12-14 2022-06-24 株式会社東芝 電力変換装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007116900A1 (ja) 2006-04-06 2007-10-18 Mitsubishi Electric Corporation 半導体素子の駆動回路
JP2009225506A (ja) 2008-03-13 2009-10-01 Toshiba Corp 電力変換器
JP2019169825A (ja) 2018-03-23 2019-10-03 株式会社東芝 半導体装置及び電力変換装置
WO2019207847A1 (ja) 2018-04-27 2019-10-31 三菱電機株式会社 電力用半導体素子の駆動装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6076223B2 (ja) * 2013-09-05 2017-02-08 三菱電機株式会社 電力用半導体素子の駆動回路
KR101639488B1 (ko) * 2014-12-10 2016-07-13 현대모비스 주식회사 암 쇼트 방지를 위한 게이트 구동 회로 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007116900A1 (ja) 2006-04-06 2007-10-18 Mitsubishi Electric Corporation 半導体素子の駆動回路
JP2009225506A (ja) 2008-03-13 2009-10-01 Toshiba Corp 電力変換器
JP2019169825A (ja) 2018-03-23 2019-10-03 株式会社東芝 半導体装置及び電力変換装置
WO2019207847A1 (ja) 2018-04-27 2019-10-31 三菱電機株式会社 電力用半導体素子の駆動装置

Also Published As

Publication number Publication date
JPWO2022044123A1 (ja) 2022-03-03
CN115997344A (zh) 2023-04-21
DE112020007545T5 (de) 2023-06-15
US20230261653A1 (en) 2023-08-17
WO2022044123A1 (ja) 2022-03-03

Similar Documents

Publication Publication Date Title
JP4740320B2 (ja) 半導体素子の駆動回路
US9112344B2 (en) Driver for switching element and control system for rotary machine using the same
US9130463B2 (en) Drive circuit for switching element
CN107005234B (zh) 半导体装置
JP2009225506A (ja) 電力変換器
JP2018182818A (ja) スイッチング素子駆動装置
US11063422B2 (en) Power semiconductor module and power converter
JP6988670B2 (ja) 駆動回路、パワーモジュール及び電力変換システム
JP6091632B2 (ja) 電力変換装置
JP6104660B2 (ja) 短絡電流保護装置
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
JP5056405B2 (ja) スイッチング装置
JP2018133892A (ja) パワー半導体のゲート駆動装置およびゲート駆動方法
JP7471426B2 (ja) 電力用半導体素子の駆動制御回路、電力用半導体モジュール、および電力変換装置
US11404953B2 (en) Drive circuit for power semiconductor element and power semiconductor module employing the same
JP6844587B2 (ja) 駆動回路
CN112534720A (zh) 驱动电路
JP2005236731A (ja) 過電流保護回路及び半導体装置
CN110460021B (zh) 一种igbt保护电路及空调器
CN117044093A (zh) 冲击电流抑制电路、转换系统以及电动机驱动装置
JP2022014382A (ja) 電力変換装置及び電力変換制御装置
US20230112315A1 (en) Drive device for voltage-controlled semiconductor element
CN112640276A (zh) 开关的驱动电路
WO2022049772A1 (ja) 半導体素子の駆動装置、半導体装置および電力変換装置
US20230198373A1 (en) Drive adjustment circuit for power semiconductor element, power module, and power conversion device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240409

R150 Certificate of patent or registration of utility model

Ref document number: 7471426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150