JP7523552B2 - 半導体素子の駆動装置、半導体装置および電力変換装置 - Google Patents

Description

本開示は、半導体素子の駆動装置、および、その半導体素子と駆動装置とを有する半導体装置ならびに電力変換装置に関する。

電力変換器を構成する電力用の半導体素子にはＳｉ（シリコン）を材料とするＩＧＢＴ（Insulated Gate Bipolar Transistor）がよく用いられるが、最近では電力変換器の更なる小型化、高効率化を実現するためにＳｉＣ（シリコンカーバイト）を材料とするＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の適用が盛んになってきている。

電力変換器において電力用の半導体素子が短絡状態になると、電力変換器の直流リンク電圧が電力用の半導体素子に印加された状態で大電流が流れることになり、非常に大きな損失（熱）が発生する可能性がある。そのため、電力変換器の信頼性を確保するためには、電力用の半導体素子の短絡状態を検出する回路を設けることが望ましい。

電力用の半導体素子の短絡状態を高速に検出する手段として、従来の電力用の半導体素子の駆動装置のなかには、電力用の半導体素子のゲートに供給されるゲート電荷量を検出する装置と、電力用の半導体素子のゲート電圧を検出する装置とを備える駆動装置がある（例えば特許文献１）。

特開２０１５－５３７４９号公報

特開２０１５－５３７４９号公報（特許文献１）に記載の駆動装置は、ゲート電荷量とゲート電圧との関係が短絡時と通常時とで異なることを利用して短絡状態を検出するために、ゲート電荷量を検出する検出装置が必要になる。この検出装置は、電流センサの出力およびゲート抵抗の両端電圧をモニタすることでゲート電流を検出し、検出されたゲート電流を積分することによってゲート電荷量を検出する。そのため、積分器が必要となり、回路規模が大きくなってしまうという課題があった。

本開示は、上述の課題を解決するためになされたものであって、その目的は、積分器を使用することなく簡素な回路で電力用の半導体素子の短絡判定を行なうことを可能にすることである。

本開示による駆動装置は、ゲート端子を有する電力用の半導体素子の駆動装置であって、第１電圧源と、スイッチング素子と、スイッチング素子を介して第１電圧源と並列に接続されるコンデンサと、コンデンサと半導体素子のゲート端子との間に設けられ、ゲート端子に印加される電圧を切替可能に構成される切替装置と、コンデンサの電圧と第１基準値との比較結果を示す信号を出力する第１比較装置と、ゲート端子の電圧または電圧微分値と第２基準値との比較結果を示す信号を出力する第２比較装置と、第１比較装置の出力信号と第２比較装置の出力信号とを用いて半導体素子が短絡状態であるか否かを判定する判定器と、を備える。

上記の駆動装置においては、ゲート電荷量を直接的に検出した結果で半導体素子の短絡判定を行なうのではなく、コンデンサの電圧とスイッチング素子のゲート電圧またはその微分値とをモニタすることによって、半導体素子の短絡判定を行なう。そのため、ゲート電荷量を検出するための積分器を使用することなく、簡素な回路で半導体素子の短絡判定を行なうことができる。

本開示によれば、積分器を使用することなく簡素な回路で電力用の半導体素子の短絡判定を行なうことができる。

半導体装置の一例を示す図（その１）である。 ゲート電荷量とゲート電圧との関係、および、コンデンサ電圧とゲート電圧との関係を示す図である。 短絡判定器の処理手順の一例を示すフローチャートである。 半導体装置の一例を示す図（その２）である。 半導体装置の一例を示す図（その３）である。 ゲート電荷量とゲート電流との関係の一例を示す図である。 半導体装置の一例を示す図（その４）である。 半導体装置の一例を示す図（その５）である。 ゲート電荷量とゲート電圧との関係の一例を示す図（その１）である。 半導体装置の一例を示す図（その６）である。 ゲート電荷量とゲート電圧との関係の一例を示す図（その２）である。 電力変換システムの構成を示すブロック図である。

以下、本開示の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。

実施の形態１．
図１は、本実施の形態１による駆動装置１００を有する半導体装置Ｄの一例を示す図である。半導体装置Ｄは、電力用の半導体素子であるスイッチング素子１と、スイッチング素子１を駆動するための駆動装置１００とを備える。

本実施の形態１においては、スイッチング素子１がＭＯＳＦＥＴである場合について説明する。一般的に、ＭＯＳＦＥＴは、ゲート電圧（ゲートソース間電圧）がしきい電圧未満である場合にドレイン電流（ソースとドレインとの間を流れる電流）が生じないオフ状態（遮断状態）となり、ゲート電圧がしきい電圧以上である場合にドレイン電流が生じるオン状態（導通状態）となるように構成される。

以下に説明するスイッチング素子５，６，１５，５０についても、スイッチング素子１と同様に、ＭＯＳＦＥＴである場合について説明する。なお、スイッチング素子１およびスイッチング素子５，６，１５，５０は、ＭＯＳＦＥＴに限定されるものではなく、例えば、ＩＧＢＴ等の電圧駆動型の半導体素子であってもよい。また、ＩＧＢＴは、逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ）であってもよい。

また、スイッチング素子１，５，６，１５は、Ｓｉ（シリコン）、ＳｉＣ（シリコンカーバイド）、ＧａＮ（ガリウムナイトライド）、およびＧａ_２Ｏ_３（酸化ガリウム）のいずれかを材料としたデバイスに適用可能である。

駆動装置１００は、指令部２と、電圧源３，７，９と、コンデンサ４と、スイッチング素子５，６，１５と、ダイオード８と、一対の出力端子１７，１８と、第１比較装置Ｕ１と、第２比較装置Ｕ２と、短絡判定器１４と、ゲート抵抗１６と、を備える。第１比較装置Ｕ１は、比較部１０と電圧源１１とを備える。第２比較装置Ｕ２は、比較部１２と電圧源１３とを備える。

出力端子１７，１８は、スイッチング素子１のゲートおよびソースにそれぞれ接続される。

電圧源３は、スイッチング素子１５を介してコンデンサ４に接続される。具体的には、電圧源３の正極はスイッチング素子１５を介してコンデンサ４の一方端に接続され、電圧源３の負極はコンデンサ４の他方端に接続される。

電圧源９は、電圧源３と直列に接続される。電圧源９の正極は電圧源３の負極および出力端子１８に接続され、電圧源９の負極はスイッチング素子６のドレイン端子に接続される。

コンデンサ４は、スイッチング素子１５を介して電圧源３と並列に接続される。
電圧源７は、ダイオード８を介してコンデンサ４の一方端に接続され、コンデンサ４の一方端に駆動電圧Ｖｏｎを供給する。電圧源７およびダイオード８によって、スイッチング素子１の定常オン状態の電圧が駆動電圧Ｖｏｎに安定する。

スイッチング素子５は、Ｎ型のＭＯＳＦＥＴである。スイッチング素子５のソース端子は、ゲート抵抗１６を介して駆動装置１００の出力端子１７に接続される。ゲート抵抗１６は、スイッチング素子５のスイッチング速度を調節するための抵抗である。スイッチング素子５のドレイン端子は、コンデンサ４の一方端に接続されるとともに、スイッチング素子１５を介して電圧源３の正極に接続される。

スイッチング素子５のゲート端子は、指令部２に接続され、指令部２からのゲート電圧を受ける。スイッチング素子５のゲート端子に指令部２からのゲート電圧が印加されると、スイッチング素子５はオン状態となり、コンデンサ４の一方端と出力端子１７とが接続される。これにより、駆動装置１００の出力電圧は、コンデンサ４の電圧（コンデンサ４の端子間電圧、以下、単に「コンデンサ電圧」ともいう）となる。

スイッチング素子６は、スイッチング素子５と同様、Ｎ型のＭＯＳＦＥＴである。スイッチング素子６のドレイン端子は、ゲート抵抗１６を介して駆動装置１００の出力端子１７に接続される。スイッチング素子６のソース端子は、電圧源９の負極に接続される。

スイッチング素子６のゲート端子は、指令部２に接続され、指令部２からのゲート電圧を受ける。スイッチング素子６のゲート端子に指令部２からのゲート電圧が印加されると、スイッチング素子６はオン状態となり、電圧源９の負極と出力端子１７とが接続される。これにより、出力電圧は、電圧源９により供される負バイアス電位Ｖｏｆｆとなる。

スイッチング素子５，６は、指令部２により、互いに相補的に動作するように制御される。すなわち、スイッチング素子５がオン状態である場合にスイッチング素子６はオフ状態となり、スイッチング素子５がオフ状態である場合にスイッチング素子６はオン状態となる。これにより、スイッチング素子１の定常オン時にスイッチング素子１のゲート端子に駆動電圧Ｖｏｎを印加し、スイッチング素子１の定常オフ時にスイッチング素子１のゲート端子に負バイアス電位Ｖｏｆｆを印加することができる。

指令部２は、外部より入力されるゲート信号に基づいて予め指定されたタイミングでスイッチング素子５，６，１５にゲート電圧をそれぞれ与えることによって、スイッチング素子５，６，１５のオンオフを制御する。指令部２は、スイッチング素子５のオンオフと、スイッチング素子６のオンオフと、スイッチング素子１５のオンオフとを、それぞれ別々に制御可能に構成される。

スイッチング素子１は、指令部２からの信号に基づいて、オン状態、オフ状態を遷移する。

スイッチング素子１をオフ状態にする場合、指令部２は、スイッチング素子１５をオン状態にし、スイッチング素子５をオフ状態にし、スイッチング素子６をオン状態にするためのオフ指令を各スイッチング素子５，６，１５に出力する。スイッチング素子１５がオン状態とされることにより、コンデンサ４が電圧源３にて充電されてコンデンサ電圧が電圧源３の出力電圧となる。これにより、スイッチング素子１のスイッチングに必要な電荷量がコンデンサ４に蓄えられる。また、スイッチング素子５がオフ状態、スイッチング素子６がオン状態とされることより、スイッチング素子１のゲート端子には、電圧源９からの負バイアス電位Ｖｏｆｆが印加される。

スイッチング素子１をオフ状態からオン状態に変化させる場合、指令部２は、まずスイッチング素子１５をオン状態からオフ状態に変化させることによって、コンデンサ４を電圧源３から切り離す。

その後、指令部２は、スイッチング素子５をオン状態、スイッチング素子６をオフ状態にそれぞれ切り替える。これにより、スイッチング素子１のゲート端子は、ゲート抵抗１６を介してコンデンサ４に接続される。コンデンサ４に充電された電荷はスイッチング素子１のゲートへ流入する。スイッチング素子１のゲート電圧が上昇するにつれて、コンデンサ４の電圧は低下する。このとき、コンデンサ電圧の初期値（電圧源３の出力電圧）を駆動電圧Ｖｏｎ（電圧源７の出力電圧）よりも高い電圧に設定することにより、駆動電圧Ｖｏｎにて定電圧駆動をした場合と比較し、スイッチング素子１を高速でスイッチングすることが可能となる。

コンデンサ電圧が初期値から駆動電圧Ｖｏｎまで低下すると、ダイオード８が導通し、出力電圧は駆動電圧Ｖｏｎで一定となる。このとき、駆動装置１００からスイッチング素子１のゲートへ流入した電荷量（以下「ゲート電荷量」ともいう）は、コンデンサ４が放出した電荷量に等しい。そのため、ゲート電荷量を「Ｑｇ」、コンデンサ４の容量を「Ｃｂ」、コンデンサ電圧の減少幅を「ΔＶ」と記載するとき、これらの間には、下記の関係式（１）が成立する。

ΔＶ×Ｃｂ＝Ｑｇ …（１）
上記の関係式（１）において、コンデンサ４の容量Ｃｂは予め決められた値であるため、コンデンサ電圧を検出してコンデンサ電圧の減少幅ΔＶを求めることによって、ゲート電荷量Ｑｇを検出することができる。そのため、ゲート電荷量Ｑｇを検出するにあたり、積分回路等の演算回路が不要であり、コンデンサ電圧からゲート電荷量Ｑｇを直接的に検出することができる。そのため、回路規模を小さくすることができる。

第１比較装置Ｕ１は、上記の関係式（１）を利用して、コンデンサ電圧からゲート電荷量Ｑｇを検出する。具体的には、第１比較装置Ｕ１は、上述したように、比較部１０と、電圧源１１とを備える。電圧源１１は基準値ＶＱＲの電圧を比較部１０に出力する。

比較部１０は、コンデンサ電圧を電圧源１１が出力する基準値ＶＱＲの電圧と比較してコンデンサ電圧が基準値ＶＱＲに低下したことを検出することで、ゲート電荷量Ｑｇが基準値ＱＲに達したことを検出する。

比較部１０は、コンデンサ電圧と基準値ＶＱＲとの比較結果を示す出力信号Ｓ１を短絡判定器１４に出力する。比較部１０は、コンデンサ電圧が基準値ＶＱＲ以下である場合には出力信号Ｓ１をロー状態にし、コンデンサ電圧が基準値ＶＱＲよりも大きい場合には出力信号Ｓ１をハイ状態にする。

また、第２比較装置Ｕ２は、上述したように、比較部１２と、電圧源１３とを備える。電圧源１３は、基準値ＶＲの電圧を比較部１２に出力する。比較部１２は、スイッチング素子１のゲート電圧（駆動装置１００からスイッチング素子１のゲート端子に印加される電圧）と、電圧源１３が出力する基準値ＶＲの電圧とを比較することにより、スイッチング素子１のゲート電圧が基準値ＶＲに達したことを検出する。

比較部１２は、スイッチング素子１のゲート電圧と基準値ＶＲとの比較結果を示す出力信号Ｓ２を短絡判定器１４に出力する。比較部１２は、スイッチング素子１のゲート電圧が基準値ＶＲ以下である場合には出力信号Ｓ２をロー状態とし、スイッチング素子１のゲート電圧が基準値ＶＲよりも大きい場合には出力信号Ｓ２をハイ状態とする。

短絡判定器１４は、第１比較装置Ｕ１の出力信号Ｓ１と第２比較装置Ｕ２の出力信号Ｓ２とを用いて、スイッチング素子１の短絡状態を検出する。

［スイッチング素子１の短絡判定］
図２は、スイッチング素子１のターンオン動作時における、スイッチング素子１のゲート電荷量とゲート電圧との関係（左側）、および、コンデンサ電圧とスイッチング素子１のゲート電圧との関係（右側）を示す図である。ゲート電荷量とゲート電圧との関係を示す左側の図において、スイッチング素子１の通常時（非短絡時）の関係が破線Ｌ１で表わされ、スイッチング素子１のアーム短絡時の関係が実線Ｌ２で表わされる。また、コンデンサ電圧とゲート電圧との関係を示す右側の図において、スイッチング素子１の通常時の関係が破線Ｌ３で表わされ、スイッチング素子１のアーム短絡時の関係が実線Ｌ４で表わされる。

なお、図２においては、スイッチング素子１が、ＳｉＣ（シリコンカーバイド）を材料としたＭＯＳＦＥＴ（以下「ＳｉＣ－ＭＯＳＦＥＴ」ともいう）である場合の関係を例示している。

スイッチング素子１の通常時においては、ゲート電圧が上昇すると、ゲート電荷量は増加し、コンデンサ電圧は減少する。ゲート電圧が電圧Ｖｍにまで上昇すると、ゲート電圧の上昇率は大幅に低下する。ゲート電圧が電圧Ｖｍに達したとき、ゲート電荷量は電荷量Ｑ０であり、コンデンサ電圧は電圧ＶＱ０（ＶＱ０＝Ｑ０／Ｃｂ）である。なお、「Ｃｂ」は上述したようにコンデンサ４の容量である。

その後、ゲート電荷量が電荷量Ｑ１（Ｑ１＞Ｑ０）に到達すると、コンデンサ電圧は電圧ＶＱ１（ＶＱ１＝Ｑ１／Ｃｂ）となる。ゲート電荷量が電荷量Ｑ０から電荷量Ｑ１に達するまでの期間は、ゲート電圧の上昇がごく緩やかとなり、ゲート電圧はほぼ電圧Ｖｍのまま維持される。ゲート電荷量が電荷量Ｑ０から電荷量Ｑ１に達するまでの期間は「ミラー期間」と呼ばれる。

その後、ゲート電荷量が電荷量Ｑ１を超えると、ゲート電圧は再び上昇してゲート駆動電源電圧Ｖｄにまで到達する。これにより、スイッチング素子１がオン状態となる。

スイッチング素子１のようなＳｉＣ－ＭＯＳＦＥＴにおけるゲート電荷量とゲート電圧との関係においては、帰還容量の存在が大きく寄与している。ＳｉＣ－ＭＯＳＦＥＴにおける帰還容量は、ドレイン・ゲート間容量に相当し、大きな電圧依存性を有している。

スイッチング素子１の通常時におけるターンオン動作時においては、指令部２からの指令に基づきゲート電圧が上昇し、ゲート・ソース間が充電される。ゲート電圧がしきい電圧を超えると、ドレイン電流（ソースとドレインとの間を流れる電流）が流れ始めるとともにドレイン・ソース間電圧は低下し、駆動装置１００からスイッチング素子１に供給されるゲート電流は帰還容量を介してスイッチング素子１のゲート端子からドレイン端子に流れる。これにより、ゲート電圧の上昇がごく緩やかなミラー期間が現れる。帰還容量には大きな電圧依存性があり、ドレイン・ソース間電圧がスイッチング素子１のオン電圧まで低下すると帰還容量の値は１桁ないし２桁大きな値となる。その結果、ミラー期間の終了後に、ゲート電圧はゲート駆動電源電圧Ｖｄまで緩やかに上昇する。

しかしながら、スイッチング素子１のアーム短絡時においては、このようなミラー期間は現れることなく、スイッチング素子１のゲート電圧はゲート駆動電源電圧Ｖｄまで一気に上昇することになる。

本実施の形態による短絡判定器１４は、図２に示した関係を利用して、スイッチング素子１のアーム短絡の有無を判定する。以下、スイッチング素子１のアーム短絡の判定手法について説明する。

本実施の形態においては、図２の左側に示すゲート電荷量とゲート電圧との関係において、通常時の破線Ｌ１とアーム短絡時の実線Ｌ２とゲート駆動電源電圧Ｖｄとで囲まれる領域Ａ１内にゲート電荷量の基準値ＱＲおよびゲート電圧の基準値ＶＲが含まれるように、ゲート電荷量の基準値ＱＲおよびゲート電圧の基準値ＶＲが設定される。これを図２の右側に示すコンデンサ電圧とゲート電圧との関係に換算した場合、コンデンサ電圧の基準値ＶＱＲ（ゲート電荷量が基準値ＱＲであるときのコンデンサ電圧）およびゲート電圧の基準値ＶＲは、通常時の破線Ｌ３とアーム短絡時の実線Ｌ４とゲート駆動電源電圧Ｖｄとで囲まれる領域Ａ２内に含まれることになる。

スイッチング素子１のスイッチング動作の際、コンデンサ４より流出したゲート電荷量が基準値ＱＲに達すると、コンデンサ電圧は基準値ＶＱＲまで低下し、第１比較装置Ｕ１の出力信号Ｓ１がハイ状態からロー状態に変化する。

第１比較装置Ｕ１の出力信号Ｓ１がハイ状態である時に第２比較装置Ｕ２の出力信号Ｓ２がロー状態からハイ状態に変化した場合（すなわちコンデンサ電圧が基準値ＶＱＲよりも大きい時にゲート電圧が基準値ＶＱＲに達した場合）、コンデンサ電圧とゲート電圧との関係はミラー期間のない短絡時の実線Ｌ４上の動作点Ｐ４で示される（ゲート電荷量とゲート電圧との関係に置き換えるとミラー期間のない短絡時の実線Ｌ２上の動作点Ｐ２で示される）と考えられるため、短絡判定器１４は、スイッチング素子１が短絡状態であると判定し、スイッチング素子１が短絡状態であることを示すハイ信号を指令部２に出力する。

一方、第２比較装置Ｕ２の出力信号Ｓ２がロー状態である時に第１比較装置Ｕ１の出力信号Ｓ１がハイ状態からロー状態に変化した場合（すなわちゲート電圧が基準値ＶＲ以下である時にコンデンサ電圧が基準値ＶＱＲよりも大きい値から基準値ＶＱＲに低下した場合）、コンデンサ電圧とゲート電圧との関係はミラー期間の存在する通常時の破線Ｌ３上の動作点Ｐ３で示される（ゲート電荷量とゲート電圧との関係に置き換えるとミラー期間の存在する通常時の実線Ｌ１上の動作点Ｐ１で示される）と考えられるため、短絡判定器１４は、スイッチング素子１が通常状態である（短絡状態ではない）と判定し、スイッチング素子１が通常状態であることを示すロー信号を指令部２に出力する。

図３は、短絡判定器１４がスイッチング素子１の短絡判定を行なう際に実行する処理手順の一例を示すフローチャートである。このフローチャートは、スイッチング素子１のターンオン動作中において、予め定められた条件が成立する毎（たとえば予め定められた周期毎）に繰り返し実行される。なお、短絡判定器１４の処理は、ソフトウェア処理によって実現されてもよいし、専用のハードウェア（電子回路）の処理で実現されてもよい。

短絡判定器１４は、第１比較装置Ｕ１の出力信号Ｓ１がハイ状態である時に第２比較装置Ｕ２の出力信号Ｓ２がロー状態からハイ状態に変化したか否かを判定する（ステップＳ１０）。

出力信号Ｓ１がハイ状態である時に出力信号Ｓ２がロー状態からハイ状態に変化した場合（ステップＳ１０においてＹＥＳ）、すなわち、コンデンサ電圧が基準値ＶＱＲよりも大きい時にゲート電圧が基準値ＶＱＲに達した場合、短絡判定器１４は、スイッチング素子１が短絡状態であると判定してハイ信号を指令部２に出力する（ステップＳ１２）。

一方、ステップＳ１０においてＮＯと判定された場合、短絡判定器１４は、第２比較装置Ｕ２の出力信号Ｓ２がロー状態である時に第１比較装置Ｕ１の出力信号Ｓ１がハイ状態からロー状態に変化したか否かを判定する（ステップＳ１４）。

出力信号Ｓ２がロー状態である時に出力信号Ｓ１がハイ状態からロー状態に変化した場合（ステップＳ１４においてＹＥＳ）、すなわち、ゲート電圧が基準値ＶＲ以下である時にコンデンサ電圧が基準値ＶＱＲよりも大きい値から基準値ＶＱＲに低下した場合、短絡判定器１４は、スイッチング素子１が通常状態でありミラー期間に突入したと判定してロー信号を指令部２にする（ステップＳ１６）。

なお、指令部２は、短絡判定器１４からハイ信号（スイッチング素子１が短絡状態であることを示す信号）を受けた場合、上述のオフ指令（スイッチング素子１５をオン状態にし、スイッチング素子５をオフ状態にし、スイッチング素子６をオン状態にするための指令）を各スイッチング素子５，６，１５に出力する。これにより、スイッチング素子１の短絡状態を解消することができる。

さらに、本実施の形態による駆動装置１００においては、コンデンサ４の容量Ｃｂが、下記の関係式（２）を満たすように設計される。

｜Ｖｏｆｆ－Ｖｏｎ｜×Ｃｉ≧｜Ｖｃ－Ｖｏｎ｜×Ｃｂ …（２）
上記の関係式（２）において、「Ｃｉ」はスイッチング素子１の入力容量（ゲートソース間容量とゲートドレイン間容量とを合計した全体の容量）を表わし、「Ｖｃ」はコンデンサ充電電圧（コンデンサ電圧の初期値）を表わす。なお、負バイアス電位Ｖｏｆｆ、駆動電圧Ｖｏｎ、コンデンサ４の容量Ｃｂは、上述したとおりである。

関係式（２）の左辺は、スイッチング素子１のゲート電圧が、負バイアス電位Ｖｏｆｆから駆動電圧Ｖｏｎに上昇するために必要な電荷量に相当する。

関係式（２）の右辺は、コンデンサ電圧が初期値Ｖｃから駆動電圧Ｖｏｎに低下するまでにコンデンサ４が放出する電荷量に相当する。

仮に上記の関係式（２）を満たさない場合、ゲート電圧が駆動電圧Ｖｏｎよりも高い電圧になるため、スイッチング素子１内の酸化膜の寿命低下を招く可能性がある。

これに対し、本実施の形態においては、上記の関係式（２）を満たす。これにより、スイッチング素子１のスイッチング動作中にコンデンサ電圧が駆動電圧Ｖｏｎに低下し、ダイオード８が導通する状態となる。そのため、スイッチング素子１の定常オン状態のゲート電圧を駆動電圧Ｖｏｎ（電圧源７の出力電圧）に安定させることができる。その結果、スイッチング素子１内の酸化膜の寿命低下を抑制することができる。

以上のように、本実施の形態１による駆動装置１００は、電圧源３（第１電圧源）と、スイッチング素子１５と、スイッチング素子１５を介して電圧源３と並列に接続されるコンデンサ４と、コンデンサ４と電力用のスイッチング素子１のゲート端子との間に設けられたスイッチング素子５，６（切替装置）と、コンデンサ４の電圧と基準値ＶＱＲとの比較結果を示す信号Ｓ１を出力する第１比較装置Ｕ１と、スイッチング素子１のゲート電圧と基準値ＶＲとの比較結果を示す信号Ｓ２を出力する第２比較装置Ｕ２と、第１比較装置Ｕ１の出力信号Ｓ１と第２比較装置Ｕ２の出力信号Ｓ２とを用いてスイッチング素子１が短絡状態であるか否かを判定する短絡判定器１４とを備える。

この構成によれば、コンデンサ４の電圧と基準値ＶＱＲとの比較結果（第１比較装置Ｕ１の出力信号Ｓ１）と、スイッチング素子１のゲート電圧と基準値ＶＲとの比較結果（第２比較装置Ｕ２の出力信号Ｓ２）とを用いて、スイッチング素子１の短絡状態を判定する。そのため、積分器が不要となり回路の簡略化ができる。

実施の形態２．
図４は、本実施の形態２による駆動装置１００Ａを有する半導体装置ＤＡの一例を示す図である。図４に示す駆動装置１００Ａは、上述の図１に示す駆動装置１００に対して、負バイアス電位Ｖｏｆｆを出力する電圧源９を削除するとともに、スイッチング素子６をオフ抵抗２０に置き換えたものである。駆動装置１００Ａのその他の構成は、上述の駆動装置１００の構成と同じであるため、ここでの詳細な説明は繰返さない。

この駆動装置１００Ａにおいては、スイッチング素子１をオフ状態にする場合、指令部２は、スイッチング素子５をオフ状態にする。これにより、駆動装置１００Ａの出力端子１７，１８間の電圧は、ゲート抵抗１６およびオフ抵抗２０によって０Ｖへ低下する。そのため、スイッチング素子１のゲート電圧がしきい電圧を下回り、スイッチング素子１がオフ状態となる。

このように、駆動装置１００の構成を簡素化した駆動装置１００Ａを採用するようにしてもよい。

実施の形態３．
上述の実施の形態１では、スイッチング素子１のゲート電荷量とゲート電圧との関係（図２参照）を利用してスイッチング素子１の短絡判定を行なう例について説明した。

これに対し、本実施の形態３では、スイッチング素子１のゲート電荷量とゲート電流との関係を利用してスイッチング素子１の短絡判定を行なう。

図５は、本実施の形態３による駆動装置１００Ｂを有する半導体装置ＤＢの一例を示す図である。図５に示す駆動装置１００Ｂは、上述の図１に示す駆動装置１００に対して、第１比較装置Ｕ１および第２比較装置Ｕ２を、それぞれ第１比較装置Ｕ１Ｂおよび第２比較装置Ｕ２Ｂに置き換えたものである。駆動装置１００Ｂのその他の構成は、上述の駆動装置１００の構成と同じであるため、ここでの詳細な説明は繰返さない。

第１比較装置Ｕ１Ｂは、比較部１０ａおよび電圧源１１ａと、比較部１０ｂおよび電圧源１１ｂと、論理回路６０とを備える。電圧源１１ａは、基準値Ｖｒｑ１に対応する電圧を比較部１０ａに出力する。比較部１０ａは、コンデンサ電圧と電圧源１１ａが出力する電圧との比較結果を論理回路６０に出力する。電圧源１１ｂは、基準値Ｖｒｑ２に対応する電圧を比較部１０ｂに出力する。比較部１０ｂは、コンデンサ電圧と電圧源１１ｂが出力する電圧との比較結果を論理回路６０に出力する。論理回路６０は、比較部１０ａ，１０ｂの出力の論理積を取ることで、ゲート電荷量が基準値Ｖｒｑ１から基準値Ｖｒｑ２までの範囲内にあることを検出することができる。論理回路６０は検出結果を短絡判定器１４に出力する。

第２比較装置Ｕ２Ｂは、微分器３０と、比較部３１と、電圧源３２とを備える。微分器３０は、コンデンサ４と比較部３１との間に設けられ、コンデンサ電圧を微分した値を比較部３１に出力する。なお、微分器３０の出力（コンデンサ電圧の微分値）は、スイッチング素子１のゲート電流（駆動装置１００Ｂからスイッチング素子１のゲートに流れる電流）に相当する。電圧源３２は、基準値Ｖｒｉに対応する電圧を比較部３１に出力する。比較部３１は、微分器３０の出力（ゲート電流に相当する値）と電圧源３２が出力する電圧と比較することで、ゲート電流が基準値Ｖｒｉ未満であることを検出することができる。比較部３１は、比較結果を短絡判定器１４に出力する。

図５に示す駆動装置１００Ｂにおいても、積分器を使用することなくスイッチング素子１の短絡検出が可能となり、設計の自由度が向上する。

図６は、スイッチング素子１のターンオン動作時における、ゲート電荷量とゲート電流との関係の一例を示す図である。図６において、スイッチング素子１の通常時の関係が破線Ｌ５で表わされ、スイッチング素子１のアーム短絡時の関係が実線Ｌ６で表わされる。

通常時は、上述したミラー期間の存在により、破線Ｌ５に示すように、ゲート電流の変化率がごく緩やかになる期間（ゲート電流が電流値Ｉｍでほぼ一定となる期間）が発生する。一方、アーム短絡時には、ミラー期間がないため、実線Ｌ６に示すように、ゲート電流はそのまま単調に低下する。

破線Ｌ５と実線Ｌ６との違いを判定できるように、ゲート電流の基準値Ｖｒｉ、ゲート電荷量の基準値Ｖｒｑ１，Ｖｒｑ２で囲まれた範囲が図６に示す斜線部分となるように電圧源１１ａ，１１ｂ，３２の各出力電圧を設定することによって、スイッチング素子１の短絡判定を行なうことができる。

以上のように、図５に示す駆動装置１００Ｂにおいては、コンデンサ電圧を微分することでゲート電流値を求め、このゲート電流を用いてスイッチング素子１の短絡判定を行なうことができる。そのため、駆動装置１００Ｂにおいても、積分器を使用することなくスイッチング素子１の短絡判定を行なうことができる。

実施の形態４．
図７は、本実施の形態４による駆動装置１００Ｃを有する半導体装置ＤＣの一例を示す図である。図７に示す駆動装置１００Ｃは、上述の図１に示す駆動装置１００に対して、比較部１０，１２の入力部分にそれぞれフィルタ４０，４１を追加したものである。駆動装置１００Ｃのその他の構成は、上述の駆動装置１００の構成と同じであるため、ここでの詳細な説明は繰返さない。

比較部１０，１２は、回路外部からの放射ノイズなど、ノイズによって誤動作する可能性がある。そのため、比較部１０，１２の入力部分にそれぞれフィルタ４０，４１を挿入することで、誤動作の発生しにくい構成とすることができる。

また、図７には図１に示す駆動装置１００を元に変形した例を示したが、他の駆動装置１００Ａ，１００Ｂにおける比較部または微分器の入力部分にフィルタを挿入することで同様の効果を得ることができる。

実施の形態５．
上述の実施の形態１～４では、いずれにおいてもミラー期間の有無を判定することによって、スイッチング素子１の短絡状態を検出する。

これに対し、本実施の形態５では、ミラー期間を検出した場合に、駆動装置１００の出力電圧を減少させることによって、スイッチング素子１のスイッチング速度が必要以上に高くなることを防ぎ、ドレイン電圧の時間変化率を減少させる。

図８は、本実施の形態５による駆動装置１００Ｄを有する半導体装置ＤＤの一例を示す図である。図８に示す駆動装置１００Ｄは、上述の図１に示す駆動装置１００に対して、スイッチング素子５０および制御部５１を追加するとともに、短絡判定器１４の出力を制御部５１に入力するようにしたものである。駆動装置１００Ｄのその他の構成は、上述の駆動装置１００の構成と同じであるため、ここでの詳細な説明は繰返さない。

コンデンサ４は、ＭＯＳＦＥＴであるスイッチング素子５０を介して、スイッチング素子５に接続される。制御部５１は、短絡判定器１４からロー信号を受けた場合（すなわちミラー期間への突入が検出された場合）に、スイッチング素子５０をオフ状態にしてコンデンサ４からスイッチング素子５への電荷の供給を切断する。これにより、ミラー期間への突入が検出された場合に、駆動装置１００Ｄの出力電圧は電圧源７から出力される駆動電圧Ｖｏｎに切り替えられる。そのため、その後のスイッチング素子１のスイッチング速度を抑えることができ、ノイズの原因となる主電圧の変化速度（単位時間あたりの変化量）を抑制することができる。

図９は、スイッチング素子１のターンオン動作時における、スイッチング素子１のゲート電荷量とゲート電圧との関係の一例を示す図である。図９においては、基準値ＶＲよりも高いミラー電圧となる電流値をスイッチングした場合の関係が実線Ｌ７で示され、基準値ＶＲよりも低いミラー電圧となる電流値をスイッチングした場合の関係が破線Ｌ８で示される。

基準値ＶＲよりも高いミラー電圧となる電流値をスイッチングした場合、実線Ｌ７に示すように、ゲート電圧が基準値ＶＲよりも低くかつゲート電荷量が基準値ＱＲよりも高くなる領域は存在しないため、スイッチング速度は低下せず、ターンオン損失を増加させることはない。

一方、基準値ＶＲよりも低いミラー電圧となる電流値をスイッチングした場合、破線Ｌ８に示すように、ゲート電圧が基準値ＶＲよりも低くかつゲート電荷量が基準値ＱＲよりも高くなる領域が存在する。この領域が検出された場合、短絡判定器１４は、ミラー期間に突入したと判定し、ロー信号を制御部５１に出力する。制御部５１は、短絡判定器１４からロー信号を受けると、スイッチング素子５０をターンオフする。これにより、駆動装置１００Ｄの出力電圧は、コンデンサ４の両端電圧から電圧源７の駆動電圧Ｖｏｎへ低下するため、スイッチング素子１の主電圧の変化速度（単位時間あたりの変化量）を抑制することができる。

実施の形態６．
図１０は、本実施の形態６による駆動装置１００Ｅを有する半導体装置ＤＥの一例を示す図である。図１０に示す駆動装置１００Ｅは、上述の図８に示す駆動装置１００Ｄに対して、第３比較装置Ｕ３および第４比較装置Ｕ４を追加し、短絡判定器１４を短絡判定器１４Ｅに変更したものである。駆動装置１００Ｅのその他の構成は、上述の駆動装置１００Ｄの構成と同じであるため、ここでの詳細な説明は繰返さない。

上述の実施の形態５では、基準値ＶＲよりも低いミラー電流となるスイッチングでは、ミラー期間が終了してから短絡判定器１４がハイ信号を出力してしまい、スイッチング素子１の主電圧の変化率の抑制が不十分となる条件が発生する可能性がある。

図１１は、スイッチング素子１のターンオン動作時における、スイッチング素子１のゲート電荷量とゲート電圧との関係の一例を示す図である。図１１においては、基準値ＶＲよりも低くかつ基準値ＶＲ２よりも高いミラー電圧となる電流値をスイッチングした場合の関係が実線Ｌ９で示され、基準値ＶＲ，ＶＲ２よりも低いミラー電圧となる電流値をスイッチングした場合の関係が破線Ｌ１０で示される。

図１１に示す例において、ゲート電荷量の基準値ＱＲおよびゲート電圧の基準値ＶＲでミラー期間を判定する場合、電流の小さい破線Ｌ１０の波形において、ゲート電圧が基準値ＶＲよりも低くかつゲート電荷量が基準値ＱＲよりも高くなるタイミング（すなわちミラー期間の検出タイミング）が、ミラー期間が終了した後になってしまう。

そこで、本実施の形態６においては、第１比較装置Ｕ１および第２比較装置Ｕ２に加えて、第３比較装置Ｕ３および第４比較装置Ｕ４を備える。

第３比較装置Ｕ３は、比較部１０ｅと電圧源１１ｅとを備える。電圧源１１ｅは、基準値ＶＱＲとは異なる基準値（ゲート電荷量が基準値ＱＲよりも低い値ＱＲ２となる時のゲート電圧の値）を比較部１０ｅに出力する。比較部１０ｅは、コンデンサ電圧を電圧源１１が出力する電圧との比較結果を示す信号Ｓ３を短絡判定器１４Ｅに出力する。

第４比較装置Ｕ４は、比較部１２ｅと電圧源１３ｅとを備える。電圧源１３ｅは、基準値ＶＲよりも低い基準値ＶＲ２の電圧を比較部１２ｅに出力する。比較部１２ｅは、スイッチング素子１のゲート電圧と、電圧源１３ｅが出力する電圧との比較結果を示す信号Ｓ４を短絡判定器１４Ｅに出力する。

短絡判定器１４Ｅは、第１比較装置Ｕ１の出力信号Ｓ１、第２比較装置Ｕ２の出力信号Ｓ２、第３比較装置Ｕ３の出力信号Ｓ３、および第４比較装置Ｕ４の出力信号Ｓ４を用いて、スイッチング素子１のミラー期間を検出する。

制御部５１は、短絡判定器１４Ｅがスイッチング素子１のミラー期間を検出した場合に、スイッチング素子５０をターンオフする。

このように、実施の形態６においては、第３比較装置Ｕ３および第４比較装置Ｕ４を追加で備えることで、電流の大きさの異なる条件においても適切にミラー期間を検出して駆動装置１００Ｄの出力電圧を低下させることができる。そのため、電流の大きさの異なる条件においてもスイッチング素子１の主電圧の変化速度（単位時間あたりの変化量）を適切に抑制することができる。

実施の形態７．
本実施の形態７は、上述した実施の形態１～６による半導体装置Ｄ～ＤＥのいずれかを電力変換装置に適用したものである。以下、実施の形態７として、三相のインバータに本開示を適用した場合について説明する。

図１２は、本実施の形態７による電力変換装置を適用した電力変換システムの構成を示すブロック図である。

図１２に示す電力変換システムは、電源１０００と、電力変換装置２０００と、負荷３０００とを備える。電源１０００は、直流電源であり、電力変換装置２０００に直流電力を供給する。電源１０００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１０００を、直流系統から出力される直流電力を負荷３０００が使用可能な電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。

電力変換装置２０００は、電源１０００と負荷３０００との間に接続された三相のインバータであり、電源１０００から供給された直流電力を交流電力に変換し、負荷３０００に交流電力を供給する。電力変換装置２０００は、図１２に示すように、直流電力を交流電力に変換して出力する主変換回路２０１０と、主変換回路２０１０を制御する制御信号を主変換回路２０１０に出力する制御回路２０３０とを備えている。

負荷３０００は、電力変換装置２０００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３０００は、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。

以下、電力変換装置２０００の詳細を説明する。主変換回路２０１０は、スイッチング素子を備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１０００から供給される直流電力を交流電力に変換し、負荷３０００に供給する。主変換回路２０１０の具体的な回路構成は種々のものがあるが、本実施の形態にかかる主変換回路２０１０は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１０は、各スイッチング素子および各スイッチング素子を駆動する駆動装置を有する半導体装置２０２０を備える。半導体装置２０２０に備えられる各スイッチング素子および各駆動装置は、上述した実施の形態１～６による半導体装置Ｄ～ＤＥのいずれかが有するスイッチング素子１および駆動装置である。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１０の３つの出力端子は、負荷３０００に接続される。

制御回路２０３０は、負荷３０００に所望の電力が供給されるよう主変換回路２０１０のスイッチング素子を制御する。具体的には、負荷３０００に供給すべき電力に基づいて主変換回路２０１０の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１０を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、主変換回路２０１０が備える駆動回路に制御指令（制御信号）を出力する。駆動回路は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。

本実施の形態７による電力変換装置では、主変換回路２０１０を構成する半導体装置２０２０として実施の形態１～６のいずれかにかかる半導体装置を適用するため、実施の形態１～６と同様、電力用のスイッチング素子の短絡状態を、積分器を使用することなく簡素な回路で検出することができる。

本実施の形態７では、２レベルの三相インバータに本開示を適用する例を説明したが、本開示は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態７では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに本開示を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに本開示を適用することも可能である。

また、本開示を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，５，６，１５，５０ スイッチング素子、２ 指令部、３，７，９，１１，１１ａ，１１ｂ，１１ｅ，１３，１３ｅ，３２ 電圧源、４ コンデンサ、８ ダイオード、１０，１０ａ，１０ｂ，１０ｅ，１２，１２ｅ，３１ 比較部、１４，１４Ｅ 短絡判定器、１６ ゲート抵抗、１７，１８ 出力端子、２０ オフ抵抗、３０ 微分器、４０，４１ フィルタ、５１ 制御部、６０ 論理回路、１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ，１００Ｅ 駆動装置、１０００ 電源、２０００ 電力変換装置、２０１０ 主変換回路、２０２０，Ｄ，ＤＡ，ＤＢ，ＤＣ，ＤＤ，ＤＥ 半導体装置、２０３０ 制御回路、３０００ 負荷、Ｕ１，Ｕ１Ｂ 第１比較装置、Ｕ２，Ｕ２Ｂ 第２比較装置、Ｕ３ 第３比較装置、Ｕ４ 第４比較装置。

Claims (10)

1. ゲート端子を有する電力用の半導体素子の駆動装置であって、
   第１電圧源と、
   スイッチング素子と、
   前記スイッチング素子を介して前記第１電圧源と並列に接続されるコンデンサと、
   前記コンデンサと前記半導体素子の前記ゲート端子との間に設けられ、前記ゲート端子に印加される電圧を切替可能に構成される切替装置と、
   前記コンデンサの電圧と第１基準値との比較結果を示す信号を出力する第１比較装置と、
   前記ゲート端子の電圧または前記コンデンサの電圧を微分した値と第２基準値との比較結果を示す信号を出力する第２比較装置と、
   前記第１比較装置の出力信号と前記第２比較装置の出力信号とを用いて前記半導体素子が短絡状態であるか否かを判定する判定器と、
   を備える、半導体素子の駆動装置。
2. 前記第１比較装置は、
   前記コンデンサの電圧が前記第１基準値以下である場合にロー状態を示す信号を出力し、
   前記コンデンサの電圧が前記第１基準値よりも大きい場合にハイ状態を示す信号を出力し、
   前記第２比較装置は、
   前記ゲート端子の電圧または前記コンデンサの電圧を微分した値が前記第２基準値以下である場合にロー状態を示す信号を出力し、
   前記ゲート端子の電圧または前記コンデンサの電圧を微分した値が前記第２基準値よりも大きい場合にハイ状態を示す信号を出力し、
   前記判定器は、
   前記第１比較装置の出力信号が前記ハイ状態である時に前記第２比較装置の出力信号が前記ロー状態から前記ハイ状態に変化した場合、前記半導体素子が短絡状態であると判定し、
   前記第２比較装置の出力信号が前記ロー状態である時に前記第１比較装置の出力信号が前記ハイ状態から前記ロー状態に変化した場合、前記半導体素子が短絡状態ではないと判定する、請求項１に記載の半導体素子の駆動装置。
3. 前記第１電圧源と直列に接続される第２電圧源をさらに備え、
   前記切替装置は、前記第１電圧源および前記第２電圧源と並列に接続され、前記ゲート端子に印加される電圧を、前記第１電圧源または前記コンデンサからの正電圧と、前記第２電圧源からの負電圧との間で切替可能に構成される、請求項１または２に記載の半導体素子の駆動装置。
4. 前記半導体素子に接続可能な出力端子と、
   前記コンデンサと前記出力端子との間に設けられ、前記判定器の出力に応じて前記コンデンサと前記出力端子を切り離すように動作する切り離し装置と、
   前記切り離し装置およびダイオードを介して前記コンデンサと並列に接続されるとともに前記ダイオードを介して前記出力端子に接続され、前記コンデンサの電圧よりも低い電圧を出力する安定化用の電圧源と、
   をさらに備える、請求項１～３のいずれか１項に記載の半導体素子の駆動装置。
5. 前記コンデンサの電圧と、前記第１基準値とは異なる基準値との比較結果を示す信号を出力する第３比較装置と、
   前記ゲート端子の電圧または前記コンデンサの電圧を微分した値と、前記第２基準値とは異なる基準値との比較結果を示す信号を出力する第４比較装置とをさらに備え、
   前記判定器は、前記第１比較装置の出力信号、前記第２比較装置の出力信号、前記第３比較装置の出力信号、および前記第４比較装置の出力信号を用いて前記半導体素子のミラー期間を検出し、
   前記切り離し装置は、前記判定器によって前記ミラー期間が検出されたことに応じて前記コンデンサと前記出力端子とを切り離すように動作する、請求項４に記載の半導体素子の駆動装置。
6. 前記第２比較装置は、
   前記コンデンサの電圧の微分値を出力する微分器と、
   前記微分器の出力と前記第２基準値とを比較する比較器と、
   を備える、請求項１～５のいずれか１項に記載の半導体素子の駆動装置。
7. 前記半導体素子をオン状態にするときの前記ゲート端子の電圧をＶｏｎ、前記半導体素子をオフ状態にするときの前記ゲート端子の電圧をＶｏｆｆ、前記半導体素子の入力容量をＣｉ、前記コンデンサの充電電圧をＶｃ、前記コンデンサの容量をＣｂと記載するとき、
   前記コンデンサの容量Ｃｂが、
   Ｃｂ≦｛｜Ｖｏｆｆ－Ｖｏｎ｜／｜Ｖｃ－Ｖｏｎ｜×Ｃｉ｝
   の関係式を満たす、請求項１～６のいずれか１項に記載の半導体素子の駆動装置。
8. 前記半導体素子は、シリコン、シリコンカーバイド、ガリウムナイトライド、および酸化ガリウムのいずれかを材料とする素子である、請求項１～７のいずれか１項に記載の半導体素子の駆動装置。
9. 請求項１～８のいずれか１項に記載の駆動装置および半導体素子を備える、半導体装置。
10. 請求項１～８のいずれか１項に記載の駆動装置および半導体素子を有し、入力される電力を変換して出力する主変換回路と、
    前記主変換回路を制御する制御信号を前記主変換回路に出力する制御回路と、
    を備えた電力変換装置。

Images