JP4151163B2 - Ｍｏｓトランジスタのドライブ回路 - Google Patents
Ｍｏｓトランジスタのドライブ回路 Download PDFInfo
- Publication number
- JP4151163B2 JP4151163B2 JP19406599A JP19406599A JP4151163B2 JP 4151163 B2 JP4151163 B2 JP 4151163B2 JP 19406599 A JP19406599 A JP 19406599A JP 19406599 A JP19406599 A JP 19406599A JP 4151163 B2 JP4151163 B2 JP 4151163B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- power mos
- circuit
- gate
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はＭＯＳトランジスタ（絶縁型電界効果トランジスタ）のドライブ回路に関し、特に電力用のＭＯＳトランジスタのドライブ回路に関する。
【０００２】
【従来の技術】
今日、産業用車両として、例えばバッテリーを電源とするバッテリーフォークリフト等が実用化されている。このような産業用車両では、走行や荷役作業においてバッテリー電源を使用し、ドライブ回路を制御してモータを駆動する。また、モータには、例えば走行用モータと荷役用モータがあり、それぞれに駆動回路が設けられている。このモータ駆動回路として、バッテリーの直流電源から例えば交流モータを駆動するためのインバータ駆動回路が使用され、このインバータ駆動回路に電力用のパワーＭＯＳトランジスタが使用されている。
【０００３】
図６は、上述のパワーＭＯＳトランジスタを含むドライブ回路の回路図である。同図においてオン用スイッチング回路１とオフ用スイッチング回路２は、不図示の制御回路から供給される制御信号に従って交互にオン、オフを繰り返し、パワーＭＯＳトランジスタ３を駆動する。また、同様にオン用スイッチング回路４とオフ用スイッチング回路５も不図示の制御回路から供給される制御信号に従って交互にオン、オフを繰り返し、パワーＭＯＳトランジスタ６を駆動する。また、パワーＭＯＳトランジスタ３には並列に、例えばモータ等の負荷７が接続され、パワーＭＯＳトランジスタ３と６の駆動に従って負荷に電力供給を行う。
【０００４】
ここで、図７は上述のパワーＭＯＳトランジスタ３と６の駆動タイミングを示すタイムチャートである。上述のように、ドライブ信号によってパワーＭＯＳトランジスタ３と６は交互にオン、オフ駆動を行い、負荷７に電力供給を行う。この時、図７に示すように、一方のパワーＭＯＳトランジスタがオンからオフに変わった後、直ちに他方のパワーＭＯＳトランジスタをオンすることなく、一定のタイムラグを設けている。
【０００５】
例えば、同図の例ではオフ用スイッチング回路２を駆動し、パワーＭＯＳトランジスタ３の電圧ＶGSを低下させ、パワーＭＯＳトランジスタ３をオフした後、タイムラグとして時間ｔを設け、パワーＭＯＳトランジスタ６の駆動を開始している。また、パワーＭＯＳトランジスタ６をオフする場合にも、オフ用スイッチング回路５を駆動し、パワーＭＯＳトランジスタ６の電圧ＶGSを低下させ、タイムラグとして同じ時間ｔを設け、パワーＭＯＳトランジスタ３の駆動を開始している。
【０００６】
【発明が解決しようとする課題】
上記従来のＭＯＳトランジスタのドライブ回路では以下の問題が発生する。すなわち、パワーＭＯＳトランジスタ３の内部ダイオードはリカバリー特性が悪く、リカバリーサージ電圧が大きい。すなわち、ＭＯＳトランジスタ３をオフすることによって、パワーＭＯＳトランジスタ３を流れる電流は減少し、電流の流れがなくなると、パワーＭＯＳトランジスタ３の容量分を充電するため両端にサージ電圧が現れる。このリカバリーサージ電圧は大きなレベルであり、パワーＭＯＳトランジスタ３を使用する場合、単独でダイオードを使用する場合に比べて制御が困難である。
【０００７】
本発明は、上記課題を解決するため、ＭＯＳトランジスタをダイオードとして機能させる場合でも、サージ電圧を低減し、ＭＯＳトランジスタを損傷することなくＭＯＳトランジスタのドライブ回路を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題は本発明の態様によれば、オン用スイッチング手段とオフ用スイッチング手段を交互にオン、オフし、ＭＯＳトランジスタのゲートへの電荷供給を交互に行うＭＯＳトランジスタのドライブ回路において、前記オフ用スイッチング手段を介して前記ＭＯＳトランジスタのゲート電荷を引き抜く際、順方向電圧によって前記ゲートに電荷を残すため、前記オフ用スイッチング手段に対し直列にダイオードを接続し、前記オフ用スイッチング手段に対し並列に抵抗を接続するＭＯＳトランジスタのドライブ回路を提供することによって達成できる。
【０００９】
ここで、ＭＯＳトランジスタ（絶縁ゲート型ＦＥＴ）は特に電力用のパワーＭＯＳトランジスタであり、バッテリー等から供給される直流電力によって駆動される。
【００１０】
また、オン用スイッチング手段、及びオフ用スイッチング手段は、例えばＭＯＳトランジスタや接合型ＦＥＴ等のいわゆる無接点スイッチであり、ＣＰＵ等の制御回路から供給される制御信号に従って駆動する。
【００１１】
また、ダイオードはオフ用スイッチング手段に対して直列に接続され、特にダイオードのアノード側が上記オフ用スイッチング回路側に接続され、カソード側が接地側に接続されている。
【００１２】
このように構成することにより、上記オフ用スイッチング手段を介してＭＯＳトランジスタのゲート（Ｇ）電荷を引き抜く際、ダイオードの順方向電圧ＶF によってゲート（Ｇ）に電荷が残り、ゲート（Ｇ）電圧ＶGSを一定レベルの電圧に保ち、リカバリーサージ電圧のレベルを低減することができる。
【００１３】
上記課題は本発明の他の態様によれば、オン用スイッチング手段とオフ用スイッチング手段を交互にオン、オフし、ＭＯＳトランジスタのゲートへの電荷供給を交互に行うＭＯＳトランジスタのドライブ回路において、前記オフ用スイッチング手段を介して前記ＭＯＳトランジスタのゲート電荷を引き抜く際、ツェナー電圧によって前記ゲートに電荷を残すため、前記オフ用スイッチング手段に対し直列にツェナーダイオードを接続し、前記オフ用スイッチング手段に対し並列に抵抗を接続するＭＯＳトランジスタのドライブ回路を提供することによって達成できる。
【００１４】
ここで、ＭＯＳトランジスタ（絶縁ゲート型ＦＥＴ）は、上記と同様、特に電力用のパワーＭＯＳトランジスタであり、オン用スイッチング手段、及びオフ用スイッチング手段は無接点スイッチであり、ツェナーダイオードはオフ用スイッチング手段に対して直列に接続され、特にツェナーダイオードのアノード側が上記オフ用スイッチング回路側に接続され、カソード側が接地側に接続される。
【００１５】
このように構成することによっても、上記オフ用スイッチング手段を介してＭＯＳトランジスタのゲート（Ｇ）電荷を引き抜く際、ゲート（Ｇ）電圧ＶGSをツェナー電圧Ｖt に保ち、リカバリーサージ電圧のレベルを低減することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
＜第１の実施形態＞
図１は、本実施形態のＭＯＳトランジスタのドライブ回路を説明する図である。同図において、本実施形態の回路構成はドライブ回路１０、１１、パワーＭＯＳトランジスタ１２、１３、及び負荷１４で構成されている。ドライブ回路１０はパワーＭＯＳトランジスタ１２を駆動するためのドライブ回路であり、抵抗１５、オン用スイッチング回路１６、オフ用スイッチング回路１７、抵抗１８、ダイオード１９等で構成され、オン用スイッチング回路１６及びオフ用スイッチング回路１７には不図示の制御回路から制御信号が供給される。
【００１７】
また、ダイオード１９はＭＯＳトランジスタ１２をオフする際、ＭＯＳトランジスタ１２のゲート（Ｇ）に一定のゲート（Ｇ）電圧を保持されるための構成であり、ＭＯＳトランジスタ１２のゲート（Ｇ）−ソース（Ｓ）間の電圧ＶGSをダイオード１９の順方向電圧（ＶF ）に保持するために使用する。
【００１８】
また、ドライブ回路１０とパワーＭＯＳトランジスタ１２間に配設され、オフ用スイッチング回路１７、抵抗１８、ダイオード１９の直列回路に対して並行に接続された抵抗２０は、リカバリーサージが発生していない間、パワーＭＯＳトランジスタ１２のゲート（Ｇ）を接地レベルに設定するために接続されている。
【００１９】
また、パワーＭＯＳトランジスタ１２はＮチャネルＭＯＳトランジスタであり、負荷１４に対して並列に接続されている。また、負荷１４は例えばモータであり、パワーＭＯＳトランジスタ１２及び１３のオン、オフ駆動によって必要な電力を供給する。
【００２０】
一方、ドライブ回路１１はパワーＭＯＳトランジスタ１３を駆動するためのドライブ回路であり、抵抗２１、オン用スイッチング回路２２、オフ用スイッチング回路２３、抵抗２４等で構成され、ドライブ回路１１と同様、オン用スイッチング回路２２及びオフ用スイッチング回路２３には不図示の制御回路から制御信号が供給される。
【００２１】
また、パワーＭＯＳトランジスタ１３はＮチャネルＭＯＳトランジスタであり、実質的にこのパワーＭＯＳトランジスタ１３をオン、オフ駆動することによって負荷１４の駆動制御を行う。
【００２２】
以上の構成のＭＯＳトランジスタのドライブ回路において、以下にその回路動作を説明する。
先ず、不図示の制御回路から出力される制御信号に従ってドライブ回路１０内のオン用スイッチング回路１６をオフし、オフ用スイッチング回路１７をオンし、パワーＭＯＳトランジスタ１２をオフ駆動する。一方、パワーＭＯＳトランジスタ１３側は、制御信号に従ってドライブ回路１１内のオン用スイッチング回路２２をオンし、オフ用スイッチング回路２３をオフし、パワーＭＯＳトランジスタ１３をオン駆動する。この状態において、不図示のバッテリーから負荷１４、パワーＭＯＳトランジスタ１３を介して電流が流れ、負荷１４を駆動する。
【００２３】
一方、制御回路から出力される制御信号が切り替わり、ドライブ回路１０内のオン用スイッチング回路１６がオンし、オフ用スイッチング回路１７がオフし、ドライブ回路１１内のオン用スイッチング回路２２がオフし、オフ用スイッチング回路２３がオンすると、逆にパワーＭＯＳトランジスタ１２はオン駆動し、パワーＭＯＳトランジスタ１３はオフ駆動する。したがって、この時パワーＭＯＳトランジスタ１２はダイオードとして機能し、更にパワーＭＯＳトランジスタ１２をオンさせることによって抵抗損失を減らす。すなわち、パワーＭＯＳトランジスタ１２がオン駆動の時、パワーＭＯＳトランジスタ１２にかかる電圧はＶRON となる。
【００２４】
この状態において、パワーＭＯＳトランジスタ１２はフリーホイールダイオードとして機能し、負荷１４から出力される電流はパワーＭＯＳトランジスタ１２を介して負荷１４に還流される。
【００２５】
次に、制御信号が切り替わり、ドライブ回路１１及び１２内のオン用スイッチング回路及びオフ用スイッチング回路が切り替わり、パワーＭＯＳトランジスタ１２はオフし、パワーＭＯＳトランジスタ１３がオン駆動する。以下、上述の回路動作を繰り返すことによって負荷（モータ）１４を駆動する。
【００２６】
一方、この間、パワーＭＯＳトランジスタ１２、１３の駆動は、前述の図６のタイムチャートに示したように駆動し、一方のパワーＭＯＳトランジスタがオフした後、他方のパワーＭＯＳトランジスタが駆動を開始まで、一定のタイムラグ（時間ｔ）を有する。本例の場合、パワーＭＯＳトランジスタ１２がオフし、その際リカバリーサージ電圧が発生するが、当該サージ電圧のレベルを低減するものである。
【００２７】
図２は本例の回路動作を詳しく説明する図であり、同図（ａ）はパワーＭＯＳトランジスタ１２をオフする際のパワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSの変化を示し、同図（ｂ）はパワーＭＯＳトランジスタ１２をオフする際の電圧ＶDSの変化を示す図である。
【００２８】
先ず、パワーＭＯＳトランジスタ１２をオフするため、オフ用スイッチング回路１７をオンし、オン用スイッチング回路１６をオフすると、パワーＭＯＳトランジスタ１２のゲート（Ｇ）の電荷がオフ用スイッチング回路１７、抵抗１８、ダイオード１９を介して接地に流れ、ゲート（Ｇ）電圧ＶGSが低下する。しかし、本例の場合ダイオード１９が接続されているため、ゲート（Ｇ）電圧ＶGSの低下は接地レベルまでは落ちず、ダイオード１９の順方向電圧ＶF レベルまで低下する。
【００２９】
この電圧変化の状態を示す図が図２（ａ）であり、同図（ａ）に示すようにゲート（Ｇ）電圧ＶGSは、ダイオード１９の順方向電圧ＶF のレベルまで低下するが、接地レベル（０Ｖ）まで低下しない。
【００３０】
次に、パワーＭＯＳトランジスタ１２のドレイン（Ｄ）−ソース（Ｓ）間にはリカバリーサージ電圧が発生する。このため、パワーＭＯＳトランジスタ１２には、ドレイン（Ｄ）−ソース（Ｓ）間に形成される容量分の電荷が蓄積され、またゲート（Ｇ）−ソース（Ｓ）間に形成される容量分の電荷も蓄積される。しかし、本例の場合、上述のようにパワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSは、ダイオード１９の順方向電圧ＶF のレベルに設定される。したがって、接地レベル（０Ｖ）から電荷を充電するものではなく、従来に比べて高いレベルのゲート（Ｇ）電圧ＶGSの電位から充電を開始する。したがって、リカバリーサージ電圧を低く抑えることができる。
【００３１】
すなわち、図３は従来例の場合を説明する図であり、同図（ａ）は前述の図６のパワーＭＯＳトランジスタ３をオフする際のゲート（Ｇ）電圧ＶGSの変化を示し、同図（ｂ）は電圧ＶDSの変化を示す。従来の場合、ダイオード１９を接続していないため、ゲート（Ｇ）電圧ＶGSは接地レベル（０Ｖ）まで低下し、ゲート（Ｇ）−ソース（Ｓ）間の容量分の電荷の蓄積に時間を要し、サージ電圧のレベルも高くなっている。
【００３２】
したがって、本例に示すようにダイオード１９を使用することによって、ゲート（Ｇ）電圧ＶGSを電圧ＶF に設定し、リカバリーサージ電圧を低く抑えることができる。
【００３３】
尚、本例の場合でもリカバリーサージ電圧がスレッショルド電圧（Ｖｔｈ）を越えることによって、パワーＭＯＳトランジスタ１２はオン駆動するように働き、電圧ＶGSが低下し、サージ電圧の上昇を抑え、パワーＭＯＳトランジスタ１２の電圧ＶGSは一定となる。
【００３４】
また、リカバリー時以外の間、パワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSは抵抗２０によって接地レベルに設定される。
さらに、パワーＭＯＳトランジスタ１２のスレッショルド電圧（Ｖｔｈ）は、図４（ａ）に示す負の温度特性を有する。すなわち、温度の上昇と共にスレッショルド電圧（Ｖｔｈ）は低下する。しかし、同図（ｂ）に示すように、ダイオード１９の温度特性も負であり、温度の上昇と共にダイオード１９の順方向電圧ＶF も低下する。したがって、パワーＭＯＳトランジスタ１２がオフする際のリカバリー時を除き、パワーＭＯＳトランジスタ１２がオンすることはない。
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
【００３５】
本例は前述の実施形態と異なり、ダイオードに代えてツェナーダイオードを使用する構成である。尚、その他の構成は、前述の第１の実施形態と同じであり、前述の図１の回路構成と基本に同じである。したがって、全体の回路構成としては、図１の回路を使用する。
【００３６】
図５は本例の特徴ある部分のみを示す回路であり、パワーＭＯＳトランジスタ１２に関する回路のみを示す。同図において、ドライブ回路１０’はパワーＭＯＳトランジスタ１２を駆動するためのドライブ回路であり、前述と同様抵抗１５、オン用スイッチング回路１６、オフ用スイッチング回路１７、抵抗１８で構成され、更にツェナーダイオード２５が接続されている。そして、オン用スイッチング回路１６及びオフ用スイッチング回路１７には不図示の制御回路から制御信号が供給される。
【００３７】
尚、ドライブ回路１０’とパワーＭＯＳトランジスタ１２間に抵抗２０が設けられ、パワーＭＯＳトランジスタ１２には並列に負荷１４が接続されている構成は前述と同様である。
【００３８】
ここで、ツェナーダイオード２５は、定電圧ダイオードであり、ツェナー電圧Ｖt を有する。そして、このツェナー電圧Ｖt は一定の電圧であり、リカバリー時パワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSをこの電圧Ｖt に設定する。すなわち、パワーＭＯＳトランジスタ１２のドレイン（Ｄ）−ソース（Ｓ）間にリカバリーサージ電圧が発生する際、ゲート（Ｇ）電圧ＶGSはツェナー電圧Ｖt に設定されており、接地レベル（０Ｖ）から電荷を充電する場合に比べて短時間で充電でき、従来に比べてサージ電圧を低く抑えることができる。
【００３９】
したがって、本例に示すようにツェナーダイオード２５を使用することによっも、ゲート（Ｇ）電圧ＶGSを電圧Ｖｔに設定し、リカバリーサージ電圧を低く抑えることができる。
【００４０】
尚、上述の第１、第２の実施形態の説明において、使用した回路は図１や図５であるが、本発明は当該回路構成に限定されることはなく、従ってダイオードやツェナーダイオードの配設位置は、回路構成上上述の図と異なる位置に配設されていもよい。
【００４１】
また、上述の実施形態の説明では、負荷１４としてモータの例を示したが、他の負荷であっても同様に適用することができる。
さらに、本発明のＭＯＳトランジスタのドライブ回路は、フォークリフト等の産業用車両の電源回路に限らず、他の分野でＭＯＳトランジスタを使用した電源回路等、各種回路に適用できる。
【００４２】
【発明の効果】
以上、説明したように本発明によれば、リカバリーサージ電圧を低減することができ、ＭＯＳトランジスタの破損等を回避できる。
【００４３】
また、ダイオードやツェナーダイオードという汎用的に使用される回路素子を接続するだけでよく、容易に実施可能であり、リカバリーサージ電圧のレベル低減という大きな効果を得ることができる。
【図面の簡単な説明】
【図１】本実施形態のＭＯＳトランジスタのドライブ回路の回路図である。
【図２】本実施形態のＭＯＳトランジスタの回路動作を説明する波形図である。
【図３】従来例のＭＯＳトランジスタの回路動作を説明する波形図である。
【図４】（ａ）は、パワーＭＯＳトランジスタのスレッショルド電圧（Ｖｔｈ）の温度特性を示し、（ｂ）は、ダイオードの順方向電圧（ＶF ）の温度特性を示す。
【図５】本実施形態のＭＯＳトランジスタのドライブ回路の変形例を示す回路図である。
【図６】従来例のＭＯＳトランジスタのドライブ回路の回路図である。
【図７】ＭＯＳトランジスタの回路動作を説明するタイムチャートである。
【符号の説明】
１０、１１ ドライブ回路
１２、１３ パワーＭＯＳトランジスタ
１４ 負荷
１５ 抵抗
１６ オン用スイッチング回路
１７ オフ用スイッチング回路
１８ 抵抗
１９ ダイオード
２０、２１ 抵抗
２２ オン用スイッチング回路
２３ オフ用スイッチング回路
２４ 抵抗
２５ ツェナーダイオード
【発明の属する技術分野】
本発明はＭＯＳトランジスタ（絶縁型電界効果トランジスタ）のドライブ回路に関し、特に電力用のＭＯＳトランジスタのドライブ回路に関する。
【０００２】
【従来の技術】
今日、産業用車両として、例えばバッテリーを電源とするバッテリーフォークリフト等が実用化されている。このような産業用車両では、走行や荷役作業においてバッテリー電源を使用し、ドライブ回路を制御してモータを駆動する。また、モータには、例えば走行用モータと荷役用モータがあり、それぞれに駆動回路が設けられている。このモータ駆動回路として、バッテリーの直流電源から例えば交流モータを駆動するためのインバータ駆動回路が使用され、このインバータ駆動回路に電力用のパワーＭＯＳトランジスタが使用されている。
【０００３】
図６は、上述のパワーＭＯＳトランジスタを含むドライブ回路の回路図である。同図においてオン用スイッチング回路１とオフ用スイッチング回路２は、不図示の制御回路から供給される制御信号に従って交互にオン、オフを繰り返し、パワーＭＯＳトランジスタ３を駆動する。また、同様にオン用スイッチング回路４とオフ用スイッチング回路５も不図示の制御回路から供給される制御信号に従って交互にオン、オフを繰り返し、パワーＭＯＳトランジスタ６を駆動する。また、パワーＭＯＳトランジスタ３には並列に、例えばモータ等の負荷７が接続され、パワーＭＯＳトランジスタ３と６の駆動に従って負荷に電力供給を行う。
【０００４】
ここで、図７は上述のパワーＭＯＳトランジスタ３と６の駆動タイミングを示すタイムチャートである。上述のように、ドライブ信号によってパワーＭＯＳトランジスタ３と６は交互にオン、オフ駆動を行い、負荷７に電力供給を行う。この時、図７に示すように、一方のパワーＭＯＳトランジスタがオンからオフに変わった後、直ちに他方のパワーＭＯＳトランジスタをオンすることなく、一定のタイムラグを設けている。
【０００５】
例えば、同図の例ではオフ用スイッチング回路２を駆動し、パワーＭＯＳトランジスタ３の電圧ＶGSを低下させ、パワーＭＯＳトランジスタ３をオフした後、タイムラグとして時間ｔを設け、パワーＭＯＳトランジスタ６の駆動を開始している。また、パワーＭＯＳトランジスタ６をオフする場合にも、オフ用スイッチング回路５を駆動し、パワーＭＯＳトランジスタ６の電圧ＶGSを低下させ、タイムラグとして同じ時間ｔを設け、パワーＭＯＳトランジスタ３の駆動を開始している。
【０００６】
【発明が解決しようとする課題】
上記従来のＭＯＳトランジスタのドライブ回路では以下の問題が発生する。すなわち、パワーＭＯＳトランジスタ３の内部ダイオードはリカバリー特性が悪く、リカバリーサージ電圧が大きい。すなわち、ＭＯＳトランジスタ３をオフすることによって、パワーＭＯＳトランジスタ３を流れる電流は減少し、電流の流れがなくなると、パワーＭＯＳトランジスタ３の容量分を充電するため両端にサージ電圧が現れる。このリカバリーサージ電圧は大きなレベルであり、パワーＭＯＳトランジスタ３を使用する場合、単独でダイオードを使用する場合に比べて制御が困難である。
【０００７】
本発明は、上記課題を解決するため、ＭＯＳトランジスタをダイオードとして機能させる場合でも、サージ電圧を低減し、ＭＯＳトランジスタを損傷することなくＭＯＳトランジスタのドライブ回路を提供するものである。
【０００８】
【課題を解決するための手段】
上記課題は本発明の態様によれば、オン用スイッチング手段とオフ用スイッチング手段を交互にオン、オフし、ＭＯＳトランジスタのゲートへの電荷供給を交互に行うＭＯＳトランジスタのドライブ回路において、前記オフ用スイッチング手段を介して前記ＭＯＳトランジスタのゲート電荷を引き抜く際、順方向電圧によって前記ゲートに電荷を残すため、前記オフ用スイッチング手段に対し直列にダイオードを接続し、前記オフ用スイッチング手段に対し並列に抵抗を接続するＭＯＳトランジスタのドライブ回路を提供することによって達成できる。
【０００９】
ここで、ＭＯＳトランジスタ（絶縁ゲート型ＦＥＴ）は特に電力用のパワーＭＯＳトランジスタであり、バッテリー等から供給される直流電力によって駆動される。
【００１０】
また、オン用スイッチング手段、及びオフ用スイッチング手段は、例えばＭＯＳトランジスタや接合型ＦＥＴ等のいわゆる無接点スイッチであり、ＣＰＵ等の制御回路から供給される制御信号に従って駆動する。
【００１１】
また、ダイオードはオフ用スイッチング手段に対して直列に接続され、特にダイオードのアノード側が上記オフ用スイッチング回路側に接続され、カソード側が接地側に接続されている。
【００１２】
このように構成することにより、上記オフ用スイッチング手段を介してＭＯＳトランジスタのゲート（Ｇ）電荷を引き抜く際、ダイオードの順方向電圧ＶF によってゲート（Ｇ）に電荷が残り、ゲート（Ｇ）電圧ＶGSを一定レベルの電圧に保ち、リカバリーサージ電圧のレベルを低減することができる。
【００１３】
上記課題は本発明の他の態様によれば、オン用スイッチング手段とオフ用スイッチング手段を交互にオン、オフし、ＭＯＳトランジスタのゲートへの電荷供給を交互に行うＭＯＳトランジスタのドライブ回路において、前記オフ用スイッチング手段を介して前記ＭＯＳトランジスタのゲート電荷を引き抜く際、ツェナー電圧によって前記ゲートに電荷を残すため、前記オフ用スイッチング手段に対し直列にツェナーダイオードを接続し、前記オフ用スイッチング手段に対し並列に抵抗を接続するＭＯＳトランジスタのドライブ回路を提供することによって達成できる。
【００１４】
ここで、ＭＯＳトランジスタ（絶縁ゲート型ＦＥＴ）は、上記と同様、特に電力用のパワーＭＯＳトランジスタであり、オン用スイッチング手段、及びオフ用スイッチング手段は無接点スイッチであり、ツェナーダイオードはオフ用スイッチング手段に対して直列に接続され、特にツェナーダイオードのアノード側が上記オフ用スイッチング回路側に接続され、カソード側が接地側に接続される。
【００１５】
このように構成することによっても、上記オフ用スイッチング手段を介してＭＯＳトランジスタのゲート（Ｇ）電荷を引き抜く際、ゲート（Ｇ）電圧ＶGSをツェナー電圧Ｖt に保ち、リカバリーサージ電圧のレベルを低減することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら説明する。
＜第１の実施形態＞
図１は、本実施形態のＭＯＳトランジスタのドライブ回路を説明する図である。同図において、本実施形態の回路構成はドライブ回路１０、１１、パワーＭＯＳトランジスタ１２、１３、及び負荷１４で構成されている。ドライブ回路１０はパワーＭＯＳトランジスタ１２を駆動するためのドライブ回路であり、抵抗１５、オン用スイッチング回路１６、オフ用スイッチング回路１７、抵抗１８、ダイオード１９等で構成され、オン用スイッチング回路１６及びオフ用スイッチング回路１７には不図示の制御回路から制御信号が供給される。
【００１７】
また、ダイオード１９はＭＯＳトランジスタ１２をオフする際、ＭＯＳトランジスタ１２のゲート（Ｇ）に一定のゲート（Ｇ）電圧を保持されるための構成であり、ＭＯＳトランジスタ１２のゲート（Ｇ）−ソース（Ｓ）間の電圧ＶGSをダイオード１９の順方向電圧（ＶF ）に保持するために使用する。
【００１８】
また、ドライブ回路１０とパワーＭＯＳトランジスタ１２間に配設され、オフ用スイッチング回路１７、抵抗１８、ダイオード１９の直列回路に対して並行に接続された抵抗２０は、リカバリーサージが発生していない間、パワーＭＯＳトランジスタ１２のゲート（Ｇ）を接地レベルに設定するために接続されている。
【００１９】
また、パワーＭＯＳトランジスタ１２はＮチャネルＭＯＳトランジスタであり、負荷１４に対して並列に接続されている。また、負荷１４は例えばモータであり、パワーＭＯＳトランジスタ１２及び１３のオン、オフ駆動によって必要な電力を供給する。
【００２０】
一方、ドライブ回路１１はパワーＭＯＳトランジスタ１３を駆動するためのドライブ回路であり、抵抗２１、オン用スイッチング回路２２、オフ用スイッチング回路２３、抵抗２４等で構成され、ドライブ回路１１と同様、オン用スイッチング回路２２及びオフ用スイッチング回路２３には不図示の制御回路から制御信号が供給される。
【００２１】
また、パワーＭＯＳトランジスタ１３はＮチャネルＭＯＳトランジスタであり、実質的にこのパワーＭＯＳトランジスタ１３をオン、オフ駆動することによって負荷１４の駆動制御を行う。
【００２２】
以上の構成のＭＯＳトランジスタのドライブ回路において、以下にその回路動作を説明する。
先ず、不図示の制御回路から出力される制御信号に従ってドライブ回路１０内のオン用スイッチング回路１６をオフし、オフ用スイッチング回路１７をオンし、パワーＭＯＳトランジスタ１２をオフ駆動する。一方、パワーＭＯＳトランジスタ１３側は、制御信号に従ってドライブ回路１１内のオン用スイッチング回路２２をオンし、オフ用スイッチング回路２３をオフし、パワーＭＯＳトランジスタ１３をオン駆動する。この状態において、不図示のバッテリーから負荷１４、パワーＭＯＳトランジスタ１３を介して電流が流れ、負荷１４を駆動する。
【００２３】
一方、制御回路から出力される制御信号が切り替わり、ドライブ回路１０内のオン用スイッチング回路１６がオンし、オフ用スイッチング回路１７がオフし、ドライブ回路１１内のオン用スイッチング回路２２がオフし、オフ用スイッチング回路２３がオンすると、逆にパワーＭＯＳトランジスタ１２はオン駆動し、パワーＭＯＳトランジスタ１３はオフ駆動する。したがって、この時パワーＭＯＳトランジスタ１２はダイオードとして機能し、更にパワーＭＯＳトランジスタ１２をオンさせることによって抵抗損失を減らす。すなわち、パワーＭＯＳトランジスタ１２がオン駆動の時、パワーＭＯＳトランジスタ１２にかかる電圧はＶRON となる。
【００２４】
この状態において、パワーＭＯＳトランジスタ１２はフリーホイールダイオードとして機能し、負荷１４から出力される電流はパワーＭＯＳトランジスタ１２を介して負荷１４に還流される。
【００２５】
次に、制御信号が切り替わり、ドライブ回路１１及び１２内のオン用スイッチング回路及びオフ用スイッチング回路が切り替わり、パワーＭＯＳトランジスタ１２はオフし、パワーＭＯＳトランジスタ１３がオン駆動する。以下、上述の回路動作を繰り返すことによって負荷（モータ）１４を駆動する。
【００２６】
一方、この間、パワーＭＯＳトランジスタ１２、１３の駆動は、前述の図６のタイムチャートに示したように駆動し、一方のパワーＭＯＳトランジスタがオフした後、他方のパワーＭＯＳトランジスタが駆動を開始まで、一定のタイムラグ（時間ｔ）を有する。本例の場合、パワーＭＯＳトランジスタ１２がオフし、その際リカバリーサージ電圧が発生するが、当該サージ電圧のレベルを低減するものである。
【００２７】
図２は本例の回路動作を詳しく説明する図であり、同図（ａ）はパワーＭＯＳトランジスタ１２をオフする際のパワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSの変化を示し、同図（ｂ）はパワーＭＯＳトランジスタ１２をオフする際の電圧ＶDSの変化を示す図である。
【００２８】
先ず、パワーＭＯＳトランジスタ１２をオフするため、オフ用スイッチング回路１７をオンし、オン用スイッチング回路１６をオフすると、パワーＭＯＳトランジスタ１２のゲート（Ｇ）の電荷がオフ用スイッチング回路１７、抵抗１８、ダイオード１９を介して接地に流れ、ゲート（Ｇ）電圧ＶGSが低下する。しかし、本例の場合ダイオード１９が接続されているため、ゲート（Ｇ）電圧ＶGSの低下は接地レベルまでは落ちず、ダイオード１９の順方向電圧ＶF レベルまで低下する。
【００２９】
この電圧変化の状態を示す図が図２（ａ）であり、同図（ａ）に示すようにゲート（Ｇ）電圧ＶGSは、ダイオード１９の順方向電圧ＶF のレベルまで低下するが、接地レベル（０Ｖ）まで低下しない。
【００３０】
次に、パワーＭＯＳトランジスタ１２のドレイン（Ｄ）−ソース（Ｓ）間にはリカバリーサージ電圧が発生する。このため、パワーＭＯＳトランジスタ１２には、ドレイン（Ｄ）−ソース（Ｓ）間に形成される容量分の電荷が蓄積され、またゲート（Ｇ）−ソース（Ｓ）間に形成される容量分の電荷も蓄積される。しかし、本例の場合、上述のようにパワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSは、ダイオード１９の順方向電圧ＶF のレベルに設定される。したがって、接地レベル（０Ｖ）から電荷を充電するものではなく、従来に比べて高いレベルのゲート（Ｇ）電圧ＶGSの電位から充電を開始する。したがって、リカバリーサージ電圧を低く抑えることができる。
【００３１】
すなわち、図３は従来例の場合を説明する図であり、同図（ａ）は前述の図６のパワーＭＯＳトランジスタ３をオフする際のゲート（Ｇ）電圧ＶGSの変化を示し、同図（ｂ）は電圧ＶDSの変化を示す。従来の場合、ダイオード１９を接続していないため、ゲート（Ｇ）電圧ＶGSは接地レベル（０Ｖ）まで低下し、ゲート（Ｇ）−ソース（Ｓ）間の容量分の電荷の蓄積に時間を要し、サージ電圧のレベルも高くなっている。
【００３２】
したがって、本例に示すようにダイオード１９を使用することによって、ゲート（Ｇ）電圧ＶGSを電圧ＶF に設定し、リカバリーサージ電圧を低く抑えることができる。
【００３３】
尚、本例の場合でもリカバリーサージ電圧がスレッショルド電圧（Ｖｔｈ）を越えることによって、パワーＭＯＳトランジスタ１２はオン駆動するように働き、電圧ＶGSが低下し、サージ電圧の上昇を抑え、パワーＭＯＳトランジスタ１２の電圧ＶGSは一定となる。
【００３４】
また、リカバリー時以外の間、パワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSは抵抗２０によって接地レベルに設定される。
さらに、パワーＭＯＳトランジスタ１２のスレッショルド電圧（Ｖｔｈ）は、図４（ａ）に示す負の温度特性を有する。すなわち、温度の上昇と共にスレッショルド電圧（Ｖｔｈ）は低下する。しかし、同図（ｂ）に示すように、ダイオード１９の温度特性も負であり、温度の上昇と共にダイオード１９の順方向電圧ＶF も低下する。したがって、パワーＭＯＳトランジスタ１２がオフする際のリカバリー時を除き、パワーＭＯＳトランジスタ１２がオンすることはない。
＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。
【００３５】
本例は前述の実施形態と異なり、ダイオードに代えてツェナーダイオードを使用する構成である。尚、その他の構成は、前述の第１の実施形態と同じであり、前述の図１の回路構成と基本に同じである。したがって、全体の回路構成としては、図１の回路を使用する。
【００３６】
図５は本例の特徴ある部分のみを示す回路であり、パワーＭＯＳトランジスタ１２に関する回路のみを示す。同図において、ドライブ回路１０’はパワーＭＯＳトランジスタ１２を駆動するためのドライブ回路であり、前述と同様抵抗１５、オン用スイッチング回路１６、オフ用スイッチング回路１７、抵抗１８で構成され、更にツェナーダイオード２５が接続されている。そして、オン用スイッチング回路１６及びオフ用スイッチング回路１７には不図示の制御回路から制御信号が供給される。
【００３７】
尚、ドライブ回路１０’とパワーＭＯＳトランジスタ１２間に抵抗２０が設けられ、パワーＭＯＳトランジスタ１２には並列に負荷１４が接続されている構成は前述と同様である。
【００３８】
ここで、ツェナーダイオード２５は、定電圧ダイオードであり、ツェナー電圧Ｖt を有する。そして、このツェナー電圧Ｖt は一定の電圧であり、リカバリー時パワーＭＯＳトランジスタ１２のゲート（Ｇ）電圧ＶGSをこの電圧Ｖt に設定する。すなわち、パワーＭＯＳトランジスタ１２のドレイン（Ｄ）−ソース（Ｓ）間にリカバリーサージ電圧が発生する際、ゲート（Ｇ）電圧ＶGSはツェナー電圧Ｖt に設定されており、接地レベル（０Ｖ）から電荷を充電する場合に比べて短時間で充電でき、従来に比べてサージ電圧を低く抑えることができる。
【００３９】
したがって、本例に示すようにツェナーダイオード２５を使用することによっも、ゲート（Ｇ）電圧ＶGSを電圧Ｖｔに設定し、リカバリーサージ電圧を低く抑えることができる。
【００４０】
尚、上述の第１、第２の実施形態の説明において、使用した回路は図１や図５であるが、本発明は当該回路構成に限定されることはなく、従ってダイオードやツェナーダイオードの配設位置は、回路構成上上述の図と異なる位置に配設されていもよい。
【００４１】
また、上述の実施形態の説明では、負荷１４としてモータの例を示したが、他の負荷であっても同様に適用することができる。
さらに、本発明のＭＯＳトランジスタのドライブ回路は、フォークリフト等の産業用車両の電源回路に限らず、他の分野でＭＯＳトランジスタを使用した電源回路等、各種回路に適用できる。
【００４２】
【発明の効果】
以上、説明したように本発明によれば、リカバリーサージ電圧を低減することができ、ＭＯＳトランジスタの破損等を回避できる。
【００４３】
また、ダイオードやツェナーダイオードという汎用的に使用される回路素子を接続するだけでよく、容易に実施可能であり、リカバリーサージ電圧のレベル低減という大きな効果を得ることができる。
【図面の簡単な説明】
【図１】本実施形態のＭＯＳトランジスタのドライブ回路の回路図である。
【図２】本実施形態のＭＯＳトランジスタの回路動作を説明する波形図である。
【図３】従来例のＭＯＳトランジスタの回路動作を説明する波形図である。
【図４】（ａ）は、パワーＭＯＳトランジスタのスレッショルド電圧（Ｖｔｈ）の温度特性を示し、（ｂ）は、ダイオードの順方向電圧（ＶF ）の温度特性を示す。
【図５】本実施形態のＭＯＳトランジスタのドライブ回路の変形例を示す回路図である。
【図６】従来例のＭＯＳトランジスタのドライブ回路の回路図である。
【図７】ＭＯＳトランジスタの回路動作を説明するタイムチャートである。
【符号の説明】
１０、１１ ドライブ回路
１２、１３ パワーＭＯＳトランジスタ
１４ 負荷
１５ 抵抗
１６ オン用スイッチング回路
１７ オフ用スイッチング回路
１８ 抵抗
１９ ダイオード
２０、２１ 抵抗
２２ オン用スイッチング回路
２３ オフ用スイッチング回路
２４ 抵抗
２５ ツェナーダイオード
Claims (2)
- オン用スイッチング手段とオフ用スイッチング手段を交互にオン、オフし、ＭＯＳトランジスタのゲートへの電荷供給を交互に行うＭＯＳトランジスタのドライブ回路において、
前記オフ用スイッチング手段を介して前記ＭＯＳトランジスタのゲート電荷を引き抜く際、順方向電圧によって前記ゲートに電荷を残すため、前記オフ用スイッチング手段に対し直列にダイオードを接続し、
前記オフ用スイッチング手段に対し並列に抵抗を接続することを特徴とするＭＯＳトランジスタのドライブ回路。 - オン用スイッチング手段とオフ用スイッチング手段を交互にオン、オフし、ＭＯＳトランジスタのゲートへの電荷供給を交互に行うＭＯＳトランジスタのドライブ回路において、
前記オフ用スイッチング手段を介して前記ＭＯＳトランジスタのゲート電荷を引き抜く際、ツェナー電圧によって前記ゲートに電荷を残すため、前記オフ用スイッチング手段に対し直列にツェナーダイオードを接続し、
前記オフ用スイッチング手段に対し並列に抵抗を接続することを特徴とするＭＯＳトランジスタのドライブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19406599A JP4151163B2 (ja) | 1999-07-08 | 1999-07-08 | Ｍｏｓトランジスタのドライブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19406599A JP4151163B2 (ja) | 1999-07-08 | 1999-07-08 | Ｍｏｓトランジスタのドライブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024492A JP2001024492A (ja) | 2001-01-26 |
| JP4151163B2 true JP4151163B2 (ja) | 2008-09-17 |
Family
ID=16318380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19406599A Expired - Fee Related JP4151163B2 (ja) | 1999-07-08 | 1999-07-08 | Ｍｏｓトランジスタのドライブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4151163B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4113436B2 (ja) * | 2003-01-24 | 2008-07-09 | 三菱電機株式会社 | ゲートドライブ装置 |
| JP4321491B2 (ja) * | 2005-05-17 | 2009-08-26 | トヨタ自動車株式会社 | 電圧駆動型半導体素子の駆動装置 |
| JP5699958B2 (ja) * | 2012-02-10 | 2015-04-15 | 株式会社デンソー | ゲート駆動回路 |
| JP6361610B2 (ja) * | 2015-08-31 | 2018-07-25 | 株式会社デンソー | スイッチング素子駆動装置 |
| WO2018070308A1 (ja) * | 2016-10-14 | 2018-04-19 | 富士電機株式会社 | 電力素子の駆動回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0695639B2 (ja) * | 1987-05-18 | 1994-11-24 | 三菱電機株式会社 | トランジスタ駆動回路 |
| JPS6462015A (en) * | 1987-09-02 | 1989-03-08 | Matsushita Electric Ind Co Ltd | Drive circuit for mos-fet |
| JPH0779230B2 (ja) * | 1988-03-07 | 1995-08-23 | オリジン電気株式会社 | 電圧駆動素子の駆動回路 |
| JP3607033B2 (ja) * | 1997-03-31 | 2005-01-05 | 三菱電機株式会社 | 半導体装置 |
-
1999
- 1999-07-08 JP JP19406599A patent/JP4151163B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024492A (ja) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559689B1 (en) | Circuit providing a control voltage to a switch and including a capacitor | |
| JP4113436B2 (ja) | ゲートドライブ装置 | |
| US20180054116A1 (en) | Controlling a power supply voltage for a high-side gate driver | |
| US4445055A (en) | Circuit arrangement for controlling a power field-effect switching transistor | |
| US8072202B2 (en) | Gate driver in buck converters | |
| US7592831B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
| US20100141304A1 (en) | Drive circuit for power element | |
| US20080303580A1 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| JPH10285949A (ja) | 半導体装置 | |
| US7456658B2 (en) | Circuit to optimize charging of bootstrap capacitor with bootstrap diode emulator | |
| JP2006314154A (ja) | 電力変換器 | |
| WO2015001374A1 (en) | A gate drive circuit and a method for controlling a power transistor | |
| US20040070906A1 (en) | Synchronous buck and boost regulator power reduction circuit using high side sensing | |
| US20020109477A1 (en) | Inductive load driving circuit | |
| JP7568502B2 (ja) | スイッチング電源用回路及びスイッチング電源装置 | |
| JP4151163B2 (ja) | Ｍｏｓトランジスタのドライブ回路 | |
| US6813169B2 (en) | Inverter device capable of reducing through current | |
| JP2003133926A (ja) | 突入電流抑止回路 | |
| US7319359B2 (en) | High current charge pump for intelligent power switch drive | |
| JP4319336B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP7165739B2 (ja) | ブートストラップコンデンサを用いたハイサイドスイッチング素子の制御 | |
| JP2000184695A (ja) | 電源装置 | |
| JP2797338B2 (ja) | ゲートドライブ回路 | |
| US8638129B2 (en) | Power circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071009 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080325 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |