JPH0695639B2 - トランジスタ駆動回路 - Google Patents
トランジスタ駆動回路Info
- Publication number
- JPH0695639B2 JPH0695639B2 JP62120792A JP12079287A JPH0695639B2 JP H0695639 B2 JPH0695639 B2 JP H0695639B2 JP 62120792 A JP62120792 A JP 62120792A JP 12079287 A JP12079287 A JP 12079287A JP H0695639 B2 JPH0695639 B2 JP H0695639B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- drive circuit
- diode
- bipolar transistor
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トランジスタ駆動回路、特に、チヨッパー、
インバータ等において、高周波で大電力を開閉制御する
トランジスタ駆動回路に関するものである。
インバータ等において、高周波で大電力を開閉制御する
トランジスタ駆動回路に関するものである。
第５図は例えば特開昭61−164326号公報に示された従来
のトランジスタ駆動回路を示す回路図であり、図におい
て、Q1は（主）トランジスタ（バイポーラトランジス
タ）、Q2は電界効果型トランジスタ（以下MOSFETとい
う）で、両トランジスタQ1，Q2はダーリントン接続され
ている。
のトランジスタ駆動回路を示す回路図であり、図におい
て、Q1は（主）トランジスタ（バイポーラトランジス
タ）、Q2は電界効果型トランジスタ（以下MOSFETとい
う）で、両トランジスタQ1，Q2はダーリントン接続され
ている。
EPはダーリントントランジスタ（Q1Q2）の順バイアス用
電源、S1は順バイアス用スイッチ、R2は制限抵抗であ
る。
電源、S1は順バイアス用スイッチ、R2は制限抵抗であ
る。
ENはダーリントントランジスタ（Q1Q2）の逆バイアス用
電源、S2は逆バイアス用スイッチ、R1は逆バイアス回路
用の抵抗、D1は逆バイアス回路用の第１のダイオード
で、この第１のダイオードD1はダーリントントランジス
タ（Q1Q2）がターンオフする際にバイポーラトランジス
タQ1に蓄積された小数キヤリアの引き出し径路となる。
電源、S2は逆バイアス用スイッチ、R1は逆バイアス回路
用の抵抗、D1は逆バイアス回路用の第１のダイオード
で、この第１のダイオードD1はダーリントントランジス
タ（Q1Q2）がターンオフする際にバイポーラトランジス
タQ1に蓄積された小数キヤリアの引き出し径路となる。
第６図は第５図に示すトランジスタ駆動回路における各
部の出力波形を示す図であり、このトランジスタ駆動回
路の動作について第６図を参照しながら説明する。
部の出力波形を示す図であり、このトランジスタ駆動回
路の動作について第６図を参照しながら説明する。
まず、時間t1でスイッチS1をONさせるとダーリントント
ランジスタ（Q1Q2）のＧ−Ｅ端子間すなわちVG-Eに順方
向電圧を加えると、MOSFETQ2は、第６図に示すようなゲ
ート電流IGが流れてターンオンする。
ランジスタ（Q1Q2）のＧ−Ｅ端子間すなわちVG-Eに順方
向電圧を加えると、MOSFETQ2は、第６図に示すようなゲ
ート電流IGが流れてターンオンする。
MOSFETQ2がターンオンすると該MOSFETQ2にドレイン電流
IDが流れる。このドレイン電流IDはバイポーラトランジ
スタQ1のベース電流IBとなるので、バイポーラトランジ
スタQ1がターンオンする。
IDが流れる。このドレイン電流IDはバイポーラトランジ
スタQ1のベース電流IBとなるので、バイポーラトランジ
スタQ1がターンオンする。
ところで、ダーリントン接続された前段のMOSFETQ2は、
一般に知られているように電圧制御素子であるので、等
価入力容量Ciとゲートに付加される外付け抵抗と内部ゲ
ート抵抗の充放電により駆動することができる。従っ
て、一度等価入力容量Ciが充電されると、ゲート電圧を
保持するだけで、ダーリントントランジスタ（Q1Q2）を
オンし続けることが出来る。
一般に知られているように電圧制御素子であるので、等
価入力容量Ciとゲートに付加される外付け抵抗と内部ゲ
ート抵抗の充放電により駆動することができる。従っ
て、一度等価入力容量Ciが充電されると、ゲート電圧を
保持するだけで、ダーリントントランジスタ（Q1Q2）を
オンし続けることが出来る。
次に時間t2でスイッチS2をオンさせると、ダーリントン
トランジスタ（Q1Q2）のVG-Eには直流電源ENの電圧値EO
の逆電圧が印加される。すると、MOSFETQ2のゲート・ソ
ース間にはほぼ第１のダイオードD1のスレツショルド電
圧Vth、バイポーラトランジスタQ1には（EO−Vth）の逆
電圧が印加される。
トランジスタ（Q1Q2）のVG-Eには直流電源ENの電圧値EO
の逆電圧が印加される。すると、MOSFETQ2のゲート・ソ
ース間にはほぼ第１のダイオードD1のスレツショルド電
圧Vth、バイポーラトランジスタQ1には（EO−Vth）の逆
電圧が印加される。
この時、前段のMOSFETQ2はゲート・ソースの入力容量Ci
に蓄積されている容量が後段のバイポーラトランジスタ
Q1の少数キャリアに比べて非常に少さいので、逆電圧が
かかるとすぐ放電してターンオフする。その後、バイポ
ーラトランジスタQ1に蓄積されている少数キヤリアが、
第１のダイオードD1を通して引き出されてバイポーラト
ランジスタQ1もターンオフする。
に蓄積されている容量が後段のバイポーラトランジスタ
Q1の少数キャリアに比べて非常に少さいので、逆電圧が
かかるとすぐ放電してターンオフする。その後、バイポ
ーラトランジスタQ1に蓄積されている少数キヤリアが、
第１のダイオードD1を通して引き出されてバイポーラト
ランジスタQ1もターンオフする。
バイポーラトランジスタQ1に蓄積されている少数キヤリ
アを引き出すスピードは逆方向電圧が高いほど早いの
で、直流電源ENの電圧値EOをバイポーラトランジスタQ1
のベース・エミッタがアバランシェ降伏を起さない最大
電圧に設定すれば、非常に早いターンオフが実現でき
る。この時の逆バイアス電圧は出来ればダイオード１個
のスレツショルド電圧以上あるのが望ましい。
アを引き出すスピードは逆方向電圧が高いほど早いの
で、直流電源ENの電圧値EOをバイポーラトランジスタQ1
のベース・エミッタがアバランシェ降伏を起さない最大
電圧に設定すれば、非常に早いターンオフが実現でき
る。この時の逆バイアス電圧は出来ればダイオード１個
のスレツショルド電圧以上あるのが望ましい。
従来のトランジスタ駆動回路は以上のように構成されて
いるので、駆動回路のオフ動作時（スイッチS2がオン
時）、ダーリントントランジスタ（Q1Q2）がターンオフ
の過程でゲート逆バイアス電流が急激に減少する時に、
配線に存在するインダクタンス分によって振動波形とな
りゲート電圧が正となり誤動作を起す危険性があり、ま
たMOSFETQ2のゲートだけで逆バイアス動作を行っている
ので、ターンオフ動作時間が満足いく状態とならないと
いう問題点があった。
いるので、駆動回路のオフ動作時（スイッチS2がオン
時）、ダーリントントランジスタ（Q1Q2）がターンオフ
の過程でゲート逆バイアス電流が急激に減少する時に、
配線に存在するインダクタンス分によって振動波形とな
りゲート電圧が正となり誤動作を起す危険性があり、ま
たMOSFETQ2のゲートだけで逆バイアス動作を行っている
ので、ターンオフ動作時間が満足いく状態とならないと
いう問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ターンオフ時の誤動作を防ぐと共に、ターン
オフ動作時間をより早くしたトランジスタ駆動回路を得
ることを目的とする。
たもので、ターンオフ時の誤動作を防ぐと共に、ターン
オフ動作時間をより早くしたトランジスタ駆動回路を得
ることを目的とする。
この発明に係るトランジスタ駆動回路はダーリントン接
続された電界効果型トランジスタのゲート電極とバイポ
ーラトランジスタのベース電極とを３端子可制御電気弁
の一端にダイオードを介して接続し、この３端子可制御
電気弁の他端とバイポーラトランジスタのエミッタとの
間に逆バイアス用電源を接続して逆バイアスを印加し、
ダーリントントランジスタのターンオフ動作時間を早く
したものである。
続された電界効果型トランジスタのゲート電極とバイポ
ーラトランジスタのベース電極とを３端子可制御電気弁
の一端にダイオードを介して接続し、この３端子可制御
電気弁の他端とバイポーラトランジスタのエミッタとの
間に逆バイアス用電源を接続して逆バイアスを印加し、
ダーリントントランジスタのターンオフ動作時間を早く
したものである。
この発明におけるトランジスタ駆動回路はダーリントン
接続されたトランジスタのターンオフ時、逆バイアスが
電界効果型トランジスタのゲートと、トランジスタのベ
ースとより同時蓄積キヤリアを引きぬくことにより、タ
ーンオフ動作を早くする。
接続されたトランジスタのターンオフ時、逆バイアスが
電界効果型トランジスタのゲートと、トランジスタのベ
ースとより同時蓄積キヤリアを引きぬくことにより、タ
ーンオフ動作を早くする。
以下、この発明の一実施例を図について説明する。第１
図はトランジスタ駆動回路を示す回路図であり、第１図
において、第５図と同一構成部分には同一符号を付して
その説明を省略する。第１図において、D2，D3は逆バイ
アス回路用の第２および第３のダイオードで、このうち
の第２のダイオードD2はダーリントントランジスタQ1，
Q2のターンオフ時に配線上のインダクタンス分により逆
バイアス電流IEが振動波形となり、ダーリントントラン
ジスタ（Q1Q2）のゲート・エミッタ間電圧（VG-E）が正
の方向になって誤点弧するのを防止するために設けられ
ている。R1は逆バイアス回路用の抵抗である。
図はトランジスタ駆動回路を示す回路図であり、第１図
において、第５図と同一構成部分には同一符号を付して
その説明を省略する。第１図において、D2，D3は逆バイ
アス回路用の第２および第３のダイオードで、このうち
の第２のダイオードD2はダーリントントランジスタQ1，
Q2のターンオフ時に配線上のインダクタンス分により逆
バイアス電流IEが振動波形となり、ダーリントントラン
ジスタ（Q1Q2）のゲート・エミッタ間電圧（VG-E）が正
の方向になって誤点弧するのを防止するために設けられ
ている。R1は逆バイアス回路用の抵抗である。
スイッチS2と直流電源ENとの直列回路はダーリントン接
続されたバイポーラトランジスタQ1のエミッタとMOSFET
Q2のゲートおよびバイポーラトランジスタQ1のベースに
各々接続された第２および第３のダイオードD2，D3のカ
ソードとの間に接続されて該逆バイアスIE及び逆バイア
ス電圧を供給する。
続されたバイポーラトランジスタQ1のエミッタとMOSFET
Q2のゲートおよびバイポーラトランジスタQ1のベースに
各々接続された第２および第３のダイオードD2，D3のカ
ソードとの間に接続されて該逆バイアスIE及び逆バイア
ス電圧を供給する。
第２図は第１図に示す各部の動作波形を示す図であり、
このトランジスタ駆動回路の動作について第２図を参照
しながら説明する。ダーリントントランジスタQ1，Q2の
ターンオン時の動作説明については従来と同じであるた
め省略し、ターンオフ時について述べる。ターンオフ時
において時間t2でスイッチS2をオンさせると、直流電源
ENは一方がバイポーラトランジスタQ1のベースを通じ、
もう一方がMOSFETQ2のゲートを通じて逆バイアスが印加
される。
このトランジスタ駆動回路の動作について第２図を参照
しながら説明する。ダーリントントランジスタQ1，Q2の
ターンオン時の動作説明については従来と同じであるた
め省略し、ターンオフ時について述べる。ターンオフ時
において時間t2でスイッチS2をオンさせると、直流電源
ENは一方がバイポーラトランジスタQ1のベースを通じ、
もう一方がMOSFETQ2のゲートを通じて逆バイアスが印加
される。
この時、後段のトランジスタQ1のベース電流IB（すなわ
ちMOSFETQ2のドレイン電流）はエミッタよりバイポーラ
トランジスタQ1のベースおよび第３のダイオードD3を通
じて減少すると共に、前段のMOSFETQ2のゲートーソース
間に蓄積した電荷を第２のダイオードD2を通じて放電し
てターンオフする。そして、MOSFETQ2がターンオフ後は
第１のダイオードD1を通じて第２のダイオードD2の径路
でもバイポーラトランジスタQ1のベース・エミッタ間の
蓄積した電荷の放電径路を形成するが、バイポーラトラ
ンジスタQ1のベースとスイッチS2間に接続された第３の
ダイオードD3の径路によって電荷が放電されることによ
りダーリントン接続されたバイポーラトランジスタQ1は
ターンオフする。
ちMOSFETQ2のドレイン電流）はエミッタよりバイポーラ
トランジスタQ1のベースおよび第３のダイオードD3を通
じて減少すると共に、前段のMOSFETQ2のゲートーソース
間に蓄積した電荷を第２のダイオードD2を通じて放電し
てターンオフする。そして、MOSFETQ2がターンオフ後は
第１のダイオードD1を通じて第２のダイオードD2の径路
でもバイポーラトランジスタQ1のベース・エミッタ間の
蓄積した電荷の放電径路を形成するが、バイポーラトラ
ンジスタQ1のベースとスイッチS2間に接続された第３の
ダイオードD3の径路によって電荷が放電されることによ
りダーリントン接続されたバイポーラトランジスタQ1は
ターンオフする。
ここで第２のダイオードD2は従来のターンオフ時の波形
のとおり、逆バイアス電流IEが急激に減少する時配線上
のインダクタンス分により振動波形となりゲート・エミ
ッタ間電圧が正の方向になって誤点弧するのを防止する
ために挿入されているから、ダーリントントランジスタ
（Q1Q2）は誤動作しないこととなる。
のとおり、逆バイアス電流IEが急激に減少する時配線上
のインダクタンス分により振動波形となりゲート・エミ
ッタ間電圧が正の方向になって誤点弧するのを防止する
ために挿入されているから、ダーリントントランジスタ
（Q1Q2）は誤動作しないこととなる。
第３図は配線上のインダクタンス分により逆バイアス電
流IEが振動波形となるのを防止するための第２のダイオ
ードD2のみを追加した回路図で、第４図にその動作波形
を示す。ところで、第３図に示すトランジスタ駆動回路
によって振動波形は防止されるが、第２のダイオードD2
の順方向ドロップVF分だけ電源電圧が低下したのと同等
となり、同じ動作時間でターンオフさせるためには直流
電源ENを増加させる必要が生じる。そこでこの欠点を防
止するために第３のダイオードD3を追加し、バイポーラ
トランジスタQ1のベースより電荷を引きぬくことにより
直流電源ENは従来と同じ電圧で動作時間はより早くなっ
ている。また、一般的には第１のダイオードD1，バイポ
ーラトランジスタQ1，MOSFETQ2，抵抗R1を同一パッケー
ジに封入したものは第１のダイオードD1の順方向ドロッ
プ電圧が大きくターンオフ動作時間が遅くなる方向であ
った。しかし、第１図に示すトランジスタ駆動回路の第
３のダイオードD3に順方向ドロップの少ないもの（例え
ばシヨットキーバリアダイオード、SBD）を接続してお
けばターンオフ動作時間はより早くなる。
流IEが振動波形となるのを防止するための第２のダイオ
ードD2のみを追加した回路図で、第４図にその動作波形
を示す。ところで、第３図に示すトランジスタ駆動回路
によって振動波形は防止されるが、第２のダイオードD2
の順方向ドロップVF分だけ電源電圧が低下したのと同等
となり、同じ動作時間でターンオフさせるためには直流
電源ENを増加させる必要が生じる。そこでこの欠点を防
止するために第３のダイオードD3を追加し、バイポーラ
トランジスタQ1のベースより電荷を引きぬくことにより
直流電源ENは従来と同じ電圧で動作時間はより早くなっ
ている。また、一般的には第１のダイオードD1，バイポ
ーラトランジスタQ1，MOSFETQ2，抵抗R1を同一パッケー
ジに封入したものは第１のダイオードD1の順方向ドロッ
プ電圧が大きくターンオフ動作時間が遅くなる方向であ
った。しかし、第１図に示すトランジスタ駆動回路の第
３のダイオードD3に順方向ドロップの少ないもの（例え
ばシヨットキーバリアダイオード、SBD）を接続してお
けばターンオフ動作時間はより早くなる。
これらの動作波形を図２に示す。また従来のトランジス
タ駆動回路と本発明のトランジスタ駆動回路とで動作時
間を比較した実測の一例は直流電源ENが−6Vではストレ
ージタイムが従来のトランジスタ駆動回路では2.7μ
ｓ、本発明のトランジスタ駆動回路では2.1μｓ、直流
電源ENが−10Vでは従来のトランジスタ駆動回路では2.1
5μｓ、本発明のトランジスタ駆動回路では1.7μｓであ
った。
タ駆動回路と本発明のトランジスタ駆動回路とで動作時
間を比較した実測の一例は直流電源ENが−6Vではストレ
ージタイムが従来のトランジスタ駆動回路では2.7μ
ｓ、本発明のトランジスタ駆動回路では2.1μｓ、直流
電源ENが−10Vでは従来のトランジスタ駆動回路では2.1
5μｓ、本発明のトランジスタ駆動回路では1.7μｓであ
った。
なお、上記実施例では単にスイッチとして説明したが、
このスイッチには例えば電界効果型トランジスタ、バイ
ポーラトランジスタなどの３端子可制御電気弁を用いた
ものである。
このスイッチには例えば電界効果型トランジスタ、バイ
ポーラトランジスタなどの３端子可制御電気弁を用いた
ものである。
以上のように、この発明によればトランジスタ駆動回路
をダーリントン接続された第１のトランジスタのベー
ス、第２の電界効果型トランジスタのゲートよりダイオ
ードを通じターンオフの逆バイアス電源を印加するよう
に構成したので、ターンオフ時の誤動作を防ぐと共に、
ターンオフ動作時間を早く、ターンオフ時の消費電力が
少ないものが得られる効果がある。
をダーリントン接続された第１のトランジスタのベー
ス、第２の電界効果型トランジスタのゲートよりダイオ
ードを通じターンオフの逆バイアス電源を印加するよう
に構成したので、ターンオフ時の誤動作を防ぐと共に、
ターンオフ動作時間を早く、ターンオフ時の消費電力が
少ないものが得られる効果がある。
第１はこの発明の一実施例によるトランジスタ駆動回路
を示す接続図、第２図は動作波形図、第３図，第４図は
従来の実施例と今回の発明を補足説明図、第５図，第６
図は従来の実施例を示す図である。 （EP），（EN）……制御直流電源、S1……順バイアス用
スイッチ、S2……逆バイアス用スイッチ，R1，R2……抵
抗、D1，D2，D3……ダイオード、Q1……バイポーラトラ
ンジスタ、Q2……電界効果型トランジスタ（MOSFET）。 なお、図中、同一符号は同一、又は相当部分を示す。
を示す接続図、第２図は動作波形図、第３図，第４図は
従来の実施例と今回の発明を補足説明図、第５図，第６
図は従来の実施例を示す図である。 （EP），（EN）……制御直流電源、S1……順バイアス用
スイッチ、S2……逆バイアス用スイッチ，R1，R2……抵
抗、D1，D2，D3……ダイオード、Q1……バイポーラトラ
ンジスタ、Q2……電界効果型トランジスタ（MOSFET）。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】バイポーラトランジスタのコレクタ・ベー
ス間に電界効果型トランジスタのドレイン・ソースを接
続すると共に、上記バイポーラトランジスタのベース・
エミッタ間に抵抗を接続し、また上記電界効果型トラン
ジスタのゲート・ソース間に第１のダイオードのカソー
ド・アノードを接続したダーリントントランジスタを有
するトランジスタ駆動回路において、上記バイポーラト
ランジスタのベースおよび上記電界効果型トランジスタ
のゲートに同時に逆バイアス電源を印加させるために上
記電界効果型トランジスタのゲートに第２のダイオード
のアノードを接続して上記ダーリントントランジスタの
オフ動作時にオンする３端子可制御電気弁の一端にカソ
ードを接続すると共に、上記バイポーラトランジスタの
ベースに第３のダイオードのアノードを接続して上記３
端子可制御電気弁の一端にカソードを接続し、上記バイ
ポーラトランジスタのエミッタと３端子可制御電気弁の
他端との間に上記逆バイアス用電源を接続したことを特
徴とするトランジスタ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120792A JPH0695639B2 (ja) | 1987-05-18 | 1987-05-18 | トランジスタ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120792A JPH0695639B2 (ja) | 1987-05-18 | 1987-05-18 | トランジスタ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63285023A JPS63285023A (ja) | 1988-11-22 |
| JPH0695639B2 true JPH0695639B2 (ja) | 1994-11-24 |
Family
ID=14795111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62120792A Expired - Fee Related JPH0695639B2 (ja) | 1987-05-18 | 1987-05-18 | トランジスタ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695639B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE44814E1 (en) | 1992-10-23 | 2014-03-18 | Avocent Huntsville Corporation | System and method for remote monitoring and operation of personal computers |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4151163B2 (ja) * | 1999-07-08 | 2008-09-17 | 株式会社豊田自動織機 | Ｍｏｓトランジスタのドライブ回路 |
-
1987
- 1987-05-18 JP JP62120792A patent/JPH0695639B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE44814E1 (en) | 1992-10-23 | 2014-03-18 | Avocent Huntsville Corporation | System and method for remote monitoring and operation of personal computers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63285023A (ja) | 1988-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4777387A (en) | Fast turn-off circuit for photovoltaic driven MOSFET | |
| US6501321B2 (en) | Level shift circuit | |
| US4492883A (en) | Unpowered fast gate turn-off FET | |
| EP0763882B1 (en) | Load driving device | |
| US4798983A (en) | Driving circuit for cascode BiMOS switch | |
| US4672245A (en) | High frequency diverse semiconductor switch | |
| JP2000253646A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US6710639B2 (en) | Emitter turn-off thyristors and their drive circuits | |
| US4967109A (en) | High efficiency gate driver circuit for a high frequency converter | |
| US4740722A (en) | Composite semiconductor device | |
| US5914619A (en) | Trigger circuit for a power fet having a source-side load | |
| US4410809A (en) | Static induction transistor gate driving circuit | |
| JP4727360B2 (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| US20050040434A1 (en) | Circuit arrangement for control of a semiconductor circuit | |
| JPH0695639B2 (ja) | トランジスタ駆動回路 | |
| JPH08195664A (ja) | 半導体装置のスナバ回路 | |
| JP2003339152A (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
| JPH07118641B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| JPH03141720A (ja) | パワースイッチ回路 | |
| US3089041A (en) | Reduced turn-off time transistor switch | |
| US4739190A (en) | Monolithically integratable high efficiency switching circuit | |
| JP3066754B2 (ja) | ゲート駆動回路 | |
| JPH10229671A (ja) | Ｉｇｂｔモジュールとそのゲート駆動回路 | |
| JP2004088892A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| JPH0833314A (ja) | 負荷駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |