JP3066754B2 - ゲート駆動回路 - Google Patents
ゲート駆動回路Info
- Publication number
- JP3066754B2 JP3066754B2 JP63275874A JP27587488A JP3066754B2 JP 3066754 B2 JP3066754 B2 JP 3066754B2 JP 63275874 A JP63275874 A JP 63275874A JP 27587488 A JP27587488 A JP 27587488A JP 3066754 B2 JP3066754 B2 JP 3066754B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- gate
- mosfet
- turned
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Power Conversion In General (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はゲート駆動回路にかかり、詳しくは、制御回
路からの制御信号（オン・オフ信号）をパルストランス
を用いて絶縁変換した後、MOSFETのゲート・ソース間に
供給するゲート駆動回路に関する。
路からの制御信号（オン・オフ信号）をパルストランス
を用いて絶縁変換した後、MOSFETのゲート・ソース間に
供給するゲート駆動回路に関する。
（従来の技術） 従来、この種のゲート駆動回路として第３図に示す構
成のものがよく知られている。同図において、パルスト
ランス３の１次巻線の一方の端子は電源Vccに、他方の
端子は制御回路からの制御信号が加えられるスイッチ１
に、また、１次巻線間にはパルストランスリセット回路
２が接続されており、パルストランス３の２次巻線にゲ
ート駆動用電圧を発生させるようになっている。
成のものがよく知られている。同図において、パルスト
ランス３の１次巻線の一方の端子は電源Vccに、他方の
端子は制御回路からの制御信号が加えられるスイッチ１
に、また、１次巻線間にはパルストランスリセット回路
２が接続されており、パルストランス３の２次巻線にゲ
ート駆動用電圧を発生させるようになっている。
パルストランス３の２次巻線の一方の端子とMOSFET7
のゲート間には、ダイオード5,10及び抵抗６の直列回路
が接続され、また、ダイオード５と並列に抵抗４が接続
されていると共に、ダイオード5,10の接続点にはPNPト
ランジスタ14のベースと抵抗11の一端とが接続されてい
る。更に、ダイオード10と抵抗６との接続点にはPNPト
ランジスタ13のエミッタと、抵抗12を介して前記トラン
ジスタ14のエミッタとが接続され、トランジスタ13のベ
ースはトランジスタ14のエミッタに接続されている。そ
して、パルストランス３の２次巻線の他方の端子と、抵
抗11の他端と、トランジスタ14,13のコレクタはMOSFET7
のソースに接続されている。
のゲート間には、ダイオード5,10及び抵抗６の直列回路
が接続され、また、ダイオード５と並列に抵抗４が接続
されていると共に、ダイオード5,10の接続点にはPNPト
ランジスタ14のベースと抵抗11の一端とが接続されてい
る。更に、ダイオード10と抵抗６との接続点にはPNPト
ランジスタ13のエミッタと、抵抗12を介して前記トラン
ジスタ14のエミッタとが接続され、トランジスタ13のベ
ースはトランジスタ14のエミッタに接続されている。そ
して、パルストランス３の２次巻線の他方の端子と、抵
抗11の他端と、トランジスタ14,13のコレクタはMOSFET7
のソースに接続されている。
このような構成において、制御信号によりスイッチ１
をオンさせるとパルストランス３の２次巻線に電圧が誘
起され、ダイオード5,10及び抵抗６を通してMOSFET7の
ゲート・ソース間容量９が充電され、MOSFET7がオンす
る。次に、スイッチ１がオフするとパルストランス３の
２次巻線にはオン時とは逆極性のリセット電圧が発生
し、このリセット電圧とMOSFET7のゲート・ソース間容
量９に蓄積されている電荷により、ダーリントン接続さ
れたトランジスタ14,13にベース電流が流れ、まず最初
に前段のトランジスタ14がオンする。このトランジスタ
14のオンにより、後段のトランジスタ13のベース電流が
増加してトランジスタ13がオンする。この結果、MOSFET
7のゲート・ソース間容量９に蓄積されている電荷は、
抵抗６、トランジスタ13のエミッタ、コレクタの経路で
放電され、MOSFET7がオフする。
をオンさせるとパルストランス３の２次巻線に電圧が誘
起され、ダイオード5,10及び抵抗６を通してMOSFET7の
ゲート・ソース間容量９が充電され、MOSFET7がオンす
る。次に、スイッチ１がオフするとパルストランス３の
２次巻線にはオン時とは逆極性のリセット電圧が発生
し、このリセット電圧とMOSFET7のゲート・ソース間容
量９に蓄積されている電荷により、ダーリントン接続さ
れたトランジスタ14,13にベース電流が流れ、まず最初
に前段のトランジスタ14がオンする。このトランジスタ
14のオンにより、後段のトランジスタ13のベース電流が
増加してトランジスタ13がオンする。この結果、MOSFET
7のゲート・ソース間容量９に蓄積されている電荷は、
抵抗６、トランジスタ13のエミッタ、コレクタの経路で
放電され、MOSFET7がオフする。
（発明が解決しようとする課題） 上述した従来のゲート駆動回路では、制御回路からの
オフ信号によりMOSFET7がオフした後、パルストランス
３のリセットエネルギーがなくなるとトランジスタ13,1
4はオフとなる。このような状態で、例えばインバータ
のアームを構成しているMOSFET7のドレイン・ソース間
に急峻な電圧変化が生じると、ドレイン・ゲート間容量
８を通して急峻な変化のある電流がゲートに流れ込み、
ゲート・ソース間容量９を充電する。
オフ信号によりMOSFET7がオフした後、パルストランス
３のリセットエネルギーがなくなるとトランジスタ13,1
4はオフとなる。このような状態で、例えばインバータ
のアームを構成しているMOSFET7のドレイン・ソース間
に急峻な電圧変化が生じると、ドレイン・ゲート間容量
８を通して急峻な変化のある電流がゲートに流れ込み、
ゲート・ソース間容量９を充電する。
この時、トランジスタ13,14は両方ともオフ状態であ
り、またパルストランス３のリセット電圧がないため、
このゲート・ソース間電圧に反応して、ダーリントン接
続されたトランジスタ13がオンするまでには長いオン遅
れ時間が存在するという問題があった。その結果、ゲー
ト・ソース間電圧がしきい値を越えてしまい、MOSFET7
が誤ってオンし、発生損失が増大したり過電流により破
壊される等の欠点があった。
り、またパルストランス３のリセット電圧がないため、
このゲート・ソース間電圧に反応して、ダーリントン接
続されたトランジスタ13がオンするまでには長いオン遅
れ時間が存在するという問題があった。その結果、ゲー
ト・ソース間電圧がしきい値を越えてしまい、MOSFET7
が誤ってオンし、発生損失が増大したり過電流により破
壊される等の欠点があった。
本発明は上記問題点を解消するために提案されたもの
で、その目的とするところは、制御回路からのオン信号
がない状態でMOSFETのゲート・ソース間に電圧が発生し
た場合にMOSFETのオフ状態を安定させ、MOSFETの誤オン
を防止して損失の低減及び素子の破壊防止を可能にした
ゲート駆動回路を提供することにある。
で、その目的とするところは、制御回路からのオン信号
がない状態でMOSFETのゲート・ソース間に電圧が発生し
た場合にMOSFETのオフ状態を安定させ、MOSFETの誤オン
を防止して損失の低減及び素子の破壊防止を可能にした
ゲート駆動回路を提供することにある。
（課題を解決するための手段） 上記目的を達成するため、本発明は、制御回路からの
オン信号によりMOSFETのゲート・ソース間容量を充電し
て前記MOSFETをオンさせ、前記制御回路からのオフ信号
により前記ゲート・ソース間にダーリントン接続された
トランジスタ群をオンさせて前記ゲート・ソース間容量
に蓄積された電荷を放電させることにより前記MOSFETを
オフさせるゲート駆動回路において、前記オン信号がな
い状態で前記ゲート・ソース間に電圧が発生した際に、
前記トランジスタ群のうち前記ゲート・ソース間に接続
された最後段のトランジスタをオンさせ、その後、該ト
ランジスタの前段のトランジスタをオンさせて最後段の
トランジスタのオン状態を維持するように充放電動作す
るコンデンサと、前記オン信号がある状態で最後段のト
ランジスタをオフさせるべく前記コンデンサを充電する
充電手段とを備えたものである。
オン信号によりMOSFETのゲート・ソース間容量を充電し
て前記MOSFETをオンさせ、前記制御回路からのオフ信号
により前記ゲート・ソース間にダーリントン接続された
トランジスタ群をオンさせて前記ゲート・ソース間容量
に蓄積された電荷を放電させることにより前記MOSFETを
オフさせるゲート駆動回路において、前記オン信号がな
い状態で前記ゲート・ソース間に電圧が発生した際に、
前記トランジスタ群のうち前記ゲート・ソース間に接続
された最後段のトランジスタをオンさせ、その後、該ト
ランジスタの前段のトランジスタをオンさせて最後段の
トランジスタのオン状態を維持するように充放電動作す
るコンデンサと、前記オン信号がある状態で最後段のト
ランジスタをオフさせるべく前記コンデンサを充電する
充電手段とを備えたものである。
（作用） 本発明によれば、ダーリントン接続したトランジスタ
群の最後段のトランジスタのベースにコンデンサを接続
することにより、制御回路からのオン信号がない状態で
MOSFETのゲート・ソース間に電圧が発生した場合、その
電圧の変化（dV/dt）により前記コンデンサを通って前
記最後段のトランジスタにベース電流が流れてこのトラ
ンジスタをオンさせ、その後、該トランジスタの前段の
トランジスタをオンさせてコンデンサに蓄えられた電荷
を放電すると共に最後段のトランジスタのベース電流も
流すようになるため、最後段のトランジスタがオンする
までの時間が短くなり、しかもそのオン状態はMOSFETの
ゲート電圧がなくなるまで維持される。
群の最後段のトランジスタのベースにコンデンサを接続
することにより、制御回路からのオン信号がない状態で
MOSFETのゲート・ソース間に電圧が発生した場合、その
電圧の変化（dV/dt）により前記コンデンサを通って前
記最後段のトランジスタにベース電流が流れてこのトラ
ンジスタをオンさせ、その後、該トランジスタの前段の
トランジスタをオンさせてコンデンサに蓄えられた電荷
を放電すると共に最後段のトランジスタのベース電流も
流すようになるため、最後段のトランジスタがオンする
までの時間が短くなり、しかもそのオン状態はMOSFETの
ゲート電圧がなくなるまで維持される。
更に、前記コンデンサを制御回路からのオン信号発生
時に充電することにより、このコンデンサを通って前記
最後段のトランジスタにベース電流が流れるのを阻止
し、当該トランジスタの誤オンを防いでMOSFETのオン状
態を安定化するように作用する。
時に充電することにより、このコンデンサを通って前記
最後段のトランジスタにベース電流が流れるのを阻止
し、当該トランジスタの誤オンを防いでMOSFETのオン状
態を安定化するように作用する。
（実施例） 以下、図に沿って本発明の実施例を説明する。第１図
は本発明の第１実施例を示すものであり、第３図に示し
た回路の構成要素と同一の構成要素には同一符号を付し
て説明を省略し、以下、異なる部分を中心に説明する。
は本発明の第１実施例を示すものであり、第３図に示し
た回路の構成要素と同一の構成要素には同一符号を付し
て説明を省略し、以下、異なる部分を中心に説明する。
第１図において、ダイオード５と抵抗６との間にはダ
イオード15,16が直列接続され、これらのダイオード15,
16相互の接続点はダーリントン接続されたトランジスタ
群のうち前段のPNPトランジスタ14のエミッタと、後段
のPNPトランジスタ13のベースとに接続されている。ま
た、ダイオード16と抵抗６との接続点はトランジスタ13
のエミッタに接続されている。更に、トランジスタ13の
ベースすなわちトランジスタ14のエミッタにはコンデン
サ17の一端が接続され、その他端は、パルストランス３
の２次巻線の他方の端子、抵抗11の他端及びトランジス
タ14,13のコレクタと共にMOSFET7のソースに接続されて
いる。
イオード15,16が直列接続され、これらのダイオード15,
16相互の接続点はダーリントン接続されたトランジスタ
群のうち前段のPNPトランジスタ14のエミッタと、後段
のPNPトランジスタ13のベースとに接続されている。ま
た、ダイオード16と抵抗６との接続点はトランジスタ13
のエミッタに接続されている。更に、トランジスタ13の
ベースすなわちトランジスタ14のエミッタにはコンデン
サ17の一端が接続され、その他端は、パルストランス３
の２次巻線の他方の端子、抵抗11の他端及びトランジス
タ14,13のコレクタと共にMOSFET7のソースに接続されて
いる。
なお、上記構成において、パルストランス３の２次巻
線及びダイオード5,15はコンデンサ17の充電手段を構成
している。
線及びダイオード5,15はコンデンサ17の充電手段を構成
している。
このうような構成において制御信号（オン信号）によ
りスイッチ１をオンさせると、パルストランス３の２次
巻線に電圧が誘起され、ダイオード5,15を介してコンデ
ンサ17が充電されると共に、ダイオード16、抵抗６を介
してMOSFET7のゲート・ソース間容量９が充電され、MOS
FET7がオンする。この間、コンデンサ17の充電によりト
ランジスタ13は安定したオフ状態となる。
りスイッチ１をオンさせると、パルストランス３の２次
巻線に電圧が誘起され、ダイオード5,15を介してコンデ
ンサ17が充電されると共に、ダイオード16、抵抗６を介
してMOSFET7のゲート・ソース間容量９が充電され、MOS
FET7がオンする。この間、コンデンサ17の充電によりト
ランジスタ13は安定したオフ状態となる。
次に、制御信号（オフ信号）によりスイッチ１がオフ
すると、パルストランス３の２次巻線にはオン時とは逆
のリセット電圧が発生し、このリセット電圧とコンデン
サ17に蓄積されている電荷及びMOSFET7のゲート・ソー
ス間容量９に蓄積されている電荷により、ダーリントン
接続されたトランジスタ14及びトランジスタ13にベース
電流が流れ、まず最初に前段のトランジスタ14がオンす
る。次いで、トランジスタ14のオンにより後段のトラン
ジスタ13のベース電流が増加することで、トランジスタ
13がオンする。この結果、MOSFET7のゲート・ソース間
容量９に蓄積されている電荷は、抵抗6,トランジスタ13
のエミッタ、コレクタの経路で放電され、MOSFET7はオ
フする。このMOSFET7がオフした後、パルストランス３
のリセットエネルギーがなくなると、トランジスタ14,1
3もオフする。
すると、パルストランス３の２次巻線にはオン時とは逆
のリセット電圧が発生し、このリセット電圧とコンデン
サ17に蓄積されている電荷及びMOSFET7のゲート・ソー
ス間容量９に蓄積されている電荷により、ダーリントン
接続されたトランジスタ14及びトランジスタ13にベース
電流が流れ、まず最初に前段のトランジスタ14がオンす
る。次いで、トランジスタ14のオンにより後段のトラン
ジスタ13のベース電流が増加することで、トランジスタ
13がオンする。この結果、MOSFET7のゲート・ソース間
容量９に蓄積されている電荷は、抵抗6,トランジスタ13
のエミッタ、コレクタの経路で放電され、MOSFET7はオ
フする。このMOSFET7がオフした後、パルストランス３
のリセットエネルギーがなくなると、トランジスタ14,1
3もオフする。
このような状態でMOSFET7のドレイン・ソース間に急
峻な電圧変化が生じると、ドレイン・ゲート間容量８を
通して急峻な変化のある電流がゲートに流れ込み、ゲー
ト・ソース間容量９を充電するためMOSFET7のゲート電
圧が上昇する。このゲート電圧の上昇に伴い、MOSFET7
のゲート（Ｇ）、抵抗６、トランジスタ13のエミッタ、
トランジスタ13のベースの経路で電流が過渡的に十分流
れ、ここでトランジスタ13が早いスイッチングでオンす
る。このためMOSFET7のゲート（Ｇ）、抵抗６、トラン
ジスタ13のエミッタ、トランジスタ13のコレクタ、MOSF
ET7のソース（Ｓ）の経路で放電を行う。
峻な電圧変化が生じると、ドレイン・ゲート間容量８を
通して急峻な変化のある電流がゲートに流れ込み、ゲー
ト・ソース間容量９を充電するためMOSFET7のゲート電
圧が上昇する。このゲート電圧の上昇に伴い、MOSFET7
のゲート（Ｇ）、抵抗６、トランジスタ13のエミッタ、
トランジスタ13のベースの経路で電流が過渡的に十分流
れ、ここでトランジスタ13が早いスイッチングでオンす
る。このためMOSFET7のゲート（Ｇ）、抵抗６、トラン
ジスタ13のエミッタ、トランジスタ13のコレクタ、MOSF
ET7のソース（Ｓ）の経路で放電を行う。
そしてトランジスタ13のベース電流によりコンデンサ
17に蓄えられた電荷は、コンデンサ17、トランジスタ14
のエミッタ、トランジスタ14のベース、抵抗11、コンデ
ンサ17の経路で流れ、これがトランジスタ14のベース電
流になるので、このあとトランジスタ14がオンし、コン
デンサ17、トランジスタ14のエミッタ、トランジスタ14
のコレクタ、コンデンサ17の経路でコンデンサ17の電荷
を放電すると共にトランジスタ13のベース電流も流すよ
うになるため、トランジスタ13のオン状態はMOSFET7の
ゲート電圧がなくなるまで持続することとなる。
17に蓄えられた電荷は、コンデンサ17、トランジスタ14
のエミッタ、トランジスタ14のベース、抵抗11、コンデ
ンサ17の経路で流れ、これがトランジスタ14のベース電
流になるので、このあとトランジスタ14がオンし、コン
デンサ17、トランジスタ14のエミッタ、トランジスタ14
のコレクタ、コンデンサ17の経路でコンデンサ17の電荷
を放電すると共にトランジスタ13のベース電流も流すよ
うになるため、トランジスタ13のオン状態はMOSFET7の
ゲート電圧がなくなるまで持続することとなる。
このように、上記実施例では後段のトランジスタ13の
早いオン及びその後のオン状態の維持により、ドレイン
・ソース間に加わった電圧に起因してMOSFET7が誤オン
するのを確実に防止することができる。
早いオン及びその後のオン状態の維持により、ドレイン
・ソース間に加わった電圧に起因してMOSFET7が誤オン
するのを確実に防止することができる。
次に、第２図は本発明の第２実施例を示すもので、図
示する如く第１実施例のコンデンサ17に加えて抵抗18を
直列に接続することによっても第１実施例と同様の効果
を得ることができる。その動作は第１実施例と同様であ
るため、詳述を省略する。なお、この場合にはパルスト
ランス３の２次巻線、ダイオード5,15及び抵抗18がコン
デンサ17の充電手段を構成することとなる。
示する如く第１実施例のコンデンサ17に加えて抵抗18を
直列に接続することによっても第１実施例と同様の効果
を得ることができる。その動作は第１実施例と同様であ
るため、詳述を省略する。なお、この場合にはパルスト
ランス３の２次巻線、ダイオード5,15及び抵抗18がコン
デンサ17の充電手段を構成することとなる。
（発明の効果） 以上のように本発明によれば、制御回路からのオン信
号がない状態でMOSFETのゲート・ソース間に電圧が発生
した際に、ダーリントン接続されたトランジスタ群のう
ち前記ゲート・ソース間に接続された最後段のトランジ
スタをオンさせ、その後、該トランジスタの前段のトラ
ンジスタをオンさせて最後段のトランジスタのオン状態
を維持するように充放電動作するコンデンサを備えたた
め、オン信号がないときのMOSFETのオフ状態を安定にし
てこのMOSFETが誤オンするのを防止することができる。
号がない状態でMOSFETのゲート・ソース間に電圧が発生
した際に、ダーリントン接続されたトランジスタ群のう
ち前記ゲート・ソース間に接続された最後段のトランジ
スタをオンさせ、その後、該トランジスタの前段のトラ
ンジスタをオンさせて最後段のトランジスタのオン状態
を維持するように充放電動作するコンデンサを備えたた
め、オン信号がないときのMOSFETのオフ状態を安定にし
てこのMOSFETが誤オンするのを防止することができる。
更に、前記コンデンサを充電するための充電手段を備
えることにより、制御回路からのオン信号が発生した際
に前記コンデンサを充電することによって最後段のトラ
ンジスタが誤オンするのを防止することができ、MOSFET
のオン状態を安定化させると共に、本発明は従来回路に
若干の変更を加えるだけで実現可能であるから、経済性
に富む等の効果がある。
えることにより、制御回路からのオン信号が発生した際
に前記コンデンサを充電することによって最後段のトラ
ンジスタが誤オンするのを防止することができ、MOSFET
のオン状態を安定化させると共に、本発明は従来回路に
若干の変更を加えるだけで実現可能であるから、経済性
に富む等の効果がある。
第１図及び第２図はそれぞれ本発明の第1,第２実施例を
示す回路図、第３図は従来例を示す回路図である。 １……スイッチ ２……パルストランスリセット回路 ３……パルストランス、4,6,11,18……抵抗 5,15,16……ダイオード、７……MOSFET ８……ドレイン・ゲート間容量 ９……ゲート・ソース間容量 13,14……トランジスタ、17……コンデンサ
示す回路図、第３図は従来例を示す回路図である。 １……スイッチ ２……パルストランスリセット回路 ３……パルストランス、4,6,11,18……抵抗 5,15,16……ダイオード、７……MOSFET ８……ドレイン・ゲート間容量 ９……ゲート・ソース間容量 13,14……トランジスタ、17……コンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡村 幸一 神奈川県川崎市川崎区田辺新田１番１号 富士電機株式会社内 (56)参考文献 特開 昭57−121323（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 1/00 H03K 17/00
Claims (1)
- 【請求項１】制御回路からのオン信号によりMOSFETのゲ
ート・ソース間容量を充電して前記MOSFETをオンさせ、
前記制御回路からのオフ信号により前記ゲート・ソース
間にダーリントン接続されたトランジスタ群をオンさせ
て前記ゲート・ソース間容量に蓄積された電荷を放電さ
せることにより前記MOSFETをオフさせるゲート駆動回路
において、 前記オン信号がない状態で前記ゲート・ソース間に電圧
が発生した際に、前記トランジスタ群のうち前記ゲート
・ソース間に接続された最後段のトランジスタをオンさ
せ、その後、該トランジスタの前段のトランジスタをオ
ンさせて最後段のトランジスタのオン状態を維持するよ
うに充放電動作するコンデンサと、前記オン信号がある
状態で最後段のトランジスタをオフさせるべく前記コン
デンサを充電する充電手段とを備えたことを特徴とする
ゲート駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275874A JP3066754B2 (ja) | 1988-10-31 | 1988-10-31 | ゲート駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63275874A JP3066754B2 (ja) | 1988-10-31 | 1988-10-31 | ゲート駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02123962A JPH02123962A (ja) | 1990-05-11 |
| JP3066754B2 true JP3066754B2 (ja) | 2000-07-17 |
Family
ID=17561640
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63275874A Expired - Lifetime JP3066754B2 (ja) | 1988-10-31 | 1988-10-31 | ゲート駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3066754B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2945288A1 (de) * | 2014-05-15 | 2015-11-18 | Fronius International GmbH | Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements |
| US11942926B2 (en) | 2019-03-18 | 2024-03-26 | Siemens Aktiengesellschaft | Protection of a semiconductor switch |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1783910B1 (de) * | 2005-11-07 | 2012-10-31 | Bosch Rexroth AG | Schaltungsanordnung und ein Verfahren zur galvanisch getrennten Ansteuerung eines Halbleiterschalters |
| JP5108600B2 (ja) * | 2008-04-16 | 2012-12-26 | コーセル株式会社 | スイッチング電源装置 |
| JP2014150654A (ja) * | 2013-01-31 | 2014-08-21 | Kikusui Electr0Nics Corp | ゲート駆動回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3045771A1 (de) * | 1980-12-04 | 1982-07-08 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum ansteuern eines leistungs-fet |
-
1988
- 1988-10-31 JP JP63275874A patent/JP3066754B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2945288A1 (de) * | 2014-05-15 | 2015-11-18 | Fronius International GmbH | Schaltungsanordnung und verfahren zum ansteuern eines halbleiterschaltelements |
| US9729136B2 (en) | 2014-05-15 | 2017-08-08 | Fronius International Gmbh | Circuit arrangement and method for controlling semiconductor switching element |
| US11942926B2 (en) | 2019-03-18 | 2024-03-26 | Siemens Aktiengesellschaft | Protection of a semiconductor switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02123962A (ja) | 1990-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5200878A (en) | Drive circuit for current sense igbt | |
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| US4658320A (en) | Switch contact arc suppressor | |
| US4461966A (en) | Circuit for controlling at least one power-FET | |
| US20070035974A1 (en) | Short-circuit control in the inductance of a voltage step-up converter | |
| JPH0211178B2 (ja) | ||
| JP2777307B2 (ja) | 短絡保護回路 | |
| EP0677925B1 (en) | Three-terminal insulated-gate power electronic device with a variable-slope saturated output characteristic depending in a discontinuous way on the output current | |
| JPH0561807B2 (ja) | ||
| US6255890B1 (en) | Circuit for controlling the switching of a load by means of an emitter-switching device | |
| JP3066754B2 (ja) | ゲート駆動回路 | |
| JPS59172B2 (ja) | 電界効果トランジスタの駆動回路 | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| JPH051652B2 (ja) | ||
| JPH03183209A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JPS63139421A (ja) | Ｍｏｓｆｅｔのゲ−ト駆動回路 | |
| JP3282378B2 (ja) | パワー素子駆動保護回路及びｍｏｓｆｅｔ駆動保護回路 | |
| JPH01300617A (ja) | ゲート駆動回路 | |
| JPH07118641B2 (ja) | 半導体スイツチング素子の駆動回路 | |
| JPS6053488B2 (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
| JPH0669136B2 (ja) | 過電流保護機能を備えたスイッチ装置 | |
| JPS6111011B2 (ja) | ||
| JPH03873Y2 (ja) | ||
| JPS6349099Y2 (ja) | ||
| SU1320890A1 (ru) | Транзисторный ключ |