JPS59172B2 - 電界効果トランジスタの駆動回路 - Google Patents

Description

【発明の詳細な説明】 この発明は変成器を介して電界効果トランジスタをパル
ス駆動する回路、特に高速度駆動を可能にした電界効果
トランジスタの駆動回路に関するものである。

電界効果トランジスタは電圧制御素子であるため小さい
電力で駆動できると同時に原理的には蓄積時間が存在し
ないため、バイポーラトランジスタと比較してより高速
なスイッチ動作が可能である。

しかし、電界効果トランジスタはそのゲートソース間に
静電容量が存在するため、これを高速に導通または遮断
させるためにはこの静電容量を高速に充電または放電さ
せる駆動回路が必要である。

特に変成器を介して電界効果トランジスタを駆動する場
合には、上記駆動条件を満足させると同時に、その変成
器の励磁電流のリセット期間にその巻線に生ずる逆極性
電圧により使用される電界効果トランジスタが破壊する
ことを保護し、かつそのリセット期間を短縮して駆動周
期を短縮するだめに、リセット期間に上記巻線に接続さ
れる回路インピーダンスを高くする必要がある。

この発明は上述の従来の要求に基づき変成器を介しトさ
い、駆動電力で電界効果トランジスタの高速度駆動を可
能にすると同時に変成器のリセット期間に電界効果トラ
ンジスタに逆極性電圧が印加されることなくリセット時
間の短縮を可能とし、プζものである。

以下、この発明をその実施例に基づき、図面を使用して
詳細に説明する。

第１図はこの発明の実施例の構成を示す回路図である。

変成器４の１次巻線ｎ１ と駆動電圧源１とスイッチ素
子２とが直列に接続されて閉回路を構成している。

変成器４の３次巻線ｎ３ と第２のダイオード３を直列
に接続し、３次巻線ｎ３のダイオード３と接続され々い
一端は駆動電圧源１と１次巻線ｎ１ との接続点に接
続され、ダイオード３の３次巻線ｎ３ と接続されない
他端は電圧源１とスイッチ素子２との接続点に接続され
ている。

変成器４０２次巻線ｎ２の一方の端子は電界効果トラン
ジスタ８０ソースＳと出力端子１０とに接続され、その
２次巻線ｎ２の他方の端子は第１のダイオード５を通し
て電界効果トランジスタ８のゲートＧに接続される。

このダイオード５の極性は１次巻線ｎ１ に電流が流さ
れて２次巻線ｎ２に誘起された電圧により電界効果トラ
ンジスタ８を導通させる電圧をゲート電極Ｇに与えるよ
う選定される。

電界効果トランジスタ８のドレイン電極りは出力端子９
に接続される。

この発明では電界効果トランジスタ８のゲートＧ及びソ
ースＳに各々バイポーラトランジスタ７のエミッタ及び
コレクタが接続され、トランジスタ７０ベースは抵抗器
６を通して２次巻線ｎ２ とダイオード５との接続点に
接続されている。

トランジスタ７のコレクタエミッタ間の極性はダイオー
ド５と同極性とされる。

この実施例では電界効果トランジスタ８にＮチャンネル
エンハンスメント形のものを用いた場合であって、トラ
ンジスタ７はＰＮＰ型が用いられる。

電界効果トランジスタ８のゲート・ソース間に正極性の
所定の電圧ＶＧ８を印加することにより電界効果トラン
ジスタを導通状態として出力端子９から出力端子１０へ
出力電流を供給することができる。

また、電界効果トランジスタ８のゲート・ソース間にほ
ぼ零の電°圧を印加することにより電界効果トランジス
タ８を遮断状態として出力端子９から出力端子１０に流
れる出力電流を遮断させることができる。

第１図に示す実施例の動作を第２図に示す信号波形図を
用いて説明する。

第２図において波形Ａはスイッチ素子２の端子間電圧、
波形Ｂは変成器４の２次巻線ｎ２の端子間電圧、波形Ｃ
は電界効果トランジスタ８のゲート ソース間電圧であ
る。

１＝０でスイッチ素子２が導通する。

この場合駆動電圧源１の電圧をＶとし、スイッチ素子２
の端子間電圧が十分に小さいものとすれば、変成器４の
１次巻線ｎ１ には波形Ａに示すように電圧Ｖが印加
され、同時に変成器４の２次巻線ｎ２に波形Ｂに示すよ
うにＶ・（ｎ２／ｎ１）なる電圧が誘起する。

巻線ｎ１ ＋ ｎ２及びｎ３の各巻線をそれぞれｎ、ｔ
ｎ２及びｎ３ としている。

ダイオード５の順方向電圧降下が十分に小さければ電界
効果トランジスタ８のゲート・ソース間にも波形Ｃに示
すようにＶ・（ｎ２／ｎ１ ）なる電圧が印加されるこ
とになる。

この電圧が前記所定の電圧ＶＧＳと等しくまたはそれよ
り大きくなれば電界効果トランジスタ８は導通状態とな
る。

この時電界効果トランジスタ８のゲート・ソース間にＶ
。

８なる電圧を供給する駆動回路には電流を制限する回路
素子が含まれてい々いので、その駆動インピーダンスが
極めて小さい。

従って電界効果トランジスタ８のゲート・ソース間に存
在する静電容量は極めて短時間に充電されると同時に、
この静電容量がＶ。

８なる電圧まで充電された後において、この駆動回路に
は電力が消費される回路素子が含まれていないので、駆
動回路での電力消費がないことになる。

１＝１１でスイッチ素子２が遮断すると、を−〇から１
＝１．の期間に変成器４の１次巻線ｎ１に蓄積された励
磁電流は変成器４０３次巻線ｎ３からダイオード３を通
し駆動電圧源１に放出さね、励磁電流のリセットがおこ
なわれる。

この時ダイオード３の順方向電圧降下が十分に小さいも
のとすれば、変成器４０２次巻線ｎ２には一■・（ｎ２
／ｎ３ ）なる波形Ｂに示すような逆極性電圧が誘起
する。

この逆極性電圧により抵抗器６を通しトランジスタ７に
ベース電流が流れトランジスタ７は導通状態となり、電
界効果トランジスタ８のゲート・ソース間に存在する静
電容量に蓄積されていた電荷は急速にトランジスタ７を
通しで放電する。

すなわち、電界効果トランジスタ８のゲート・ソース間
電圧は急速に零になり電界効果トランジスタ８は遮断状
態となる。

この場合トランジスタ７のエミッタからベースに電流が
流れる時のベース・エミッタ間電圧降下をＶＢ８、トラ
ンジスタ７のベース電位カコレクタ電位より負方向とな
りトランジスタ７のコレクタからベースに電流が流れる
時のベース・コレクタ間電圧降下をＶＢＯとすると、ｔ
＝ｔ１で電界効果トランジスタ８のゲート・ソース間電
圧が零になった後ｔ−ｔ２に変成器４の励磁電流が完全
に放出されるまでの期間、変成器４の２次巻線ｎ２には
負極性電圧が生じているため、トランジスタ７のエミッ
タからベースに電流が流れると同時に、トランジスタ７
のコレクタからベースにも電流が流れており、電界効果
トランジスタ８のゲート・ソース間電圧は（−ＶＢｏ＋
ＶＢ８）なる電圧に保持されることになる。

しかし１、一般にトランジスタ７のＶＢｏとＶＢ鯖はほ
ぼ等しい値となるため電界効果トランジスタ８のゲート
・ソース１８１電圧はほぼ零に保持される。

このように変成器４０２次巻線ｎ２に誘起された負極性
電圧が電界効果トランジスタ８のゲート・ソース間に直
接印加されることがないだめ電界効果トランジスタ８が
破壊されるおそれはない。

また１＝１．からｔ−ｔ２の期間において変成器４の励
磁電流をリセットする電流の一部が抵抗器６に流れるこ
とになるが、この場合抵抗器６の抵抗値が小さいと変成
器４の励磁電流が放出される時間が増加することになる
。

しかし、この実施例ではトランジスタ７の電流増幅率が
高ければ抵抗器６の抵抗値を十分に高くすることが可能
となり、変成器４の励磁電流のリセット時間に影響を与
えないため、変成器４の３次巻線ｎ３の巻数を所定値に
選定して変成器４の励磁電流のリセット時間を短縮する
ことが可能である。

ｔ−ｔ２以降、１＝０以前の状態に復旧するためｔ−ｔ
３で再度スイッチ素子２を導通させて電界効果トランジ
スタ８を導通状態にすることが可能となる。

第３図はこの発明の他の実施例の構成を示す回路図であ
る。

第３図において第１図と対応する部分に同一符号を付け
であるが、この例では電界効果トランジスタ８としてＰ
チャンネルエンハンスメント形のものを用い、これに伴
い、変成器４の２次巻線ｎ２の極性が第１図に示した実
施例の回路と逆とされ、またダイオード５のアノード側
が電界効果トランジスタ８のゲート側とされ、トランジ
スタ７はＮＰＮ形が用いられる。

動作上の相違点は第２図に示した信号波形の極性が逆極
性となるだけであり、この第３図に示す実施例の回路で
も、第１図に示しだ実施例の回路とまったく同一の効果
を実現することが可能であることは、明らかである。

以上詳細に説明したようにこの発明によれば電界効果ト
ランジスタを高速に導通または遮断することが可能であ
り、かつ駆動回路の消費電力を極めて小さくすることが
できる。

さらにこの発明によれば変成器の励磁電流のリセットに
より生ずる逆極性電圧が電界効果トランジスタのゲート
・ソース間に印加されないため電界効果ｌ・ランジスタ
の破壊を保護することが可能である。

同時にリセットの動作に対する影響カシ」＼さいため変
成器のリセット期間を短縮まだは１駆動周期を短縮でき
る利点も有する。

従ってこの発明は特にゲート・ソース間に存在する静電
容量が大きい電力用電界効果トランジスタに対して高速
な導通・遮断動作をおこなうことが可能である。

さらにこの場合複数個の電界効果トランジスタのそれぞ
れに上述の変成器の２次巻線以降のダイオード、抵抗器
、トランジスタを接続し、同一変成器に複数の２次巻線
を設けることにより、１個のスイッチ素子により互に直
流的に絶縁された複数個の電界効果トランジスタを同時
に導通または遮断させることも可能となる。

【図面の簡単な説明】

第１図（ｉこの発明の実施例の構成を示す回路図、第２
図は第１図に示す回路各部の信号波形図、第３図はこの
発明の他の実施例の構成を示す回路図である。 １・・・駆動電圧源、２・・・スイッチ素子、３，５・
・・ダイオード、４・・・変成器、６・・・抵抗器、７
・・・トランジスタ、８・・・電界効果トランジスタ、
９，１０・・・出力端子。

Claims (1)

【特許請求の範囲】
1. １ 変成器の１次巻線とスイッチ素子と駆動電圧源を直
   列に接続し、前記スイッチ素子の開閉により、前記変成
   器の２次巻線に生ずるパルス電圧で電圧効果トランジス
   タを１駆動する回路において、前記２次巻線の一端と前
   記電界効果トランジスタのゲートとの間に接続され、前
   記２次巻線両端に誘起され前記電界効果トランジスタを
   導通状態にする極性の電圧を通過させる第１のダイオー
   ドと、エミッタ及びコレクタがそれぞれ前記電界効果ト
   ランジスタのゲート及びソースに接続されたバイポーラ
   トランジスタと、そのバイポーラトランジスタのベース
   と前記２次巻線及び前記第１のダイオードの接続点との
   間に接続された抵抗器と、前記１次巻線と前記駆動電圧
   源との接続点に一端が接続され、他端が第２のダイオー
   ドを介して前記駆動電圧源と前記スイッチ素子との接続
   点に接続され、前記２次巻線と結合して配設される３次
   巻線とを有し、前記スイッチ素子の遮断時に前記１次巻
   線に蓄積された励磁電流を前記３次巻線から前記駆動電
   圧源に放出するように前記第２のダイオード及び前記駆
   動電圧源の極性が選定されてなることを特徴とする電界
   効果トランジスタの駆動回路。