JPS6367014A - 電界効果トランジスタのゲ−ト駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電界効果トランジスタ全変成器を介してゲート
駆動する回路、特に高速度、高効率駆動全可能にする、
電界効果トランジスタのゲート駆動回路に関する。

〔従来の技術〕

電界効果トランジスタは電圧制御素子であるため、小電
力で駆動できると同時に原理的には蓄積時間が存在しな
いためバイポーラトランジスタと比較して高速度スイッ
チング動作が可能である。

しかし、電界効果トランジスタはそのゲート・ソース間
にかなり大きな静電容量が存在するため、これｔ高速に
導通または遮断させるためには、この静電容量全高速に
充電または放電させる駆動回路が必要である。従来の電
界効果トランジスタの駆動回路としてはオ９回の如き回
路が使用されてきている。以下、オ９図について説明す
ると、Ｑ３　は駆動されるスイッチング用の電界効果ト
ランジスタである。Ｔ、　　Ｆｉパルストランスであり
、１次巻線ｎ、は直流電源Ｖｃ。

にまたがって駆動トランジスタＱ１　　と直列接続され
ている０パルストランスＴ１　　の２次巻腺ｎ２はダイ
オードＤ１．Ｄ２’（ｒ介して電界効果トランジスタＱ
３　　のゲート極Ｇとンース極Ｓに接続されている。ダ
イオードＤ２のアノード、カンード間にはそれぞれＰＮ
Ｐ形トランジヌタＱ２のベース・エミッタ極が接続され
、さらにＰＮＰ形トランジスタＱ２のコレクタは電界効
果トランジスタＱ３のソース極Ｓに接続され、かつＰＮ
Ｐ形）、＞ンジスタＱ２　のペース極とコレクタ極の間
に抵抗器Ｒエ　が並列接続されている。

今信号源ＳＩＧからのパルス信号により駆動用のトラン
ジスタＱ１　　が第１０図（１）に示す時刻ｔｏ　　に
て導通状態となると、パルストランスＴ１の１次巻線ｎ
１　　の両端には駆動トランジスタＱ１全理想的導通と
仮定すると電源電圧Ｖｃｃが印加され、２次巻線ｎ２に
も黒点部側を正とする電圧が発生する。２次巻線ｎ２　
の波形全第１０図［有］に示すがｎエ　とｎ２　の巻数
比を１：１とした場会、その電圧は■ｃｃであり、この
電圧はダイオードＤ、、０２全介して、電界効果トラン
ジスタＱ３のゲート極Ｇ１ソース極Ｓに加えられる。こ
の時ＰＮＰ形トランジスタＱ２　　のベースエミツクは
ダイオードＤ２　　の順電圧によって逆バイアスされ、
ＰＮＰトランジスタＱ２　は遮断状態であり、電界効果
トランジスタＱ３　　のゲート極Ｇとソース極Ｓとの間
の電圧ｖＩＧ８はＶａｓ”ｖｏｃ−２ｖＦに維持されて
電界効果トランジスタＱ３　は導通状態となる。ここに
ｖＦ＃′ｉダイオードＤ、、Ｄ２　の順方向電圧降下で
ある。

次に１＝１．で駆動トランジスタＱ１が遮断するとパル
ストランスＴ１　　の励磁エネルギにより１次巻線ｎ１
．２次巻線ｎ２　　の各電圧極性が反転し１次巻ｉＩｉ
！１ｉｎ１　　の電圧はツェナーダイオードＺＤ、とダ
イオードＤ３　　から々る電圧抑制回路により抑制され
る。２次巻線ｎ２　　にも黒点印側金負とする、この反
転電圧が発生するが、ダイオードＤ１　　に阻止されて
抵抗器Ｒ１の両端の電圧は零になる。この結果ＰＮＰ形
トランジスタＱ２のエミッタとコレクタ間には、電界効
果トランジスタＱ３　　のゲート極・ソース極間静電容
量Ｃｃｓに充電された電圧Ｖ。、が、エミッタ側が正、
コレクタ側が負となる極性で印加式れ、かつＰＮＰ形ト
ランジスタＱ２のベースとエミッタ間に抵抗器Ｒ１が接
続されているため、ＰＮＰ型トランジスタＱ２　は順方
向バイアスされて導通状態となり、電界効果トランジス
タＱ３　　のゲート極拳ンース極間電圧Ｖ。、がＣＧ、
ｌの放電にともない低下し％Ｖ、８＝０付近で電界効果
トランジスタＱ３　　は遮断状態となる。

〔発明が解決しようとする問題点〕

しかし以上説明したような従来の電界効果トランジスタ
のゲート駆動回路においては、導通状態では、間Ｍはな
いが導通状態よ多連断状態に完全に移行する芝での間に
Ｖ。Ｓの電圧降下とともに放電電流が減少してくるため
波形図第１０図（６）にＶＣＳの波形図を示すように１
＝１１では遮断状態とはならず１　＝　１２まで遅れる
欠点がある。

〔問題点全解決するための手段〕

不発明は以上の問題点全解決するために、パルストラン
スの１次巻線とスイッチ素子と駆動電圧源とが直列に接
続されて、前記スイッチ素子の開閉により、前記パルス
トランスの２次巻線に生ずるパルス電圧で電界効果トラ
ンジスタを駆動する回路において前記スイッチ素子の導
通時よｐ遮断時に移行する際に、前記パルストランスの
１６０巻線に誘起される逆誘起電圧全前記電界効果トラ
ンジスタのゲート・ソース間逆バイアスエネルギとして
利用すること全特徴とする電界効果トランジスタのゲー
ト駆動回路全提案するものである。

〔作　用〕

本発明は上記のような構成になっているので、上記パル
ストランスの第３の巻線に誘起もれる前記スイッチ素子
の導通時より遮断時に移行する際の逆誘起電圧全前記電
界効果トランジスタのゲート・ノース間に逆バイアスと
して印加され、前記電界効果トランジスタのゲート・ソ
ース間静電容量の充ｉｔ荷の放′ｔｌＬ電流の大きさと
ＶＣＳの電圧降下にともなう放電電流減少割合が小式く
なるため、急速に■。８が零になジ電界効果トランジス
タは急速に遮断状態となる。

（実施例〕 第１図は不発明の一実施例全示す図である。

以下第１図について説明すると、Ｇ３　　は駆動される
スイッチング用の電界効果トランジスタである。Ｔ□　
はパルストランスでろす、１次巻線ｎ１　　は直流電源
■。。にまたがって駆動トランジスタＱ８　　と直列接
続されている。パルストランスＴ１　　の２次巻線ｎ２
　　の一端はダイオードＤ□とＤ２を介して電界効果ト
ランジスタＱ３　のゲート極Ｇに接続される。パルスト
ランスＴ１　　の２次巻緋ｎ２の他の一端はコンデンサ
０１　ｋ介して電界効果トランジスタＱ３　　のソース
極Ｓに接続されている。前記コンデンサＣ１にはツェナ
ーダイオードＺＤ、が並列に、そのカソードか電界効果
トランジスタＱ３　　のソース極Ｓに接続させる方向で
互いに接続されている。またパルストランスＴ、には第
３の巻線ｎ３　　があフ、その一端はダイオードＤ４　
　のアノードに接続され、該カソードはツェナーダイオ
ードＺＤ２、のカソード、コンデンサＣ１、電界効果ト
ランジスタＱ３　　のソース極Ｓに相互接続チ扛る。パ
ルストランスＴエ　の第３の巻線ｎ３　　の他の一端は
前記コンデンサＣ０の他の一端、前記ツェナーダイオー
ドＺＤ２のアノード、ＰＮＰ形トランジスタＱ２　のコ
レクタ、パルストランスＴ□　の２ｉＳ線ｎ２　　の他
の一端に相互接続される。ダイオードＤ２　　のアノー
ド・カソード間にはそれぞれＰＮＰ形トランジスタＱ２
のベース−エミッタ極が接続され、嘔らにベース極とコ
レクタ極の間には抵抗器Ｒ□　が並列接続されている。

今信号源ＳＩＧからのパルス信号によｐ駆動用のトラン
ジスタＱ、が第２図（１）に示す時刻ｔ。

にて導通状態となると、パルストランスＴ、　　の１次
巻線ｎ１　の両端には、トランジスタＱ、會理想的導通
と仮定すると、電源電圧■ｃｃが印加され、２次巻線ｎ
２　　にも黒点印側を正とする電圧が発生する。２次巻
線ｎ２　　の波形全第２図［Ｆ］に示すがｎｌ　　とｎ
２　の巻数比全１＝１とした場合、その電圧はＶ。Ｃで
あり、この電圧はダイオードＤ□　、Ｄ　およびツェナ
ーダイオードｚＤ２全弁して電界効果トランジスタＱ３
　　のゲート極Ｇ５ソース極Ｓに加えられる０この時Ｐ
ＮＰ’ｌＪｌトランジスタＱ２　のベースエミッタはダ
イオードＤ２の順電圧によって逆バイアスてれ、　ＰＮ
Ｐ形トランジスタＱ２　は遮断状態であり、電界効果ト
ランジスタＱ２　のゲート極Ｇとソース極Ｓとの間の電
圧ＶＧ８は ｖｏｓ−Ｖｃｃ−２ＶＦ−ｖＲ（ここに等はダイオード
Ｄ□ＩＤ２の順方向電圧降下、Ｖ８は ツェナーダイオードｚＤ２のツ ェナ電圧である。） に維持されて電界効果トランジスタＱ３　　は導通状態
となる。

次に第２図において１＝１０でトランジスタＱ１が遮断
するとパルストランスＴ１　の励磁エネルギーにより１
次巻線ｎ１．２次巻線ｎ２、第３の巻線ｎ３　の各電圧
極性が反転し、第３の巻線ｎ３　　の電圧はダイオード
Ｄ４　　が導通して、黒点印ＩＩＩ　？ｒ負として４＋
Ｖ２　にその最大値は抑制される。そしてコンデンサＣ
１の両端は電圧当に充電される０２次巻粉ｎ２　　にも
黒点印側を負とするこの反転電圧が発生するが、ダイオ
ードＤ１　　に阻止されて抵抗器Ｒ１の両端の電圧は零
になる。この結果ＰＮＰ形トランジスタＱ２　のエミッ
タとコレクタ間には、電界効果トランジスタＱ３　のゲ
ート極・ソース極間静電容ｆｉ　Ｃａｓに充電された電
圧Ｖ。ＳとコンデンサＣ１の充電端子電圧■、の和丁な
わち、ｖ、２−ｖｏ８＋ｖＲがエミッタ側が正、コレク
タ側が負となる極性で印加され、かつＰＮＰ形トランジ
スタＱ２のペースとエミッタ間に抵抗器Ｒ１が接続式れ
ているタメ、ＰＮＰ形トランジスタＱ２　は順方向バイ
アヌされて導通状態となｐ１電界効果トランジスタＱ３
　　のゲート極・ソース極間電圧先、が放電してその電
圧が降下してくる。波形図第２図６）の１＝１２でＶ。

８＝０に々る付近で電界効果ｌ・ランジスタＱ３　は遮
断状態となる。ＶＧＳが放電降下する過程においても前
記■、の値は変化がないため、Ｖｏ８の放電速度は低下
しない。従来回路の波形図第１０図（６）と本発明回路
の波形図第２図（６）と葡比較して、ｔ１２−ｔ□〉１
２−１．となる。

そしてさらにコンデンサＣ１の端子電圧ＶＲが電界効果
トランジスタＱ、のゲート極、ソース極間全逆方向に充
電し遮断状態全完全にする。

すなわち電界効果トランジスタＱ３　　は遮断時は−ｖ
Ｒの逆バイアス状態となる。この逆バイアス電圧−４は
通常−１ｖ〜−５Ｖ程度に設定することが好ましい。

第１図に示す回路においては、その逆バイアスエネルギ
はパルストランスＴ、　　のリセットエネルギ全利用し
ているため、各定数はリセット条件を満足させる必要が
ある。丁なわち逆ノくイアスミ圧は信号源ＳＩＧの最大
のデユーティ比においてパルストランスＴ□　がリセッ
トできる条件に対応しなければならない。例えばデユー
ティ比５０％、Ｖｏ。＝１２Ｖｔ　ｎ、＝ｎ２＝１２Ｔ
　ｎ３＝２Ｔの場合、１次巻線ｎ１に換算してリセット
電圧は１２Ｖ以上必要である。ダイオードＤ、、Ｄ２゜
Ｄ４　　の順方向電圧降下ＶＦ＝Ｏ−６Ｖ、逆バイアス
電圧に対応するＶＲ＝２−ＯＶとして計算すると、ｎ３
　　に発生するリセット電圧はＶ、　十ＶＦ＝　２．６
　Ｖとなり、これｔｎ３　とｎｌ　　の巻数比ｎ、　／
　ｎ、　＝　７５により　ｎ、に換算すると２．＜５Ｖ
Ｘ６＝１５．６Ｖでおり、リセット条件全満足している
。

第６図は本発明の他の実施例を示す回路図である。第６
図において第１図と対応する部分に同一符号を付けであ
るが、この例で１’；Ｌｍ、界効朱トランジスタＱ、と
してＰチャンネルエンハンスメント形のもの會用い、こ
れにともないパルストランスＴ□　の２次巻線ｎ２　　
と第３の巻線ｎ３の極性が第１図に示した実施例の回路
と逆にされ、またダイオードＤＩ　＋　Ｄ２　ｔ　Ｄ４
　＋　　およびツェナーダイオードＺＤ２の極性が逆に
なり、トランジスタＱ２　はＮＰＮ形が用いられる。動
作上の相違点は第２図に示した信号波形の極性が逆極性
となるだけであり、この第６図に示１一実施例の回路で
も、第１図に示しｆｃ、実施例の回路とまったく同一の
効果’（＋−実現することが可能であることは明白であ
る。

第５図は本発明の他の実施例を示す回路図である。第５
図において第１図と対応する部分に同一符号を付けであ
るが、この例ではパルストランスＴ１　　のリセットエ
ネルギ全コンデンザＣ１に蓄積せず、電界効果トランジ
スタＱ３　　の遮断移行時から遮断時にのみ直接逆バイ
アス電圧が印加される構成である。

オフ図は本発明のさらにまた他の実施例を示す回路図で
ある。抵抗器Ｒ２の接続か異なり、ダイオードＤ１　　
が省かれている点が、第１図に示す回路図との相違点で
あ）、動作は第１図に示す回路とほぼ同様であるので省
く。

第８図は本発明のさらにまた他の実施例全売す回路図で
おる。この例はオフ図に示す回路図に対応して電界効果
トランジスタＱ３　　としてＰチャンネルエンハンスメ
ント形のもの金用い、これにともないパルストランスＴ
□　の２次巻線ｎ２　　と第３の巻線ｎ３　の極性がオ
フ図に示した実施例の回路と逆にされ、ま友ダイオード
Ｄ２゜１）４　　およびツェナーダイオードｚＤ２の極
性が逆になり、トランジスタＱ２　　はＮＰＮ形が用い
られる。

以上述べた第１図、第３図、第５図、オフ図、第８図に
示す実施例はいずれも各１個の電界効果トランジスタの
駆動回路會示しであるが、複数個の電界効果トランジス
タのそれぞれに上述の変成器の２次巻線以降のダイオー
ド、抵抗器、ツェナーダイオード、コンデンサ、トラン
ジスタを接続して、同一変成器に複数の２次巻線および
複数の第３０巻線を設けることによｐ、１個のスイッチ
素子の開閉により、互いに直流的に絶縁された複数個の
電界効果トランジスタを同時に導通ないしは遮断させる
ことも可能であるＯ 〔発明の効果〕 以上述べたように本発明は、変成器の１次巻線とスイッ
チ素子と駆動電圧源全直列に接続し、前記スイッチ素子
の開閉により前記変成器の２次巻線に生ずるパルス電圧
で電界効果トランジスタを駆動する回路において、前記
スイッチ素子の導通時よ多連断時へ移行する際に前記変
成器の第３の巻線に誘起ちれる逆誘起′電圧を前記電界
効果トランジスタのゲート・ンース間逆ノくイアスエネ
ルギとして利用することに％徴とする電界効果トランジ
スタのゲート駆動回路である。本発明はこのような特徴
’ｋＷするので、従来装置に対してわずかな追加構成部
品、すなわち変成器の第３０巻線、およびダイオード、
ツェナーダイオード、コンデンサを加えるのみで電界効
果トランジスタに、その遮断期間への移行期間と、遮断
期間中に適正有効な逆バイアス電圧全供給することがで
きるｏしたがって′電界効果トランジスタのゲート・ソ
ース間に存在する静電容量蓄積電荷を、逆極性電圧全重
畳することにより、高速度放電させることができ、電界
効果トランジスタ全従来より高速度にて遮断することが
でき、したがってスイッチング効率全高めることができ
る。特にゲート・ソース間静電容量が大きい電力用電界
効果トランジスタに対して有効でおる。

また適正な逆バイアス電圧が供給ちれるため電界効果ト
ランジスタの遮断期間中における外来ノイズ′亀圧等に
よる誤導通會防止できる利点も有する。

さらにまた、駆動用変成器のリセット電圧全決定する回
路定数は逆バイアス回路に含まれているため、１次巻線
の周辺回路の設計が簡素化てれる利点がある。

【図面の簡単な説明】

第１図は不発明の一実施例を示す図、第２図は第１図に
示す回路各部の電圧波形図、第６図は不発明の他の一実
施例を示す図、第４図は第６図に示す回路各部の電圧波
形図、第５図は本発明のさらに他の一実施例全示す図、
第６図は第５図に示す回路各部の電圧波形図、オフ図、
第８図は本発明のさらにまた他の一実施例を示す図、第
９図は従来装置を示す図、第１０図は第９図に示す回路
各部の電圧波形図である。 ■　・・・駆動電圧源　　　Ｔ１・・・パルストランス
Ｃ ｎｌ・・・１次巻線　　　　ｎ２・・・２次巻線ｎ３・
・・第３の巻線　　　Ａ、Ｂ・・・出力端子Ｑ３・・・
電界効果トランジスタ　Ｑ　＋　、　Ｑ＊・・トしジ′
スタＤ、　、Ｄ２．Ｄ８．Ｄ４・・・ダイオードＺＤ、
ＺＤ　・・・ツェナーダイオードＲ、Ｒ・・・抵抗器　
　　Ｃ・・・コンデンサＳＩＧ・・・信号源　　　　Ｄ
−・・ドレイン極Ｓ°・・ソース極　　　　　Ｇ−・・
ゲート極ＣＧ８・・・ゲート・ソース間静電容量特許出
願人　　オリジン電気株式会社 ／＋′　　　　　　　　　　　　　　　　　　＾−へ　
　　　　　　　　　　　　　ｍ く　　　　　　　　　　　吊 −Ｎ　　　　　　　　　　　　　　　　　　　（ｑ転 第　］Ｏ呪

Claims (1)

【特許請求の範囲】
1. 変成器の１次巻線とスイッチ素子と駆動電圧源を直列に
   接続し、前記スイッチ素子の開閉により前記変成器の２
   次巻線に生ずるパルス電圧で電界効果トランジスタを駆
   動する回路において、前記スイッチ素子の導通時より遮
   断時へ移行する際に前記変成器の第３の巻線に誘起され
   る逆誘起電圧を前記電界効果トランジスタのゲート・ソ
   ース間逆バイアスエネルギとして利用することを特徴と
   する電界効果トランジスタのゲート駆動回路。