JPS5941665Y2 - 水平ドライブ回路 - Google Patents
水平ドライブ回路Info
- Publication number
- JPS5941665Y2 JPS5941665Y2 JP14925379U JP14925379U JPS5941665Y2 JP S5941665 Y2 JPS5941665 Y2 JP S5941665Y2 JP 14925379 U JP14925379 U JP 14925379U JP 14925379 U JP14925379 U JP 14925379U JP S5941665 Y2 JPS5941665 Y2 JP S5941665Y2
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- transistor
- voltage
- output transistor
- horizontal output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【考案の詳細な説明】
本考案はテレビジョン受像機等に使用される水平ドライ
ブ回路に係り、特にドライブトランスを削除した水平ド
ライブ回路を提゛案することを目的とする。
ブ回路に係り、特にドライブトランスを削除した水平ド
ライブ回路を提゛案することを目的とする。
テレビジョン受像機等に使用されている水平ドライブ回
路は、従来、第1図に示すようにドライブトランジスタ
Q1と水平出力トランジスタQ2の間にドライブトラン
スTを設けでいるが、このようにドライブトランスを設
けるのは次の理由による。
路は、従来、第1図に示すようにドライブトランジスタ
Q1と水平出力トランジスタQ2の間にドライブトラン
スTを設けでいるが、このようにドライブトランスを設
けるのは次の理由による。
即ち、水平出力トランジスタQ2は周知のように大電流
をスイッチングするものであるから、そのベースには0
.5A程度の比較的大きな駆動(ベース)電流を供給し
なければならない。
をスイッチングするものであるから、そのベースには0
.5A程度の比較的大きな駆動(ベース)電流を供給し
なければならない。
ところが、受像機内で水平ドライブ回路の電源(十B)
として供される電圧は110〜220vである。
として供される電圧は110〜220vである。
このため、この電圧をブリーダ抵抗等によって分圧しで
上記駆動電流を得るようにしたのでは、そのブリーダ抵
抗を含む水平ドライブ回路での消費電力が大きくなって
実用に供することができない。
上記駆動電流を得るようにしたのでは、そのブリーダ抵
抗を含む水平ドライブ回路での消費電力が大きくなって
実用に供することができない。
因みに、上記電源電圧を100vとすれば、水平ドライ
ブ回路での消費電力は100VX0.5A=50Wにも
なる。
ブ回路での消費電力は100VX0.5A=50Wにも
なる。
また、水平出力トランジスタQ2は上述の如く犬(ベー
ス)電流で駆動されるから、そのベース電流がベース領
域に蓄積されることになり、従って、この蓄積電荷をド
ライブトランジスタのオフ時に例等かの糸路で放電させ
なければならない。
ス)電流で駆動されるから、そのベース電流がベース領
域に蓄積されることになり、従って、この蓄積電荷をド
ライブトランジスタのオフ時に例等かの糸路で放電させ
なければならない。
このため、前述のドライブトランスTを設け、それによ
りドライブトランジスタQ1 と水平出力トランジスタ
Q2の間のインピーダンス変換を行って、水平出力トラ
ンジスタ%を数ボルト程度のベース電圧で駆動するよう
にすると共に、このトランスの2次側巻線を介して前述
の蓄積電荷を放電するようにしでいる訳である。
りドライブトランジスタQ1 と水平出力トランジスタ
Q2の間のインピーダンス変換を行って、水平出力トラ
ンジスタ%を数ボルト程度のベース電圧で駆動するよう
にすると共に、このトランスの2次側巻線を介して前述
の蓄積電荷を放電するようにしでいる訳である。
しかしながら、斯る従来回路では前述のドライブトラン
スT及びコンデンサCI、C2を必要とするため、IC
化に全く適さないと云う大きな欠点があり、コストの低
減を妨げでいた。
スT及びコンデンサCI、C2を必要とするため、IC
化に全く適さないと云う大きな欠点があり、コストの低
減を妨げでいた。
なお、上記コンデンサの一方C1は平滑用のものであり
、他方C2はドライブトランジスタQ1のオフ時にトラ
ランスTの1次側巻線に発生するパルスを抵抗R2と協
働してダンプするものである。
、他方C2はドライブトランジスタQ1のオフ時にトラ
ランスTの1次側巻線に発生するパルスを抵抗R2と協
働してダンプするものである。
また、抵抗R1は電流制限用のものであり、抵抗R3は
トランスTの2次側巻線のダンピング抵抗である。
トランスTの2次側巻線のダンピング抵抗である。
然るに、本考案は斯る点に鑑みなされたものであり、以
下、その詳細を説明する。
下、その詳細を説明する。
第2図は本考案ドライブ回路の基本回路構成を示しでお
り、先ず、この回路を第3図の波形図を参照して説明す
る。
り、先ず、この回路を第3図の波形図を参照して説明す
る。
第2図に於いて、Q3は図示しない水平発振回路の出力
パルス(電圧)voがベースに印加されるトランジスタ
であり、このトランジスタのコレクタとエミッタからそ
れぞれ第3図のパルス電圧V、 、 V2が取り出され
る。
パルス(電圧)voがベースに印加されるトランジスタ
であり、このトランジスタのコレクタとエミッタからそ
れぞれ第3図のパルス電圧V、 、 V2が取り出され
る。
この各パルス電圧は電流制限抵抗R4及びダイオードD
と共に5V程度の低電圧電源(+ B、 )と接地点と
の間に直列に接続された第1第2トランジスタQ、 、
Q、の各ベースにそれぞれ印加される。
と共に5V程度の低電圧電源(+ B、 )と接地点と
の間に直列に接続された第1第2トランジスタQ、 、
Q、の各ベースにそれぞれ印加される。
このため、水平周期(IH)の後半の期間ではその第1
第2トランジスタの一方Q、がオンで他方Q。
第2トランジスタの一方Q、がオンで他方Q。
がオフとなり、前半の期間ではそれと逆の状態になる。
そして、その後半の期間に第1トランジスタQ4を流れ
るコレクタ電流がダイオードDを通って水平出力トラン
ジスタQ、のベース電流(第3図のIB)として流れる
。
るコレクタ電流がダイオードDを通って水平出力トラン
ジスタQ、のベース電流(第3図のIB)として流れる
。
従って、このトランジスタQ6はトランジスタQ4がオ
ンの時に導通し、そのコレクタ電流(第3図のIC)が
図示しない水平出力回路のフライバックトランスを通っ
て流れる。
ンの時に導通し、そのコレクタ電流(第3図のIC)が
図示しない水平出力回路のフライバックトランスを通っ
て流れる。
その際、この、トランジスタQ6 のベース電流の一部
がそのベース領域に蓄積される。
がそのベース領域に蓄積される。
次に、第2トランジスタQ、がオンになると、水平出力
トランジスタQ6の上記蓄積電荷がその第2トランジス
タQ、を介して放電する。
トランジスタQ6の上記蓄積電荷がその第2トランジス
タQ、を介して放電する。
そして、この放電が終了した時に水平偏向コイルと共振
コンデンサによる共振電圧(第3図のVCE)が水平出
力トランジスタQ6のコレクタ・エミッタ間に印加され
る。
コンデンサによる共振電圧(第3図のVCE)が水平出
力トランジスタQ6のコレクタ・エミッタ間に印加され
る。
さて、斯る回路では水平出力トランジスタQ6のベース
電流は電源(+B、)から第1トランジスタQ4を介し
て供給されるから、ドライブトランスを削除した場合の
弊害の一つ即ちドライブ回路での消費電力の増大を防止
するには、上記電源として電圧の充分低いものを使用す
る必要がある。
電流は電源(+B、)から第1トランジスタQ4を介し
て供給されるから、ドライブトランスを削除した場合の
弊害の一つ即ちドライブ回路での消費電力の増大を防止
するには、上記電源として電圧の充分低いものを使用す
る必要がある。
そして、そのようにできれば、ドライブトランスを削除
したことによるもう一つの弊害即ち水平出力トランジス
タQ6の蓄積電荷の放電路が削除されると云う欠点は前
述の如く第2トランジスタQ、によって克服できるから
、この第2図の回路をテレビジョン受像機の水平ドライ
ブ回路として使用できることになる。
したことによるもう一つの弊害即ち水平出力トランジス
タQ6の蓄積電荷の放電路が削除されると云う欠点は前
述の如く第2トランジスタQ、によって克服できるから
、この第2図の回路をテレビジョン受像機の水平ドライ
ブ回路として使用できることになる。
そこで、第4図はそのような場合に好適な実施例を示し
ている。
ている。
同図に於いで、第2図との対応部分には同一図番を付し
て説明の重複を避けるが、この実施例で特徴としている
ところは次の点である。
て説明の重複を避けるが、この実施例で特徴としている
ところは次の点である。
即ち、その一つはパルス分割用のトランジスタQ3及び
第1トランジスタQ4のコレクタと商用交流電源を整流
平滑して得る受像機内の110〜220■程度の直流電
源(+B2)とを高抵抗(10にΩ程度)Rloを介し
て接続し、その接続点Aに水平出力回路HOのフライバ
ックトランスFTの3次巻線N3からの負極性パルスP
をダイオードD2 とコンデンサC3で整流平滑して得
る5v程度の直流電圧を第2図に対応する低電圧電源(
+B1)としで印加するようにした点である。
第1トランジスタQ4のコレクタと商用交流電源を整流
平滑して得る受像機内の110〜220■程度の直流電
源(+B2)とを高抵抗(10にΩ程度)Rloを介し
て接続し、その接続点Aに水平出力回路HOのフライバ
ックトランスFTの3次巻線N3からの負極性パルスP
をダイオードD2 とコンデンサC3で整流平滑して得
る5v程度の直流電圧を第2図に対応する低電圧電源(
+B1)としで印加するようにした点である。
また、他の一つは上記接続点Aと接地点との間にブリー
ダ抵抗R111R1□を接続し、その分圧点Bを抵抗R
13を介して第2トランジスタQ、のベースに接続し、
それによってこの第2トランジスタQ、を能動領域にバ
イアスするようにした点である。
ダ抵抗R111R1□を接続し、その分圧点Bを抵抗R
13を介して第2トランジスタQ、のベースに接続し、
それによってこの第2トランジスタQ、を能動領域にバ
イアスするようにした点である。
なお、抵抗R7とコイルL7の並列回路は前述した蓄積
電荷の第2トランジスタQ、による放電が余り急激に行
なわれないようにして水平出力トランジスタQ、を保護
するためのものである。
電荷の第2トランジスタQ、による放電が余り急激に行
なわれないようにして水平出力トランジスタQ、を保護
するためのものである。
斯る第4図の回路では、受像機の電源が投入された直後
は水平出力回路HOが動作していないため、直流電源(
十82)から高抵抗RIOを介して第1第2トランジス
タQ4− Q5に直流電圧が供給され、それによってこ
の両トランジスタが前述のように動作し始める。
は水平出力回路HOが動作していないため、直流電源(
十82)から高抵抗RIOを介して第1第2トランジス
タQ4− Q5に直流電圧が供給され、それによってこ
の両トランジスタが前述のように動作し始める。
そして、一定時間経過後の定常状態ではフライバックト
ランスFTからの前述した低電圧(+81)がA点に印
加されることになり、其後は第1第2トランジスタQ4
、Q5はその低電圧(+Bl)を電源として動作する
ことになる。
ランスFTからの前述した低電圧(+81)がA点に印
加されることになり、其後は第1第2トランジスタQ4
、Q5はその低電圧(+Bl)を電源として動作する
ことになる。
従って、前記抵抗RIGには第1第2トランジスタQ4
− Q5の起動時のみ比較的大きな電流が流れることに
なるが、定常状態ではこの抵抗RIOに流れる電流は例
えば(120−5)V÷IOKΩ=11.5mA程度と
なる。
− Q5の起動時のみ比較的大きな電流が流れることに
なるが、定常状態ではこの抵抗RIOに流れる電流は例
えば(120−5)V÷IOKΩ=11.5mA程度と
なる。
このため、この抵抗RIOによる定常状態での電力損失
は抵抗R4を含む第1第2トランジスタQ4.Q、での
消費電力(5VX O,5AX−!−= 1.25W
)と同程度になり、従つで、この水平ドライブ回路全体
での電力消費を比較的低く抑えることができる訳である
。
は抵抗R4を含む第1第2トランジスタQ4.Q、での
消費電力(5VX O,5AX−!−= 1.25W
)と同程度になり、従つで、この水平ドライブ回路全体
での電力消費を比較的低く抑えることができる訳である
。
また、前述のパルスP(50Vp−p程度)はフライバ
ックトランスFTの2次巻線N2から取り出される受像
管ビーム電流の大小に伴って変化し、それによって前記
低電圧(+B、)が変動するため、水平出力トランジス
タQ6のドライブに過不足が生じることになるが、これ
は次のようにしで防止される。
ックトランスFTの2次巻線N2から取り出される受像
管ビーム電流の大小に伴って変化し、それによって前記
低電圧(+B、)が変動するため、水平出力トランジス
タQ6のドライブに過不足が生じることになるが、これ
は次のようにしで防止される。
即ち、第2トランジスタQ、は前述のように予め能動領
域にバイアスされでいるので、第1トランジスタQ4が
オンになると、この第1トランジスタのコレクタ電流の
一部はダイオードD1及び第2トランジスタQ5を介し
て流れる。
域にバイアスされでいるので、第1トランジスタQ4が
オンになると、この第1トランジスタのコレクタ電流の
一部はダイオードD1及び第2トランジスタQ5を介し
て流れる。
そして、その第1トランジスタQ4のつレクタ電流の分
流量はB点の電位即ち低電圧(+B、)の大小に応じて
増減する。
流量はB点の電位即ち低電圧(+B、)の大小に応じて
増減する。
従って、水平出力トランジスタQ6に大きなコレクタ電
流を必要とする高輝度即ち受像管ビーム電流の比較的多
い状態では、その水平出力トランジスタQ6に大きなベ
ース電流を供給し、逆に受像管ビーム電流の少ない状態
では水平出力トランジスタQ6のベース電流を減少させ
、そのコレクタ電流が余り大きくならないように動作す
る。
流を必要とする高輝度即ち受像管ビーム電流の比較的多
い状態では、その水平出力トランジスタQ6に大きなベ
ース電流を供給し、逆に受像管ビーム電流の少ない状態
では水平出力トランジスタQ6のベース電流を減少させ
、そのコレクタ電流が余り大きくならないように動作す
る。
即ち、抵抗R1、〜R13の値を適切に選定することに
より、受像管ビーム電流の増減に拘らず水平出力トラン
ジスタQ6を過不足なく常に良好な状態でドライブでき
ることになる。
より、受像管ビーム電流の増減に拘らず水平出力トラン
ジスタQ6を過不足なく常に良好な状態でドライブでき
ることになる。
なお、この第4図の回路で第1トランジスタQ4がオフ
の時の動作は第2図のものと同一である。
の時の動作は第2図のものと同一である。
本考案は以上説明した如く、電源と基準電位点の間に直
列に接続した2個のスイッチング素子を互いに逆位相を
なすパルスによって水平周期の前半と後半で交互に駆動
せしめ、この両スイッチング素子によって水平出力トラ
ンジスタを動作させるようにしているので、従来必要と
していたドライブトランス及びそれに付随するダンピン
グ用のコンデンサ等を削除できる。
列に接続した2個のスイッチング素子を互いに逆位相を
なすパルスによって水平周期の前半と後半で交互に駆動
せしめ、この両スイッチング素子によって水平出力トラ
ンジスタを動作させるようにしているので、従来必要と
していたドライブトランス及びそれに付随するダンピン
グ用のコンデンサ等を削除できる。
更に上記スイッチング素子の動作電源としてフライバッ
クパルスから得る直流電圧を利用すると共に、この直流
電圧によって前記スイッチング素子の一方を能動状態に
バイアスすることにより水平出力トランジスタのベース
電流が変化し得るようにしでいるので、トランスレスの
ドライブ回路に必要な低電圧電源を受像機内で容易に得
ることができ、しかも、受像管ビーム電流の増減に拘ら
ず水平出力トランジスタを過不足なく常に最適状態で駆
動でき、従って、テレビジョン受像機に好適となる。
クパルスから得る直流電圧を利用すると共に、この直流
電圧によって前記スイッチング素子の一方を能動状態に
バイアスすることにより水平出力トランジスタのベース
電流が変化し得るようにしでいるので、トランスレスの
ドライブ回路に必要な低電圧電源を受像機内で容易に得
ることができ、しかも、受像管ビーム電流の増減に拘ら
ず水平出力トランジスタを過不足なく常に最適状態で駆
動でき、従って、テレビジョン受像機に好適となる。
第1図は従来の水平ドライブ回路を示す四路図、第2図
は本考案ドライブ回路の基本構成を示す回路図、第3図
はその動作説明波形図、第4図は本考案の一実施例を示
す回路図である。 Q4 、Q5・・・・・・第1第2スイツチング素子、
Q6・・・・・・水平出力トランジスタ。
は本考案ドライブ回路の基本構成を示す回路図、第3図
はその動作説明波形図、第4図は本考案の一実施例を示
す回路図である。 Q4 、Q5・・・・・・第1第2スイツチング素子、
Q6・・・・・・水平出力トランジスタ。
Claims (1)
- 高抵抗を介して電源に接続され、且つ、水平フライバッ
クパルスより得られ上記電源よりも充分低電圧の直流電
圧が印加される端子と、基準電位点との間に2個のスイ
ッチング素子を直列に接続し、この両スイッチング素子
の接続中点に水平出力トランジスタのベースを接続して
その各スイッチング素子を互いに逆位相をなすパルスに
よって水平周期の前半と後半で交互に飽和状態に駆動す
ると共に、上記水平出力トランジスタがオフの時に駆動
される側の前記スイッチング素子を前記直流電圧によっ
て予め能動状態にバイアスしておき、これにより上記直
流電圧の変動に応じて前記水平出力トランジスタのベー
ス電流が変化するようにした水平ドライブ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14925379U JPS5941665Y2 (ja) | 1979-10-26 | 1979-10-26 | 水平ドライブ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14925379U JPS5941665Y2 (ja) | 1979-10-26 | 1979-10-26 | 水平ドライブ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5669167U JPS5669167U (ja) | 1981-06-08 |
JPS5941665Y2 true JPS5941665Y2 (ja) | 1984-12-01 |
Family
ID=29380349
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14925379U Expired JPS5941665Y2 (ja) | 1979-10-26 | 1979-10-26 | 水平ドライブ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5941665Y2 (ja) |
-
1979
- 1979-10-26 JP JP14925379U patent/JPS5941665Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5669167U (ja) | 1981-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4806843A (en) | D.C. voltage supply circuit | |
US5877946A (en) | Forward converter with an inductor coupled to a transformer winding | |
JP2003009528A (ja) | Dc/dcコンバータ及びdc/dcコンバータの制御方法 | |
JP2544720B2 (ja) | 偏向巻線に偏向電流を発生させる装置 | |
US5404095A (en) | Mode power supply including self-inductance in the drive circuit | |
JPH0813094B2 (ja) | 水平偏向回路 | |
JPS5941665Y2 (ja) | 水平ドライブ回路 | |
JP3458961B2 (ja) | 偏向回路 | |
US5412332A (en) | Drive circuit for a flyback converter with switching transistors in bridge arrangement | |
JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
CA1088666A (en) | Vertical deflection output circuit | |
JPH11220877A (ja) | スイッチング電源装置 | |
JPS6025174Y2 (ja) | 水平出力回路 | |
JP2938241B2 (ja) | 高圧電源回路 | |
JPH066714Y2 (ja) | テレビジョン受像機のサイリスタ電源回路 | |
JPS5924216Y2 (ja) | 電源回路 | |
JPH066713Y2 (ja) | サイリスタ電源回路 | |
JPS6029240Y2 (ja) | トランジスタの駆動回路 | |
JPH0145265Y2 (ja) | ||
JPH0713435Y2 (ja) | インバータ装置 | |
JPH0242076Y2 (ja) | ||
JPS6246366Y2 (ja) | ||
JPH0545114Y2 (ja) | ||
JPH0250715B2 (ja) | ||
JPS6227027Y2 (ja) |