JP2003009528A - Ｄｃ／ｄｃコンバータ及びｄｃ／ｄｃコンバータの制御方法 - Google Patents

Abstract

(57)【要約】 【課題】 軽負荷時の損失を低減するＤＣ／ＤＣコンバ
ータ及びＤＣ／ＤＣコンバータの制御方法を実現するこ
とを目的にする。 【解決手段】 本発明は、メインスイッチング素子が、
電源からの電力を、電圧変換するトランスの１次側巻線
に断続的に通電させ、コンデンサとサブスイッチング素
子とが少なくとも直列に接続されるアクティブクランプ
回路が１次側巻線に並列に接続されるＤＣ／ＤＣコンバ
ータに改良を加えたものである。本装置は、出力電圧と
所望出力電圧との誤差に基づいて、メインスイッチング
素子をオン／オフ制御する第１の制御部と、メインスイ
ッチング素子のオフ動作後に、所望時間、前記サブスイ
ッチング素子をオン制御する第２の制御部とを有するこ
とを特徴とする装置である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、アクティブクラン
プ回路を有するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコ
ンバータの制御方法に関し、軽負荷時の損失を低減する
ＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御
方法に関するものである。

【０００２】

【従来の技術】スイッチング電源等の電源装置において
は、直流入力電圧を絶縁して負荷回路に電力を供給する
装置として、ＤＣ／ＤＣコンバータが用いられている。
このような構成のＤＣ／ＤＣコンバータは、絶縁トラン
スの一次側巻線と二次側巻線の極性の違いによって、フ
ォワード型とフライバック型が存在し、例えばフォワー
ド型のＤＣ／ＤＣコンバータとして、米国特許ＵＳＰ４
４４１１４６，ＵＳＰ４９５９７６４等に開示されてい
るようなものが知られている。このような装置を図１０
に示し説明する。

【０００３】図１０において、Ｖ１１は直流入力電源、
Ｃ１１，Ｃ１２はコンデンサ、Ｃ１３，Ｃ２１はコンデ
ンサ、Ｑ１１，Ｑ１２はスイッチング素子、Ｄ１１，Ｄ
１２はダイオード、Ｄ２１，Ｄ２２はダイオード、Ｎ
ｐ，Ｎｓは巻線、Ｌ２１はコイル、Ｌｒは洩れインダク
タンス、Ａはエラーアンプ、ＣＴＬ１１，１２は制御部
である。コンデンサＣ１３、スイッチング素子Ｑ１２
は、アクティブクランプ回路を構成する。巻線Ｎｐ，Ｎ
ｓはトランスＴ１を構成し、Ｄ２１，Ｄ２２は整流回路
を構成する。

【０００４】直流入力電源Ｖ１１は、正電圧を、コンデ
ンサＣ１３の一端と、巻線Ｎｐの一端とに接続する。こ
こで、トランスＴ１の洩れインダクタンスＬｒが、コン
デンサＣ１３の一端と巻線Ｎｐの一端とにあらわれる。
コンデンサＣ１３は、他端をスイッチング素子Ｑ１２の
一端に接続する。巻線Ｎｐは１次側巻線で、他端をスイ
ッチング素子Ｑ１１の一端に接続する。スイッチング素
子Ｑ１２はサブスイッチング素子で、他端をスイッチン
グ素子Ｑ１１の一端に接続する。スイッチング素子Ｑ１
１はメインスイッチング素子で、他端を直流入力電源Ｖ
の負電圧に接続する。

【０００５】ダイオードＤ１１，Ｄ１２は、カソード
を、それぞれスイッチング素子Ｑ１１，Ｑ１２の一端に
接続し、アノードを、それぞれスイッチング素子Ｑ１
１，Ｑ１２の他端に接続する。コンデンサＣ１１，Ｃ１
２は、それぞれスイッチング素子Ｑ１１，Ｑ１２に並列
に接続する。ダイオードＤ１１、コンデンサＣ１１、ス
イッチング素子Ｑ１１は、ＭＯＳＦＥＴを構成し、スイ
ッチング素子Ｑ１１の一端がドレイン、他端がソースと
なる。同様に、ダイオードＤ１２、コンデンサＣ１２、
スイッチング素子Ｑ１２は、ＭＯＳＦＥＴを構成し、ス
イッチング素子Ｑ１２の一端がドレイン、他端がソース
となる。

【０００６】巻線Ｎｓは２次側巻線で、一端をダイオー
ドＤ２１にアノードに接続し、他端をダイオードＤ２２
のアノードに接続する。ダイオードＤ２１はフォワード
整流器で、カソードをコイルＬ２１の一端に接続する。
ダイオードＤ２２はフライホイール整流器で、カソード
をコイルＬ２１の一端に接続する。コイルＬ２１はイン
ダクタンス素子で、他端をコンデンサＣ２１の一端に接
続する。コンデンサＣ２１は平滑コンデンサで、他端を
巻線Ｎｓの他端に接続する。エラーアンプＡは、マイナ
ス端をコンデンサＣ２１の一端に接続し、プラス端を、
基準電圧（所望出力電圧）を介して、コンデンサＣ２１
の他端に接続し、出力電圧と所望出力電圧との誤差であ
るフィードバック信号を出力する。

【０００７】制御部ＣＴＬ１１，ＣＴＬ１２は、それぞ
れスイッチング素子Ｑ１１，Ｑ１２のオン／オフを行
う。

【０００８】さらに、制御部ＣＴＬ１１，ＣＴＬ１２の
具体的構成を図１１に示し説明する。制御部ＣＴＬ１１
は、発振回路１１、ＰＷＭ（パルス幅変調）回路１２、
遅延回路１３、駆動回路１４から構成される。発振回路
１１は、発振周波数信号を出力する。ＰＷＭ回路１２
は、発振回路１１からの発振周波数信号とエラーアンプ
Ａからのフィードバック信号とにより、ＰＷＭ信号を出
力する。遅延回路１３は、ＰＷＭ回路１２のＰＷＭ信号
を遅延する。駆動回路１４は、遅延回路１３の出力を入
力し、スイチング素子Ｑ１１のオン／オフを行う。そし
て、各回路は、直流入力電源Ｖ１１の負電圧をグランド
とする。

【０００９】制御部ＣＴＬ１２は、遅延回路２１、レベ
ルシフト回路２２、駆動回路２３から構成される。遅延
回路２１は、直流入力電源Ｖ１１の負電圧をグランドに
し、ＰＷＭ回路１１のＰＷＭ信号を遅延する。レベルシ
フト回路２２は、直流入力電源Ｖ１１の負電圧、スイッ
チング素子Ｑ１２の他端をグランドにし、遅延回路２１
の出力とＰＷＭ回路のＰＷＭ信号とにより、高電圧レベ
ルにシフトした信号を出力する。駆動回路２３は、スイ
ッチング素子Ｑ１２の他端をグランドにし、レベルシフ
ト回路２２の出力を入力し、スイッチング素子Ｑ１２の
オン／オフを行う。

【００１０】このような装置を以下に説明する。まず、
全体動作について説明する。制御回路ＣＴＬ１１，ＣＴ
Ｌ１２は、スイッチング素子Ｑ１１とスイッチング素子
Ｑ１２とを交互にオン／オフすると共に、同時にオンし
ないように、デットタイムが設けられる。

【００１１】図１０の実線で示すように、スイッチング
素子Ｑ１１がオン、スイッチング素子Ｑ１２がオフして
いる期間は、ダイオードＤ２１を通して電流が流れる。
この電流は、図示しない負荷に電流を供給すると共に、
２次側のコイルＬ２１を励磁してエネルギーを貯える。

【００１２】スイッチング素子Ｑ１１がターンオフし、
スイッチング素子Ｑ１２がターンオンするまでの期間
は、ダイオードＤ２１に流れる電流が減少し、ダイオー
ドＤ２２に流れる電流が増加する。

【００１３】図１０の破線で示すように、スイッチング
素子Ｑ１１がオフ、スイッチング素子Ｑ１２がオンして
いる期間は、コイルＬ２１に貯えられたエネルギーによ
ってダイオードＤ２２を通して電流が流れる。

【００１４】スイッチング素子Ｑ１２がターンオフし、
スイッチング素子Ｑ１１がターンオンするまでの期間
は、ダイオードＤ２２に流れる電流が減少し、ダイオー
ドＤ２１に流れる電流が増加する。

【００１５】次に、制御回路ＣＴＬ１１，ＣＴＬ１２の
動作について説明する。まず、定常負荷時の動作につい
て、図１２を用いて説明する。図１２は図１１に示す装
置の定常負荷時の動作を示したタイミングチャートであ
る。図１２において、（ａ）はスイッチング素子Ｑ１１
のドレイン−ソース電圧Ｖｄｓ、（ｂ）はスイッチング
素子Ｑ１１のドレイン−ソース電流Ｉｄｓ、（ｃ）はス
イッチング素子Ｑ１２のドレイン−ソース電圧Ｖｄｓ、
（ｄ）はスイッチング素子Ｑ１２のドレイン−ソース電
流Ｉｄｓ、（ｅ）はスイッチング素子Ｑ１１のゲート−
ソース電圧Ｖｇｓ、駆動回路１４の出力、（ｆ）は発振
回路１１の出力、（ｇ）はＰＷＭ回路１２の出力、
（ｈ）は遅延回路１３の出力、（ｉ）はスイッチング素
子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路２３の
出力、（ｊ）は遅延回路２１の出力、（ｋ）はレベルシ
フト回路２２の出力である。

【００１６】時刻ｔ０のとき、発振回路１１の出力がハ
イレベルとなり、ＰＷＭ回路１２は、エラーアンプＡの
フィードバック信号がハイレベルのとき、ハイレベルを
出力する。この出力により、レベルシフト回路２２はロ
ウレベルを出力する。この出力により、駆動回路２３は
スイッチング素子Ｑ１２をターンオフする。

【００１７】時刻ｔ１のとき、遅延回路１３が、ＰＷＭ
回路１２の出力を、メインスイッチング素子Ｑ１１とサ
ブスイッチング素子Ｑ１２とが同時にオンしないように
遅延した信号を出力する。この遅延回路１３の出力によ
り、駆動回路１４は、スイッチング素子Ｑ１１をターン
オンする。

【００１８】時刻ｔ２のとき、エラーアンプＡのフィー
ドバック信号の電圧に応じたパルス幅に達すると、ＰＷ
Ｍ回路１２は信号を反転させ、遅延回路１３，２１、レ
ベルシフト回路２３に出力する。遅延回路２１は、スイ
ッチング素子Ｑ１１，１２が同時にオンしないように、
ＰＷＭ回路１２の立ち下がりで立ち上がる。

【００１９】時刻ｔ３のとき、遅延回路１３の出力が反
転すると、駆動回路１４の出力をロウレベルにし、スイ
ッチング素子Ｑ１１をターンオフさせる。遅延回路２１
は、信号を遅延させた状態、ハイレベルを保持する。

【００２０】時刻ｔ４のとき、遅延回路２１の信号が反
転すると、駆動回路２３にて増幅され、スイッチング素
子Ｑ１２をターンオフさせる。再び、ＰＷＭ回路１２の
出力が反転するまで（時刻ｔ５）、スイッチング素子Ｑ
１２はオンし続ける。

【００２１】次に、軽負荷時の動作について図１３を用
いて説明する。図１３は図１１に示す装置の軽負荷時の
動作を示したタイミングチャートである。図１３におい
て、（ａ）はスイッチング素子Ｑ１１のゲート−ソース
電圧Ｖｇｓ、駆動回路１４の出力、（ｂ）はスイッチン
グ素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路２
３の出力、（ｃ）はエラーアンプＡのフィードバック信
号、（ｄ）は発振回路１１の出力、（ｅ）はＰＷＭ回路
１２の出力、（ｆ）は遅延回路１３の出力、（ｇ）は遅
延回路２１の出力、（ｈ）はレベルシフト回路２２の出
力である。

【００２２】時刻ｔ０−ｔ１の間、発振回路１１の信号
が、ＰＷＭ回路１２に入力されても、エラーアンプＡか
らのフィードバック信号がロウレベルのときは、スイッ
チング素子Ｑ１１のターンオンが禁止される。スイッチ
ング素子Ｑ１１がターンオンしなくなると、サブスイッ
チンス素子Ｑ１２のゲートには電圧が印加され続け、ス
イッチング素子Ｑ１２はオン状態を保持する。このと
き、クランプコンデンサＣ１３とトランスＴ１の洩れイ
ンダクタンスＬｒが共振して、コンデンサＣ１３に貯え
られている電荷が放電してしまう。

【００２３】時刻ｔ１のとき、フィードバック信号がハ
イレベル状態で、発振回路１１からＰＷＭ回路１２に信
号が入力されると、ＰＷＭ回路１２の出力信号が反転
し、レベルシフト回路２２に信号が入力され、スイッチ
ング素子Ｑ１２がターンオフする。同時に、遅延回路１
３に、ＰＷＭ回路１２からの信号が入力され、遅延時間
を経て、駆動回路１４により、スイッチング素子Ｑ１１
がターンオンする。

【００２４】時刻ｔ２のとき、ＰＷＭ回路１２は、エラ
ーアンプＡのフィードバック信号に応じたパルス幅に達
し、信号が反転する。この反転後、遅延時間を経て、遅
延回路１３も信号が反転し、駆動回路１４により、スイ
ッチング素子Ｑ１１をターンオフする。これにより、コ
ンデンサＣ１３が充電される。同時に、ＰＷＭ回路１２
の信号は、遅延回路２１に入力され、遅延回路２１は立
ち上がる。

【００２５】時刻ｔ３のとき、遅延回路２１は、立ち上
がってから、スイッチング素子Ｑ１１，Ｑ１２が同時に
オンしない遅延時間で、出力する信号を反転させる。こ
の遅延回路２１の出力により、レベルシフト回路２２
は、信号を反転させ、駆動回路２３により、スイッチン
グ素子Ｑ１２をターンオフする。そして、時刻ｔ４のと
き、再び、時刻ｔ０の状態になる。

【００２６】つまり、軽負荷時にはフィードバック制御
の応答特性により、メインスイッチング素子Ｑ１１が一
定期間停止する間欠発振動作となる。スイッチング素子
Ｑ１１が停止する期間はサブスイッチング素子Ｑ１２が
オンし続けるため、クランプコンデンサＣ１３に充電さ
れる電荷は、コンデンサＣ１３と洩れインダクタンスＬ
ｒとの共振して放電されてしまい、０．５ＣＶ^２ｆ
（Ｃ：コンデンサＣ１３の容量、Ｖ：コンデンサＣ１３
に印加する電圧、ｆ：発振回路１１の出力周波数）のエ
ネルギーが消費され損失となる。

【００２７】

【発明が解決しようとする課題】環境への配慮として電
子機器の損失低減が要求されており、特に待機状態の損
失低減が重要視されている。しかし、アクティブクラン
プ回路を有するＤＣ／ＤＣコンバータは、軽負荷時に間
欠発振するが、メインスイッチング素子Ｑ１１がオフし
ても、サブスイッチング素子Ｑ１２がオン状態を保持す
る。このため、クランプコンデンサＣ１３に貯えられた
電荷が放電されてしまい、大きな損失が生じてしまうと
いう問題点があった。

【００２８】そこで、本発明の目的は、軽負荷時の損失
を低減するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバ
ータの制御方法を実現することにある。

【００２９】

【課題を解決するための手段】第１の本発明は、メイン
スイッチング素子が、電源からの電力を、電圧変換する
トランスの１次側巻線に断続的に通電させ、コンデンサ
とサブスイッチング素子とが少なくとも直列に接続され
るアクティブクランプ回路が１次側巻線に並列に接続さ
れるＤＣ／ＤＣコンバータにおいて、出力電圧と所望出
力電圧との誤差に基づいて、前記メインスイッチング素
子をオン／オフ制御する第１の制御部と、前記メインス
イッチング素子のオフ動作後に、所望時間、前記サブス
イッチング素子をオン制御する第２の制御部とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。

【００３０】第２の本発明は、１次側巻線と２次側巻線
とを備えたトランスと、電源からの電力を前記１次側巻
線に断続的に通電させるメインスイッチング素子と、前
記１次側巻線に並列に接続され、コンデンサとサブスイ
ッチング素子とが少なくとも直列に接続されるアクティ
ブクランプ回路と、前記２次側巻線の発生する電流を整
流する整流回路と、この整流回路の出力を入力する平滑
コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メイ
ンスイッチング素子をオン／オフ制御する第１の制御部
と、前記サブスイッチング素子間の電圧変化により、前
記メインスイッチング素子のオフ動作検出後、所望時
間、前記サブスイッチング素子をオン制御する第２の制
御部とを設けたことを特徴とするものである。

【００３１】第３の本発明は、１次側巻線と２次側巻線
とを備えたトランスと、電源からの電力を前記１次側巻
線に断続的に通電させるメインスイッチング素子と、前
記１次側巻線に並列に接続され、コンデンサとサブスイ
ッチング素子とが少なくとも直列に接続されるアクティ
ブクランプ回路と、前記２次側巻線の発生する電流を整
流する整流回路と、この整流回路の出力を入力する平滑
コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メイ
ンスイッチング素子をオン／オフ制御する第１の制御部
と、前記トランスに備えられる第１の補助巻線と、この
第１の補助巻線の電圧変化により、前記メインスイッチ
ング素子のオフ動作を検出後に、所望時間、前記サブス
イッチング素子をオン制御する第２の制御部とを設けた
ことを特徴とするものである。

【００３２】第４の本発明は、１次側巻線と２次側巻線
とを備えたトランスと、電源からの電力を前記１次側巻
線に断続的に通電させるメインスイッチング素子と、前
記１次側巻線に並列に接続され、コンデンサとサブスイ
ッチング素子とが少なくとも直列に接続されるアクティ
ブクランプ回路と、前記２次側巻線の発生する電流を整
流する整流回路と、この整流回路の出力を入力する平滑
コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メイ
ンスイッチング素子をオン／オフ制御する第１の制御部
と、前記１次側巻線の電圧変化を検出し、絶縁を行う第
１の補助トランスと、この第１の補助トランスの電圧変
化により、前記メインスイッチング素子のオフ動作を検
出後に、所望時間、前記サブスイッチング素子をオン制
御する第２の制御部とを設けたことを特徴とするもので
ある。

【００３３】第５の本発明は、メインスイッチング素子
が、電源からの電力を、電圧変換するトランスの１次側
巻線に断続的に通電させ、コンデンサとサブスイッチン
グ素子とが少なくとも直列に接続されるアクティブクラ
ンプ回路が１次側巻線に並列に接続されるＤＣ／ＤＣコ
ンバータの制御方法において、出力電圧と所望出力電圧
との誤差に基づいて、前記メインスイッチング素子をオ
ン／オフし、前記メインスイッチング素子のオフ動作後
に、所望時間、前記サブスイッチング素子をオン制御す
ることを特徴とするものである。

【００３４】第６の発明は、メインスイッチング素子
が、電源からの電力を、電圧変換するトランスの１次側
巻線に断続的に通電させ、コンデンサとサブスイッチン
グ素子とが少なくとも直列に接続されるアクティブクラ
ンプ回路を有したＤＣ／ＤＣコンバータにおいて、出力
電圧と所望出力電圧との誤差に基づいて、前記メインス
イッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時
間、前記サブスイッチング素子をオン／オフ制御する第
２の制御部と、を有し、前記アクティブクランプ回路
は、前記メインスイッチング素子に並列に接続されるこ
とを特徴とするものである。

【００３５】第７の発明は、メインスイッチング素子
が、電源からの電力を、電圧変換するトランスの１次側
巻線に断続的に通電させ、コンデンサとサブスイッチン
グ素子とが少なくとも直列に接続されるアクティブクラ
ンプ回路を有したＤＣ／ＤＣコンバータにおいて、出力
電圧と所望出力電圧との誤差に基づいて、前記メインス
イッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時
間、前記サブスイッチング素子をオン／オフ制御する第
２の制御部と、を有し、前記トランスの１次側に第１の
補助巻線を設け、この補助巻線に前記アクティブクラン
プ回路が並列に接続されることを特徴とするものであ
る。

【００３６】第８の発明は、メインスイッチング素子
が、電源からの電力を、電圧変換するトランスの１次側
巻線に断続的に通電させ、コンデンサとサブスイッチン
グ素子とが少なくとも直列に接続されるアクティブクラ
ンプ回路を有したＤＣ／ＤＣコンバータにおいて、出力
電圧と所望出力電圧との誤差に基づいて、前記メインス
イッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時
間、前記サブスイッチング素子をオン制御する第２の制
御部と、を有し、前記トランスの１次側巻線に前記アク
ティブクランプ回路が並列に接続され、前記第１の制御
部の共通電位点と、前記第２の制御部の共通電位点とを
同電位とすることを特徴とするものである。

【００３７】第９の発明は、メインスイッチング素子
が、電源からの電力を、電圧変換するトランスの１次側
巻線に断続的に通電させ、コンデンサとサブスイッチン
グ素子とが少なくとも直列に接続されるアクティブクラ
ンプ回路が、前記メインスイッチング素子に並列に接続
されるＤＣ／ＤＣコンバータの制御方法であって、前記
メインスイッチング素子のオフ動作後に、所望時間、前
記サブスイッチング素子をオン／オフ制御することを特
徴とするものである。

【００３８】第１０の発明は、メインスイッチング素子
が、電源からの電力を、電圧変換するトランスの１次側
巻線に断続的に通電させ、コンデンサとサブスイッチン
グ素子とが少なくとも直列に接続されるアクティブクラ
ンプ回路が、前記トランスの１次側に設けられた補助巻
線に並列に接続されたＤＣ／ＤＣコンバータの制御方法
であって、前記メインスイッチング素子のオフ動作後
に、所望時間、前記サブスイッチング素子をオン／オフ
制御することを特徴とするものである。

【００３９】

【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した要部
構成図である。ここで、図１０，１１と同一のものは同
一符号を付し説明を省略する。

【００４０】図１において、第１の制御部ＣＴＬ１３
は、エラーアンプＡのフィードバック信号に基づいて、
メインスイッチング素子Ｑ１１をオン／オフ制御する。
第２の制御部ＣＴＬ１４は、メインスイッチング素子Ｑ
１１のオフ動作後に、所望時間、サブスイッチング素子
Ｑ１２をオン制御する。

【００４１】制御部ＣＴＬ１３は、補助巻線Ｎｂ、トリ
ガ回路３１、リスタート回路３２、ＰＷＭ回路３３、駆
動回路３４から構成される。補助巻線Ｎｂは、トランス
Ｔ１に設けられ、一端を直流入力電源Ｖ１１の負電圧に
接続し、巻線Ｎｐの電圧変化を検出する。トリガ回路３
１は、補助巻線Ｎｂの他端に接続し、補助巻線Ｎｂの電
圧変化により、サブスイッチング素子Ｑ１２のオフ動作
を検出し、トリガ信号を出力する。リスタート回路３２
は、トリガ回路３１のトリガ信号により、リセットさ
れ、所定時間（ここでは一定時間）経過ごとに、リスタ
ート信号を出力する。ＰＷＭ回路３３は、トリガ回路３
１のトリガ信号、リスタート回路３２のリスタート信
号、エラーアンプＡのフィードバック信号により、ＰＷ
Ｍ信号を出力する。駆動回路３４は、ＰＷＭ回路３３の
ＰＷＭ信号を入力し、スイッチング素子Ｑ１１のオン／
オフを行う。各回路は、直流入力電源Ｖ１１の負電圧を
グランドとする。

【００４２】制御部ＣＴＬ１４は、ダイオードＤ１３、
トリガ回路４１、タイマ回路４２、駆動回路４３から構
成される。ダイオードＤ１３は、カソードをコンデンサ
Ｃ１３とスイッチング素子Ｑ１２との間に接続する。ト
リガ回路４１は、ダイオードＤ１３のアノードに接続
し、トリガ信号を出力する。タイマ回路４２はパルス幅
回路で、トリガ回路４１のトリガ信号を入力し、所望の
パルス幅を設定する。駆動回路４３は、タイマ４２の出
力を入力し、スイッチング素子Ｑ１２のオン／オフを行
う。各回路は、スイッチング素子Ｑ１２の他端をグラン
ドとする。

【００４３】このような装置の動作を以下で説明する。
ここで、全体動作は従来と同一であるので、説明を省略
する。まず、定常負荷時の動作について、図２を用いて
説明する。図２は、図１に示す装置の定常負荷時の動作
を説明するタイミングチャートである。図２におて、
（ａ）〜（ｄ）は図１２と同一、（ｅ）はスイッチング
素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路３４
の出力、（ｆ）はトリガ回路３１の出力、（ｇ）はＰＷ
Ｍ回路３３の出力、（ｈ）はスイッチング素子Ｑ１２の
ゲート−ソース電圧Ｖｇｓ、駆動回路３４の出力、
（ｉ）はトリガ回路４１の出力、（ｊ）はタイマ回路４
２のの出力である。

【００４４】時刻ｔ０のとき、サブスイッチング素子Ｑ
１２がターンオフすると、巻線Ｎｐの電流の流れが反転
し、補助巻線Ｎｂの電圧が反転する。つまり、スイッチ
ング素子Ｑ１２のドレイン−ソース電圧が反転し上昇を
始める。スイッチング素子Ｑ１２のドレイン−ソース電
圧Ｖｄｓの上昇が、巻線Ｎｐ、補助巻線Ｎｂを介して、
トリガ回路３１に入力される。

【００４５】時刻ｔ１のとき、補助巻線Ｎｂの電圧が、
所定のレベルを越えて、トリガ回路３１がトリガ信号
（ワンショットパルス信号）を出力する。このトリガ信
号により、ＰＷＭ回路３３は、信号を反転させ、駆動回
路３４に出力する。そして、駆動回路３４は、信号を増
幅し、メインスイッチング素子Ｑ１１をターンオンさせ
る。

【００４６】時刻ｔ２のとき、スイッチング素子Ｑ１１
がオンした後、ＰＷＭ回路３３は、コンバータの出力が
一定になるように、エラーアンプＡからのフィードバッ
ク信号の大きさに基づいて、設定したＰＷＭ信号を反転
させる。これにより、駆動回路３４は、出力をゼロにし
て、スイッチング素子Ｑ１１をオフする。スイッチング
素子Ｑ１１がターンオフすると、スイッチング素子Ｑ１
２のドレイン−ソース間電圧が下がり始める。

【００４７】時刻ｔ３のとき、ダイオードＤ１３を介し
て、トリガ回路４１は、スイッチング素子Ｑ１２のドレ
イン−ソース間電圧の低下を検出し、トリガ信号（ワン
ショットパルス信号）を出力し、タイマ回路４２を経
て、駆動回路４３にて信号を増幅し、スイッチング素子
Ｑ１２をターンオンする。

【００４８】時刻ｔ４のとき、トリガ回路４１のトリガ
信号は終了するが、タイマ回路４２の出力を継続する。

【００４９】時刻ｔ５のとき、スイッチング素子Ｑ１２
のオン期間が一定時間経過し、タイマ回路４２がタイム
アップし、出力をゼロにする。これにより、駆動回路４
３の出力もゼロになり、スイッチング素子Ｑ１２をター
ンオフする。

【００５０】つまり、１次側の各スイッチング素子Ｑ１
１，Ｑ１２は、コンバータ動作波形を検出して、ターン
オンする自励発振で動作する。

【００５１】次に、軽負荷時の動作について、図３を用
いて説明する。図３は、図１に示す装置の軽負荷時の動
作を示したフローチャートである。図３において、
（ａ）はスイッチング素子Ｑ１１のゲート−ソース電圧
Ｖｇｓ、駆動回路３４の出力、（ｂ）はスイッチング素
子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路４３の
出力、（ｃ）はエラーアンプＡのフィードバック信号、
（ｄ）はトリガ回路３１の出力、（ｅ）はＰＷＭ回路３
３の出力、（ｆ）はリスタート回路３２の時間経過、
（ｇ）はトリガ回路４１の出力、（ｈ）はタイマ回路４
２の出力である。

【００５２】時刻ｔ０のとき、トリガ回路３１がトリガ
信号を出力しても、エラーアンプＡのフィードバック信
号がロウレベルなので、ＰＷＭ回路３３は出力を行わな
い。そして、トリガ信号により、リスタート回路３２
は、リセットされ、再び、タイマ動作を開始する。

【００５３】時刻ｔ１のとき、リスタート回路３２がタ
イムアップし、リスタート信号を出力すると共に、タイ
マ動作を再開始する。このリスタート信号をＰＷＭ回路
３３は入力するが、エラーアンプＡのフィードバック信
号が入力されていないので、ＰＷＭ信号を出力しない。

【００５４】時刻ｔ２のとき、再び、リスタート回路３
２がタイムアップし、リスタート信号を出力すると共
に、タイマ動作を再開始する。このリスタート信号を、
ＰＷＭ回路３３が入力し、エラーアンプＡのフィードバ
ック信号が入力されているので、ＰＷＭ信号を出力す
る。このＰＷＭ信号を入力して、駆動回路３４は、スイ
ッチング素子Ｑ１１をターンオンする。これにより、再
びコンバータが動作する。

【００５５】時刻ｔ３のとき、ＰＷＭ回路３３が、コン
バータの出力電圧が一定になるように、エラーアンプＡ
のフィードバック信号により、オン期間を設定し、設定
が終了し、出力していた信号を反転させる。この信号に
より、駆動回路３４は、スイッチング素子Ｑ１１をター
ンオフする。これにより、スイッチング素子Ｑ１２のド
レイン−ソース間電圧が低下し、トリガ回路４１がトリ
ガ信号を出力する。このトリガ信号により、タイマ回路
４２を介して、駆動回路４３はスイッチング素子Ｑ１２
をターンオンする。

【００５６】時刻ｔ４のとき、タイマ回路４２が、タイ
ムアップすると、駆動回路４３はスイッチング素子Ｑ１
２をターンオフする。

【００５７】このような装置は以下のような効果があ
る。 （１）制御部ＣＴＬ１４が、サブスイッチング素子Ｑ１
２のドレイン−ソース電圧変化により、メインメインス
イッチング素子Ｑ１１のオフ動作を検出し、所望時間、
サブスイッチング素子Ｑ１２をオン制御するので、メイ
ンスイッチング素子Ｑ１１が停止している間は、サブス
イッチング素子Ｑ１２はオン動作しない。これにより、
クランプコンデンサＣ１３のエネルギーを消費すること
なく、損失の少ない動作を実現できる。

【００５８】また、メインスイッチング素子Ｑ１１が優
先的に動作した後に、サブスイッチング素子Ｑ１２を必
ず動作させることにより、メインスイッチング素子Ｑ１
１が動作して発生した励磁エネルギーをクランプコンデ
ンサＣ１３に必ず供給できるので、いかなる動作におい
ても、アクティブクランプ動作が行われ、各素子の耐電
圧をオーバーすることがない。

【００５９】（２）トリガ回路３１，４１により、コン
バータ内部の動作波形からトリガ信号を得る自励式であ
るため、軽負荷時にサブスイッチング素子Ｑ１２を停止
するための回路を必要としない。また、スイッチング素
子Ｑ１１，Ｑ１２の同時オンを防ぐデッドタイム回路が
不要となる。

【００６０】（３）制御部ＣＴＬ１３，ＣＴＬ１４は、
グランドの電位が異なり、分離して動作するので、複雑
なレベルシフト回路や高耐圧回路が不要となり、回路が
簡単になる。特にサブスイッチング素子Ｑ１２の駆動回
路４３は、一般的に使用される高耐圧駆動ＩＣやパルス
トランスを用いる必要がないため、小型で安価な回路で
構成できる。

【００６１】（４）トランスＴ１の補助巻線Ｎｂを用い
て得る場合には、制御部ＣＴＬ１３に電源を供給するた
めの巻線と共用することができ、小型化、安価にでき
る。

【００６２】（５）制御部ＣＴＬ１３，ＣＴＬ１４は自
励式制御であるため、交流電源を整流平滑した入力電源
を用いた場合に、整流平滑した電圧が変動によって発振
周波数が変動して、ノイズが分散し、ＥＭＩ（Electro
Magnetic Interference）ノイズレベルが低減する。

【００６３】次に、その他の実施例を以下に説明する。

【００６４】（１）第２の実施例 図４は第２の実施例を示した構成図である。ここで、図
１と同一のものは同一符号を付し説明を省略する。図４
において、補助巻線Ｎｃは、ダイオードＤ１３の代わり
に、トランスＴ１に設けられ、一端をグランドに接続
し、巻線Ｎｐの電圧変化を検出し、他端をトリガ回路４
１に入力する。

【００６５】このような装置の動作は、図１に示す装置
とほぼ同一で、図１に示す装置と異なる点は、トリガ回
路４１が、ダイオードＤ１３を介して、スイッチング素
子Ｑ１２のドレイン−ソース電圧の変化により、トリガ
信号を出力するか、補助巻線Ｎｃを介して、巻線Ｎｐの
電圧変化から、トリガ信号を出力するかである。

【００６６】（２）第３の実施例 図５は第３の実施例を示した構成図である。ここで、図
１と同一のものは同一符号を付し説明を省略する。図５
において、ダイオードＤ１４は、補助巻線Ｎｂの代わり
に設けられ、カソードをスイッチング素子Ｑ１１の一端
に接続する。トリガ回路３５は、トリガ回路３１の代わ
りに設けられ、ダイオードＤ１４のアノードに接続し、
トリガ信号をリスタート回路３２、ＰＷＭ回路３３に出
力する。そして、トリガ回路３５は、直流入力電源Ｖ１
１の負電圧をグランドとする。

【００６７】このような装置の動作は、図１に示す装置
とほぼ同一で、図１に示す装置と異なる点は、トリガ回
路３５が、ダイオードＤ１４を介して、スイッチング素
子Ｑ１１のドレイン−ソース電圧の変化により、トリガ
信号を出力するか、トリガ回路３１が、巻線Ｎｐの電圧
変化により、トリガ信号を出力するかである。

【００６８】（３）第４の実施例 図６は第４の実施例を示した構成図である。図６に示す
装置は、図１に示す装置から、図４，５に示す装置に変
化させた点を合わせたもので、補助巻線Ｎｃは、ダイオ
ードＤ１３の代わりに、トランスＴ１に設けられ、一端
をグランドに接続し、巻線Ｎｐの電圧変化を検出し、他
端をトリガ回路４１に入力する。ダイオードＤ１４は、
補助巻線Ｎｂの代わりに設けられ、カソードをスイッチ
ング素子Ｑ１１の一端に接続する。トリガ回路３５は、
トリガ回路３１の代わりに設けられ、ダイオードＤ１４
のアノードに接続し、トリガ信号をリスタート回路３
２、ＰＷＭ回路３３に出力する。そして、トリガ回路３
５は、直流入力電源Ｖ１１の負電圧をグランドとする。

【００６９】このような装置の動作は、図１に示す装置
と異なる点は、図４，５に示す装置と同一であるので、
説明を省略する。

【００７０】（４）第５の実施例 図７は第５の実施例を示した構成図である。ここで、図
１と同一のものは同一符号を付し説明を省略する。図７
において、補助トランスＴ２は、ダイオードＤ１３の代
わりに、巻線Ｎｄ，Ｎｅとを備え、１次側巻線Ｎｐの電
圧変化を検出し、絶縁を行う。巻線Ｎｄは、一端をスイ
ッチング素子Ｑ１２の一端に接続し、他端をスイッチン
グ素子Ｑ１２の他端に接続する。巻線Ｎｅは、一端をス
イッチング素子Ｑ１２の他端に接続する。トリガ回路４
４は、トリガ回路４１の代わりに設けられ、巻線Ｎｅの
他端に接続し、トリガ信号をタイマ回路４２に出力す
る。そして、トリガ回路４４は、スイッチング素子Ｑ１
２の他端をグランドとする。

【００７１】このような装置の動作は、図１に示す装置
のとほぼ同一で、図１に示す装置と異なる点は、トリガ
回路４４が、補助トランスＴ２を介して、スイチング素
子Ｑ１２のドレイン−ソース電圧の変化により、トリガ
信号を出力する点である。

【００７２】なお、本発明はこれに限定されるものでは
なく、巻線Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅの極性は、トリガ回
路で処理しやすい極性であればよい。

【００７３】また、ダイオードＤ１３，Ｄ１４を設けた
構成を示したが、ダイオードＤ１３，１４を設けずに、
トリガ回路３５，４１内で、スイッチング素子Ｑ１１，
Ｑ１２のドレイン−ソース電圧の変化を検出できればよ
い。

【００７４】そして、制御部ＣＴＬ１３は、図１１に示
す制御部ＣＴＬ１１を用いる構成でもよい。つまり、制
御部ＣＴＬ１４が、軽負荷時にサブスイッチング素子Ｑ
１２をオフする構成であればよい。

【００７５】さらに、制御部ＣＴＬ１３は、巻線Ｎｂの
代わりに、補助トンラスにする構成でもよい。また、補
助トランスＴ２は、１次側巻線Ｎｐの電圧変化が検出で
きれば、スイッチング素子Ｑ１１の一端の電位を用いて
もよいし、巻線Ｎｐの一端の電位を用いてもよい。な
お、スイッチング素子Ｑ１１の一端の電位を用いる場
合、巻線Ｎｄの他端は、スイッチング素子Ｑ１１の他端
に接続する。

【００７６】その上、制御部ＣＴＬ１３，ＣＴＬ１４内
に、補助巻線Ｎｂ，Ｎｃ、補助トランスＴ２を設けた構
成を示したが、外部に設けた構成でもよい。

【００７７】また、スイッチング素子として、ＭＯＳＦ
ＥＴを示したが、通常のスイッチの場合は、コンデン
サ、ダイオードを付加すればよい。

【００７８】（５）第６の実施例 図８は本発明の第６の実施例を示した構成図である。ト
ランスＴ６１は、１次巻線Ｎｐと補助巻線Ｎｂとを有す
る。メインスイッチング素子Ｑ１３は、１次巻線Ｎｐと
直列に配置され、このメインスイッチング素子Ｑ１３が
オン／オフすることにより電源Ｖ１１からの電力をトラ
ンスＴ６１の２次側に伝達する。尚、本実施例ではメイ
ンスイッチング素子Ｑ１３は、ＭＯＳＦＥＴのソース側
に抵抗を付加したものであり、その抵抗を介して共通電
位点に接続されている。

【００７９】第１の補助巻線Ｎｂには、１次巻線Ｎｐの
通電により電圧が生成され、この電圧を整流平滑し所定
の電圧として、後述する制御部の電源としている。アク
ティブクランプ回路６３は、ＭＯＳＦＥＴのサブスイッ
チング素子Ｑ１４とコンデンサＣ１３から成り、コンデ
ンサＣ１３の一端とサブスイッチング素子Ｑ１４の一端
（ドレイン)とが接続されたものである。サブスイッチ
ング素子１４の他端（ソース）は、メインスイッチング
素子Ｑ１３の一端（ドレイン）に接続され、コンデンサ
Ｃ１３の他端はメインスイッチング素子Ｑ１３の他端
（共通電位点）に接続されている。つまり、メインスイ
ッチング素子Ｑ１３とアクティブクランプ回路６３とが
並列に接続された状態となっている。この構成であって
も、高周波等価回路は、アクティブクランプ回路６３が
１次巻線Ｎｐと並列に接続される場合と等価であり、同
様のアクティブクランプ動作が行われ、各素子の耐電圧
をオーバーすることがない。

【００８０】第１の制御部Ｕ１は、ＤＣ／ＤＣコンバー
タの出力からのフィードバック信号（図示せず）が入力
されると、予め設定した電圧値との誤差が無くなるよう
にメインスイッチング素子Ｑ１３を、パルス幅変調した
制御信号ＧＤによりオン／オフ制御する。尚、第１の制
御部Ｕ１では、補助巻線Ｎｂの電圧の入力により、その
電圧が変化し所定のレベルを越えた時に内部でトリガ信
号を発生させ、制御動作の基準としている。第２の制御
回路は、パルス幅回路６１、駆動回路６２から成る。パ
ルス幅回路６１は、第１の制御部Ｕ１の制御信号ＧＤが
ハイレベル（メインスイッチング素子Ｑ１３がオン）の
時、駆動回路６２の出力をロウレベルにして、サブスイ
ッチング素子Ｑ１４をオフさせる。制御信号ＧＤがロウ
レベル（メインスイッチング素子Ｑ１３がオフ）になっ
た時に、予め設定した長さのパルス幅信号を出力し、駆
動回路６２の出力をハイレベルにして、所定時間サブス
イッチング素子Ｑ１４をオンさせる。

【００８１】詳細には、第１の制御部Ｕ１の制御信号Ｇ
Ｄは、抵抗Ｒ１、Ｒ２及び抵抗Ｒ４、Ｒ５で分圧された
後、トランジスタＱ１及びトランジスタＱ２のベース端
子に印加される。トランジスタＱ１のコレクタは、駆動
回路６２の入力端に接続され、抵抗Ｒ３により基準電位
点Ｖｒｅｆへプルアップされ、エミッタは共通電位点に
接続される。これにより、トランジスタＱ１がオンの時
はロウレベル（共通電位点の電圧）が、オフの時はハイ
レベル（基準電位点Ｖｒｅｆの電圧）が駆動回路６２の
入力端に印加される。

【００８２】トランジスタＱ２のコレクタは、抵抗Ｒ６
の一端、コンデンサＣ１の一端及びコンパレータＵ２の
反転入力端に接続される。抵抗Ｒ６の他端は基準電位点
Ｖｒｅｆに接続され、コンデンサＣ１の他端は共通電位
点に接続される。基準電位点Ｖｒｅｆの電圧は、抵抗Ｒ
７と抵抗Ｒ８により分圧され、コンパレータＵ２の非反
転入力端に印加される。これによりトランジスタＱ２が
オンした時にコンパレータＵ２の反転入力端にロウレベ
ルが印加されると共に、コンデンサＣ１に貯えられた電
荷を放電させ、この時コンパレータＵ２の出力端にはハ
イレベルが出力される。トランジスタＱ２がオフする
と、コンデンサＣ１の電荷は抵抗Ｒ６を介して充電さ
れ、コンパレータＵ２の反転入力端の電圧が非反転入力
端の電位以上になると、コンパレータＵ２の出力をロウ
レベルにさせる。これにより、コンパレータＵ２の出力
には予め設定した長さのパルス幅信号が発生する。

【００８３】駆動回路６２は、コンパレータＵ２の出力
信号が入力され、この入力がハイレベルの時にサブスイ
ッチング素子Ｑ１４をオンさせ、ロウレベルの時に同素
子をオフさせる。尚、ＭＯＳＦＥＴであるサブスイッチ
ング素子Ｑ１４のゲート、ソース間の電圧変化により同
素子をオン／オフ制御するため、制御信号のレベルを変
えて駆動するように構成されている。以上により、メイ
ンスイッチング素子Ｑ１３がオフした時に、所望時間、
サブスイッチング素子Ｑ１４をオンさせることができ
る。尚、パルス幅回路６１の入力信号として、トランス
Ｔ６１の第１の補助巻線Ｎｂに正負に生成された電圧を
用いても良い。さらに、パルス幅回路６１の前段に、制
御信号ＧＤまたはトランス６１の補助巻線Ｎｂの電圧変
化により、メインスイッチング素子Ｑ１３がオフしたこ
とを検知してトリガ信号を発生するトリガ回路を付加し
ても良い。この場合、パルス幅回路は、このトリガ信号
に基づき所定の幅のワンショットパルスを発生する単安
定マルチバイブレータ等で構成する。

【００８４】（６）第７の実施例 図９は本発明の第７の実施例を示した構成図である。図
９において前出の図と同様のものは、同様の符号を付し
説明を省略する。トランスＴ７１は第６の実施例におけ
るトランスＴ６１の１次側に補助巻線Ｎａを付加したも
のであり、１次巻線Ｎｐ及び補助巻線Ｎｂは同様に機能
する。本実施例では、アクティブクランプ回路６３が、
トランスＴ７１の補助巻線Ｎａに並列に接続される。こ
の構成の高周波等価回路は、トランスＴ７１の洩れイン
ダクタンスが無視できる状態であれば、アクティブクラ
ンプ回路６３が１次巻線Ｎｐと並列に配置されるのと等
価であり、同様のアクティブクランプ動作が行われ、各
素子の耐電圧をオーバーすることがない。

【００８５】第２の制御部は、トリガ回路７２、パルス
幅回路７３及び駆動回路７４から成る。トリガ回路７２
は、トランス７１の補助巻線Ｎｂの電圧変化によりメイ
ンスイッチング素子Ｑ１３がオフしたことを検知してト
リガ信号を発生する。詳細には、トランスＴ７２の補助
巻線ＮｂにコンデンサＣ２の一端が接続され多端にはダ
イオードＤ１のカソード及び抵抗Ｒ９の一端が接続され
ている。ダイオードＤ１のアノード及び抵抗Ｒ９の他端
は、共通電位点に接続されており、補助巻線Ｎｂで生成
される正負（メインスイッチング素子Ｑ１３がオンの時
は負、オフの時は正）の電圧は整流され、ハイレベル−
ロウレベルの信号に変換されてコンパレータＵ３の反転
入力端に入力される。コンパレータＵ３の非反転入力端
には基準電圧Ｖｒが印加されており、入力された信号波
形は、反転され、整形されて出力される。ここで基準電
圧Ｖｒは、この波形整形のための閾値となる。

【００８６】コンパレータＵ３の出力端は、コンデンサ
Ｃ３の一端に接続され、同コンデンサの他端には、ダイ
オードＤ２のアノード、抵抗Ｒ１０の一端及びダイオー
ドＤ３のカソードが接続される。ダイオードＤ２のカソ
ード及び抵抗Ｒ１０の他端には電源電圧が印加される。
ダイオードＤ３のアノードは、ダイオードＤ４のカソー
ドに接続され同ダイオードのアノードは共通電位点に接
続される。これにより、微分回路が形成され、ダイオー
ドＤ３のアノード及びダイオードＤ４のカソードの接続
点には、コンパレータＵ３の出力信号の立ち下がり（メ
インスイッチング素子Ｑ１３がオフする時）に応じたト
リガ信号が発生する。

【００８７】パルス幅回路７３は、このトリガ信号が入
力されることにより、予め設定した長さのパルス幅信号
を発生させる。詳細には、トランジスタＱ３のコレク
タ、コンデンサＣ４の一端及び抵抗Ｒ１１の一端はそれ
ぞれ接続され、この接続点にトリガ回路７２の出力信号
が印加される。コンデンサＣ4の他端には抵抗Ｒ１２の
一端及びトランジスタＱ４のベースが接続され、トラン
ジスタＱ４のコレクタには抵抗Ｒ１３の一端に接続され
る。抵抗Ｒ１４、Ｒ１５により分圧回路が構成され、ト
ランジスタＱ４のコレクタの電位を分圧し、トランジス
タＱ１３のベースに印加する。抵抗Ｒ１１、Ｒ１２、Ｒ
１３の他端は、第１の制御部の基準電位点Ｖｒｅｆにプ
ルアップされる。トランジスタＱ４のエミッタは、ダイ
オードＤ５のアノードに接続され、同ダイオードのカソ
ード及びトランジスタＱ３のエミッタは共通電位点に接
続される。これらにより、単安定マルチバイブレータが
形成され、トリガ信号の入力に伴い、予め設定された長
さのパルス幅信号が、トランジスタＱ４のコレクタから
出力される。

【００８８】駆動回路７４は、パルス幅回路７３のパル
ス幅信号が入力されることにより、この入力がハイレベ
ルの時にサブスイッチング素子Ｑ１４をオンさせ、ロウ
レベルの時に同素子をオフさせる。尚、ＭＯＳＦＥＴで
あるサブスイッチング素子Ｑ１４のソースを共通電位点
に接続することにより、駆動回路７４の出力信号の基準
も共通電位点とすることができ、制御信号のレベルを変
えてサブスイッチング素子Ｑ１４を駆動させる必要が無
く回路構成を簡単にできる。以上により、メインスイッ
チング素子１３がオフした時に、所望時間、サブスイッ
チング素子Ｑ１４をオンさせることができる。

【００８９】尚、トリガ回路７２の入力信号として、ト
ランスＴ７１の補助巻線Ｎｂの電圧の代わりに、第１の
制御部Ｕ１の制御信号ＧＤを用いてメインスイッチング
素子Ｑ１３がオフしたことを検知し、トリガ信号を発生
させても良い。また、このトリガ回路を省き、制御信号
ＧＤまたは補助巻線Ｎｂの電圧を直接パルス幅回路に入
力しても良い。この場合、パルス幅回路は、第６の実施
例に適用したパルス幅回路等の構成とする。

【００９０】また、メインスイッチング素子Ｑ１３のオ
ン／オフ動作により、そのドレイン端子電圧は数百ボル
トの振幅になる。このため、周辺回路の寄生容量等を介
してノイズを発生させる。従って、メインスイッチング
素子Ｑ１３のドレイン電位にトリガ回路、パルス幅回路
の共通電位点をとると誤動作する。これに対して、第
６、第７の実施例のようにトリガ回路、パルス幅回路の
共通電位点を第１の制御部Ｕ１と同電位にすると、これ
ら回路の動作を安定させることができる。従って、メイ
ンスイッチング素子Ｑ１３のスイッチングノイズにより
これら回路が誤動作することを防ぐことができる。

【００９１】さらに、実施例のトランスをインダクタと
してし、メインスイッチング素子Ｑ１３のドレイン端の
電圧を整流、平滑すればステップアップ型のＤＣ／ＤＣ
コンバータが形成される。本発明をこの構成のＤＣ／Ｄ
Ｃコンバータに適用しても良い。

【００９２】加えて、アクティブクランプ回路６３がト
ランスの１次側巻線Ｎｐに並列に接続された場合につい
ても、第１の制御部の共通電位点と、第２の制御部の共
通電位点とを同電位とする構成にしても良い。これによ
り、前述のようにメインスイッチング素子がオフした時
に、所望時間、サブスイッチング素子をオンさせること
により、コンデンサのエネルギーを消費することなく、
損失を低減できると共に、第２の制御部に含まれるトリ
ガ回路、パルス幅回路等の動作を安定させることができ
る。

【００９３】

【発明の効果】本発明によれば、以下のような効果があ
る。請求項１〜１９によれば、第２の制御部が、サブス
イッチング素子の電圧変化により、メインメインスイッ
チング素子のオフ動作を検出し、所望時間、サブスイッ
チング素子をオン制御するので、メインスイッチング素
子が停止している間は、サブスイッチング素子はオン動
作しない。これにより、コンデンサのエネルギーを消費
することなく、損失の低減できる。

【００９４】請求項３〜１９によれば、第２の制御部
は、コンバータ内部の動作波形からメインスイッチング
素子のオフ動作を検出するので、軽負荷時にサブスイッ
チング素子を停止するための回路を必要としない。ま
た、メインスイッチング素子、サブスイッチング素子の
同時オンを防ぐデッドタイム回路が不要となる。

【００９５】また、第１、第２の制御部は、グランドの
電位が異なり、分離して動作するので、複雑なレベルシ
フト回路や高耐圧回路が不要となり、回路が簡単にな
る。

【００９６】そして、第１、第２の制御部は自励式制御
であるため、交流電源を整流平滑した入力電源を用いた
場合に、整流平滑した電圧が変動によって発振周波数が
変動して、ノイズが分散し、ＥＭＩノイズレベルが低減
する。

【００９７】請求項１５，１６によれば、トランスの補
助巻線を、制御部の電力にするので、小型化、安価にで
きる。

【００９８】請求項２０によれば、サブスイッチング素
子の電圧変化により、メインメインスイッチング素子の
オフ動作を検出し、所望時間、サブスイッチング素子を
オン制御するので、メインスイッチング素子が停止して
いる間は、サブスイッチング素子はオン動作しない。こ
れにより、コンデンサのエネルギーを消費することな
く、損失の低減できる。

【００９９】請求項２１、２２によれば、サブスイッチ
ング素子の電圧変化により、メインメインスイッチング
素子のオフ動作を検出し、所望時間、サブスイッチング
素子をオン制御するので、メインスイッチング素子が停
止している間は、サブスイッチング素子はオン動作しな
い。これにより、コンデンサのエネルギーを消費するこ
となく、損失を低減できる。

【０１００】請求項２３によれば、サブスイッチング素
子の電圧変化により、メインメインスイッチング素子の
オフ動作を検出し、所望時間、サブスイッチング素子を
オン制御するので、メインスイッチング素子が停止して
いる間は、サブスイッチング素子はオン動作しない。こ
れにより、コンデンサのエネルギーを消費することな
く、損失を低減できる。また、第１の制御部の共通電位
点と第２の制御部とを同電位にすることで、メインスイ
ッチング素子のスイッチングノイズの影響を軽減でき、
誤動作を無くすことができる。さらに、メインスイッチ
ング素子を制御する第１の制御部と、サブスイッチング
素子を制御する第２の制御部を１つに集積化できる。

【０１０１】請求項２４、２５によれば、少なくともパ
ルス幅回路の共通電位点を第１の制御部の共通電位点と
を同電位とすることにより、メインスイッチング素子の
スイッチングノイズの影響を軽減でき、誤動作を無くす
ことができる。さらに、メインスイッチング素子を制御
する第１の制御部と、サブスイッチング素子を制御する
第２の制御部を１つに集積化できる。

【０１０２】請求項２６によれば、少なくともトリガ回
路及びパルス幅回路の共通電位点を第１の制御部の共通
電位点とを同電位とすることにより、メインスイッチン
グ素子のスイッチングノイズの影響を軽減でき、誤動作
を無くすことができる。さらに、メインスイッチング素
子を制御する第１の制御部と、サブスイッチング素子を
制御する第２の制御部を１つに集積化できる。

【０１０３】請求項２７、２８によれば、サブスイッチ
ング素子の電圧変化により、メインスイッチング素子の
オフ動作を検出し、所望時間、サブスイッチング素子を
オン制御するので、メインスイッチング素子が停止して
いる間は、サブスイッチング素子はオン動作しない。こ
れにより、コンデンサのエネルギーを消費することな
く、損失を低減させるＤＣ／ＤＣコンバータの制御方法
を実現できる。

【０１０４】請求項２９によれば、トランスをインダク
タに置き換えることにより、ステップアップ型等のＤＣ
／ＤＣコンバータが形成される。この構成においても、
サブスイッチング素子の電圧変化により、メインメイン
スイッチング素子のオフ動作を検出し、所望時間、サブ
スイッチング素子をオン制御するので、メインスイッチ
ング素子が停止している間は、サブスイッチング素子は
オン動作しない。これにより、コンデンサのエネルギー
を消費することなく、損失を低減できる。

【図面の簡単な説明】

【図１】本発明の一実施例を示した構成図である。

【図２】図１に示す装置の定常負荷時の動作を示したタ
イミングチャートである。

【図３】図１に示す装置の軽負荷時の動作を示したタイ
ミングチャートである。

【図４】本発明の第２の実施例を示した構成図である。

【図５】本発明の第３の実施例を示した構成図である。

【図６】本発明の第４の実施例を示した構成図である。

【図７】本発明の第５の実施例を示した構成図である。

【図８】本発明の第６の実施例を示した構成図である。

【図９】本発明の第７の実施例を示した構成図である。

【図１０】ＤＣ／ＤＣコンバータの構成を示した図であ
る。

【図１１】従来のＤＣ／ＤＣコンバータの要部構成を示
した図である。

【図１２】図１１に示す装置の動作を示したタイミング
チャートである。

【図１３】図１１に示す装置の動作を示したタイミング
チャートである。

【符号の説明】

３１，３５，４１，４４，７２ トリガ回路 ３２ リスタート回路 ３３ ＰＷＭ回路 ３４，４３，６２，７４ 駆動回路 ４２ タイマ回路 ６１，７３ パルス幅回路 ６３ アクティブクランプ回路 Ｃ１３，Ｃ２１ コンデンサ ＣＴＬ１３，１４ 制御部 Ｄ２１，Ｄ２２ ダイオード Ｎｐ，Ｎｓ 巻線 Ｎａ，Ｎｂ，Ｎｃ 補助巻線 Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４ スイッチング素子 Ｔ１，Ｔ６１，Ｔ７１ トランス Ｔ２ 補助トランス Ｕ１ 第１の制御部

───────────────────────────────────────────────────── フロントページの続き (72)発明者 花若 増生 東京都武蔵野市中町２丁目９番32号 横河 電機株式会 社内 (72)発明者 野口 聖一 東京都武蔵野市中町２丁目９番32号 横河 電機株式会 社内 Ｆターム(参考） 5H730 AA02 AA14 AS01 BB23 BB43 BB52 BB57 BB75 DD04 DD32 EE02 EE07 EE08 EE10 EE72 FD24 FF01 FG05 FG06 FG22 FG25 VV03 XC01 XX05

Claims (29)

【特許請求の範囲】
1. 【請求項１】 メインスイッチング素子が、電源からの
   電力を、電圧変換するトランスの１次側巻線に断続的に
   通電させ、コンデンサとサブスイッチング素子とが少な
   くとも直列に接続されるアクティブクランプ回路が１次
   側巻線に並列に接続されるＤＣ／ＤＣコンバータにおい
   て、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
   ンスイッチング素子をオン／オフ制御する第１の制御部
   と、 前記メインスイッチング素子のオフ動作後に、所望時
   間、前記サブスイッチング素子をオン制御する第２の制
   御部とを有することを特徴とするＤＣ／ＤＣコンバー
   タ。
2. 【請求項２】 第１の制御部は、メインスイッチング素
   子のオフ時間が所定時間経過ごと、または、サブスイッ
   チング素子のオフ動作後に、出力電圧と所望出力電圧と
   の誤差に基づいて、オン／オフ制御することを特徴とす
   る請求項１記載のＤＣ／ＤＣコンバータ。
3. 【請求項３】 １次側巻線と２次側巻線とを備えたトラ
   ンスと、 電源からの電力を前記１次側巻線に断続的に通電させる
   メインスイッチング素子と、 前記１次側巻線に並列に接続され、コンデンサとサブス
   イッチング素子とが少なくとも直列に接続されるアクテ
   ィブクランプ回路と、 前記２次側巻線の発生する電流を整流する整流回路と、 この整流回路の出力を入力する平滑コンデンサとを有す
   るＤＣ／ＤＣコンバータにおいて、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
   ンスイッチング素子をオン／オフ制御する第１の制御部
   と、 前記サブスイッチング素子間の電圧変化により、前記メ
   インスイッチング素子のオフ動作検出後、所望時間、前
   記サブスイッチング素子をオン制御する第２の制御部と
   を設けたことを特徴とするＤＣ／ＤＣコンバータ。
4. 【請求項４】 第２の制御部は、 サブスイッチング素子間の電圧変化を検出し、トリガ信
   号を出力するトリガ回路と、 このトリガ回路のトリガ信号を所望のパルス幅にするパ
   ルス幅回路と、 このパルス幅回路の出力を入力し、サブスイッチング素
   子を駆動する駆動回路とを有することを特徴とする請求
   項３記載のＤＣ／ＤＣコンバータ。
5. 【請求項５】 １次側巻線と２次側巻線とを備えたトラ
   ンスと、 電源からの電力を前記１次側巻線に断続的に通電させる
   メインスイッチング素子と、 前記１次側巻線に並列に接続され、コンデンサとサブス
   イッチング素子とが少なくとも直列に接続されるアクテ
   ィブクランプ回路と、 前記２次側巻線の発生する電流を整流する整流回路と、 この整流回路の出力を入力する平滑コンデンサとを有す
   るＤＣ／ＤＣコンバータにおいて、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
   ンスイッチング素子をオン／オフ制御する第１の制御部
   と、 前記トランスに備えられる第１の補助巻線と、 この第１の補助巻線の電圧変化により、前記メインスイ
   ッチング素子のオフ動作を検出後に、所望時間、前記サ
   ブスイッチング素子をオン制御する第２の制御部とを設
   けたことを特徴とするＤＣ／ＤＣコンバータ。
6. 【請求項６】 第２の制御部は、 第１の補助巻線の電圧変化を検出し、トリガ信号を出力
   するトリガ回路と、 このトリガ回路のトリガ信号を所望のパルス幅にするパ
   ルス幅回路と、 このパルス幅回路の出力を入力し、サブスイッチング素
   子を駆動する駆動回路とを有することを特徴とする請求
   項５記載のＤＣ／ＤＣコンバータ。
7. 【請求項７】 １次側巻線と２次側巻線とを備えたトラ
   ンスと、 電源からの電力を前記１次側巻線に断続的に通電させる
   メインスイッチング素子と、 前記１次側巻線に並列に接続され、コンデンサとサブス
   イッチング素子とが少なくとも直列に接続されるアクテ
   ィブクランプ回路と、 前記２次側巻線の発生する電流を整流する整流回路と、 この整流回路の出力を入力する平滑コンデンサとを有す
   るＤＣ／ＤＣコンバータにおいて、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
   ンスイッチング素子をオン／オフ制御する第１の制御部
   と、 前記１次側巻線の電圧変化を検出し、絶縁を行う第１の
   補助トランスと、 この第１の補助トランスの電圧変化により、前記メイン
   スイッチング素子のオフ動作を検出後に、所望時間、前
   記サブスイッチング素子をオン制御する第２の制御部と
   を設けたことを特徴とするＤＣ／ＤＣコンバータ。
8. 【請求項８】 第２の制御部は、 第１の補助トランスの電圧変化を検出し、トリガ信号を
   出力するトリガ回路と、 このトリガ回路のトリガ信号を所望のパルス幅にするパ
   ルス幅回路と、 このパルス幅回路の出力を入力し、サブスイッチング素
   子を駆動する駆動回路とを有することを特徴とする請求
   項７記載のＤＣ／ＤＣコンバータ。
9. 【請求項９】 トランスに備えられる第２の補助巻線を
   設け、第１の制御部は、メインスイッチング素子のオフ
   時間が所定時間経過ごと、または、第２の補助巻線の電
   圧変化により、サブスイッチング素子のオフ動作検出
   後、出力電圧と所望出力電圧との誤差に基づいて、オン
   ／オフ制御することを特徴とする請求項３〜８のいずれ
   かに記載のＤＣ／ＤＣコンバータ。
10. 【請求項１０】 第１の制御部は、 第２の補助巻線の電圧変化により、トリガ信号を出力す
    るトリガ回路と、 このトリガ回路のトリガ信号により、リセットされ、所
    定時間経過ごとに、リスタート信号を出力するリスター
    ト回路と、 前記トリガ回路のトリガ信号、前記リスタート回路のリ
    スタート信号、出力電圧と所望出力電圧との誤差によ
    り、パルス幅変調信号を出力するＰＷＭ回路と、 このＰＷＭ回路のパルス幅変調信号を入力し、メインス
    イッチング素子を駆動する駆動回路とを有することを特
    徴とする請求項９記載のＤＣ／ＤＣコンバータ。
11. 【請求項１１】 第１の制御部は、メインスイッチング
    素子のオフ時間が所定時間経過ごと、または、メインス
    イッチング素子間の電圧変化により、サブスイッチング
    素子のオフ動作検出後、出力電圧と所望出力電圧との誤
    差に基づいて、オン／オフ制御することを特徴とする請
    求項３〜８のいずれかに記載のＤＣ／ＤＣコンバータ。
12. 【請求項１２】 第１の制御部は、 メインスイッチング素子間の電圧変化により、トリガ信
    号を出力するトリガ回路と、 このトリガ回路のトリガ信号により、リセットされ、所
    定時間経過ごとに、リスタート信号を出力するリスター
    ト回路と、 前記トリガ回路のトリガ信号、前記リスタート回路のリ
    スタート信号、出力電圧と所望出力電圧との誤差によ
    り、パルス幅変調信号を出力するＰＷＭ回路と、 このＰＷＭ回路のパルス幅変調信号を入力し、メインス
    イッチング素子を駆動する駆動回路とを有することを特
    徴とする請求項１１記載のＤＣ／ＤＣコンバータ。
13. 【請求項１３】 １次側巻線の電圧変化を検出し、絶縁
    を行う第２の補助トランスを設け、第１の制御部は、メ
    インスイッチング素子のオフ時間が所定時間経過ごと、
    または、第２の補助トランスの電圧変化により、サブス
    イッチング素子のオフ動作検出後、出力電圧と所望出力
    電圧との誤差に基づいて、オン／オフ制御することを特
    徴とする請求項３〜８のいずれかに記載のＤＣ／ＤＣコ
    ンバータ。
14. 【請求項１４】 第１の制御部は、 第２の補助トランスの電圧変化により、トリガ信号を出
    力するトリガ回路と、 このトリガ回路のトリガ信号により、リセットされ、所
    定時間経過ごとに、リスタート信号を出力するリスター
    ト回路と、 前記トリガ回路のトリガ信号、前記リスタート回路のリ
    スタート信号、出力電圧と所望出力電圧との誤差によ
    り、パルス幅変調信号を出力するＰＷＭ回路と、 このＰＷＭ回路のパルス幅変調信号を入力し、メインス
    イッチング素子を駆動する駆動回路とを有することを特
    徴とする請求項１３記載のＤＣ／ＤＣコンバータ。
15. 【請求項１５】 第１の補助巻線は、第２の制御部に電
    力を供給することを特徴とする請求項５または６記載の
    ＤＣ／ＤＣコンバータ。
16. 【請求項１６】 第２の補助巻線は、第１の制御部に電
    力を供給することを特徴とする請求項９または１０記載
    のＤＣ／ＤＣコンバータ。
17. 【請求項１７】 メインスイッチング素子、サブスイッ
    チング素子は、ＭＯＳＦＥＴであることを特徴とする請
    求項１〜１６のいずれかに記載のＤＣ／ＤＣコンバー
    タ。
18. 【請求項１８】 フォワード型であることを特徴とする
    請求項１〜１７のいずれらかに記載のＤＣ／ＤＣコンバ
    ータ。
19. 【請求項１９】 フライバック型であることを特徴とす
    る請求項１〜１７のいずれらかに記載のＤＣ／ＤＣコン
    バータ。
20. 【請求項２０】 メインスイッチング素子が、電源から
    の電力を、電圧変換するトランスの１次側巻線に断続的
    に通電させ、コンデンサとサブスイッチング素子とが少
    なくとも直列に接続されるアクティブクランプ回路が１
    次側巻線に並列に接続されるＤＣ／ＤＣコンバータの制
    御方法において、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
    ンスイッチング素子をオン／オフし、 前記メインスイッチング素子のオフ動作後に、所望時
    間、前記サブスイッチング素子をオン制御することを特
    徴とするＤＣ／ＤＣコンバータの制御方法。
21. 【請求項２１】 メインスイッチング素子が、電源から
    の電力を、電圧変換するトランスの１次側巻線に断続的
    に通電させ、コンデンサとサブスイッチング素子とが少
    なくとも直列に接続されるアクティブクランプ回路を有
    したＤＣ／ＤＣコンバータにおいて、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
    ンスイッチング素子をオン／オフ制御する第１の制御部
    と、 前記メインスイッチング素子のオフ動作後に、所望時
    間、前記サブスイッチング素子をオン制御する第２の制
    御部と、を有し、 前記アクティブクランプ回路は、前記メインスイッチン
    グ素子に並列に接続されることを特徴とするＤＣ／ＤＣ
    コンバータ。
22. 【請求項２２】 メインスイッチング素子が、電源から
    の電力を、電圧変換するトランスの１次側巻線に断続的
    に通電させ、コンデンサとサブスイッチング素子とが少
    なくとも直列に接続されるアクティブクランプ回路を有
    したＤＣ／ＤＣコンバータにおいて、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
    ンスイッチング素子をオン／オフ制御する第１の制御部
    と、 前記メインスイッチング素子のオフ動作後に、所望時
    間、前記サブスイッチング素子をオン制御する第２の制
    御部と、を有し、 前記トランスの１次側に第１の補助巻線を設け、この補
    助巻線に前記アクティブクランプ回路が並列に接続され
    ることを特徴とするＤＣ／ＤＣコンバータ。
23. 【請求項２３】 メインスイッチング素子が、電源から
    の電力を、電圧変換するトランスの１次側巻線に断続的
    に通電させ、コンデンサとサブスイッチング素子とが少
    なくとも直列に接続されるアクティブクランプ回路を有
    したＤＣ／ＤＣコンバータにおいて、 出力電圧と所望出力電圧との誤差に基づいて、前記メイ
    ンスイッチング素子をオン／オフ制御する第１の制御部
    と、 前記メインスイッチング素子のオフ動作後に、所望時
    間、前記サブスイッチング素子をオン制御する第２の制
    御部と、を有し、 前記トランスの１次側巻線に前記アクティブクランプ回
    路が並列に接続され、前記第１の制御部の共通電位点
    と、前記第２の制御部の共通電位点とを同電位とするこ
    とを特徴とするＤＣ／ＤＣコンバータ。
24. 【請求項２４】 前記第２の制御部は、 前記メインスイッチング素子の制御信号に基づき、前記
    メインスイッチング素子のオフ動作後に、前記サブスイ
    ッチング素子を前記所望時間だけオンさせるパルス信号
    を出力するパルス幅回路と、 このパルス信号に基づき、前記サブスイッチング素子を
    駆動する駆動回路と、を有し、 少なくとも前記パルス幅回路の共通電位点と前記第１の
    制御部の共通電位点とを同電位にすることを特徴とする
    請求項２１乃至請求項２３のいずれかに記載のＤＣ／Ｄ
    Ｃコンバータ。
25. 【請求項２５】 前記トランスは、１次側に第２の補助
    巻線を備え、 前記第２の制御部は、 前記第２の補助巻線に生成される電圧に基づき、前記サ
    ブスイッチング素子を前記所望時間だけオンさせるパル
    ス信号を出力するパルス幅回路と、 このパルス信号に基づき、前記サブスイッチング素子を
    駆動する駆動回路と、を備え、 少なくとも前記パルス幅回路の共通電位点と、前記第１
    の制御部の共通電位点とを、同電位とすることを特徴と
    する請求項２１乃至請求項２３のいずれかに記載のＤＣ
    ／ＤＣコンバータ。
26. 【請求項２６】 前記パルス幅回路の前段に、前記メイ
    ンスイッチング素子の制御信号または前記第２の補助巻
    線に生成される電圧に基づき、前記メインスイッチング
    素子がオフしたことを検知しトリガ信号を出力するトリ
    ガ回路を設け、 前記パルス幅回路は、このトリガ信号に基づき前記パル
    ス信号を生成すると共に、少なくとも前記トリガ回路及
    び前記パルス幅回路の共通電位点と、前記第１の制御部
    の共通電位点とを同電位にすることを特徴とする請求項
    ２４または請求項２５に記載のＤＣ／ＤＣコンバータ。
27. 【請求項２７】 メインスイッチング素子が、電源から
    の電力を、電圧変換するトランスの１次側巻線に断続的
    に通電させ、コンデンサとサブスイッチング素子とが少
    なくとも直列に接続されるアクティブクランプ回路が、
    前記メインスイッチング素子に並列に接続されるＤＣ／
    ＤＣコンバータの制御方法であって、 前記メインスイッチング素子のオフ動作後に、所望時
    間、前記サブスイッチング素子をオン制御することを特
    徴とするＤＣ／ＤＣコンバータの制御方法。
28. 【請求項２８】 メインスイッチング素子が、電源から
    の電力を、電圧変換するトランスの１次側巻線に断続的
    に通電させ、コンデンサとサブスイッチング素子とが少
    なくとも直列に接続されるアクティブクランプ回路が、
    前記トランスの１次側に設けられた補助巻線に並列に接
    続されたＤＣ／ＤＣコンバータの制御方法であって、 前記メインスイッチング素子のオフ動作後に、所望時
    間、前記サブスイッチング素子をオン制御することを特
    徴とするＤＣ／ＤＣコンバータの制御方法。
29. 【請求項２９】 前記トランスの代わりに、インダクタ
    を設けたことを特徴とする請求項２１乃至請求項２８の
    いずれかに記載のＤＣ／ＤＣコンバータまたはＤＣ／Ｄ
    Ｃコンバータの制御方法。