JP3409851B2 - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JP3409851B2 JP3409851B2 JP2001157608A JP2001157608A JP3409851B2 JP 3409851 B2 JP3409851 B2 JP 3409851B2 JP 2001157608 A JP2001157608 A JP 2001157608A JP 2001157608 A JP2001157608 A JP 2001157608A JP 3409851 B2 JP3409851 B2 JP 3409851B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- voltage
- winding
- diode
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、直流電圧を断続す
るためのスイッチのＺＶＳ（ゼロボルトスイッチング）
を行うことができる直流−直流変換器即ちＤＣ−ＤＣコ
ンバータに関する。
るためのスイッチのＺＶＳ（ゼロボルトスイッチング）
を行うことができる直流−直流変換器即ちＤＣ−ＤＣコ
ンバータに関する。
【０００２】
【従来の技術】直流電源の一端と他端との間にトランス
の１次巻線とスイッチとの直列回路を接続し、トランス
の２次巻線に整流平滑回路を接続し、且つスイッチに並
列に部分共振用コンデンサを接続したフライバック型Ｄ
Ｃ−ＤＣコンバータは公知である。この種のフライバッ
ク型ＤＣ−ＤＣコンバータでは、スイッチのオン期間に
トランスにエネルギが蓄積され、スイッチのオフ期間に
トランスの蓄積エネルギが負荷側に放出される。スイッ
チのターンオフ時には、部分共振用コンデンサの電圧が
徐々に上昇するので、ＺＶＳが達成される。これに対し
て、スイッチのターンオン時に部分共振用コンデンサに
電荷が残っている場合には、この電荷がスイッチを介し
て放電するために電力損失が生じる。この電力損失を低
減するためにスイッチのターンオン前に部分共振用コン
デンサの蓄積エネルギの放出を行う方法が知られてい
る。スイッチのターンオン時における典型的なＺＶＳの
方法では、スイッチのオフ期間において、スイッチのオ
ン時にトランスに蓄積されたエネルギの放出が終了した
後に１次巻線のインダクタンスと共振用コンデンサとの
共振によって共振用コンデンサの電荷を放出させ、共振
用コンデンサの電圧即ちスイッチの電圧が実質的に零に
なった時にスイッチをオン状態に制御する。この結果、
スイッチのターンオン時の零電圧スイッチング即ちＺＶ
Ｓが達成される。
の１次巻線とスイッチとの直列回路を接続し、トランス
の２次巻線に整流平滑回路を接続し、且つスイッチに並
列に部分共振用コンデンサを接続したフライバック型Ｄ
Ｃ−ＤＣコンバータは公知である。この種のフライバッ
ク型ＤＣ−ＤＣコンバータでは、スイッチのオン期間に
トランスにエネルギが蓄積され、スイッチのオフ期間に
トランスの蓄積エネルギが負荷側に放出される。スイッ
チのターンオフ時には、部分共振用コンデンサの電圧が
徐々に上昇するので、ＺＶＳが達成される。これに対し
て、スイッチのターンオン時に部分共振用コンデンサに
電荷が残っている場合には、この電荷がスイッチを介し
て放電するために電力損失が生じる。この電力損失を低
減するためにスイッチのターンオン前に部分共振用コン
デンサの蓄積エネルギの放出を行う方法が知られてい
る。スイッチのターンオン時における典型的なＺＶＳの
方法では、スイッチのオフ期間において、スイッチのオ
ン時にトランスに蓄積されたエネルギの放出が終了した
後に１次巻線のインダクタンスと共振用コンデンサとの
共振によって共振用コンデンサの電荷を放出させ、共振
用コンデンサの電圧即ちスイッチの電圧が実質的に零に
なった時にスイッチをオン状態に制御する。この結果、
スイッチのターンオン時の零電圧スイッチング即ちＺＶ
Ｓが達成される。
【０００３】
【発明が解決しようとする課題】ところで、ＤＣ−ＤＣ
コンバータの入力電圧が１００Ｖ〜２３０Ｖのように大
幅に変化する場合においては、入力電圧が高い時にスイ
ッチのオン時間幅が狭くなり、トランスの蓄積エネルギ
が小さくなり、この放出時間も短くなる。このため、蓄
積エネルギの放出終了後に、共振用コンデンサと１次巻
線とからなる共振回路に振動電流が繰返して流れ、スイ
ッチのターンオン時に共振用コンデンサの電荷が零にな
るとは限らない。この結果、スイッチのターンオンがＺ
ＶＳとならずにスイッチング損失が大きくなり、ＤＣ−
ＤＣコンバータの効率が低下することがある。上述のよ
うな問題は負荷が大幅に変化するＤＣ−ＤＣコンバータ
において、軽負荷になった時においても生じる。
コンバータの入力電圧が１００Ｖ〜２３０Ｖのように大
幅に変化する場合においては、入力電圧が高い時にスイ
ッチのオン時間幅が狭くなり、トランスの蓄積エネルギ
が小さくなり、この放出時間も短くなる。このため、蓄
積エネルギの放出終了後に、共振用コンデンサと１次巻
線とからなる共振回路に振動電流が繰返して流れ、スイ
ッチのターンオン時に共振用コンデンサの電荷が零にな
るとは限らない。この結果、スイッチのターンオンがＺ
ＶＳとならずにスイッチング損失が大きくなり、ＤＣ−
ＤＣコンバータの効率が低下することがある。上述のよ
うな問題は負荷が大幅に変化するＤＣ−ＤＣコンバータ
において、軽負荷になった時においても生じる。
【０００４】そこで、本発明の目的は、スイッチのオン
時間幅の変化に拘らずスイッチのターンオン時とターン
オフ時との両方でＺＶＳを行うことができるＤＣ−ＤＣ
コンバータを提供することにある。
時間幅の変化に拘らずスイッチのターンオン時とターン
オフ時との両方でＺＶＳを行うことができるＤＣ−ＤＣ
コンバータを提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するたの本発明は、負荷に直流電力を供給す
るためのＤＣ−ＤＣコンバータであって、流電圧を供給
するための第１及び第２の直流電源端子と、互いに電磁
結合された１次巻線と２次巻線と３次巻線と４次巻線と
を有するトランスと、前記２次巻線に接続された整流平
滑回路と、第１及び第２のスイッチと、前記第１のスイ
ッチに並列に接続されたコンデンサ又は寄生容量から成
る共振用キャパシタンス手段と、共振用インダクタ又は
前記トランスの漏れインダクタンスから成る共振用イン
ダクタンス手段と、第１及び第２のダイオードと、スイ
ッチ制御回路とを有し、前記１次巻線の一端は前記第１
の直流電源端子に接続され、前記第１のスイッチは前記
１次巻線の他端と前記第２の直流電源端子との間に接続
され、前記３次巻線と前記４次巻線と前記共振用インダ
クタンス手段と前記第１のダイオードと前記第２のスイ
ッチとは互いに直列に接続され且つ前記１次巻線と前記
第１のスイッチとの直列回路に対して並列に接続され、
前記第１のダイオードは前記第１及び第２の直流電源端
子から供給される直流電圧によって順方向バイアスされ
る方向性を有し、前記第２のダイオードは前記第１及び
第２の直流電源端子から供給される直流電圧によって逆
バイアスされる方向性を有し且つ前記４次巻線と前記共
振用インダクタンス手段と前記第１のダイオードと前記
第２のスイッチとから成る直列回路に対して並列に接続
され、前記スイッチ制御回路は前記第１のスイッチをオ
ン・オフ制御する第１の制御信号を発生すると共に、前
記第２のスイッチをオン・オフ制御する第２の制御信号
を発生するものであり、前記第２の制御信号は、前記第
１のスイッチのオン開始時点（ｔ1）よりも前の時点
（ｔ0）で前記第２のスイッチのオン制御を開始し、前
記第１のスイッチのオン終了時点（ｔ5）又はこのオン
終了時点（ｔ5）よりも前の時点（例えばｔ4）で前記第
２のスイッチのオン制御を終了させるものであるあるこ
とを特徴とするＤＣ−ＤＣコンバータに係わるものであ
る。
目的を達成するたの本発明は、負荷に直流電力を供給す
るためのＤＣ−ＤＣコンバータであって、流電圧を供給
するための第１及び第２の直流電源端子と、互いに電磁
結合された１次巻線と２次巻線と３次巻線と４次巻線と
を有するトランスと、前記２次巻線に接続された整流平
滑回路と、第１及び第２のスイッチと、前記第１のスイ
ッチに並列に接続されたコンデンサ又は寄生容量から成
る共振用キャパシタンス手段と、共振用インダクタ又は
前記トランスの漏れインダクタンスから成る共振用イン
ダクタンス手段と、第１及び第２のダイオードと、スイ
ッチ制御回路とを有し、前記１次巻線の一端は前記第１
の直流電源端子に接続され、前記第１のスイッチは前記
１次巻線の他端と前記第２の直流電源端子との間に接続
され、前記３次巻線と前記４次巻線と前記共振用インダ
クタンス手段と前記第１のダイオードと前記第２のスイ
ッチとは互いに直列に接続され且つ前記１次巻線と前記
第１のスイッチとの直列回路に対して並列に接続され、
前記第１のダイオードは前記第１及び第２の直流電源端
子から供給される直流電圧によって順方向バイアスされ
る方向性を有し、前記第２のダイオードは前記第１及び
第２の直流電源端子から供給される直流電圧によって逆
バイアスされる方向性を有し且つ前記４次巻線と前記共
振用インダクタンス手段と前記第１のダイオードと前記
第２のスイッチとから成る直列回路に対して並列に接続
され、前記スイッチ制御回路は前記第１のスイッチをオ
ン・オフ制御する第１の制御信号を発生すると共に、前
記第２のスイッチをオン・オフ制御する第２の制御信号
を発生するものであり、前記第２の制御信号は、前記第
１のスイッチのオン開始時点（ｔ1）よりも前の時点
（ｔ0）で前記第２のスイッチのオン制御を開始し、前
記第１のスイッチのオン終了時点（ｔ5）又はこのオン
終了時点（ｔ5）よりも前の時点（例えばｔ4）で前記第
２のスイッチのオン制御を終了させるものであるあるこ
とを特徴とするＤＣ−ＤＣコンバータに係わるものであ
る。
【０００６】なお、請求項２に示すように第１のスイッ
チに並列にダイオードを接続することが望ましい。ま
た、請求項３に示すように、整流平滑回路を、整流用ダ
イオードと平滑用コンデンサとで構成し、第１のスイッ
チのオフ期間に２次巻線に得られる電圧で整流用ダイオ
ードが導通するように構成することができる。また、請
求項４に示すように、３次巻線及び４次巻線の極性を、
１次巻線と同一に構成することが望ましい。また、制御
回路を、請求項５又は６に示すように構成することが望
ましい。
チに並列にダイオードを接続することが望ましい。ま
た、請求項３に示すように、整流平滑回路を、整流用ダ
イオードと平滑用コンデンサとで構成し、第１のスイッ
チのオフ期間に２次巻線に得られる電圧で整流用ダイオ
ードが導通するように構成することができる。また、請
求項４に示すように、３次巻線及び４次巻線の極性を、
１次巻線と同一に構成することが望ましい。また、制御
回路を、請求項５又は６に示すように構成することが望
ましい。
【０００７】
【発明の効果】各請求項の発明によれば、第２のスイッ
チによって共振用コンデンサの電荷を強制的に放出して
第１のスイッチの電圧を零ボルトにすることができるの
で、第１のスイッチのターンオン時の零電圧スイッチン
グ即ちＺＶＳを安定的に達成することができる。この結
果、第１のスイッチのターンオン時とターンオフ時の両
方のＺＶＳを行うことができ、ＤＣ−ＤＣコンバータの
効率を向上させることができる。また、第１のスイッチ
のオン時間幅が変化しても共振用コンデンサが第２のス
イッチに依存して強制的に放電されるので、第１のスイ
ッチのターンオン時のＺＶＳを行うことができる。ま
た、第２のスイッチのターンオン時には零電流スイッチ
ング即ちＺＣＳとなり、このターンオフ時にはＺＶＳと
なるので、第２のスイッチを設けることによる電力損失
の増大を抑えることができる。また、請求項５及び６の
発明によれば、制御回路を簡単な構成にすることができ
る。
チによって共振用コンデンサの電荷を強制的に放出して
第１のスイッチの電圧を零ボルトにすることができるの
で、第１のスイッチのターンオン時の零電圧スイッチン
グ即ちＺＶＳを安定的に達成することができる。この結
果、第１のスイッチのターンオン時とターンオフ時の両
方のＺＶＳを行うことができ、ＤＣ−ＤＣコンバータの
効率を向上させることができる。また、第１のスイッチ
のオン時間幅が変化しても共振用コンデンサが第２のス
イッチに依存して強制的に放電されるので、第１のスイ
ッチのターンオン時のＺＶＳを行うことができる。ま
た、第２のスイッチのターンオン時には零電流スイッチ
ング即ちＺＣＳとなり、このターンオフ時にはＺＶＳと
なるので、第２のスイッチを設けることによる電力損失
の増大を抑えることができる。また、請求項５及び６の
発明によれば、制御回路を簡単な構成にすることができ
る。
【０００８】
【実施形態】次に、図１〜図６を参照して本発明の実施
形態を説明する。
形態を説明する。
【０００９】
【第１の実施形態】本発明の第１の実施形態に従う図１
に示すフライバック型ＤＣ−ＤＣコンバータは、例えば
整流平滑回路から成る直流電源Ｅi に接続された第１及
び第２の直流電源端子１ａ、１ｂと、互いに電磁結合さ
れた１次巻線Ｎ1 と２次巻線Ｎ2 と３次巻線Ｎ3 と４次
巻線Ｎ4 とを有するトランスＴと、ＦＥＴから成る第１
のスイッチとしての主スイッチＱ1 と、主コンデンサと
呼ぶこともできる共振用コンデンサＣ1 と、第１の主ダ
イオードＤ1 と、２次巻線Ｎ2 と出力端子２ａ、２ｂと
の間に接続された整流平滑回路３と、スイッチ制御回路
４と、ＦＥＴから成る第２のスイッチとしての補助スイ
ッチＱ2 と、第２の主ダイオードＤ2 と、共振用インダ
クタンス手段としての共振用インダクタＬ1 と、第１及
び第２の補助ダイオードＤa 、Ｄｂとを有している。な
お、本願の特許請求の範囲では、第１及び第２の補助ダ
イオードＤa 、Ｄｂを第１及び第２のダイオードと言
い，第１の主ダイオードＤ1を第３のダイオードと言っ
ている。トランスＴの１次巻線Ｎ1 、２次巻線Ｎ2 、３
次巻線Ｎ3 及び４次巻線Ｎ4 は磁気コアFに巻き回さ
れ、これらの極性は図１で黒丸で示すように設定されて
いる。即ち、２次巻線Ｎ2 の極性は１次巻線Ｎ1 の極性
と逆である。また、３次巻線Ｎ3 及び４次巻線Ｎ4の極
性は電源Eiの電圧を基準にして、１次巻線Ｎ1の極性と
同一である。また、図１の実施形態では１次巻線Ｎ1と
３次巻線Ｎ3の巻数は同一であり、４次巻線Ｎ4の巻数は
１次巻線Ｎ1と３次巻線Ｎ3の巻数に比べ少なく設定して
ある。この理由はスイッチＱ2の耐圧の問題であって、
Ｎ4をＮ1やＮ3と同じ巻数にすると、 Ｖｑ2＝Ｖｑ1＋（Ｎ4／Ｎ3）Ｅｉ の関係からスイッチＱ2にはスイッチＱ１に印加される
電圧の約２倍近い電圧がかかる。その為スイッチ素子の
耐圧の許容できる範囲に巻数を調整する。ＡＣ１００Ｖ
系では巻線Ｎ4は巻線Ｎ1、Ｎ3と同じであってもあまり
問題はないが、ワ−ルドワイド用のＡＣ２００Ｖ系は、
巻線Ｎ4 の巻数を巻線Ｎ3の巻数の２０％〜５０％程度
に決定するのが望ましい。
に示すフライバック型ＤＣ−ＤＣコンバータは、例えば
整流平滑回路から成る直流電源Ｅi に接続された第１及
び第２の直流電源端子１ａ、１ｂと、互いに電磁結合さ
れた１次巻線Ｎ1 と２次巻線Ｎ2 と３次巻線Ｎ3 と４次
巻線Ｎ4 とを有するトランスＴと、ＦＥＴから成る第１
のスイッチとしての主スイッチＱ1 と、主コンデンサと
呼ぶこともできる共振用コンデンサＣ1 と、第１の主ダ
イオードＤ1 と、２次巻線Ｎ2 と出力端子２ａ、２ｂと
の間に接続された整流平滑回路３と、スイッチ制御回路
４と、ＦＥＴから成る第２のスイッチとしての補助スイ
ッチＱ2 と、第２の主ダイオードＤ2 と、共振用インダ
クタンス手段としての共振用インダクタＬ1 と、第１及
び第２の補助ダイオードＤa 、Ｄｂとを有している。な
お、本願の特許請求の範囲では、第１及び第２の補助ダ
イオードＤa 、Ｄｂを第１及び第２のダイオードと言
い，第１の主ダイオードＤ1を第３のダイオードと言っ
ている。トランスＴの１次巻線Ｎ1 、２次巻線Ｎ2 、３
次巻線Ｎ3 及び４次巻線Ｎ4 は磁気コアFに巻き回さ
れ、これらの極性は図１で黒丸で示すように設定されて
いる。即ち、２次巻線Ｎ2 の極性は１次巻線Ｎ1 の極性
と逆である。また、３次巻線Ｎ3 及び４次巻線Ｎ4の極
性は電源Eiの電圧を基準にして、１次巻線Ｎ1の極性と
同一である。また、図１の実施形態では１次巻線Ｎ1と
３次巻線Ｎ3の巻数は同一であり、４次巻線Ｎ4の巻数は
１次巻線Ｎ1と３次巻線Ｎ3の巻数に比べ少なく設定して
ある。この理由はスイッチＱ2の耐圧の問題であって、
Ｎ4をＮ1やＮ3と同じ巻数にすると、 Ｖｑ2＝Ｖｑ1＋（Ｎ4／Ｎ3）Ｅｉ の関係からスイッチＱ2にはスイッチＱ１に印加される
電圧の約２倍近い電圧がかかる。その為スイッチ素子の
耐圧の許容できる範囲に巻数を調整する。ＡＣ１００Ｖ
系では巻線Ｎ4は巻線Ｎ1、Ｎ3と同じであってもあまり
問題はないが、ワ−ルドワイド用のＡＣ２００Ｖ系は、
巻線Ｎ4 の巻数を巻線Ｎ3の巻数の２０％〜５０％程度
に決定するのが望ましい。
【００１０】１次巻線Ｎ1 の一端は第１の直流電源端子
１ａに接続されている。第１のスイッチＱ１は１次巻線
Ｎ1 の他端とグランド側の第２の直流電源端子１ｂとの
間に接続されている。主コンデンサ又は部分共振用コン
デンサ又はスナバ用コンデンサとも呼ぶことができる共
振用コンデンサＣ1 及び第１の主ダイオードＤ1 は、主
スイッチＱ1 に並列に接続されている。なお、第１の主
ダイオードＤ1 は電源Ｅiの電圧で逆バイアスされる方
向性を有している。また、共振用コンデンサＣ1を主ス
イッチＱ1 の主端子間即ちドレイン・ソース間の寄生容
量とすることができる。また、逆方向電流を流すための
第１の主ダイオードＤ1 は主スイッチＱ1 の内蔵又は寄
生ダイオードとすることができる。整流平滑回路３は、
整流用ダイオードＤo と平滑用コンデンサＣo とから成
る。平滑用コンデンサＣo は整流用ダイオードＤo を介
して２次巻線Ｎ2 に並列に接続されている。２次巻線Ｎ
2の極性は１次巻線Ｎ1 の極性と逆であるので、１次巻
線Ｎ1 に電源Ｅi の電圧が印加されている時には、整流
用ダイオードＤo が非導通状態に保たれ、主スイッチＱ
1のオフ期間にトランスＴ1 の蓄積エネルギの放出で発
生する２次巻線Ｎ2の電圧で整流用ダイオードＤo が導
通し、平滑用コンデンサＣo を充電し、出力端子２ａ、
２ｂ間の負荷Ｒo に電力を供給する。
１ａに接続されている。第１のスイッチＱ１は１次巻線
Ｎ1 の他端とグランド側の第２の直流電源端子１ｂとの
間に接続されている。主コンデンサ又は部分共振用コン
デンサ又はスナバ用コンデンサとも呼ぶことができる共
振用コンデンサＣ1 及び第１の主ダイオードＤ1 は、主
スイッチＱ1 に並列に接続されている。なお、第１の主
ダイオードＤ1 は電源Ｅiの電圧で逆バイアスされる方
向性を有している。また、共振用コンデンサＣ1を主ス
イッチＱ1 の主端子間即ちドレイン・ソース間の寄生容
量とすることができる。また、逆方向電流を流すための
第１の主ダイオードＤ1 は主スイッチＱ1 の内蔵又は寄
生ダイオードとすることができる。整流平滑回路３は、
整流用ダイオードＤo と平滑用コンデンサＣo とから成
る。平滑用コンデンサＣo は整流用ダイオードＤo を介
して２次巻線Ｎ2 に並列に接続されている。２次巻線Ｎ
2の極性は１次巻線Ｎ1 の極性と逆であるので、１次巻
線Ｎ1 に電源Ｅi の電圧が印加されている時には、整流
用ダイオードＤo が非導通状態に保たれ、主スイッチＱ
1のオフ期間にトランスＴ1 の蓄積エネルギの放出で発
生する２次巻線Ｎ2の電圧で整流用ダイオードＤo が導
通し、平滑用コンデンサＣo を充電し、出力端子２ａ、
２ｂ間の負荷Ｒo に電力を供給する。
【００１１】３次巻線Ｎ3と４次巻線Ｎ4 と共振用イン
ダクタＬ1 と第１の補助ダイオードＤa と補助スイッチ
Ｑ2 とは互いに直列に接続されて共振補助回路を形成し
ている。この補助回路は、１次巻線Ｎ1と主スイッチＱ1
との直列回路及び電源Ｅiに対してそれぞれ並列に接続
されている。第１の補助ダイオードＤaは電源Ｅiの電圧
で順方向バイアスされる方向性を有する。補助スイッチ
Ｑ2に並列に第２の主ダイオードＤ2が接続されている。
なお、第２の主ダイオードＤ2 を補助スイッチＱ1 の内
蔵即ち寄生ダイオードとすることができる。第２の補助
ダイオードＤbは、Ｎ4 −Ｌ1 −Ｄa −Ｑ2 から成る補
助回路に対して並列に接続されている。第２の補助ダイ
オードＤbは電源Ｅiの電圧によって逆方向バイアスされ
る方向性を有する。スイッチ制御回路４は出力端子２
ａ、２ｂと主スイッチＱ1 の制御端子即ちゲートと補助
スイッチＱ2 の制御端子即ちゲートに接続され、主スイ
ッチＱ1 に図３（Ａ）に示す第１の制御信号Ｖg1を送
り、補助スイッチＱ2 に図３（Ｂ）に示す第２の制御信
号Ｖg2を送る。
ダクタＬ1 と第１の補助ダイオードＤa と補助スイッチ
Ｑ2 とは互いに直列に接続されて共振補助回路を形成し
ている。この補助回路は、１次巻線Ｎ1と主スイッチＱ1
との直列回路及び電源Ｅiに対してそれぞれ並列に接続
されている。第１の補助ダイオードＤaは電源Ｅiの電圧
で順方向バイアスされる方向性を有する。補助スイッチ
Ｑ2に並列に第２の主ダイオードＤ2が接続されている。
なお、第２の主ダイオードＤ2 を補助スイッチＱ1 の内
蔵即ち寄生ダイオードとすることができる。第２の補助
ダイオードＤbは、Ｎ4 −Ｌ1 −Ｄa −Ｑ2 から成る補
助回路に対して並列に接続されている。第２の補助ダイ
オードＤbは電源Ｅiの電圧によって逆方向バイアスされ
る方向性を有する。スイッチ制御回路４は出力端子２
ａ、２ｂと主スイッチＱ1 の制御端子即ちゲートと補助
スイッチＱ2 の制御端子即ちゲートに接続され、主スイ
ッチＱ1 に図３（Ａ）に示す第１の制御信号Ｖg1を送
り、補助スイッチＱ2 に図３（Ｂ）に示す第２の制御信
号Ｖg2を送る。
【００１２】図１の制御回路４は、図２に示すように電
圧検出回路１１と、差動増幅器１２と、基準電圧源１３
と、比較用波形発生器としての三角波発生器１４と、第
１の比較器１５と、レベル設定回路１６と、第２の比較
器１７と、タイマとしてのモノマルチバイブレータ（Ｍ
ＭＶ）１８とから成る。電圧検出回路１１は出力端子２
ａ、２ｂ間の電圧を検出し、この検出値を差動増幅器１
２に送る。差動増幅器１２は前記検出値と基準電圧源１
３の基準電圧との差に相当する差電圧即ち第１の電圧Ｖ
１を第１の比較器１５に送る。従って、電圧検出回路１
１と差動増幅器１２と基準電圧源１３とで第１の電圧Ｖ
１を得るための出力電圧検出手段が構成されている。第
１の比較器１５は図４に示すように差電圧Ｖ１と三角波
発生器１４の２０〜１５０ｋＨｚ程度の繰返し周波数を
有する三角波電圧Ｖｔとを比較して図４（Ｂ）に示すＰ
ＷＭパルスを形成し、これを第１の制御信号Ｖｇ１とし
て主スイッチＱ１のゲートに送る。なお、三角波発生器
１４の代りに比較用波形として鋸波電圧を発生する鋸波
発生器を使用することができる。レベル設定回路１６は
差動増幅器１２の出力電圧Ｖ１を抵抗Ｒ１,Ｒ２で分割
し、差動増幅器１２の出力電圧Ｖ１よりも僅かに低いレ
ベルの第２の電圧Ｖ２を出力する。従って、レベル設定
回路１６が第２の電圧Ｖ2を得るための手段として機能
している。第２の比較器１７は三角波発生器１４の三角
波電圧Ｖｔとレベル設定回路１６の出力電圧Ｖ２とを比
較して第１の比較器１５のＰＷＭパルスよりも僅かに広
いパルスを図４（Ｃ）に示すように形成する。第２の比
較器１７の出力パルスの立上り時点ｔ０は第１の比較器
１５の出力パルスの立上り時点ｔ1よりも少し前であ
る。ＭＭＶ１８は第２の比較器１７の出力パルスの立上
りでトリガされて図４（Ｄ）のパルスを形成する。図４
（Ｄ）のｔ0〜ｔ4期間に示すパルスは、図３（Ｂ）のｔ
0〜ｔ4期間のパルスと同一のものを示す。ＭＭＶ１８の
出力パルスの立下り時点即ち補助スイッチＱ2のオン終
了時点を、主スイッチＱ１のオン終了時点ｔ5まで延長
させることができる。要するに、補助スイッチＱ2は遅
くともｔ5時点でオフに制御される。図４（Ｄ）のパル
スは補助スイッチＱ2のゲ−トに送られる。
圧検出回路１１と、差動増幅器１２と、基準電圧源１３
と、比較用波形発生器としての三角波発生器１４と、第
１の比較器１５と、レベル設定回路１６と、第２の比較
器１７と、タイマとしてのモノマルチバイブレータ（Ｍ
ＭＶ）１８とから成る。電圧検出回路１１は出力端子２
ａ、２ｂ間の電圧を検出し、この検出値を差動増幅器１
２に送る。差動増幅器１２は前記検出値と基準電圧源１
３の基準電圧との差に相当する差電圧即ち第１の電圧Ｖ
１を第１の比較器１５に送る。従って、電圧検出回路１
１と差動増幅器１２と基準電圧源１３とで第１の電圧Ｖ
１を得るための出力電圧検出手段が構成されている。第
１の比較器１５は図４に示すように差電圧Ｖ１と三角波
発生器１４の２０〜１５０ｋＨｚ程度の繰返し周波数を
有する三角波電圧Ｖｔとを比較して図４（Ｂ）に示すＰ
ＷＭパルスを形成し、これを第１の制御信号Ｖｇ１とし
て主スイッチＱ１のゲートに送る。なお、三角波発生器
１４の代りに比較用波形として鋸波電圧を発生する鋸波
発生器を使用することができる。レベル設定回路１６は
差動増幅器１２の出力電圧Ｖ１を抵抗Ｒ１,Ｒ２で分割
し、差動増幅器１２の出力電圧Ｖ１よりも僅かに低いレ
ベルの第２の電圧Ｖ２を出力する。従って、レベル設定
回路１６が第２の電圧Ｖ2を得るための手段として機能
している。第２の比較器１７は三角波発生器１４の三角
波電圧Ｖｔとレベル設定回路１６の出力電圧Ｖ２とを比
較して第１の比較器１５のＰＷＭパルスよりも僅かに広
いパルスを図４（Ｃ）に示すように形成する。第２の比
較器１７の出力パルスの立上り時点ｔ０は第１の比較器
１５の出力パルスの立上り時点ｔ1よりも少し前であ
る。ＭＭＶ１８は第２の比較器１７の出力パルスの立上
りでトリガされて図４（Ｄ）のパルスを形成する。図４
（Ｄ）のｔ0〜ｔ4期間に示すパルスは、図３（Ｂ）のｔ
0〜ｔ4期間のパルスと同一のものを示す。ＭＭＶ１８の
出力パルスの立下り時点即ち補助スイッチＱ2のオン終
了時点を、主スイッチＱ１のオン終了時点ｔ5まで延長
させることができる。要するに、補助スイッチＱ2は遅
くともｔ5時点でオフに制御される。図４（Ｄ）のパル
スは補助スイッチＱ2のゲ−トに送られる。
【００１３】次に、図１のコンバータの動作を図３及び
図４の波形図を参照して説明する。なお、説明を容易に
するために電流経路を回路要素の参照符号のみで示すこ
ともある。 （ｔ０以前及びｔ６〜ｔ７期間）図３のｔ０よりも前の
期間及びｔ６〜ｔ７期間においては、主スイッチＱ１と
補助スイッチＱ２との両方がオフである。この期間では
主スイッチＱ１がオンの時にトランスＴ１に蓄積された
エネルギの放出に基づいて２次巻線Ｎ２にダイオードＤ
0を順方向バイアスする向きの電圧が発生し、図３
（Ｇ）に示すようにダイオードＤ0が導通状態となり、
平滑用コンデンサＣ0の充電及び負荷Ｒ0への電力供給が
生じる。
図４の波形図を参照して説明する。なお、説明を容易に
するために電流経路を回路要素の参照符号のみで示すこ
ともある。 （ｔ０以前及びｔ６〜ｔ７期間）図３のｔ０よりも前の
期間及びｔ６〜ｔ７期間においては、主スイッチＱ１と
補助スイッチＱ２との両方がオフである。この期間では
主スイッチＱ１がオンの時にトランスＴ１に蓄積された
エネルギの放出に基づいて２次巻線Ｎ２にダイオードＤ
0を順方向バイアスする向きの電圧が発生し、図３
（Ｇ）に示すようにダイオードＤ0が導通状態となり、
平滑用コンデンサＣ0の充電及び負荷Ｒ0への電力供給が
生じる。
【００１４】（ｔ０〜ｔ１期間）補助スイッチＱ２がオ
ン状態になるｔ０時点から主スイッチＱ１がオン状態に
なるｔ１時点までのｔ０〜ｔ１期間では、共振動作によ
って共振用コンデンサＣ１の電荷が放出され、この電圧
即ち主スイッチＱ１の電圧Ｖｑ１が零に向って徐々に低
下する。即ち、ｔ０〜ｔ１期間では、補助スイッチＱ２
がオンになるので、電源Ｅｉ−３次巻線Ｎ３−４次巻線
Ｎ４−共振用インダクタＬ１−第１の補助ダイオードＤ
ａ−補助スイッチＱ２から成る第１の経路の電流と、共
振用コンデンサＣ1−１次巻線Ｎ１−３次巻線Ｎ３−4次
巻線Ｎ４−共振用インダクタＬ１−第１の補助ダイオー
ドＤａ−補助スイッチＱ２から成る第２の経路の電流と
が流れる。３次巻線Ｎ３及び４次巻線Ｎ４に第１の経路
の電流が流れると、2次巻線Ｎ２に整流用ダイオードＤ0
を逆バイアスする方向の電圧が発生するので、このダイ
オードＤ0は非導通に転換し、図３（Ｇ）に示すように
ダイオードＤ0の電流Ｉｄ0は零になる。これにより、共
振用コンデンサC1の放電が可能になり、共振用コンデン
サＣ１の放電電流が流れ、主スイッチＱ１のドレイン・
ソ−ス間電圧Ｖｑ１が図３（Ｃ）に示すように徐々に低
下し、ｔ１時点で実質的に零になる。なお、補助スイッ
チＱ2に直列にインダクタンスＬ1が接続されているの
で、補助スイッチＱ2の電流Ｉｑ２は図３（Ｆ）に示す
ように、ｔ０から徐々に増大する。この結果、補助スイ
ッチＱ２の零電流スイッチングが達成される。
ン状態になるｔ０時点から主スイッチＱ１がオン状態に
なるｔ１時点までのｔ０〜ｔ１期間では、共振動作によ
って共振用コンデンサＣ１の電荷が放出され、この電圧
即ち主スイッチＱ１の電圧Ｖｑ１が零に向って徐々に低
下する。即ち、ｔ０〜ｔ１期間では、補助スイッチＱ２
がオンになるので、電源Ｅｉ−３次巻線Ｎ３−４次巻線
Ｎ４−共振用インダクタＬ１−第１の補助ダイオードＤ
ａ−補助スイッチＱ２から成る第１の経路の電流と、共
振用コンデンサＣ1−１次巻線Ｎ１−３次巻線Ｎ３−4次
巻線Ｎ４−共振用インダクタＬ１−第１の補助ダイオー
ドＤａ−補助スイッチＱ２から成る第２の経路の電流と
が流れる。３次巻線Ｎ３及び４次巻線Ｎ４に第１の経路
の電流が流れると、2次巻線Ｎ２に整流用ダイオードＤ0
を逆バイアスする方向の電圧が発生するので、このダイ
オードＤ0は非導通に転換し、図３（Ｇ）に示すように
ダイオードＤ0の電流Ｉｄ0は零になる。これにより、共
振用コンデンサC1の放電が可能になり、共振用コンデン
サＣ１の放電電流が流れ、主スイッチＱ１のドレイン・
ソ−ス間電圧Ｖｑ１が図３（Ｃ）に示すように徐々に低
下し、ｔ１時点で実質的に零になる。なお、補助スイッ
チＱ2に直列にインダクタンスＬ1が接続されているの
で、補助スイッチＱ2の電流Ｉｑ２は図３（Ｆ）に示す
ように、ｔ０から徐々に増大する。この結果、補助スイ
ッチＱ２の零電流スイッチングが達成される。
【００１５】（ｔ１〜ｔ２期間）ｔ１〜ｔ２期間の開始
時点ｔ１で主スイッチＱ１をオン制御すると、ｔ１時点
では主スイッチＱ１の電圧Ｖｑ１が実質的に零であるの
で、ＺＶＳが達成され、主スイッチＱ１のスイッチング
損失が小さくなる。このｔ１〜ｔ２期間では、前のｔ０
〜ｔ１期間で共振用インダクタＬ１に蓄積されたエネル
ギの放出に基づき、共振用インダクタＬ１−第１の補助
ダイオードDa−補助スイッチＱ２−第１の主ダイオード
Ｄ１又は主スイッチＱ１−１次巻線Ｎ１−３次巻線Ｎ３
−４次巻線Ｎ４の経路で電流が流れる。また、このｔ１
〜ｔ２期間には、共振用インダクタＬ１−第１の補助ダ
イオードDa−補助スイッチＱ２−電源Ｅｉ−３次巻線Ｎ
３−４次巻線Ｎ４の経路にも電流が流れ、更に、Ｌ1−
Ｄａ−Ｑ2−Ｄｂ−Ｎ4の経路の電流も流れる。なお、図
３（Ｄ）の電流Ｉｑ１は、主スイッチＱ１の電流と第１
の主ダイオードＤ１の電流との合計を示す。従って、第
１の主ダイオードＤ１を通って電流が流れている時には
電流Ｉｑ１が負になる。ｔ１〜ｔ２期間に３次巻線Ｎ３
及び４次巻線Ｎ４に電流が流れた時に、２次巻線Ｎ２に
は整流用ダイオードＤ0を逆バイアスする向きの電圧が
誘起する。従って、トランスＴから負荷Ｒ0への電力供
給が阻止され、トランスＴにエネルギが蓄積される。即
ち、インダクタＬ１から放出されたエネルギはトランス
Ｔに蓄積される。
時点ｔ１で主スイッチＱ１をオン制御すると、ｔ１時点
では主スイッチＱ１の電圧Ｖｑ１が実質的に零であるの
で、ＺＶＳが達成され、主スイッチＱ１のスイッチング
損失が小さくなる。このｔ１〜ｔ２期間では、前のｔ０
〜ｔ１期間で共振用インダクタＬ１に蓄積されたエネル
ギの放出に基づき、共振用インダクタＬ１−第１の補助
ダイオードDa−補助スイッチＱ２−第１の主ダイオード
Ｄ１又は主スイッチＱ１−１次巻線Ｎ１−３次巻線Ｎ３
−４次巻線Ｎ４の経路で電流が流れる。また、このｔ１
〜ｔ２期間には、共振用インダクタＬ１−第１の補助ダ
イオードDa−補助スイッチＱ２−電源Ｅｉ−３次巻線Ｎ
３−４次巻線Ｎ４の経路にも電流が流れ、更に、Ｌ1−
Ｄａ−Ｑ2−Ｄｂ−Ｎ4の経路の電流も流れる。なお、図
３（Ｄ）の電流Ｉｑ１は、主スイッチＱ１の電流と第１
の主ダイオードＤ１の電流との合計を示す。従って、第
１の主ダイオードＤ１を通って電流が流れている時には
電流Ｉｑ１が負になる。ｔ１〜ｔ２期間に３次巻線Ｎ３
及び４次巻線Ｎ４に電流が流れた時に、２次巻線Ｎ２に
は整流用ダイオードＤ0を逆バイアスする向きの電圧が
誘起する。従って、トランスＴから負荷Ｒ0への電力供
給が阻止され、トランスＴにエネルギが蓄積される。即
ち、インダクタＬ１から放出されたエネルギはトランス
Ｔに蓄積される。
【００１６】（ｔ２〜ｔ３期間）ｔ２時点で第１の主ダ
イオードＤ１及び第２の補助ダイオードＤｂの順バイア
ス状態を維持することができなくなると、Ｌ1−Ｄａ−
Ｑ2−Ｄ1−Ｎ1−Ｎ3−Ｎ4の経路の電流が零になり、且
つＬ1−Ｄａ−Ｑ2−Ｄｂ−Ｎ4の経路の電流Ｉｄｂも零
になる。従って、共振用インダクタＬ1の残りのエネル
ギはｔ２〜ｔ３期間にＬ1−Ｄａ−Ｑ2−Ｅｉ−Ｎ3−Ｎ4
の経路で放出される。主スイッチＱ１はｔ１時点から既
にオン制御されているので、ｔ２〜ｔ３期間にはＥｉ−
Ｎ１−Ｑ１の経路で主スイッチＱ１の正方向の電流Ｉｑ
１が流れる。この時、整流ダイオードＤ0は非導通であ
るから、インダクタンスを有するトランスＴに対するエ
ネルギの蓄積が生じる。
イオードＤ１及び第２の補助ダイオードＤｂの順バイア
ス状態を維持することができなくなると、Ｌ1−Ｄａ−
Ｑ2−Ｄ1−Ｎ1−Ｎ3−Ｎ4の経路の電流が零になり、且
つＬ1−Ｄａ−Ｑ2−Ｄｂ−Ｎ4の経路の電流Ｉｄｂも零
になる。従って、共振用インダクタＬ1の残りのエネル
ギはｔ２〜ｔ３期間にＬ1−Ｄａ−Ｑ2−Ｅｉ−Ｎ3−Ｎ4
の経路で放出される。主スイッチＱ１はｔ１時点から既
にオン制御されているので、ｔ２〜ｔ３期間にはＥｉ−
Ｎ１−Ｑ１の経路で主スイッチＱ１の正方向の電流Ｉｑ
１が流れる。この時、整流ダイオードＤ0は非導通であ
るから、インダクタンスを有するトランスＴに対するエ
ネルギの蓄積が生じる。
【００１７】（ｔ３〜ｔ４期間）ｔ３〜ｔ４期間は、図
３（Ｆ）に示す補助スイッチＱ２の電流Ｉｑ２が零にな
った時点ｔ３から補助スイッチＱ２がターンオフ制御さ
れる時点ｔ４までの期間に相当する。ｔ３〜ｔ４期間で
は補助スイッチＱ２のオン制御が維持されているが、第
１の補助ダイオードＤａが逆バイアス状態に保たれてい
るので、補助スイッチＱ２を通る電流Ｉｑ２は流れな
い。従って、ｔ３〜ｔ４期間には、Ｅｉ−Ｎ１−Ｑ１の
経路の電流Ｉｑ１のみが流れ、トランスＴに対するエネ
ルギの蓄積動作が生じる。補助スイッチＱ2のオン終了
時点は、主スイッチＱ1のオン開始時点ｔ1とオン終了時
点ｔ５との間に設定される。なお、補助スイッチＱ2の
好ましいオン終了時点は、図３のｔ3〜ｔ5期間内であ
る。また、補助スイッチＱ２のオン開始時点ｔ０は、共
振動作によって主スイッチＱ１の電圧Ｖｑ１を主スイッ
チＱ１のオン開始時点ｔ１において実質的に零にするこ
とができるように決定する。即ち、ｔ０〜ｔ１期間は、
共振用コンデンサC1の実質的に全電荷を放出するために
必要な時間に決定する。主スイッチＱ１の電圧Ｖｑ１が
ｔ０時点の値からｔ１時点の値に変化する時間長は共振
回路の回路定数によって決まる。図２のレベル設定回路
１６は、図３のｔ０〜ｔ１期間を得ることができるよう
に第２の比較器１７の入力レベルを設定するものであ
る。主スイッチＱ1のタ−ンオン時点は、この電圧Ｖｑ1
が零になる時点ｔ１からｔ2時点までの期間内の任意の
時点であることが望ましい。ここで、ｔ2時点は第１の
主ダイオ−ドＤ1の導通状態が終了する時点である。共
振用コンデンサＣ1の電圧が零になり且つ第１の主ダイ
オ−ドＤ1が導通している期間ｔ1〜ｔ2は主スイッチＱ1
の電圧Ｖｑ1が実質的に零であるので、この期間ｔ1〜ｔ
2に主スイッチＱ1にゲ−ト信号Ｖｇ1を印加すると、Ｚ
ＶＳが達成される。図３では主スイッチＱ1のゲ−ト信
号Ｖｇ1をｔ1時点で印加しているが、ゲ−ト信号Ｖｇ1
の発生時点のバラツキを考慮して、ｔ1時点とｔ2時点と
のほぼ中間時点でゲ−ト信号Ｖｇ1を低レベルから高レ
ベルの転換させることが望ましい。但し、主スイッチＱ
1のオン制御開始時点がこの電圧Ｖｑ1が零になるｔ1よ
りも前であっても、この電圧Ｖｑ1がｔ0時点から低下を
開始した後であれば、この電圧Ｖｑ1が低下している分
だけスイッチング損失の低減効果を得ることができる。
また、主スイッチＱ1のオン制御開始時点が、ｔ2よりも
少し後であってもスイッチング損失低減効果を得ること
ができる。即ち、もし、ｔ2で主スイッチＱ1がオンにな
らないために、共振用コンデンサＣ1の充電が開始した
としても、この電圧がｔ０時点の主スイッチＱ1の電圧
Ｖｑ1よりも低い範囲であれば、この低い分だけスイッ
チング損失が低減する。従って、主スイッチＱ1のオン
制御開始の可能な時点は、補助スイッチＱ2をオン制御
した時点ｔ０よりも後であり且つ主スイッチＱ1の電圧
Ｖｑ1がｔ０時点の主スイッチＱ1の電圧Ｖｑ1よりも低
くなっている期間内の任意の時点である。図３におい
て、補助スイッチＱ2のオフ制御終了時点は、図３
（Ｆ）に示す補助スイッチＱ2の電流Ｉｑ2が零になる時
点ｔ3よりも後のｔ４であるので、補助スイッチＱ2のタ
−ンオフ時の零電流スイッチングが達成され、補助スイ
ッチＱ２の電力損失が小さくなる。
３（Ｆ）に示す補助スイッチＱ２の電流Ｉｑ２が零にな
った時点ｔ３から補助スイッチＱ２がターンオフ制御さ
れる時点ｔ４までの期間に相当する。ｔ３〜ｔ４期間で
は補助スイッチＱ２のオン制御が維持されているが、第
１の補助ダイオードＤａが逆バイアス状態に保たれてい
るので、補助スイッチＱ２を通る電流Ｉｑ２は流れな
い。従って、ｔ３〜ｔ４期間には、Ｅｉ−Ｎ１−Ｑ１の
経路の電流Ｉｑ１のみが流れ、トランスＴに対するエネ
ルギの蓄積動作が生じる。補助スイッチＱ2のオン終了
時点は、主スイッチＱ1のオン開始時点ｔ1とオン終了時
点ｔ５との間に設定される。なお、補助スイッチＱ2の
好ましいオン終了時点は、図３のｔ3〜ｔ5期間内であ
る。また、補助スイッチＱ２のオン開始時点ｔ０は、共
振動作によって主スイッチＱ１の電圧Ｖｑ１を主スイッ
チＱ１のオン開始時点ｔ１において実質的に零にするこ
とができるように決定する。即ち、ｔ０〜ｔ１期間は、
共振用コンデンサC1の実質的に全電荷を放出するために
必要な時間に決定する。主スイッチＱ１の電圧Ｖｑ１が
ｔ０時点の値からｔ１時点の値に変化する時間長は共振
回路の回路定数によって決まる。図２のレベル設定回路
１６は、図３のｔ０〜ｔ１期間を得ることができるよう
に第２の比較器１７の入力レベルを設定するものであ
る。主スイッチＱ1のタ−ンオン時点は、この電圧Ｖｑ1
が零になる時点ｔ１からｔ2時点までの期間内の任意の
時点であることが望ましい。ここで、ｔ2時点は第１の
主ダイオ−ドＤ1の導通状態が終了する時点である。共
振用コンデンサＣ1の電圧が零になり且つ第１の主ダイ
オ−ドＤ1が導通している期間ｔ1〜ｔ2は主スイッチＱ1
の電圧Ｖｑ1が実質的に零であるので、この期間ｔ1〜ｔ
2に主スイッチＱ1にゲ−ト信号Ｖｇ1を印加すると、Ｚ
ＶＳが達成される。図３では主スイッチＱ1のゲ−ト信
号Ｖｇ1をｔ1時点で印加しているが、ゲ−ト信号Ｖｇ1
の発生時点のバラツキを考慮して、ｔ1時点とｔ2時点と
のほぼ中間時点でゲ−ト信号Ｖｇ1を低レベルから高レ
ベルの転換させることが望ましい。但し、主スイッチＱ
1のオン制御開始時点がこの電圧Ｖｑ1が零になるｔ1よ
りも前であっても、この電圧Ｖｑ1がｔ0時点から低下を
開始した後であれば、この電圧Ｖｑ1が低下している分
だけスイッチング損失の低減効果を得ることができる。
また、主スイッチＱ1のオン制御開始時点が、ｔ2よりも
少し後であってもスイッチング損失低減効果を得ること
ができる。即ち、もし、ｔ2で主スイッチＱ1がオンにな
らないために、共振用コンデンサＣ1の充電が開始した
としても、この電圧がｔ０時点の主スイッチＱ1の電圧
Ｖｑ1よりも低い範囲であれば、この低い分だけスイッ
チング損失が低減する。従って、主スイッチＱ1のオン
制御開始の可能な時点は、補助スイッチＱ2をオン制御
した時点ｔ０よりも後であり且つ主スイッチＱ1の電圧
Ｖｑ1がｔ０時点の主スイッチＱ1の電圧Ｖｑ1よりも低
くなっている期間内の任意の時点である。図３におい
て、補助スイッチＱ2のオフ制御終了時点は、図３
（Ｆ）に示す補助スイッチＱ2の電流Ｉｑ2が零になる時
点ｔ3よりも後のｔ４であるので、補助スイッチＱ2のタ
−ンオフ時の零電流スイッチングが達成され、補助スイ
ッチＱ２の電力損失が小さくなる。
【００１８】（ｔ４〜ｔ５期間）ｔ４〜ｔ５期間におい
ては、前のｔ３〜ｔ４期間と同様に電源Ei−１次巻線N1
−主スイッチQ1の経路で電流Ｉｑ１が流れ、トランスT1
にエネルギが蓄積される。なお、１次巻線N1はインダク
タンスを有するので、１次巻線N1の電流は時間と共に増
大する。このｔ４〜ｔ５期間では整流ダイオードD０が
非導通であり、負荷R０には平滑用コンデンサC０から電
力が供給される。
ては、前のｔ３〜ｔ４期間と同様に電源Ei−１次巻線N1
−主スイッチQ1の経路で電流Ｉｑ１が流れ、トランスT1
にエネルギが蓄積される。なお、１次巻線N1はインダク
タンスを有するので、１次巻線N1の電流は時間と共に増
大する。このｔ４〜ｔ５期間では整流ダイオードD０が
非導通であり、負荷R０には平滑用コンデンサC０から電
力が供給される。
【００１９】（ｔ５〜ｔ６期間）ｔ５〜ｔ６期間は主ス
イッチＱ１のターンオフの過渡期間である。ｔ５時点で
主スイッチＱ１をターンオフ制御し、これがオフ状態に
なると、共振用コンデンサＣ１が徐々に充電され、この
電圧及び主スイッチＱ１の電圧Vq1が図３（Ｃ）に示す
ように徐々に上向する。この結果,主スイッチＱ１のタ
ーンオフ時のＺＶＳが達成され,スイッチング損失が低
減する。また、ターンオフ時のノイズが抑制される。な
お、ｔ５〜ｔ６期間においてトランスＴの蓄積エネルギ
の放出が徐々に開始し、整流用ダイオードＤ0の電流Id0
が図３（Ｇ）に示すように流れ始める。ｔ６〜ｔ７期間
はｔ１の直前の期間と同様な期間である。従って、ｔ７
時点から後にｔ０〜ｔ７期間と同一の動作が繰返され
る。
イッチＱ１のターンオフの過渡期間である。ｔ５時点で
主スイッチＱ１をターンオフ制御し、これがオフ状態に
なると、共振用コンデンサＣ１が徐々に充電され、この
電圧及び主スイッチＱ１の電圧Vq1が図３（Ｃ）に示す
ように徐々に上向する。この結果,主スイッチＱ１のタ
ーンオフ時のＺＶＳが達成され,スイッチング損失が低
減する。また、ターンオフ時のノイズが抑制される。な
お、ｔ５〜ｔ６期間においてトランスＴの蓄積エネルギ
の放出が徐々に開始し、整流用ダイオードＤ0の電流Id0
が図３（Ｇ）に示すように流れ始める。ｔ６〜ｔ７期間
はｔ１の直前の期間と同様な期間である。従って、ｔ７
時点から後にｔ０〜ｔ７期間と同一の動作が繰返され
る。
【００２０】出力端子２ａ,２ｂ間の電圧が、例えば、
目標値よりも高くなると、図４（Ａ）に示す差動増幅器
１２の出力電圧Ｖ１及びレベル設定回路１６の出力電圧
Ｖ２が高くなり、比較器１５,１７の出力パルスの幅が
狭くなる。第１の比較器１５の出力パルスの幅が狭くな
ると、主スイッチＱ１のデューティ比が小さくなり、ト
ランスＴを介して負荷Ｒoに供給される電力が少なくな
る。出力電圧が目標値よりも低くなった時には、上記の
高くなった時と逆の動作になる。
目標値よりも高くなると、図４（Ａ）に示す差動増幅器
１２の出力電圧Ｖ１及びレベル設定回路１６の出力電圧
Ｖ２が高くなり、比較器１５,１７の出力パルスの幅が
狭くなる。第１の比較器１５の出力パルスの幅が狭くな
ると、主スイッチＱ１のデューティ比が小さくなり、ト
ランスＴを介して負荷Ｒoに供給される電力が少なくな
る。出力電圧が目標値よりも低くなった時には、上記の
高くなった時と逆の動作になる。
【００２１】本実施形態のＤＣ−ＤＣコンバータによれ
ば、次の効果を得ることができる。 （１） 比較的簡単な回路によって主スイッチＱ１のタ
ーンオフ時とターンオン時との両方のＺＶＳが達成さ
れ、また、補助スイッチＱ２のターンオフ時のＺＶＳと
ターンオン時の零電流スイッチ（ＺＣＳ）が達成され
る。この結果、ＤＣ−ＤＣコンバータの電力損失が小さ
くなり、効率を高めることができる。また、主スイッチ
Ｑ１及び補助スイッチＱ２の放熱装置を小型化にするこ
とができる。 （２） 主スイッチＱ１のオン時間幅が狭くなってもＺ
ＶＳを安定的に達成することができる。即ち、補助スイ
ッチＱ２を主スイッチＱ１のオンに先立ってオンにして
共振用コンデンサＣ１の電荷を強制的に放出させ、しか
る後、主スイッチＱ１をオンにするので、共振用コンデ
ンサＣ１の電荷の大小及びトランスＴの蓄積エネルギの
放出終了時点の変化に無関係に主スイッチのターンオン
時のＺＶＳが可能になる。 （３） 補助スイッチＱ１によって共振用コンデンサＣ
１を強制的に放出させ、主スイッチＱ１の電圧Ｖｑ１を
零にし、この状態で主スイッチＱ１をターンオン制御す
るので、電源Ｅｉの電圧の変化又は負荷Ｒo変化による
主スイッチＱ１の制御パルスの幅の変化に拘らず、主ス
イッチＱ１のターンオン時のＺＶＳを確実に達成するこ
とができる。 （４） 図２に示すように、三角波発生器１４と第１の
比較器１５とから成る一般的なＰＷＭパルス形成回路
に、レベル設定回路１６と第２の比較器１７とＭＭＶ１
８とを付加するという簡単な構成によって補助スイッチ
Ｑ２を制御することができる。
ば、次の効果を得ることができる。 （１） 比較的簡単な回路によって主スイッチＱ１のタ
ーンオフ時とターンオン時との両方のＺＶＳが達成さ
れ、また、補助スイッチＱ２のターンオフ時のＺＶＳと
ターンオン時の零電流スイッチ（ＺＣＳ）が達成され
る。この結果、ＤＣ−ＤＣコンバータの電力損失が小さ
くなり、効率を高めることができる。また、主スイッチ
Ｑ１及び補助スイッチＱ２の放熱装置を小型化にするこ
とができる。 （２） 主スイッチＱ１のオン時間幅が狭くなってもＺ
ＶＳを安定的に達成することができる。即ち、補助スイ
ッチＱ２を主スイッチＱ１のオンに先立ってオンにして
共振用コンデンサＣ１の電荷を強制的に放出させ、しか
る後、主スイッチＱ１をオンにするので、共振用コンデ
ンサＣ１の電荷の大小及びトランスＴの蓄積エネルギの
放出終了時点の変化に無関係に主スイッチのターンオン
時のＺＶＳが可能になる。 （３） 補助スイッチＱ１によって共振用コンデンサＣ
１を強制的に放出させ、主スイッチＱ１の電圧Ｖｑ１を
零にし、この状態で主スイッチＱ１をターンオン制御す
るので、電源Ｅｉの電圧の変化又は負荷Ｒo変化による
主スイッチＱ１の制御パルスの幅の変化に拘らず、主ス
イッチＱ１のターンオン時のＺＶＳを確実に達成するこ
とができる。 （４） 図２に示すように、三角波発生器１４と第１の
比較器１５とから成る一般的なＰＷＭパルス形成回路
に、レベル設定回路１６と第２の比較器１７とＭＭＶ１
８とを付加するという簡単な構成によって補助スイッチ
Ｑ２を制御することができる。
【００２２】
【第２の実施形態】次に、図５及び図６を参照して第２
の実施形態のＤＣ−ＤＣコンバータを説明する。第２の
実施形態のＤＣ−ＤＣコンバータは、図１の第１の実施
形態のＤＣ−ＤＣコンバータの制御回路４を変形した制
御回路４ａを設け、この他は図１と同一に構成したもの
である。従って、制御回路４ａ以外は、図１を参照し且
つこの説明を省略する。また、第２の実施形態の制御回
路４ａを示す図５において図２の制御回路４と実質的に
同一の部分には同一の符号を付してその説明を省略す
る。
の実施形態のＤＣ−ＤＣコンバータを説明する。第２の
実施形態のＤＣ−ＤＣコンバータは、図１の第１の実施
形態のＤＣ−ＤＣコンバータの制御回路４を変形した制
御回路４ａを設け、この他は図１と同一に構成したもの
である。従って、制御回路４ａ以外は、図１を参照し且
つこの説明を省略する。また、第２の実施形態の制御回
路４ａを示す図５において図２の制御回路４と実質的に
同一の部分には同一の符号を付してその説明を省略す
る。
【００２３】図５の第１及び第２の比較器１５,１７の
入出力は図６（Ａ）（Ｂ）（Ｃ）に示す通りであり、図
４（Ａ）（Ｂ）（Ｃ）に示すものと同一である。第１の
前縁検出回路２１は図６（Ｂ）に示す第１の比較器１５
の出力パルスの前縁即ち立上りに応答して図６（Ｄ）の
ｔ1時点に示す第１のトリガパルスＰ１を出力するもの
である。第１の後縁検出回路２２は図６（Ｂ）に示す第
１の比較器１５の出力パルスの後縁即ち立下がりに応答
して図６（Ｅ）のｔ4時点に示す第２のトリガパルスＰ
２を出力するものである。第２の前縁検出回路２３は図
６（Ｃ）に示す第２の比較器１７の出力パルスの前縁に
応答して図６（Ｆ）のｔ１時点に示す第３のトリガパル
スＰ３を出力するものである。第２の後縁検出回路２４
は図６（Ｃ）に示す第２の比較器１７の出力パルスの後
縁に応答して図６（Ｇ）のｔ5時点に示す第４のトリガ
パルスＰ４を出力するものである。第１のＲＳフリップ
フロップは、第１の前縁検出回路２１に接続されたセッ
ト端子Ｓと第２の後縁検出回路２４に接続されたリセッ
ト端子Ｒとを有し、第１のトリガパルスＰ１に応答して
セット状態となり、第４のトリガパルスＰ４に応答して
リセット状態となり、図６（Ｈ）のｔ１〜ｔ５に示すパ
ルスから成る第１の制御信号Ｖｇ１を形成し、図１の主
スイッチＱ１に送るものである。第２のＲＳフリップフ
ロップ２６は、第２の前縁検出回路２３に接続されたセ
ット端子Ｓと第１の後縁検出回路２２に接続されたリセ
ット端子Ｒとを有し、第３のトリガパルスＰ３に応答し
てセット状態となり、第２のトリガパルスに応答してリ
セット状態となって、図６（Ｉ）のｔ0〜ｔ4に示すパル
スから成る第２の制御信号Ｖｇ２を補助スイッチＱ２に
送るものである。
入出力は図６（Ａ）（Ｂ）（Ｃ）に示す通りであり、図
４（Ａ）（Ｂ）（Ｃ）に示すものと同一である。第１の
前縁検出回路２１は図６（Ｂ）に示す第１の比較器１５
の出力パルスの前縁即ち立上りに応答して図６（Ｄ）の
ｔ1時点に示す第１のトリガパルスＰ１を出力するもの
である。第１の後縁検出回路２２は図６（Ｂ）に示す第
１の比較器１５の出力パルスの後縁即ち立下がりに応答
して図６（Ｅ）のｔ4時点に示す第２のトリガパルスＰ
２を出力するものである。第２の前縁検出回路２３は図
６（Ｃ）に示す第２の比較器１７の出力パルスの前縁に
応答して図６（Ｆ）のｔ１時点に示す第３のトリガパル
スＰ３を出力するものである。第２の後縁検出回路２４
は図６（Ｃ）に示す第２の比較器１７の出力パルスの後
縁に応答して図６（Ｇ）のｔ5時点に示す第４のトリガ
パルスＰ４を出力するものである。第１のＲＳフリップ
フロップは、第１の前縁検出回路２１に接続されたセッ
ト端子Ｓと第２の後縁検出回路２４に接続されたリセッ
ト端子Ｒとを有し、第１のトリガパルスＰ１に応答して
セット状態となり、第４のトリガパルスＰ４に応答して
リセット状態となり、図６（Ｈ）のｔ１〜ｔ５に示すパ
ルスから成る第１の制御信号Ｖｇ１を形成し、図１の主
スイッチＱ１に送るものである。第２のＲＳフリップフ
ロップ２６は、第２の前縁検出回路２３に接続されたセ
ット端子Ｓと第１の後縁検出回路２２に接続されたリセ
ット端子Ｒとを有し、第３のトリガパルスＰ３に応答し
てセット状態となり、第２のトリガパルスに応答してリ
セット状態となって、図６（Ｉ）のｔ0〜ｔ4に示すパル
スから成る第２の制御信号Ｖｇ２を補助スイッチＱ２に
送るものである。
【００２４】図１の主スイッチＱ１は、図６（Ｈ）の第
１の制御信号Ｖｇ１に応答してオン・オフし、補助スイ
ッチＱ２は図６（Ｉ）の第２の制御信号Ｖｇ２に応答し
てオン・オフする。
１の制御信号Ｖｇ１に応答してオン・オフし、補助スイ
ッチＱ２は図６（Ｉ）の第２の制御信号Ｖｇ２に応答し
てオン・オフする。
【００２５】図６（Ｈ）（Ｉ）の第１及び第２の制御信
号Ｖｇ１,Ｖｇ２の相互間の時間関係は図４（Ｂ）
（Ｄ）のパルスの相互間の時間関係と同一になるので、
図５の制御回路４ａによっても図２の制御回路４と実質
的に同一に主スイッチＱ１、補助スイッチＱ２を制御す
ることができる。このため、第２の実施形態によっても
第１の実施形態と同一の効果を得ることができる。ま
た、第２の実施形態は、第２の制御信号Ｖｇ２のパルス
幅が第１の制御信号Ｖｇ１のパルス幅に連動して変化す
るので、第２の制御信号Ｖｇ２のパルス幅に拘束されず
第１の制御信号Ｖｇ１のパルス幅を自由に決定すること
ができるという効果を有する。
号Ｖｇ１,Ｖｇ２の相互間の時間関係は図４（Ｂ）
（Ｄ）のパルスの相互間の時間関係と同一になるので、
図５の制御回路４ａによっても図２の制御回路４と実質
的に同一に主スイッチＱ１、補助スイッチＱ２を制御す
ることができる。このため、第２の実施形態によっても
第１の実施形態と同一の効果を得ることができる。ま
た、第２の実施形態は、第２の制御信号Ｖｇ２のパルス
幅が第１の制御信号Ｖｇ１のパルス幅に連動して変化す
るので、第２の制御信号Ｖｇ２のパルス幅に拘束されず
第１の制御信号Ｖｇ１のパルス幅を自由に決定すること
ができるという効果を有する。
【００２６】
【変形例】本発明は上記実施形態に限定されるものでな
く、例えば、次の変形が可能なものである。 (１) 主スイッチＱ1及び補助スイッチＱ２とのいずれ
か一方又は両方をＦＥＴ以外のバイポ−ラトランジス
タ、ＩＧＢＴ（絶縁ゲ−ト型バイポ−ラ・トランジス
タ）等の別の半導体スイッチ素子とすることができる。 (２) インダクタＬ1を省き、この代わりに３次巻線Ｎ
３及び４次巻線Ｎ４を１次巻線Ｎ１に対して疎結合させ
て漏れインダクタンスを大きくし、３次巻線Ｎ3と４次
巻線Ｎ4とのいずれか一方のインダクタンスを共振用イ
ンダクタンスとすることができる。 (３) 図１では、１次巻線Ｎ１と３次巻線Ｎ３と４次巻
線Ｎ４とを同一巻数としたが、これ等の相互間の巻数比
を変えることができる。例えば、１次巻線Ｎ１と３次巻
線Ｎ３との巻数を同一に保ち、４次巻線Ｎ４の巻数を３
次巻線Ｎ３と異なる値にすることができる。 (４) 主スイッチＱ１がオンの時に整流用ダイオードＤ
oがオンになるフオワ−ド型ＤＣ−ＤＣコンバータにも
本発明を適用することができる。 （５） 電圧検出回路１１の出力を第１の比較器１５及
びレベル設定回路１６に差動増幅器１２を介さずに接続
することができる。
く、例えば、次の変形が可能なものである。 (１) 主スイッチＱ1及び補助スイッチＱ２とのいずれ
か一方又は両方をＦＥＴ以外のバイポ−ラトランジス
タ、ＩＧＢＴ（絶縁ゲ−ト型バイポ−ラ・トランジス
タ）等の別の半導体スイッチ素子とすることができる。 (２) インダクタＬ1を省き、この代わりに３次巻線Ｎ
３及び４次巻線Ｎ４を１次巻線Ｎ１に対して疎結合させ
て漏れインダクタンスを大きくし、３次巻線Ｎ3と４次
巻線Ｎ4とのいずれか一方のインダクタンスを共振用イ
ンダクタンスとすることができる。 (３) 図１では、１次巻線Ｎ１と３次巻線Ｎ３と４次巻
線Ｎ４とを同一巻数としたが、これ等の相互間の巻数比
を変えることができる。例えば、１次巻線Ｎ１と３次巻
線Ｎ３との巻数を同一に保ち、４次巻線Ｎ４の巻数を３
次巻線Ｎ３と異なる値にすることができる。 (４) 主スイッチＱ１がオンの時に整流用ダイオードＤ
oがオンになるフオワ−ド型ＤＣ−ＤＣコンバータにも
本発明を適用することができる。 （５） 電圧検出回路１１の出力を第１の比較器１５及
びレベル設定回路１６に差動増幅器１２を介さずに接続
することができる。
【図１】本発明に従う第１の実施形態のＤＣ‐ＤＣコン
バ−タを示す回路図である。
バ−タを示す回路図である。
【図２】図１の制御回路を詳しく示すブロック図であ
る。
る。
【図３】図１のＤＣ−ＤＣコンバ−タの各部の電圧及び
電流を概略的に示す波形図である。
電流を概略的に示す波形図である。
【図４】図２の各部の電圧を示す波形図である。
【図５】第２の実施形態のＤＣ−ＤＣコンバ−タの制御
回路を示す回路図である。
回路を示す回路図である。
【図６】図５の各部の電圧を示す波形図である。
Ｎ1、Ｎ2、Ｎ3、Ｎ4 １次、２次、３次、及び４次巻
線 Ｑ1 主スイッチ Ｑ2 補助スイッチ Ｃ1 共振用コンデンサ Ｌ1 共振用インダクタ
線 Ｑ1 主スイッチ Ｑ2 補助スイッチ Ｃ1 共振用コンデンサ Ｌ1 共振用インダクタ
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H02M 3/28
Claims (6)
- 【請求項１】 負荷に直流電力を供給するためのＤＣ−
ＤＣコンバータであって、直流電圧を供給するための第
１及び第２の直流電源端子と、互いに電磁結合された１
次巻線と２次巻線と３次巻線と４次巻線とを有するトラ
ンスと、前記２次巻線に接続された整流平滑回路と、第
１及び第２のスイッチと、前記第１のスイッチに並列に
接続されたコンデンサ又は寄生容量から成る共振用キャ
パシタンス手段と、共振用インダクタ又は前記トランス
の漏れインダクタンスから成る共振用インダクタンス手
段と、第１及び第２のダイオードと、スイッチ制御回路
とを有し、 前記１次巻線の一端は前記第１の直流電源端子に接続さ
れ、 前記第１のスイッチは前記１次巻線の他端と前記第２の
直流電源端子との間に接続され、 前記３次巻線と前記４次巻線と前記共振用インダクタン
ス手段と前記第１のダイオードと前記第２のスイッチと
は互いに直列に接続され且つ前記１次巻線と前記第１の
スイッチとの直列回路に対して並列に接続され、 前記第１のダイオードは前記第１及び第２の直流電源端
子から供給される直流電圧によって順方向バイアスされ
る方向性を有し、 前記第２のダイオードは前記第１及び第２の直流電源端
子から供給される直流電圧によって逆バイアスされる方
向性を有し且つ前記４次巻線と前記共振用インダクタン
ス手段と前記第１のダイオードと前記第２のスイッチと
から成る直列回路に対して並列に接続され、 前記スイッチ制御回路は前記第１のスイッチをオン・オ
フ制御する第１の制御信号を発生すると共に、前記第２
のスイッチをオン・オフ制御する第２の制御信号を発生
するものであり、前記第２の制御信号は、前記第１のス
イッチのオン開始時点（ｔ1）よりも前の時点（ｔ0）で
前記第２のスイッチのオン制御を開始し、前記第１のス
イッチのオン終了時点（ｔ5）又はこのオン終了時点
（ｔ5）よりも前の時点（ｔ4）で前記第２のスイッチの
オン制御を終了させるものであることを特徴とするＤＣ
−ＤＣコンバータ。 - 【請求項２】 更に、前記第１のスイッチに並列に接続
され且つ前記第１及び第２の直流電源端子から供給する
直流電圧によって逆バイアスされる方向性を有している
第３のダイオードを有していることを特徴とする請求項
１記載のＤＣ−ＤＣコンバータ。 - 【請求項３】 前記整流平滑回路は、前記２次巻線の一
端に接続された整流用ダイオードと、前記２次巻線に前
記整流用ダイオードを介して並列に接続された平滑用コ
ンデンサとから成り、前記整流用ダイオードは前記第１
のスイッチのオフ期間に前記２次巻線に発生する電圧で
導通状態になる極性を有していることを特徴とする請求
項１又は２記載のＤＣ−ＤＣコンバータ。 - 【請求項４】 前記３次巻線及び前記４次巻線は、前記
第１及び第２の直流電源端子から供給される直流電圧を
基準にして前記１次巻線の極性と同一の極性を有してい
ることを特徴とする請求項１又は２又は３記載のＤＣ−
ＤＣコンバータ。 - 【請求項５】 前記制御回路は、前記整流平滑回路の出
力電圧の大きさを示す第１の電圧を得るための出力電圧
検出手段と、 前記第１の電圧よりも低い第２の電圧を得るための手段
と、 三角波電圧又は鋸波電圧から成る比較用波形を発生する
比較用波形発生器と、 前記第１の電圧と前記比較用波形とを比較して前記第１
の制御信号を形成し、前記第１のスイッチに送る第１の
比較器と、 前記第２の電圧と前記比較用波形とを比較する第２の比
較器と、 前記第２の比較器の出力パルスの前縁に応答して前記第
２のスイッチをオンにするためのパルスを発生させ、前
記第１のスイッチのオン終了時点よりも前に前記パルス
の発生を終了させるパルス発生手段とから成ることを特
徴とする請求項１又は２又は３又は４記載のＤＣ−ＤＣ
コンバータ。 - 【請求項６】前記制御回路は、前記整流平滑回路の出力
電圧の大きさを示す第１の電圧を得るための出力電圧検
出手段と、 前記第１の電圧よりも低い第２の電圧を得るための手段
と、 三角波電圧又は鋸波電圧から成る比較用波形を発生する
比較用波形発生器と、 前記第１の電圧と前記比較用波形とを比較して第１のパ
ルスを形成する第１の比較器と、 前記第２の電圧と前記比較用波形とを比較して第２のパ
ルスを形成する第２の比較器と、 前記第１のパルスの前縁を検出する第１の前縁検出手段
と、 前記第１のパルスの後縁を検出する第１の後縁検出手段
と、 前記第２のパルスの前縁を検出する第２の前縁検出手段
と、 前記第２のパルスの後縁を検出する第２の後縁検出手段
と、 前記第１の前縁検出手段の出力に応答してセット状態と
なり、前記第２の後縁検出手段の出力に応答してリセッ
ト状態となって前記第１の制御信号を出力する第１のフ
リップフロップと、 前記第２の前縁検出手段の出力に応答してセット状態と
なり、前記第１の後縁検出手段の出力に応答してリセッ
ト状態となって前記第２の制御信号を出力する第２のフ
リップフロップとから成ることを特徴とする請求項１又
は２又は３又は４又は５記載のＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001157608A JP3409851B2 (ja) | 2000-05-31 | 2001-05-25 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-162455 | 2000-05-31 | ||
| JP2000162455 | 2000-05-31 | ||
| JP2001108561 | 2001-04-06 | ||
| JP2001-108561 | 2001-04-06 | ||
| JP2001157608A JP3409851B2 (ja) | 2000-05-31 | 2001-05-25 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002369521A JP2002369521A (ja) | 2002-12-20 |
| JP3409851B2 true JP3409851B2 (ja) | 2003-05-26 |
Family
ID=27343575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001157608A Expired - Fee Related JP3409851B2 (ja) | 2000-05-31 | 2001-05-25 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409851B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100440703C (zh) * | 2005-07-15 | 2008-12-03 | 台达电子工业股份有限公司 | 柔性切换的直流-直流转换器 |
| JP4961872B2 (ja) * | 2006-07-19 | 2012-06-27 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
-
2001
- 2001-05-25 JP JP2001157608A patent/JP3409851B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002369521A (ja) | 2002-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4158054B2 (ja) | スイッチング電源装置 | |
| US9287792B2 (en) | Control method to reduce switching loss on MOSFET | |
| US6366476B1 (en) | Switching power supply apparatus with active clamp circuit | |
| US6788556B2 (en) | Switching power source device | |
| JP3861871B2 (ja) | スイッチング電源装置 | |
| KR100403209B1 (ko) | Ｄｃ-ｄｃ 컨버터 | |
| KR100512402B1 (ko) | 스위칭 전원 장치 | |
| US7405955B2 (en) | Switching power supply unit and voltage converting method | |
| JP3475943B2 (ja) | スイッチング電源装置 | |
| US9048738B2 (en) | Systems and methods for zero voltage switching in power conversion systems | |
| JP2001197740A (ja) | スイッチング電源装置 | |
| KR20170132070A (ko) | 능동 클램프 풀브릿지 컨버터 및 그 구동방법 | |
| KR20150044317A (ko) | 컨버터 및 그 구동 방법 | |
| CN114793068A (zh) | 电源转换器以及用于操作电源转换器的方法和控制器 | |
| CN109196765B (zh) | Dc/dc转换器 | |
| JP3528921B2 (ja) | スイッチング電源装置 | |
| US5877951A (en) | Circuit for and method of decreasing conducted and radiated electromagnetic interference of a power converter and a full bridge power converter employing the same | |
| JP3221185B2 (ja) | スイッチング電源装置 | |
| US6072702A (en) | Ringing choke converter | |
| JP2003070249A (ja) | スイッチング電源装置 | |
| KR101141374B1 (ko) | 부스트 컨버터 | |
| JP3409851B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100942484B1 (ko) | 스위칭 모드 파워 서플라이 | |
| JP2001298944A (ja) | 直流―直流変換器 | |
| JP4096547B2 (ja) | 直流−直流変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |