KR100512402B1 - 스위칭 전원 장치 - Google Patents

스위칭 전원 장치 Download PDF

Info

Publication number
KR100512402B1
KR100512402B1 KR10-2002-0058831A KR20020058831A KR100512402B1 KR 100512402 B1 KR100512402 B1 KR 100512402B1 KR 20020058831 A KR20020058831 A KR 20020058831A KR 100512402 B1 KR100512402 B1 KR 100512402B1
Authority
KR
South Korea
Prior art keywords
voltage
main
width
period
switch
Prior art date
Application number
KR10-2002-0058831A
Other languages
English (en)
Other versions
KR20030027811A (ko
Inventor
고우이치 모리타
도시유키 야마기시
Original Assignee
산켄덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산켄덴키 가부시키가이샤 filed Critical 산켄덴키 가부시키가이샤
Publication of KR20030027811A publication Critical patent/KR20030027811A/ko
Application granted granted Critical
Publication of KR100512402B1 publication Critical patent/KR100512402B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

역률 개선 기능을 갖는 스위칭 전원 장치의 효율 향상이 요구되고 있다. 정류 회로(4)의 한 쌍의 출력 도체(43, 44) 사이에 주 인덕턴스 코일(L1)을 통해 제 1 주 스위치(Q1)가 접속되어 있다. 제 1 주 스위치(Q1)에 대해 병렬로 정류 다이오드(D1)를 통해 평활용 콘덴서(C1)가 접속되어 있다. 이 평활용 콘덴서(C1)에 병렬로 트랜스포머(5)의 1차 코일(N1)을 통해 제 2 주 스위치(Q2)가 접속되어 있다. 제 1 및 제 2 주 스위치(Q1, Q2)에 병렬로 제 1 및 제 2 소프트 스위칭용 콘덴서(Cq1, Cq2)가 접속되어 있다. 주 인덕턴스 코일(L1)에 전자 결합된 제 1 보조 인덕턴스 코일(La)이 설치되어 있다. 1차 코일(N1)에 전자 결합된 제 2 보조 인덕턴스 코일(Lb)이 설치되어 있다. 제 1 및 제 2 보조 인덕턴스 코일(La, Lb)은 공통의 보조 스위치(Q3)를 통해 제 1 및 제 2 소프트 스위칭용 콘덴서(Cq1, Cq2)에 병렬로 접속되어 있다.

Description

스위칭 전원 장치{SWITCHING POWER SUPPLY}
본 발명은, 역률 개선 및 파형 개선이 가능한 스위칭 전원 장치에 관한 것이다.
전형적인 스위칭 전원 장치는, 교류 전원에 접속된 정류 평활 회로와, 이 정류 평활 회로에 접속된 DC-DC 변환 회로로 이루어지며, 전형적인 정류 평활 회로는, 정류 회로와 여기에 접속된 평활용 콘덴서로 이루어진다. 그런데, 상기 정류 평활 회로는 회로 구성이 간단하다는 장점을 가지고 있으나, 평활용 콘덴서의 충전 전류가 사인파 교류 전압의 피크 영역에서만 흐르기 때문에, 역률이 나쁘고 교류 입력 전류 파형이 나쁘다는 결점을 갖는다.
상기한 결점을 해결하기 위해, 정류 회로와 평활용 콘덴서 사이에 인덕터를 접속하고, 상기 인덕터를 통해 제어 가능한 스위치를 정류 회로의 한 쌍의 출력 단자 사이에 접속하고, 평활용 콘덴서를 정류 다이오드를 통해 스위치에 병렬로 접속하는 회로가 알려져 있다. 이 인덕터와 스위치를 갖는 회로는 일반적으로 승압형의 역률 개선 회로라 불리우고 있다. 이 승압형 역률 개선 회로에서는, 스위치가 교류 전압보다도 충분히 높은 반복 주파수로 온/오프 제어된다. 이에 따라, 인덕터에 흐르는 전류의 피크값은 교류 전압의 순시값에 비례하며, 교류 입력 전류의 파형이 사인파에 근사하여, 역률이 개선된다. 또한, 평활용 콘덴서의 전압을, 교류 전압의 최대치보다도 높게 할 수 있다.
그러나, 상기한 종래의 스위칭 전원 장치에서는, 승압형 역률 개선 회로의 스위치와 여기에 접속된 DC-DC 변환 회로의 스위치의 쌍방에 있어서 스위칭 손실이 발생하여, 효율이 저하된다.
또한, 승압형 역률 개선 회로의 스위치와 DC-DC 변환 회로의 스위치가 다른 스위칭 주파수, 즉 온/오프 반복 주파수로 제어되면, 양자의 주파수 간섭에 기초하여 노이즈가 발생하거나, 또는 스위치의 제어가 불안정해지는 경우가 있다.
일본국 특허 공개 평성 8(1996)-154379호 공보에는, 다른 형식의 스위칭 전원 장치가 개시되어 있다. 여기에 개시되어 있는 스위칭 전원 장치에서는, DC-DC 변환 회로의 스위치에 의해 평활용 콘덴서의 직류 전압을 온/오프함과 동시에 역률 개선용 인덕터의 전류를 온/오프한다. 따라서, 하나의 스위치에 의해 역률 개선과 DC-DC 변환 회로 모두를 달성할 수 있으므로, 회로 구성이 간단해진다. 그러나, 역률 개선과 DC-DC 변환 모두를 충분히 만족시키는 것은 곤란하다.
이에 본 발명의 목적은, 역률 개선을 양호하게 수행할 수 있음과 동시에, 역률 개선 회로의 스위치와 DC-DC 변환 회로의 스위치의 쌍방의 스위칭 손실을 간단한 회로에 의해 감소시킬 수 있는 스위칭 전원 장치를 제공하는데 있다.
상기 과제를 해결하여, 상기 목적을 달성하기 위한 본 발명을, 실시예를 나타낸 도면의 부호를 참조하여 설명한다. 단, 각 청구항 및 이후에 개시하는 본 발명의 설명에 기재되어 있는 참조 부호는, 본 발명의 이해를 돕기 위한 것으로, 본 발명을 한정하는 것은 아니다.
본 발명에 관한 스위칭 전원 장치는, 교류 전원으로부터 공급된 사인파 교류 전압을 직류 전압으로 변환하기 위한 것으로서,
교류 전압을 공급하기 위한 제 1 및 제 2의 교류 입력 단자(1, 2)와,
상기 제 1 및 제 2의 교류 입력 단자(1, 2)에 접속되며 제 1 및 제 2의 정류 출력 도체를 갖고 있는 정류 회로(4)와,
상기 정류 회로의 상기 제 1 정류 출력 도체에 접속된 일단을 갖고 있는 주(主) 인덕턴스 코일(L1)과,
상기 주 인덕턴스 코일(L1)의 타단에 접속된 제 1 주(主) 단자와 상기 정류 회로의 상기 제 2 정류 출력 도체에 접속된 제 2 주(主) 단자와 제어 단자를 갖고 있는 제 1 주(主) 스위치(Q1)와,
제 1 주 스위치(Q1)에 병렬로 접속된 콘덴서 또는 기생 용량으로 이루어지는 제 1 소프트 스위칭용 캐패시턴스 수단(Cq1)과,
정류 다이오드(D1)를 통해 상기 제 1 주 스위치(Q1)에 병렬로 접속된 평활용 콘덴서(C1)와,
주 코일(N1)을 갖고 있는 트랜스포머와,
상기 주 코일(N1)을 통해 상기 평활용 콘덴서(C1)의 상기 일단에 접속된 제 1 주 단자와 상기 평활용 콘덴서(C1)의 상기 타단에 접속된 제 2 주 단자와 제어 단자를 갖고 있는 제 2 주 스위치(Q2)와,
상기 제 2 주 스위치(Q2)에 병렬로 접속된 콘덴서 또는 기생 용량으로 이루어지는 제 2 소프트 스위칭용 캐패시턴스 수단(Cq2)과,
직류 전압을 얻기 위해 상기 트랜스포머에 접속된 정류 평활 회로(6 또는 6a)와,
상기 주 인덕턴스 코일(L1)의 일단 또는 타단에 접속된 일단을 가지며, 상기 주 인덕턴스 코일(L1)에 전자 결합되어 있는 제 1 보조 인덕턴스 코일(La)과,
상기 제 1 보조 인덕턴스 코일(La)의 타단에 접속된 제 1 주 단자와 상기 정류 회로(4)의 상기 제 2 정류 출력 도체에 접속된 제 2 주 단자와 제어 단자를 갖고 있는 보조 스위치(Q3)와,
상기 제 1 보조 인덕턴스 코일(La)에 직렬로 접속된 제 1 역류 저지용 다이오드(Da)와,
상기 평활용 콘덴서(C1)의 상기 일단과 상기 제 2 주 스위치(Q2)의 상기 제 1 주 단자와의 사이의 임의의 위치(P2 또는 P3 또는 P4)에 접속된 일단과 상기 보조 스위치(Q3)의 상기 제 1 주 단자에 접속된 타단을 가지며, 상기 주 코일(N1)에 전자 결합되어 있는 제 2 보조 인덕턴스 코일(Lb)과,
상기 제 2 보조 인덕턴스 코일(Lb)에 직렬로 접속된 제 2 역류 저지용 다이오드(Db)와,
상기 제 1 및 제 2 주 스위치(Q1, Q2)의 상기 제어 단자 및 상기 보조 스위치(Q3)의 상기 제어 단자에 각각 접속되어, 상기 제 1 및 제 2 교류 입력 단자(1, 2) 사이의 교류 전압의 주파수보다도 높은 반복 주파수로 상기 제 1 주 스위치(Q1)를 온·오프 제어하기 위한 제 1 제어 신호(Vg1)를 형성하고, 이 제 1 제어 신호(Vg1)를 상기 제 1 주 스위치(Q1)에 공급하는 제 1의 기능과, 상기 평활용 콘덴서(C1)의 직류 전압을 상기 주 코일(N1)에 단속적으로 인가하도록 상기 제 2 주 스위치(Q2)를 온·오프 제어하기 위한 제 2 제어 신호(Vg2)를 형성하고, 이 제 2 제어 신호(Vg2)를 상기 제 2 주 스위치(Q2)에 공급하는 제 2의 기능과, 상기 제 1 주 스위치(Q1)의 턴온시 및 상기 제 2 주 스위치(Q2)의 턴온시에 상기 제 1 및 제 2 주 스위치(Q1, Q2)를 소프트 스위칭시킬 수 있도록 상기 보조 스위치(Q3)를 소정의 온 기간과 소정의 주파수를 갖고 반복하여 온·오프 제어하기 위한 제 3 제어 신호(Vg3)을 형성하고, 이 제 3 제어 신호(Vg3)를 상기 보조 스위치(Q3)에 공급하는 제 3의 기능을 갖고 있는 제어 회로(8 또는 8a 또는 8b)를 구비하고 있다.
또한, 청구 제 2 항에 기재한 바와 같이, 상기 제 1 주 스위치(Q1)의 온·오프 반복 주파수와 상기 제 2 주 스위치(Q2)의 온·오프 반복 주파수가 동일한 것이 바람직하다.
또한, 청구 제 3 항에 기재한 바와 같이, 상기 제 1 주 스위치(Q1)의 턴온 제어 시점과 상기 제 2 주 스위치(Q2)의 턴온 제어 시점이 동일한 것이 바람직하다.
또한, 청구 제 4 항에 기재한 바와 같이, 상기 제어 회로는, 상기 정류 회로(4)의 입력 전압 또는 출력 전압을 검출하는 제 1 전압 검출 수단(23)과, 상기 평활용 콘덴서(C1)의 전압을 검출하는 제 2 전압 검출 수단(24)과, 상기 정류 평활 회로(6 또는 6a)의 출력 전압을 검출하는 제 3 전압 검출 수단(25)과, 상기 정류 회로(4)의 입력 전류 또는 출력 전류를 검출하는 전류 검출 수단(9)과, 상기 교류 전압의 주파수보다도 높은 반복 주파수로 톱니파 전압 또는 삼각파 전압으로 이루어지는 주기성 전압 파형을 발생시키는 파형 발생기(29)와, 상기 제 1 전압 검출 수단(23)과 제 2 전압 검출 수단(24)과 상기 전류 검출 수단(9)과 상기 파형 발생기(29)에 접속되며, 상기 평활용 콘덴서(C1)의 전압이 원하는 값이 되고 또한 상기 정류 회로(4)의 입력 전류의 파형이 사인파에 근사하도록 상기 제 1 주 스위치(Q1)의 온 기간의 폭을 결정하는 제 1 온 폭 결정 수단(26, 26a, 27, 28, 30)과, 상기 제 3 전압 검출 수단(25)의 출력과 상기 파형 발생기(29)에 접속되며, 상기 정류 평활 회로(6 또는 6a)의 출력 전압이 원하는 값이 되도록 상기 제 2 주 스위치(Q2)의 온 기간의 폭을 결정하는 제 2 온 폭 결정 수단(31, 32, 33)과, 상기 파형 발생기(29)에 접속되며, 상기 주기성 전압 파형에 동기하여 상기 보조 스위치(Q3)의 온 기간을 결정하기 위한 타이머 수단(37)과, 상기 제 1 및 제 2 주 스위치(Q1, Q2)의 온 폭을 제한하기 위해, 상기 보조 스위치(Q3)의 온 개시 시점부터 소정 시간이 경과한 시점까지의 기간에 제 1 전압 레벨이 되고, 이 기간 이외에는 제 2 전압 레벨이 되는 온 폭 제한 신호(V34)를 형성하는 수단(34)과, 상기 제 1 온 폭 결정 수단(30)과 상기 온 폭 제한 신호(V34)의 형성 수단(34)에 접속되며, 상기 제 1 온 폭 결정 수단(30)에서 결정된 온 기간을, 상기 온 폭 제한 신호(V34)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 1 논리 회로(35)와, 상기 제 2 온 폭 결정 수단(33)과 상기 온 폭 제한 신호(V34)의 형성 수단(34)에 접속되며, 상기 제 2 온 폭 결정 수단(33)에서 결정된 온 기간을, 상기 온 폭 제한 신호(V34)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 2 논리 회로(36)로 이루어지는 것이 바람직하다.
또한, 청구 제 5 항에 기재한 바와 같이, 상기 온 폭 제한 신호(V34)를 형성하는 수단(34)은, 상기 주기성 전압 파형(Vt)에 동기하여 상기 소정 시간에 상기 제 1 전압 레벨을 출력하는 타이머 수단(34)인 것이 바람직하다.
또한, 청구 제 6 항에 기재한 바와 같이, 제 1 및 제 2 주 스위치(Q1, Q2)의 온 폭을 제한하기 위해 독립된 제 1 및 제 2 온 폭 제한 신호(V34a, V34b)를 형성할 수 있다.
또한, 청구 제 7 항에 기재한 바와 같이, 상기 제 1 온 폭 제한 신호를 형성하는 수단은, 상기 파형 발생기(29)에 접속되고, 상기 주기성 전압 파형(Vt)에 동기하여 제 1의 소정 시간에 제 1 전압 레벨이 되는 신호를 출력하는 제 1 타이머(34a)이며, 상기 제 2 온 폭 제한 신호를 형성하는 수단은, 상기 파형 발생기(29)에 접속되며, 상기 주기성 전압 파형(Vt)에 동기하여 제 2의 소정 시간에 제 1 전압 레벨이 되는 신호를 출력하는 제 2 타이머(34b)인 것이 바람직하다.
또한, 청구 제 8항에 기재한 바와 같이, 상기 제어 회로는, 상기 정류 회로(4)의 입력 전압 또는 출력 전압을 검출하는 제 1 전압 검출 수단(23)과, 상기 평활용 콘덴서(C1)의 전압을 검출하는 제 2 전압 검출 수단(24)과, 상기 정류 평활 회로(6 또는 6a)의 출력 전압을 검출하는 제 3 전압 검출 수단(25)과, 상기 정류 회로(4)의 입력 전류 또는 출력 전류를 검출하는 전류 검출 수단(9)과, 상기 교류 전압의 주파수보다도 높은 반복 주파수로 톱니파 전압 또는 삼각파 전압으로 이루어지는 주기성 전압 파형을 발생시키는 파형 발생기(29)와, 상기 제 1 전압 검출 수단(23)과 제 2 전압 검출 수단(24)과 상기 전류 검출 수단(9)과 상기 파형 발생기(29)에 접속되며, 상기 평활용 콘덴서(C1)의 전압이 원하는 값이 되고 또한 상기 정류 회로(4)의 입력 전류의 파형이 사인파에 근사하도록 상기 제 1 주 스위치(Q1)의 온 기간의 폭을 결정하는 제 1 온 폭 결정 수단(26, 26a, 27, 28, 30)과, 상기 제 3 전압 검출 수단(25)의 출력과 상기 파형 발생기(29)에 접속되며, 상기 정류 평활 회로(6 또는 6a)의 출력 전압이 원하는 값이 되도록 상기 제 2 주 스위치(Q2)의 온 기간의 폭을 결정하는 제 2 온 폭 결정 수단(31, 32, 33)과, 상기 파형 발생기(29)에 접속되며, 상기 주기성 전압 파형에 동기하여 상기 보조 스위치(Q3)의 온 기간을 결정하기 위한 타이머 수단(37)과, 상기 제 1 주 스위치(Q1)의 상기 제 1 및 제 2 주 단자간의 전압(Vq1)을 검출하는 제 1 주 스위치 전압 검출 수단(38)과, 상기 제 2 주 스위치(Q2)의 상기 제 1 및 제 2 주 단자간의 전압(Vq2)을 검출하는 제 2 주 스위치 전압 검출 수단(39)과, 동일하거나 또는 서로 다른 값을 갖는 제 1 및 제 2의 기준 전압(Va, Vb)을 발생시키는 기준 전압원 수단(54, 58)과, 상기 제 1 주 스위치 전압 검출 수단(38)으로부터 얻어진 제 1 스위치 전압(Vq1)이 상기 제 1 기준 전압(Va)보다도 낮아졌는지의 여부를 검출하는 제 1 비교기(53)와, 상기 제 2 주 스위치 전압 검출 수단(39)으로부터 얻어진 제 2 스위치 전압(Vq2)이 상기 제 2 기준 전압(Vb)보다도 낮아졌는지의 여부를 검출하는 제 2 비교기(57)와, 상기 보조 스위치(Q3)의 온 개시 시점(t0)부터 상기 제 1 스위치 전압(Vq1)이 상기 제 1 기준 전압(Va)보다도 낮아진 것을 나타내는 출력이 상기 제 1 비교기(53)로부터 얻어진 시점(t2)까지의 제 1 기간에 제 1 전압 레벨이 되고, 상기 제 1 기간 이외에는 제 2 전압 레벨이 되는 제 1 온 폭 제한 신호(V51)를 형성하는 수단(56)과, 상기 보조 스위치(Q3)의 온 개시 시점(t0)부터 상기 제 2 스위치 전압(Vq2)이 상기 제 2 기준 전압(Vb)보다도 낮아진 것을 나타내는 출력이 상기 제 2 비교기(57)로부터 얻어진 시점(t1)까지의 제 2 기간에 제 1 전압 레벨이 되고, 상기 제 2 기간 이외에는 제 2 전압 레벨이 되는 제 2 온 폭 제한 신호(V52)를 형성하는 수단(60)과, 상기 제 1 온 폭 결정 수단(30)과 상기 제 1 온 폭 제한 신호의 형성 수단(56)에 접속되며, 상기 제 1 온 폭 결정 수단(30)에서 결정된 온 기간을, 상기 제 1 온 폭 제한 신호(V51)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 1 논리 회로(35)와, 상기 제 2 온 폭 결정 수단(33)과 상기 제 2 온 폭 제한 신호의 형성 수단(60)에 접속되며, 상기 제 2 온 폭 결정 수단(33)에서 결정된 온 기간을, 상기 제 2 온 폭 제한 신호(V52)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 2 논리 회로(36)로 이루어지는 것이 바람직하다.
또한, 청구 제 9 항에 기재한 바와 같이, 상기 트랜스포머는 2차 코일(N2)을 가지며, 상기 정류 평활 회로(6 또는 6a)는 상기 제 2차 코일(N2)에 접속되어 있는 것이 바람직하다.
또한, 청구 제 10 항에 기재한 바와 같이, 상기 정류 평활 회로(6)는, 상기 제 2차 코일(N2)의 일단에 접속된 정류용 다이오드(Do)와, 상기 2차 코일(N2)에 상기 정류용 다이오드(Do)를 통해 병렬로 접속된 평활용 콘덴서(Co)로 이루어지며, 상기 정류용 다이오드(Do)는 상기 제 2 주 스위치(Q2)의 오프 기간에 상기 2차 코일(N2)에 발생하는 전압으로 도통 상태가 되는 극성을 갖고 있는 것이 바람직하다.
또한, 청구 제 11 항에 기재한 바와 같이, 상기 정류 평활 회로(6a)는, 상기 2차 코일(N2)의 일단에 접속된 정류용 다이오드(Do)와, 상기 2차 코일(N2)에 정류용 다이오드(Do)를 통해 접속된 평활 회로(Lo, Co, Do1)로 이루어지며, 상기 정류용 다이오드(Do)는 상기 제 2 주 스위치(Q2)의 온 기간에 상기 2차 코일(N2)에 발생하는 전압으로 도통 상태가 되는 극성을 갖고 있는 것이 바람직하다
이후, 도 1 내지 도 17을 참조하면서, 본 발명의 실시예를 설명한다.
제 1 실시예
도 1에 도시된 제 1 실시예에 따른 스위칭 전원 장치는, 제 1 및 제 2 교류 입력 단자(1, 2)와, 노이즈 제거용 필터(3)와, 정류 회로(4)와, 주 인덕턴스 코일(L1)과, 정류 다이오드(D1)와, 평활용 콘덴서(C1)와, 트랜스포머(5)와, 제 1 및 제 2 주 스위치(Q1, Q2)와, 스너버용 또는 ZVS(제로 볼트 스위칭)용 또는 공진용이라고도 부를 수 있는 제 1 및 제 2 소프트 스위칭용 콘덴서(Cq1, Cq2)와, 제 1 및 제 2 병렬 다이오드(Dq1, Dq2)와, 정류 평활 회로(6)와, 소프트 스위칭 보조 회로(7)와, 제어 회로(8)와, 전류 검출기(9)를 갖고 있다.
제 1 및 제 2 교류 입력 단자(1, 2)는, 예를 들면, 50㎐의 사인파 교류 전압(Vac)을 공급하기 위한 상용 교류 전원(도시 생략)에 접속된다. 제 1 및 제 2 교류 입력 단자(1, 2)와 정류 회로(4)와의 사이에 접속된 노이즈 제거용 필터(3)는, 복수의 인덕터와 복수의 콘덴서로 이루어진 주지의 회로로 이루어지며, 고주파 전류 성분을 제거하는 것이다.
정류 회로(4)는, 브릿지 접속된 4개의 다이오드(D11, D12, D13, D14)로 이루어져 있으며, 제 1 및 제 2 교류 입력 도체(41, 42)와, 제 1 및 제 2 정류 출력 도체(43, 44)를 갖는다. 제 1 및 제 2 교류 입력 도체(41, 42)는 필터(3)를 통해 제 1 및 제 2 교류 입력 단자(1, 2)에 접속되어 있다. 이 정류 회로(4)는 도 4(D)에 도시된 교류 전압(Vac)을 전파 정류(全波整流)한 전압(V4)을 제 1 및 제 2 정류 출력 단자(43, 44)사이로 송출한다.
주 인덕턴스 코일(L1)은 역률 개선 및 승압을 위해 설치된 것으로서, 이 주 인덕턴스 코일(L1)의 일단은 제 1 정류 출력 도체(43)에 접속되어 있다. 또한, 주 인덕턴스 코일(L1)은 자성체 코어(10)에 감겨지며, 보조 회로(7)의 제 1 보조 인덕턴스 코일(La)도 코어(10)에 감겨져 있다. 주 인덕턴스 코일(L1), 및 제 1 보조 인덕턴스 코일(La)은 각각 누설 인덕턴스를 갖는다.
제 1 주 스위치(Q1)는, 절연 게이트형 전계 효과 트랜지스터로 이루어지며, 주 인덕턴스 코일(L1)에 전압을 단속적으로 인가하기 위해, 주 인덕턴스 코일(L1)의 타단과 제 2 정류 출력 도체(44)와의 사이에 접속되어 있다. 이 제 1 주 스위치(Q1)에 역방향 병렬로 제 1 병렬 다이오드(Dq1)가 접속되어 있다. 이 제 1 병렬 다이오드(Dq1)는 제 1 주 스위치(Q1)의 내장 다이오드 또는 바디 다이오드여도 좋다.
제 1 소프트 스위칭용 콘덴서(Cq1)는 제 1 소프트 스위칭용 캐패시턴스 수단으로서 기능하는 것으로서, 제 1 주 스위치(Q1)에 병렬로 접속되어 있다. 또한, 제 1 소프트 스위칭용 콘덴서(Cq1)를 제 1 주 스위치(Q1)의 드레인·소스간의 기생 용량으로 할 수 있다.
평활용 콘덴서(C1)는 전해 콘덴서로 이루어지며, 정류 다이오드(D1)를 통해 제 1 주 스위치(Q1)에 병렬로 접속되어 있다. 정류 다이오드(D1)는 제 1 주 스위치(Q1)가 온인 기간에는 비도통 상태로 유지되며, 제 1 주 스위치(Q1)가 오프인 기간의 일부 또는 전부에는 도통 상태가 된다. 평활용 콘덴서(C1)는, 이보다도 후단에 있는 DC-DC 변환 회로의 직류 전원으로서 기능한다.
트랜스포머(5)는, 자성체 코어(11)와 주 코일로서의 1차 코일(N1)과 출력 코일로서의 2차 코일(N2)과 제 2 보조 인덕턴스 코일(Lb)을 갖는다. 1차 코일(N1), 2차 코일(N2) 및 제 2 보조 인덕턴스 코일(Lb)은 코어(11)에 감겨져 서로 전자 결합되어 있다. 1차 코일(N1)과 2차 코일(N2)과 제 2 보조 인덕턴스 코일(Lb)의 극성은 검은 점으로 나타낸 바와 같이 설정되어 있다. 1차 코일(N1)과 2차 코일(N2)은 서로 반대의 극성을 갖는다. 1차 코일(N1)의 일단은 평활용 콘덴서(C1)의 일단에 접속되며, 1차 코일(N1)의 타단은 제 2 주 스위치(Q2)를 통해 평활용 콘덴서(C1)의 타단에 접속되어 있다. 즉, 1차 코일(N1)과 제 2 주 스위치(Q2)와의 직렬 회로가 평활용 콘덴서(C1)에 대해 병렬로 접속되어 있다.
제 2 주 스위치(Q2)는 절연 게이트형 전계 효과 트랜지스터로 이루어지며, 그 드레인이 1차 코일(N1)에 접속되고, 그 소스가 평활용 콘덴서(C1)의 타단에 접속되어 있다. 제 2 병렬 다이오드(Dq2)는 제 2 주 스위치(Q2)에 역방향이 되게 병렬로 접속되어 있다. 이 제 2 병렬 다이오드(Dq2)를 제 2 주 스위치(Q2)의 내장 다이오드 또는 바디 다이오드로 할 수 있다.
제 2 소프트 스위치용 콘덴서(Cq2)는 제 2 소프트 스위칭용 캐패시턴스 수단으로서 기능하는 것으로서, 제 2 주 스위치(Q2)에 병렬로 접속되어 있다. 제 1 및 제 2 소프트 스위칭용 콘덴서(Cq1, Cq2)는, 평활용 콘덴서(C1)보다도 충분히 작은 용량치를 갖는 것이다. 또한, 제 2 소프트 스위칭용 콘덴서(Cq2)를, 제 2 주 스위치(Q2)의 드레인·소스간의 기생 용량으로 할 수 있다.
트랜스포머(5)의 2차 코일(N2)에 접속된 정류 평활 회로(6)는 정류 다이오드(Do)와 평활용 콘덴서(Co)로 이루어진다. 콘덴서(Co)는 다이오드(Do)를 통해 2차 코일(N2)에 병렬로 접속되어 있다. 다이오드(Do)는, 제 2 주 스위치(Q2)가 온일 때에는 오프가 되고, 제 2 주 스위치(Q2)가 오프일 때는 온이 되는 방향성을 갖고 있다. 출력 평활용 콘덴서(Co)에 접속된 한 쌍의 출력 단자(12, 13)사이에 직류 출력 전압(Vo)이 얻어지며, 이것이 부하(14)에 공급된다.
소프트 스위칭 보조 회로(7)는, 공진 보조 회로라고도 부를 수 있는 것으로서, 보조 스위치(Q3)와, 제 1 보조 인덕턴스 코일(La)과, 제 1 및 제 2 보조 다이오드(Da, Db)와, 제 2 보조 인덕턴스 코일(Lb)로 이루어진다.
제 1 보조 인덕턴스 코일(La)은 주 인덕턴스 코일(L1)과 동일한 코어(10)에 감겨지며, 주 인덕턴스 코일(L1)에 전자 결합되어 있다. 제 1 보조 인덕턴스 코일(La)의 일단은 주 인덕턴스 코일(L1)의 타단, 즉 출력단에 접속되어 있다. 제 1 보조 인덕턴스 코일(La)의 타단은 제 1 역류 저지용 다이오드(Da)를 통해 보조 스위치(Q3)에 접속되어 있다. 또한, 제 1 보조 인덕턴스 코일(La)에 의해 제 1 주 스위치(Q1)의 소프트 스위칭을 위해 요구되는 인덕턴스 값을 얻을 수 없는 경우에는, 점선으로 나타낸 바와 같이 제 1 부가 인덕터(L11)를 제 1 보조 인덕턴스 코일(La)에 직렬로 접속할 수 있다.
제 2 보조 인덕턴스 코일(Lb)은 누설 인덕턴스를 갖도록 트랜스포머(5)의 코어(11)에 감겨지며, 1차 코일(N1) 및 2차 코일(N2)에 전자 결합되어 있다. 즉, 제 2 보조 인덕턴스 코일(Lb)은 트랜스포머(5)의 3차 코일로서 설치되어 있다. 도 1의 실시예에서는, 제 2 보조 인덕턴스 코일(Lb)의 일단이 1차 코일(N1)의 타단과 제 2 주 스위치(Q2)의 드레인과의 사이의 점(P2)에 접속되어 있다. 제 2 보조 인덕턴스 코일(Lb)의 타단은 제 2 역류 저지용 다이오드(Db)를 통해 보조 스위치(Q3)에 접속되어 있다. 또한, 제 2 보조 인덕턴스 코일(Lb)에 의해 제 2 주 스위치(Q2)의 소프트 스위칭에서 요구되고 있는 인덕턴스 값을 얻을 수 없을 때에는 점선으로 나타낸 제 2 부가 인덕터(L12)를 제 2 보조 인덕턴스 코일(Lb)에 직렬로 접속할 수 있다.
보조 스위치(Q3)는, 절연 게이트형 전계 효과 트랜지스터로 이루어지며, 제 1 및 제 2 주 스위치(Q1, Q2)의 쌍방의 소프트 스위칭을 수행하기 위해 설치되어 있다. 따라서, 보조 스위치(Q3)는, 제 1 역류 저지용 다이오드(Da)와 제 1 보조 인덕턴스 코일(La)을 통해 제 1 소프트 스위칭용 콘덴서(Cq1)에 대해 병렬로 접속되며, 또한 제 2 역류 저지용 다이오드(Db)와 제 2 보조 인덕턴스 코일(Lb)을 통해 제 2 소프트 스위칭용 콘덴서(Cq2)에 대해 병렬로 접속되어 있다.
스위치 제어 회로(8)는, 제 1 주 스위치(Q1)를 온·오프제어하는 제 1의 기능과, 제 2 주 스위치(Q2)를 온·오프제어하는 제 2의 기능과, 보조 스위치(Q3)를 온·오프제어하는 제 3의 기능을 갖는다. 직류 출력 전압(Vo)을 검출하기 위해 한 쌍의 직류 출력 단자(12, 13)는 도체(15, 16)에 의해 제어 회로(8)에 접속되어 있다. 제어 회로(8)는 제 1 및 제 2 주 스위치(Q1, Q2)의 제어 단자, 즉 게이트에 도체(17, 18)로 접속되고, 또한 도체(19)로 보조 스위치(Q3)의 제어 단자, 즉 게이트에 접속되어 있다. 제어 회로(8)는, 각 스위치(Q1, Q2, Q3)의 소스에도 접속되어 있다. 역률 개선의 제어를 위해, 전류 검출기(9)가 도체(20)에 의해 제어 회로(8)에 접속되고, 또한, 제 1 정류 출력 도체(43)가 전압 검출용 도체(21)에 의해 제어 회로(8)에 접속되어 있다. 평활용 콘덴서(C1)의 전압(Vc1)을 일정치로 제어하기 위해, 평활용 콘덴서(C1)의 일단이 도체(22)에 의해 제어 회로(8)에 접속되어 있다.
제어 회로(8)는, 제 1 주 스위치(Q1)에 제 1 제어 신호(Vg1)를 공급하고, 제 2 주 스위치(Q2)에 제 2 제어 신호(Vg2)를 공급하며, 보조 스위치(Q3)에 제 3 제어 신호(Vg3)를 공급한다.
도 1의 제어 회로(8)는, 도 2에 도시한 바와 같이, 대별하여 제 1 및 제 2 온 폭 결정 회로(61, 62)와, 파형 발생기(29)와, 제 1 타이머(34)와, 제 1 및 제 2 AND 게이트(35, 36)와, 제 2 타이머(37)로 이루어진다.
제 1 주 스위치(Q1)의 온 시간폭을 결정하기 위한 제 1 온 폭 결정 회로(61)는, 정류 출력 전압 검출 회로(23)와 콘덴서 전압 검출 회로(24)와 기준 전압원(26a)과 제 1 감산기(26)와 승산기(27)와 제 2 감산기(28)와 제 1 비교기(30)로 이루어진다. 이 제 1 온 폭 결정 회로(61)는, 평활용 콘덴서(C1)의 전압이 원하는 값이 되고 또한 정류 회로(4)의 입력 전류의 파형이 사인파에 근사하도록 제 1 주 스위치(Q1)의 온 기간의 폭을 결정한다. 제 2 주 스위치(Q2)의 온 시간폭을 결정하기 위한 제 2 온 폭 결정 회로(62)는, 출력 전압 검출 회로(25)와 기준 전압원(31)과 제 3 감산기(32)와 제 2 비교기(33)로 이루어진다. 이 제 2 온 폭 결정 회로(62)는, 정류 평활 회로(6)의 출력 전압이 원하는 값이 되도록 제 2 주 스위치(Q2)의 온 기간의 폭을 결정한다. 또한, 파형 발생기(29)를 제 1 및 제 2 온 폭 결정 회로(61, 62)의 일부라고 생각할 수도 있다.
제 1 온 폭 결정 회로(61)에 포함되어 있는 정류 출력 전압 검출 회로(23)는, 도체(21)를 통해 제 1 정류 출력 도체(43)에 접속되며, 사인파 교류 전압을 전파정류함으로써 얻어진 정류 출력 전압(V4)을 저항(R1 및 R2)로 분압하여, 검출 전압(V4')을 출력한다. 이 검출 전압(V4')은 사인파 기준 신호로서 사용된다.
콘덴서 전압 검출 회로(24)는 도체(22)를 통해 도 1의 평활용 콘덴서(C1)에 접속되어 있고, 콘덴서 전압(Vc1)을 저항(R3 및 R4)로 분압하여 검출 전압(Vc1')을 출력한다. 제 1 감산기(26)의 일측의 입력 단자는 콘덴서 전압 검출 회로(24)의 출력 단자에 접속되고, 타측의 입력 단자는 제 1 기준 전압원(26a)에 접속되어 있다. 따라서, 제 1 감산기(26)는 콘덴서 전압 검출치(Vc1')와 제 1 기준 전압(Vr1)과의 차이를 나타내는 신호를 출력한다.
승산기(27)의 일측의 입력 단자는 정류 출력 전압 검출 회로(23)의 출력 단자에 접속되고, 타측의 입력 단자는 제 1 감산기(26)에 접속되어 있다. 따라서, 승산기(27)는, 정류 출력 전압 검출치(V4')에 제 1 감산기(26)의 출력을 곱한 값을 갖는 전압(V27)을 출력한다. 승산기(27)의 출력 전압(V27)은 사인파의 전파정류 파형을 갖는다. 승산기(27)의 출력 전압(V27)의 진폭은, 제 1 감산기(26)의 출력으로 평활용 콘덴서(C1)의 전압(Vc1)을 일정하게 제어하도록 조정되어 있다.
제 2 감산기(28)의 일측의 입력 단자는 승산기(27)의 출력 단자에 접속되고, 타측의 입력 단자는 도체(20)에 의해 도 1의 전류 검출기(9)에 접속되어 있다. 전류 검출기(9)는 제 1 정류 출력 도체(43)를 통해 흐르는 전류(I4)에 비례한 전압(V9)을 출력한다. 따라서, 제 2 감산기(28)는 승산기 출력 전압(V27)과 전류 검출 전압(V9)과의 차이를 나타내는 전압(V28)을 출력한다.
주기성 전압 파형 발생기로서의 파형 발생기(29)는 톱니파 발생기로 이루어지며, 제 1 및 제 2 교류 입력 단자(1, 2)사이의 교류 전압의 주파수, 예를 들면 50㎐ 또는 60㎐보다도 충분히 높은 주파수, 예를 들면 20㎑의 톱니파 전압(Vt)을 도 3(B)에 나타낸 바와 같이 제 1 출력 도체(29a)에 발생시킨다. 주기성을 갖는 톱니파 전압(Vt)의 반복 주파수는 제 1 및 제 2 주 스위치(Q1, Q2) 및 보조 스위치(Q3)의 온·오프 주파수에 일치하고 있다.
또한, 파형 발생기(29)는 톱니파를 형성하기 위한 클록 발생기(도시 생략)를 내장하고 있으며, 제 2 출력 도체(29b)에 도 3(A)의 클록 신호(Vosc)를 발생시킨다. 톱니파 전압(Vt)은 도 3(A)의 클록 펄스에 동기하여 발생한다.
또한, 도 2에서는, 하나의 파형 발생기(29)가, 제 1 및 제 2 주 스위치(Q1, Q2)와 보조 스위치(Q3)의 3개의 제어 신호(Vg1, Vg2, Vg3)의 형성에 공용으로 사용되고 있으나, 3개의 제어 신호(Vg1, Vg2, Vg3)의 형성을 위해 2개 또는 3개의 파형 발생기를 설치할 수도 있다.
또한, 클록 신호(Vosc) 대신에 톱니파 전압(Vt)에 의해 트리거 신호를 형성하여, 제 1 및 제 2 타이머(34, 37)를 트리거할 수도 있다.
제 1 비교기(30)의 일측의 입력 단자는 제 2 감산기(28)의 출력 단자에 접속되고, 타측의 입력 단자는 파형 발생기(29)의 출력 단자에 접속되어 있다. 따라서, 제 1 비교기(30)는 도 3(B)에 나타낸 바와 같이 제 2 감산기(28)의 출력 전압(V28)과 톱니파 전압(Vt)을 비교하여, 도 3(C)에 나타낸 직사각형파로 이루어진 출력(V30)을 송출한다. 상기 제 1 비교기(30)의 출력(V30)은, 제 1 주 스위치(Q1)의 온 기간을 결정하기 위한 신호이다. 따라서, 제 1 비교기(30)는 제 1 주 스위치(Q1)의 온 폭 결정 기능을 갖는다.
제 2 온 폭 결정 회로(62)에 포함되어 있는 출력 전압 검출 회로(25)는, 한 쌍의 도체(15, 16)에 접속된 저항(R5, R6)으로 이루어지며, 출력 전압(Vo)의 검출 전압(Vo')을 출력한다. 제 3 감산기(32)의 일측의 입력 단자는 출력 전압 검출 회로(25)의 출력 단자에 접속되며, 타측의 입력 단자는 제 2 기준 전압원(31)에 접속되어 있다. 따라서, 제 3 감산기(32)는, 출력 검출 전압(Vo')과 제 2 기준 전압(Vr2)과의 차를 나타내는 전압(V32)을 출력한다.
제 2 비교기(33)의 일측의 입력 단자는 파형 발생기(29)에 접속되고, 타측의 입력 단자는 제 3 감산기(32)의 출력 단자에 접속되어 있다. 따라서, 제 2 비교기(33)는 도 3(D)에 나타낸 바와 같이, 톱니파 전압(Vt)과 제 3 감산기(32)의 출력 전압(V32)을 비교하여 도 3(E)에 나타낸 직사각형파의 출력(V33)을 송출한다. 이 제 2 비교기(33)의 출력(V33)은, 제 2 주 스위치(Q2)의 온 폭을 결정하기 위한 신호이다. 따라서, 제 2 비교기(33)는 제 2 주 스위치(Q2)의 온 폭 결정 기능을 갖는다.
제 1 타이머(34)는 제 1 및 제 2 주 스위치(Q1, Q2)의 온 기간을 제한하기 위한 신호를 형성하는 것으로서, 톱니파 발생기(29)의 제 2 출력 도체(29b)에 접속되어 있다. 이 제 1 타이머(34)는 도 3(F)에 나타낸 바와 같이 톱니파 전압(Vt)의 발생 개시 시점(t0)에 동기하여 트리거되어 t0∼t1의 제 1 시간(T1)의 폭을 갖는 논리 0, 즉 제 1 전압 레벨의 펄스를 발생시킨다. 제 1 시간(T1)의 종료 시점은 제 1 및 제 2 주 스위치(Q1, Q2)의 온 개시 시점을 나타내고 있다.
제 1 논리 회로로서의 제 1 AND 게이트(35)의 일측의 입력 단자는 제 1 비교기(30)에 접속되고, 타측의 입력 단자는 제 1 타이머(34)에 접속되어 있다. 따라서, 제 1 AND 게이트(35)는, 제 1 비교기(30)의 출력 전압(V30)과 제 1 타이머(34)의 출력 전압(V34)의 논리곱 출력으로 이루어진 도 3(G)에 나타낸 제 1 제어 신호(Vgl)를 도체(17)로 송출한다. 제 1 AND 게이트(35)로부터 얻어지는 도 3(G)의 제 1 제어 신호(Vgl)는, 제 1 주 스위치(Q1)를 온으로 하기 위해 t1∼t3 기간에서 논리 1, 즉 제 2의 전압 레벨이 된다.
제 2 논리 회로로서의 제 2 AND 게이트(36)의 일측의 입력 단자는 제 2 비교기(33)에 접속되고, 타측의 입력 단자는 제 1 타이머(34)에 접속되어 있다. 따라서, 제 2 AND 게이트(36)는 제 2 비교기(33)의 출력 전압(V33)과 제 1 타이머(34)의 출력 전압(V34)의 논리곱 출력으로 이루어지는 도 3(H)에 나타낸 제 2 제어 신호(Vg2)를 도체(18)로 송출한다. 제 2 AND 게이트(36)로부터 얻어지는 도 3(H)의 제 2 제어 신호(Vg2)는, 제 2 스위치(Q2)를 온으로 하기 위해 t1∼t4 기간에 논리 1, 즉 제 2의 전압 레벨이 된다.
제 2 타이머(37)는 보조 스위치(Q3)의 온 기간을 결정하기 위한 것으로서, 톱니파 발생기(29)의 제 2 출력 도체(29b)에 접속되어 있다. 이 제 2 타이머(37)는 톱니파 전압(Vt)의 1주기의 개시 시점(t0)에 동기하여 도 3(I)의 t0∼t2에 나타낸 제 2 시간폭(T2)의 펄스로 이루어진 제 3 제어 신호(Vg3)를 도체(19)로 송출한다. 제 2 시간폭(T2)은 도 3(F)에 나타낸 제 1 시간폭(T1)보다도 길다. 제 2 타이머(37)는 제 3 제어 신호(Vg3)의 형성 회로라고도 부를 수 있는 것이다. 도 3에서, t0∼t5로 톱니파 전압(Vt)의 1주기가 종료한 후에는, t5∼t6의 다음 1주기에서 t0∼t5와 동일한 동작이 발생된다.
도 3(G), (H), (I)의 제 1, 제 2 및 제 3 제어 신호(Vg1, Vg2, Vg3)의 비교로부터 알 수 있는 바와 같이, 제 3 제어 신호(Vg3)는 제 1 및 제 2 주 스위치(Q1, Q2)의 온 개시 시점(t1)보다도 시간폭(T1)만큼 앞선 t0에서 보조 스위치(Q3)의 온 제어를 개시한다. 그 결과, 제 1 및 제 2 주 스위치(Q1, Q2)의 턴온 시의 소프트 스위칭이 가능해진다. 제 1 타이머(34)의 제 1 시간폭(T1)은, 보조 스위치(Q3)의 온 개시 시점(t0)부터 제 1 및 제 2 주 스위치(Q1, Q2)의 전압(Vq1, Vq2)이 실질적으로 제로 또는 각각의 주 스위치(Q1, Q2)의 오프 기간의 전압보다도 낮은 값이 되는 시점까지의 길이로 설정된다. 제 3 제어 신호(Vg3)가 논리 1에서 0으로 되돌아오는 시점, 즉 보조 스위치(Q3)의 온 기간의 종료 시점(t2)은, 제 1 및 제 2 주 스위치(Q1, Q2)중에서 먼저 온 기간이 종료하는 것의 온 종료 시점(t3)보다도 전에, 또는 늦어도 t3 시점으로 설정된다.
다음으로, 도 1의 스위칭 전원 장치에서의 주 회로 부분의 동작에 대한 이해를 용이하게 하기 위해, 보조 회로(7)가 설치되어 있지 않다고 가정하고 도 1의 주 회로 부분의 동작을 설명한다. 도 4는 보조 회로(7)의 보조 스위치(Q3)를 항상 오프로 유지시키고 있다고 가정한 경우에 있어서의 역률 개선을 설명하기 위한 도 1의 각 부분의 상태를 개략적으로 나타내고 있다.
제 1 주 스위치(Q1)로부터 도 4(A)에 나타낸 제 1 제어 신호(Vg1)에 응답하여 온·오프하면, 주 인덕턴스 코일(L1)에 전압이 단속적으로 인가된다. 즉, 도 4(D)에 나타낸 교류 전압(Vac)을 전파정류한 파형의 전압(V4)이 인덕턴스를 갖는 주 인덕턴스 코일(L1)에 단속적으로 인가된다. 도 4의 t1∼t2로 표시된 제 1 주 스위치(Q1)의 온 기간(Ton)에는, 제 1 정류 출력 도체(43), 주 인덕턴스 코일(L1), 제 1 주 스위치(Q1) 및 제 2 정류 출력 도체(44)의 경로로 도 4(B)에 나타낸 정류 출력 전류(I4)가 흐른다. 이 전류(I4)는 주 인덕턴스 코일(L1)의 인덕턴스를 위해 시간의 경과와 함께 증대하도록 흐른다. 제 1 주 스위치(Q1)의 온 기간(Ton)에는 주 인덕턴스 코일(L1)과 코어(10)로 이루어진 인덕터에 에너지가 축적된다. 도 4의 t2에서 제 1 주 스위치(Q1)가 오프로 되면, 주 인덕턴스 코일(L1)의 인덕턴스에 축적된 에너지의 방출이 발생하여, 정류 출력 전압(V4)과 주 인덕턴스 코일(L1)의 전압의 합이 평활용 콘덴서(C1)의 전압(Vc1)보다도 높아지므로, 다이오드(D1)가 도통상태로 되어, 제 1 정류 출력 도체(43), 주 인덕턴스 코일(L1), 다이오드(D1), 평활용 콘덴서(C1), 및 제 2 정류 출력 도체(44)의 경로로 전류가 흘러, 평활용 콘덴서(C1)가 충전된다. 제 1 주 스위치(Q1)의 오프 기간(Toff)의 전류(I4)는 시간의 경과와 함께 감소된다. 도 4에서는, 다음의 온 기간(Ton)의 개시 시점(t4)까지 전류(I4)가 흐르고 있다. 그러나, 전류(I4)가 t4보다도 앞선 t3시점에서 제로가 되도록 주 인덕턴스 코일(L1)의 인덕턴스 값을 설정하는 것도 가능하다. 제 1 주 스위치(Q1)의 온 기간(Ton)에서의 정류 출력 전류(I4)의 피크치는, 정류 출력 전압(V4)의 순시(瞬時)값에 비례한다. 이 때문에, 교류 입력 단자(1)에 흐르는 교류 입력 전류(Iac)는 도 4(C)에 나타낸 바와 같이 도 4(D)의 교류 전압(Vac)과 거의 동일한 상(相)이 되며 또한 사인파 또는 근사 사인파가 된다. 그 결과, 제 1 주 스위치(Q1)을 교류 전압보다도 높은 주파수로 온·오프하면, 역률 개선이 달성됨과 동시에, 주 인덕턴스 코일(L1)의 승압 작용을 수반하여 정류 출력 전압(V4)보다도 높은 전압으로 평활용 콘덴서(C1)를 충전할 수 있다.
만약, 평활용 콘덴서(C1)의 전압(Vc1)이 목표값보다도 높아지면, 제 1 주 스위치(Q1)의 온 기간(Ton)이 짧아지고, 주 인덕턴스 코일(L1)의 축적 에너지가 적어져, 평활용 콘덴서(C1)의 전압이 목표값으로 되돌아온다. 반대로 평활용 콘덴서(C1)의 전압(Vc1)이 목표값보다도 낮아지면, 제 1 주 스위치(Q1)의 온 기간(Ton)이 길어지고, 주 인덕턴스 코일(L1)의 축적 에너지가 증대하여, 평활용 콘덴서(C1)의 전압이 목표값으로 되돌아온다.
다음으로, 제 2 주 스위치(Q2)의 온·오프에 의한 DC-DC 변환 동작을, 보조 회로(7)의 작용을 제외하고 설명한다.
제 2 주 스위치(Q2)가 온일 때에는, 평활용 콘덴서(C1)의 전압(Vc1)이 1차 코일(N1)에 인가된다. 이 때, 2차 코일(N2)에 유기되는 전압은 다이오드(Do)를 역 바이어스하는 방향을 가지므로, 다이오드(Do)는 비도통 상태로 유지된다. 그 결과, 인덕턴스를 갖는 트랜스포머(5)에 에너지가 축적된다. 제 2 주 스위치(Q2)의 오프 기간에는, 트랜스포머(5)의 축적 에너지의 방출이 발생하여, 다이오드(Do)가 도통 상태로 되어, 콘덴서(Co)에 충전 전류가 흐른다. 콘덴서(Co)의 전압(Vo)이 기준치보다 높아졌을 때에는, 제 2 주 스위치(Q2)의 온 기간이 짧아지고, 트랜스포머(5)의 축적 에너지가 저하되어, 출력 전압(Vo)이 기준치로 되돌아온다. 출력 전압(Vo)이 기준치보다도 낮아졌을 때에는, 제 2 주 스위치(Q2)의 온 기간이 길어지고, 트랜스포머(5)의 축적 에너지가 증대하여, 출력 전압(Vo)이 기준치로 되돌아온다.
다음으로, 도 5를 참조하여 제 1 및 제 2 주 스위치(Q1, Q2)의 소프트 스위칭 동작을 설명한다.
(t1이전 및 t13∼t14)
도 5의 t1 직전의 기간에는 t13∼t14기간과 동일한 동작이 발생한다. 이 t1이전의 기간에는, 제 1 및 제 2 주 스위치(Q1, Q2)와 보조 스위치(Q3) 모두가 오프 상태로 유지되어 있다. 제 1 주 스위치(Q1)의 오프 기간에는 이미 설명한 바와 같이 주 인덕턴스 코일(L1)의 축적 에너지의 방출을 수반하여 평활용 콘덴서(C1)가 충전된다. 따라서, 도 5(M)에 나타낸 바와 같이 다이오드(D1)를 지나는 전류 (Id1)가 흐르고 있다. 또한, 제 2 주 스위치(Q2)의 오프 기간에는, 트랜스포머(5)의 축적 에너지의 방출에 기초하여 2차 코일(N2)과 다이오드(Do)와 콘덴서(Co)의 경로로 도 5(J)에 나타낸 전류(Ido)가 흐른다. 또한, 부하(14)에는 콘덴서(Co)로부터 전력이 공급된다.
(t1∼t2)
도 5(C)에 나타낸 바와 같이, t1 시점에서 보조 스위치(Q3)의 제어 신호(Vg3)가 고레벨로 전환되고, 보조 스위치(Q3)가 온 상태로 전환되면, 이 보조 스위치(Q3)의 전압(Vq3)은 도 5(H)에 나타낸 바와 같이 거의 제로가 된다. 그 결과, t1∼t2 기간에는, 제 1 정류 출력 도체(43), 주 인덕턴스 코일(L1), 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 보조 스위치(Q3) 및 제 2 정류 출력 도체(44)로 이루어진 제 1 경로로 도 5(K)에 나타낸 전류(Ida)가 흐르고, 동시에 평활용 콘덴서(C1), 1차 코일(N1), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 및 보조 스위치(Q3)로 이루어진 제 2 경로로 도 5(L)에 나타낸 전류(Idb)가 흐른다. 도 5(I)에 나타낸 보조 스위치(Q3)의 전류(Iq3)는 도 5(K)의 제 1 경로의 전류(Ida)와 도 5(L)의 제 2 경로의 전류(Idb)의 합이다. 제 1 및 제 2의 경로에는 인덕턴스가 각각 포함되어 있기 때문에, 보조 스위치(Q3)의 전류(Iq3)는 t1시점부터 서서히 증대한다. 그 결과, 보조 스위치(Q3)의 턴온 시에는 제로 전류 스위칭, 즉 ZCS가 되어, 전력 손실이 발생하지 않는다.
t1시점에서 보조 스위치(Q3)가 온 상태로 되면, 다이오드(D1)와 평활용 콘덴서(C1)로 이루어진 제 1 직렬 회로에 대해 제 1 보조 인덕턴스 코일(La)과 제 1 역류 저지용 다이오드(Da)와 보조 스위치(Q3)로 이루어진 제 2 직렬 회로가 병렬로 접속된다. 다이오드(D1)가 도통되어 있을 때에는, 주 인덕턴스 코일(L1)과 제 1 보조 인덕턴스 코일(La)의 상호 접속점(P1)에, 평활용 콘덴서(C1)의 전압(Vc1)이 다이오드(D1)를 통해 인가되어 있다. 따라서, 다이오드(D1)가 온으로 되어 있을 때에는, 제 1 소프트 스위칭용 콘덴서(Cq1)가 평활용 콘덴서(C1)의 전압(Vc1)으로 클램핑되어 있으며, t1에서 보조 스위치 (Q3)가 온이 되더라도 제 1 소프트 스위칭용 콘덴서(Cq1)는 바로 방전을 개시하지 않는다. t1시점 이후에 보조 스위치(Q3)와 정류 다이오드(D1)가 모두 온 상태에 있을 때에는, 제 1 보조 인덕턴스 코일(La)과 제 1 역류 저지용 다이오드(Da)와 보조 스위치(Q3)로 이루어진 제 2 직렬 회로에 대해 평활용 콘덴서(C1)의 전압(Vc1)이 다이오드(D1)를 통해 인가되고, 이 제 2 직렬 회로에 흐르는 전류(Ida)는 도 5(K)에 나타낸 바와 같이 서서히 증대한다. t1이후의 정류 다이오드(D1)와 보조 스위치(Q3)의 쌍방이 도통되어 있을 때에는, 정류 다이오드(D1)와 평활용 콘덴서(C1)로 이루어진 제 1 직렬 회로에 대해 제 1 보조 인덕턴스 코일(La)과 제 1 역류 저지용 다이오드(Da)와 보조 스위치(Q3)로 이루어진 제 2 직렬 회로가 병렬로 접속되어 있으므로, 주 인덕턴스 코일(L1)로부터 공급되는 전류는 상기 제 1 및 제 2 직렬 회로로 나누어져 흐르고, 도 5(M)에 나타낸 바와 같이 제 1 직렬 회로의 정류 다이오드(D1)에 흐르는 전류(Id1)는 t1 이전보다도 급한 기울기로 감소된다.
또한, 주 인덕턴스 코일(L1)과 제 1 보조 인덕턴스 코일(La)은 전자 결합되어 있으므로, 도 5의 t1시점에서 제 1 보조 인덕턴스 코일(La)에 전압이 인가되면, 주 인덕턴스 코일(L1)로부터 공급되는 전류가 감소된다. 그 결과, 정류 다이오드(D1)에 흐르는 전류(Id1)는 비교적 급격히 감소되며, 도 5의 t4 시점에서 제로가 된다.
t1∼t2 기간에, 1차 코일(N1) 및 제 2 보조 인덕턴스 코일(Lb)을 포함한 제 2 경로로 도 5(L)에 나타낸 전류(Idb)가 흐른다. 그 결과, 1차 코일(N1) 및 제 2 보조 인덕턴스 코일(Lb)에 전자 결합되어 있는 2차 코일(N2)로부터 다이오드(Do)에 공급되는 전류(Ido)가 도 5(J)에 나타낸 바와 같이 서서히 감소하여, t2 시점에서 제로가 된다.
(t2∼t3)
t2 시점에서 2차측의 다이오드(Do)가 비도통 상태가 되면, 콘덴서(Co)의 전압(Vo)에 기초한 2차 코일(N2)의 클램프 상태가 해제되어, 제 2 소프트 스위칭용 콘덴서(Cq2)의 방전이 가능해지고, 이 콘덴서(Cq2)의 캐패시턴스와 제 2 보조 인덕턴스 코일(Lb)의 인덕턴스에 기초한 공진 회로가 형성된다. 그 결과, 제 2 소프트 스위칭용 콘덴서(Cq2), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 및 보조 스위치(Q3)로 이루어진 경로로 도 5(O)에 나타낸 콘덴서(Cq2)를 방전하는 전류(Icq2)가 흐른다. 이에 따라, 콘덴서(Cq2) 및 제 2 주 스위치(Q2)의 전압(Vq2)이 도 5(F)에 나타낸 바와 같이 서서히 저하되어, t3 시점에서 거의 제로가 된다. 또한, t2∼t3 기간에는, 앞의 t1∼t2 기간과 마찬가지로, 제 1 정류 출력 도체(43), 주 인덕턴스 코일(L1), 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 보조 스위치(Q3) 및 제 2 정류 출력 도체(44)로 이루어진 제 1 경로로 전류(Ida)가 흐르고, 또한 평활용 콘덴서(C1), 1차 코일(N1), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 및 보조 스위치(Q3)로 이루어진 제 2 경로로 전류(Idb)가 흐른다. 또한, 다이오드(D1)의 전류(Id1)도 흐른다.
(t3∼t4)
t3 시점에서 제 2 소프트 스위칭용 콘덴서(Cq2)의 방전이 종료되면, 제 2 보조 인덕턴스 코일(Lb)에 축적된 에너지의 방출에 의해 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 보조 스위치(Q3) 및 제 2 병렬 다이오드(Dq2)로 이루어진 경로로 도 5(G)에 나타낸 전류(Iq2)가 흐른다. 또한, 도 5(G)의 전류(Iq2)는, 제 2 주 스위치(Q2)의 드레인·소스 간의 전류와 제 2 병렬 다이오드(Dq2)의 전류의 합계로 나타내어지고 있다. 여기서는 설명을 간략화하기 위해 전류(Iq2)를 제 2 주 스위치(Q2)의 전류라 부르기로 한다. 제 2 병렬 다이오드(Dq2)가 도통 상태에 있는 동안에는 제 2 주 스위치(Q2)의 드레인·소스 간 전압(Vq2)은 거의 제로 또는 낮은 값으로 유지된다. 이 때문에, 1차 코일(N1)에 평활용 콘덴서(C1)의 전압(Vc1)이 인가된다. 그 결과, 1차 코일(N1)에 전자 결합된 제 2 보조 인덕턴스 코일(Lb)에, 이곳을 흐르는 전류를 감소시키는 방향의 전압이 인가되고, 제 2 역류 저지용 다이오드(Db)의 전류(Idb)는, 도 5(L)에 나타낸 바와 같이 t3 시점부터 서서히 감소한다. 또한, t3∼t4 기간에서도, 앞의 t2∼t3 기간과 마찬가지로, 다이오드(D1)의 전류(Id1), 제 1 역류 저지용 다이오드(Da)의 전류(Ida)가 흐른다.
(t4∼t5)
다이오드(D1)를 통해 평활용 콘덴서(C1)에 흐르는 전류(Id1)가, t4 시점에서 제로가 되어, 다이오드(D1)가 비도통 상태가 되면, 평활용 콘덴서(C1)에 의한 제 1 소프트 스위칭용 콘덴서(Cq1)의 클램프가 해제된다. 그 결과, 제 1 소프트 스위칭용 콘덴서(Cq1)의 방전이 t4 시점부터 개시되어, 제 1 소프트 스위칭용 콘덴서(Cq1)를 지나는 전류(Icq1)가 도 5(N)에 나타낸 바와 같이 흐른다. 제 1 소프트 스위칭용 콘덴서(Cq1)의 방전 전류는, 제 1 소프트 스위칭용 콘덴서(Cq1)의 캐패시턴스와 제 1 보조 인덕턴스 코일(La)의 인덕턴스로 이루어진 공진 회로에 기초하여 흐른다. 즉, t4∼t5 기간에서의 상기 방전 전류(Icq1)는, 제 1 소프트 스위칭용 콘덴서(Ccq1), 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da) 및 보조 스위치(Q3)의 경로로 흐른다. 제 1 소프트 스위칭용 콘덴서(Cq1)의 방전이 진행됨에 따라 제 1 주 스위치(Q1)의 전압(Vq1)은 도 5(D)에 나타낸 바와 같이 t4 시점부터 서서히 저하되어, t5 시점에서 실질적으로 제로가 된다. 제 1 주 스위치(Q1)의 전압(Vq1)이 t4 시점부터 서서히 저하되면, t4 시점과 t5 시점의 거의 중간 시점(t4')에서 주 인덕턴스 코일(L1)과 제 1 보조 인덕턴스 코일(La)과의 상호 접속점(P1)의 전위가 제 1 정류 출력 도체(43)의 전위와 동일해지고, 그 후, P1의 전위가 제 1 정류 출력 도체(43)의 전위보다도 낮아진다. 그 결과, 도 5의 t4' 시점에서 주 인덕턴스 코일(L1)의 양 단자간 전압의 방향이 역전된다. 주 인덕턴스 코일(L1)과 제 1 보조 인덕턴스 코일(La)은 서로 전자 결합되어 있으므로, 제 1 보조 인덕턴스 코일(La)의 전압의 방향도 t4' 시점에서 역전된다. 그 결과, 제 1 보조 인덕턴스 코일(La)을 흐르는 전류(Ida)는 도 5(K)에 나타낸 바와 같이 t4'부터 서서히 감소한다.
(t5∼t6)
도 5의 실시예에서는, 제 1 주 스위치(Q1)의 전압(Vq1)이 실질적으로 제로가 된 t5 시점에서 제 1 및 제 2 주 스위치(Q1, Q2)를 동시에 온 상태로 제어하고 있다. 제 1 주 스위치(Q1)의 전압(Vq1)은 도 5(C)에 나타낸 바와 같이 t5 시점에서 실질적으로 제로가 되어 있기 때문에, 이 t5 시점에서의 제 1 주 스위치(Q1)의 턴온은 제로 전압 스위칭(ZVS)이 되어, 전력 손실이 작아진다. 제 1 주 스위치(Q1)의 턴온 제어는 t5에 한정되지 않고, t5∼t6 기간내의 임의의 시점이어도 좋다. 또한, 제 1 주 스위치(Q1)의 전압(Vq1)이, t4 시점의 그 값보다도 낮은 값을 나타내고 있는 시점에서 제 1 주 스위치(Q1)를 턴온 제어하는 것이 가능하다. 이 경우에도, 제 1 주 스위치(Q1)의 전압이 낮은 만큼, 턴온 시의 전력 손실을 감소시킬 수 있다.
제 2 주 스위치(Q2)의 턴온 시점은 제어 회로(8)의 구성을 간략화하기 위해 제 1 주 스위치(Q1)와 동일한 시점으로 설정되어 있다. 즉, 제 2 주 스위치(Q2)의 전압(Vq2)은 t3 시점에서 실질적으로 제로가 되어 있으므로, t3 시점에서 제 2 주 스위치(Q2)를 턴온 제어하면, 제 2 주 스위치(Q2)의 턴온시의 스위칭 손실이 감소된다. 그러나, 본 실시예에서는, 제 2 주 스위치(Q2)를 t3보다도 나중인 t5 시점에서 턴온 제어하고 있다. 제 2 주 스위치(Q2)에 병렬로 접속된 제 2 병렬 다이오드(Dq2)를 지나는 전류가 도 5의 실시예에서는 t3∼t6 기간에 흐르고 있다. 이 t3∼t6 기간의 제 2 주 스위치(Q2)의 전압(Vq2)은 실질적으로 제로 또는 매우 낮은 값이므로, t3∼t6 기간내의 임의의 시점에서 제 2 주 스위치(Q2)를 턴온 제어하면, 제 2 주 스위치(Q2)는 제로 전압 스위칭(ZVS)되어, 제 2 주 스위치(Q2)의 전력 손실이 작아진다.
t5∼t6 기간에는, 제 1 주 스위치(Q1)가 온 상태에 있기 때문에, 제 1 정류 출력 도체(43), 주 인덕턴스 코일(L1), 제 1 주 스위치(Q1) 및 제 2 정류 출력 도체(44)로 이루어진 경로로 전류가 흐름과 동시에, 도 5(K)에 나타낸 전류(Ida)가 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 보조 스위치(Q3) 및 제 1 병렬 다이오드(Dq1)로 이루어진 경로로 흐른다.
(t6∼t7)
도 5(E)에 나타낸 바와 같이, t6 시점에서 제 1 병렬 다이오드(Dq1)를 지나는 음의 방향의 전류가 제로가 되면, 그 후에, 제 1 정류 출력 도체(43), 주 인덕턴스 코일(L1), 제 1 주 스위치(Q1), 및 제 2 정류 출력 도체(44)로 이루어진 경로로 전류(Iq1)가 흐른다. 이 전류(Iq1)는 시간의 경과와 함께 증대된다. 제 1 주 스위치(Q1)가 온일 때에는 정류 다이오드(D1)가 오프이므로, 평활용 콘덴서(C1)의 충전 전류는 흐르지 않는다. 본 실시예에서는, 도 5의 t6 시점에서 제 1 보조 인덕턴스 코일(La)의 축적 에너지의 방출이 종료되어 있지 않으므로, 이 축적 에너지를 방출하기 위해, 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 보조 스위치(Q3), 및 제 1 병렬 다이오드(Dq1)로 이루어진 경로로 도 5(K)에 나타낸 전류(Ida)가 흐른다. 이 전류(Ida)는 t8 시점까지 흐른다.
제 2 주 스위치(Q2)의 음방향의 전류가 제로가 되는 t6 시점 이후에는 평활용 콘덴서(C1), 1차 코일(N1) 및 제 2 주 스위치(Q2)로 이루어진 경로로 도 5(G)에 나타낸 전류(Iq2)가 흐른다. 도 5에서는 제 1 및 제 2 주 스위치(Q1, Q2)의 전류(Iq1, Iq2)가 모두 t6 시점부터 동시에 양의 방향으로 흐르고 있으나, 전류(Iq1, Iq2)가 양의 방향으로 전환하는 시점은 서로 다른 시점이어도 좋다. 일반적으로는 전류(Iq2)가 전류(Iq1)보다 먼저 제로가 된다.
본 실시예에서는, 제 2 보조 인덕턴스 코일(Lb)의 축적 에너지의 방출이 도 5의 t6 시점에서는 종료되지 않고 t7 시점에서 종료되고 있다. 이 남은 에너지는, 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 보조 스위치(Q3), 평활용 콘덴서(C1) 및 1차 코일(N1)로 이루어진 경로로 방출된다.
(t7∼t8)
t7∼t8 기간은, 도 5(L)의 제 2 역류 저지용 다이오드(Db)의 전류(Idb)가 제로가 되는 t7 시점부터 도 5(K)의 제 1 역류 저지용 다이오드(Da)의 전류(Ida)가 제로가 되기까지의 기간이다. 이 t7∼t8 기간에는, 보조 스위치(Q3)에 제 1 역류 저지용 다이오드(Da)의 전류(Ida)만이 흐른다.
(t8∼t9)
t8∼t9 기간은, 보조 스위치(Q3)의 전류(Iq3)가 도 5(I)에 나타낸 바와 같이 제로가 된 시점(t8)부터 보조 스위치(Q3)가 오프가 되는 시점(t9)까지의 기간이다. 보조 스위치(Q3)의 전류(Iq3)가 제로가 되는 t8 시점 또는 이보다 나중에 보조 스위치(Q3)를 턴오프 제어하면, 제로 전류 스위칭(ZCS)이 달성된다. 보조 스위치(Q3)의 턴오프 시점은, 보조 스위치(Q3)의 전류(Iq3)가 제로가 되는 시점(t8)부터 제 1 주 스위치(Q1)의 턴온 시점(t10)까지의 사이의 임의의 시점으로 할 수 있다. 도 5에서는, 제 1 주 스위치(Q1)가 제 2 주 스위치(Q2)보다도 먼저 턴오프 제어되고 있으나, 만약 제 2 주 스위치(Q2)가 제 1 주 스위치(Q1)보다도 먼저 턴온하는 경우는, 보조 스위치(Q3)를 제 2 주 스위치(Q2)의 턴온 시점 이전에 턴오프한다.
(t9∼t10)
t9∼t10 기간에는, 제 1 및 제 2 주 스위치(Q1, Q2)가 온인 상태에 있으며, 보조 스위치(Q3)가 오프인 상태에 있다. 이 때문에, 제 1 주 스위치(Q1)의 전류(Iq1)에 의해 주 인덕터(L1)에 에너지가 축적되고, 제 2 주 스위치(Q2)의 전류(Iq2)에 의해 트랜스포머(5)에 에너지가 축적된다.
(t10∼t11)
t10 시점에서 도 5(A)에 나타낸 바와 같이 제 1 주 스위치(Q1)를 턴오프 제어하면, 도 5(E)에 나타낸 바와 같이 제 1 주 스위치(Q1)의 전류(Iq1)가 제로가 되고, 제 1 소프트 스위칭용 콘덴서(Cq1)에 도 5(N)에 나타낸 바와 같이 충전 전류(Icq1)가 흐르고, 이 콘덴서(Cq1) 및 제 1 주 스위치(Q1)의 전압(Vq1)이 도 5(D)에 나타낸 바와 같이 경사를 갖고 상승한다. 그 결과, 제 1 주 스위치(Q1)의 전류(Iq1)가 주지의 스토리지 작용에 의해 지연되어 하강하더라도, 제 1 주 스위치(Q1)의 전력 손실이 작아진다. 즉, 제 1 주 스위치(Q1)의 턴오프는 거의 제로 전압 스위칭(ZVS)이 된다.
(t11∼t12)
t11 시점에서 제 1 주 스위치(Q1)의 전압(Vq1)이 평활용 콘덴서(C1)의 전압(Vc1)보다 높아지면, 정류 다이오드(D1)가 도통 상태가 되어, 도 5(M)에 나타낸 바와 같이 전류(Id1)가 흐르기 시작하고, 또한 평활용 콘덴서(C1)의 충전이 시작된다.
(t12∼t13)
t12 시점에서 제 2 주 스위치(Q2)가 턴오프 제어되면, 이곳을 흐르는 전류(Iq2)가 도 5(G)에 나타낸 바와 같이 제로가 되며, 제 2 소프트 스위칭 콘덴서(Cq2) 및 제 2 주 스위치(Q2)의 전압(Vq2)이 도 5(F)에 나타낸 바와 같이 경사를 갖고 상승한다. 따라서, 제 2 주 스위치(Q2)의 주지의 스토리지 작용에 의해 전류(Iq2)의 하강이 지연되더라도, 제 2 주 스위치(Q2)의 전력 손실이 작아진다. 즉, 제 2 주 스위치(Q2)의 턴오프는 거의 제로 전압 스위칭이 된다.
다음의 t13∼t14 기간에는 t1 직전과 동일한 동작이 발생하여, 주 인덕턴스 코일(L1)의 축적 에너지의 방출에 의한 평활용 콘덴서(C1)의 충전이 발생되고, 또한 트랜스포머(5)의 축적 에너지의 방출에 의해 2차 코일(N2)로부터 다이오드(Do)를 통해 콘덴서(Co)에 충전 전류가 공급된다. t14 시점이후에는, t1∼t14 기간과 동일한 동작이 반복적으로 발생된다.
본 실시예에 의하면, 다음과 같은 효과가 얻어진다.
(1) 하나의 보조 스위치(Q3)가 제 1 및 제 2 주 스위치(Q1, Q2)의 쌍방의 소프트 스위칭에 사용되고 있다. 따라서, 비교적 간단한 구성으로 제 1 및 제 2 주 스위치(Q1, Q2)의 턴온시의 소프트 스위칭을 달성할 수 있다. 제 1 및 제 2 주 스위치(Q1, Q2)를 소프트 스위칭하면, 여기서의 전력 손실이 감소되고, 스위칭 전원 장치의 효율을 높일 수 있다. 또한, 제 1 및 제 2 주 스위치(Q1, Q2)의 소프트 스위칭에 의해 불필요한 노이즈의 발생을 억제할 수 있다.
(2) 제 1 및 제 2 주 스위치(Q1, Q2)를 동일한 반복 주파수로 온·오프 제어하므로, 제 1 및 제 2 주 스위치(Q1, Q2)의 온·오프 제어에 있어서의 주파수의 상호 간섭이 없어지고, 제 1 및 제 2 주 스위치(Q1, Q2)의 제어의 안정화를 도모할 수 있다. 그리고, 만약 제 1 및 제 2 주 스위치(Q1, Q2)를 다른 주파수로 온·오프 제어하면, 상호 간섭에 기인한 노이즈가 발생할 우려가 있으나, 본 실시예에 의하면, 이러한 종류의 노이즈의 발생을 막을 수 있다.
(3) 제 1 및 제 2 주 스위치(Q1, Q2)를 동시에 턴온시키므로, 제어 회로(8)에서의 제 1 및 제 2 제어 신호(Vg1, Vg2)의 형성 회로의 구성이 간단해진다.
(4) 누설 인덕턴스를 갖는 제 1 보조 인덕턴스 코일(La)이 주 인덕턴스 코일(L1)과 동일한 코어에 감겨져 구성되어 있다. 따라서, LC 공진용의 인덕턴스를 개별적인 인덕턴스로 구성하는 경우에 비해 공진용 인덕턴스의 소형화 및 저비용화를 도모할 수 있다.
(5) 제 1 보조 인덕턴스 코일(La)은 주 인덕턴스 코일(L1)에 전자 결합되어 있다. 따라서, 보조 스위치(Q3)의 온 기간에 제 1 보조 인덕턴스 코일(La)에 전압이 인가되면, 주 인덕턴스 코일(L1)에 이곳을 흐르는 전류를 감소시키는 방향의 전압이 유기된다. 그 결과, 도 5(M)에 나타낸 바와 같이 정류 다이오드(D1)를 흐르는 전류(Id1)를 t1 시점부터 급속히 저하시킬 수 있다.
(6) 누설 인덕턴스를 갖도록 제 2 보조 인덕턴스 코일(Lb)이 트랜스포머(5)에 설치되고, 이 인덕턴스와 제 2 소프트 스위칭용 콘덴서(Cq2)로 공진 회로를 형성하고 있으므로, 공진용 인덕터의 소형화 및 저비용화를 도모할 수 있다.
(7) 제 2 보조 인덕턴스 코일(Lb)이 1차 코일(N1) 및 2차 코일(N2)에 전자 결합되어 있다. 따라서, 보조 스위치(Q3)를 도 5의 t1 시점에서 턴온시키고, 제 2 보조 인덕턴스 코일(Lb)에 전류를 흐르게 함으로써, 2차측 다이오드(Do)의 전류(Ido)를 t1 시점부터 급속하게 감소시킬 수 있다.
제 2 실시예
다음으로, 도 6 및 도 7을 참조하여 제 2 실시예의 스위칭 전원 장치에 대해 설명한다. 다만, 도 6 및 도 7, 그리고 후술하는 도 8∼도 19에 있어서, 도 1∼도 5와 실질적으로 동일한 부분에는 동일한 부호를 사용하며, 그에 대한 설명은 생략한다.
도 6의 제 2 실시예에 따른 스위칭 전원 장치는, 도 1의 정류 평활 회로(6)를 변형한 정류 평활 회로(6a)를 설치하고, 도 1의 2차 코일(N2)의 극성을 반대로 한 2차 코일(N2a)을 설치한 것 이외에는, 도 1과 동일하게 형성한 것이다.
도 6의 스위칭 전원 장치의 트랜스포머(5)의 1차 코일(L1)보다도 전원측의 회로 구성 및 그 동작은 도 1의 스위칭 전원 장치와 실질적으로 동일하다. 도 6의 스위칭 전원 장치의 제 2 주 스위치(Q2)를 포함한 DC-DC 컨버터 회로는 일반적으로 포워드형 DC-DC 컨버터라 불리우는 것으로서, 제 2 주 스위치(Q2)가 온 상태에 있을 때 2차 코일(N2a)에 발생하는 전압에 의해 다이오드(Do)가 도통 상태가 된다.
도 6의 정류 평활 회로(6a)는, 다이오드(Do)와 평활용 콘덴서(Co) 이외에 평활용 인덕터(Lo) 및 평활용 다이오드(Do1)를 갖는다. 인덕터(Lo)는 다이오드(Do)와 콘덴서(Co) 사이에 접속되어 있다. 평활용 다이오드(Do1)는, 콘덴서(Co)를 통해 인덕터(Lo)에 병렬로 접속되어 있다.
도 6의 스위칭 전원 장치에서, 제 2 주 스위치(Q2)의 온 기간에는 1차 코일(N1)에 평활용 콘덴서(C1)의 전압이 인가되고, 2차 코일(N2a)에 얻어진 전압으로 다이오드(Do)가 도통되어, 평활용 콘덴서(Co)에 충전 전류가 흐른다. 제 2 주 스위치(Q2)가 오프인 기간에는 다이오드(Do)가 비도통 상태가 된다.
도 6의 보조 회로(7)는 도 1과 동일하게 형성되어 있다. 따라서, 도 6의 제 1 및 제 2 주 스위치(Q1, Q2)의 소프트 스위칭 동작은 도 1과 실질적으로 동일하다. 도 7은 도 6의 각 부분의 전압 또는 전류의 상태를 도 5와 동일하게 나타낸 것이다. 도 7에 있어서 도 5와 상이한 점은, 도 7(C)에 도시한 보조 스위치(Q3)의 제어 신호(Vg3)를 t2 시점에서 저레벨에서 고레벨로 전환시킨다는 점이다. 그 결과, 보조 스위치(Q3)의 전압(Vq3)은 도 7(H)에 나타낸 바와 같이 t2 시점에서 제로가 되며, 보조 스위치(Q3)의 전류(Iq3)는 도 7(I)에 나타낸 바와 같이 t2 시점부터 흐르기 시작한다. 또한, 도 7(K)에 나타낸 제 1 역류 저지용 다이오드(Da)의 전류(Ida) 및 도 7(L)에 나타낸 제 2 역류 저지용 다이오드(Db)의 전류(Idb)가 t2 시점부터 흐르기 시작한다. 또한, 제 2 주 스위치(Q2)를 포함한 DC-DC 변환 회로는 포워드형으로 형성되어 있기 때문에, 정류 평활 회로(6a)의 다이오드(Do)의 전류 (Ido)가 도 7(J)에 나타낸 바와 같이 t5∼t12 기간에 흐르고 있다.
도 6의 회로에서는, 보조 스위치(Q3)가 온 상태가 되면, 제 2 소프트 스위칭용 콘덴서(C2q), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 및 보조 스위치(Q3)로 이루어진 경로로 바로 전류가 흐르기 시작하여, 제 2 소프트 스위칭용 콘덴서(Cq2)의 방전이 개시된다. 도 7의 이후의 제 1 및 제 2 주 스위치(Q1, Q2)의 소프트 스위칭 동작은 도 5와 동일하다.
따라서, 도 6의 스위칭 전원 장치에 의해서도 도 1의 스위칭 전원 장치와 동일한 효과를 얻을 수 있다.
제 3 실시예
도 8에 도시한 제 3 실시예의 스위칭 전원 장치는, 변형된 보조 회로(7a)를 설치한 것 이외에는 도 1과 동일하게 구성한 것이다. 도 7의 변형된 보조 회로(7a)는, 도 1의 보조 회로(7)의 주 인덕턴스 코일(L1)과 제 1 보조 인덕턴스 코일(La)의 접속 관계를 바꾼 것 이외에는 도 1과 동일하게 형성한 것이다. 즉, 도 8에서는, 주 인덕턴스 코일(L1)과 제 1 보조 인덕턴스 코일(La)이 병렬적으로 접속되어 있다. 더욱 자세히 설명하면, 도 8에서도 제 1 보조 인덕턴스 코일(La)이 주 인덕턴스 코일(L1)과 동일한 코어(10)에 누설 인덕턴스를 갖도록 감겨지고, 또한 서로 전자 결합되어 있다. 주 인덕턴스 코일(L1)의 일단과 제 1 보조 인덕턴스 코일(La)의 일단이 모두 제 1 정류 출력 도체(43)에 접속되어 있다.
도 8의 스위칭 전원 장치의 기본적 동작 및 보조 회로(7a)의 기본적 동작은 도 1과 실질적으로 동일하며, 도 8의 각 부분의 전류 또는 전압은 도 5와 동일하다. 따라서, 도 8에 대해 설명함에 있어서 도 5를 참조한다. 도 5의 t1∼t2 기간에는, 보조 스위치(Q3)가 온 상태이기 때문에, 제 1 정류 출력 도체(43), 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 보조 스위치(Q3) 및 제 2 정류 출력 도체(44)로 이루어진 제 1 경로로 도 5(K)에 나타낸 전류(Ida)가 흐르고, 또한 평활용 콘덴서(C1), 1차 코일(N1), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db) 및 보조 스위치(Q3)로 이루어진 제 2 경로로 도 5(L)의 전류(Idb)가 흐른다.
주 인덕턴스 코일(L1)의 축적 에너지의 방출은, t1 이전에 이어 t1∼t2 기간에도 발생하고 있다. 이 축적 에너지의 방출에 기초하여 정류 다이오드(D1)를 통해 평활용 콘덴서(C1)측에 도 5(M)의 전류(Id1)가 흐름과 동시에, 전자 결합된 제 1 보조 인덕턴스 코일(La)측에도 도 5(K)의 전류(Ida)가 흐른다. 이에 따라, 도 8의 회로의 경우에도, 도 1의 회로와 마찬가지로 보조 스위치(Q3)의 온 개시후에 지금까지보다도 급한 경사를 가지고 도 5(M)의 정류 다이오드(D1)의 전류(Id1)가 저하된다.
도 8에서, 도 5의 t2∼t3에 상응하는 기간에는 도 1과 마찬가지로 제 2 주 스위치(Q2)의 전압(Vq2)이 공진 동작으로 거의 제로로 저하되는 동작이 발생한다. 도 5의 t4 시점에 정류 다이오드(D1)가 비도통 상태가 되면, 제 1 소프트 스위칭용 콘덴서(Cq1)가 평활용 콘덴서(C1)의 전압(Vc1)에 의한 클램프 상태로부터 해제된다. 그 결과, 도 5의 t4∼t5 기간에, 제 1 소프트 스위칭용 콘덴서(Cq1), 주 인덕턴스 코일(L1), 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 및 보조 스위치(Q3)로 이루어진 경로로 공진 전류가 흐른다. 이에 따라, 제 1 소프트 스위칭용 콘덴서(Cq1)의 에너지가 제 1 보조 인덕턴스 코일(La)로 이동하여, 제 1 소프트 스위칭용 콘덴서(Cq1) 및 제 1 주 스위치(Q1)의 전압(Vq1)은 도 5의 t5 시점에서 제로가 된다. 따라서, t5 시점 또는 t5∼t6 시점에서 제 1 및 제 2 주 스위치(Q1, Q2)를 턴온 제어하면, 제로 전압 스위칭(ZVS)이 달성된다.
상기한 바와 같이, 도 8의 제 3 실시예에 의해서도 제 1 실시예와 동일한 효과를 얻을 수 있다.
제 4 실시예
다음으로 도 9를 참조하여 제 4 실시예의 스위칭 전원 장치를 설명한다. 다만, 도 9에서, 도 1∼도 8과 실질적으로 동일한 부분에는 동일한 부호를 사용하며, 그에 대한 설명은 생략한다.
도 9의 제 4 실시예의 스위칭 전원 장치는, 도 8의 정류 평활 회로(6)를 변형한 정류 평활 회로(6a)를 설치하고, 도 8의 2차 코일(N2)의 극성을 반대로 한 2차 코일(N2a)를 설치한 것 이외에는, 도 8과 동일하게 형성한 것이다.
도 9의 스위칭 전원 장치의 트랜스포머(5)의 1차 코일(N1)보다도 전원측의 회로 구성 및 그 동작은 도 8의 스위칭 전원 장치와 실질적으로 동일하다. 도 9의 스위칭 전원 장치의 제 2 주 스위치(Q2)를 사용한 DC-DC 컨버터 회로는 도 6의 DC-DC 컨버터 회로와 동일하며, 일반적으로 포워드형 DC-DC 컨버터라 불리운다. 따라서, 도 9의 정류 평활 회로(6a) 및 2차 코일(N2a)은 도 6에서 동일한 부호로 나타낸 것과 동일하게 구성되어 있으며, 동일하게 동작한다. 또한, 도 9의 주 인덕턴스 코일(L1) 및 제 2 보조 인덕턴스 코일(La)의 구성 및 접속은, 도 8과 동일하다. 도 9의 제 1 및 제 2 주 스위치(Q1, Q2) 및 보조 스위치(Q3)는 도 6에서 동일한 부호로 나타낸 것과 동일한 타이밍으로 온·오프 제어된다. 이 때문에, 도 9의 각 부분의 전압 및 전류의 파형은 도 7과 실질적으로 동일해지므로, 도 9의 동작을 도 7을 참조하면서 설명하기로 한다.
도 7의 t2∼t3 기간에는, 보조 스위치(Q3)가 온 상태이기 때문에, 제 1 정류 출력 도체(43), 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 보조 스위치(Q3) 및 제 2 정류 출력 도체(44)로 이루어진 제 1 경로로 도 7(K)에 나타낸 전류(Ida)가 흐르고, 또한 평활용 콘덴서(C1), 1차 코일(N1), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db) 및 보조 스위치(Q3)로 이루어진 제 2 경로로 도 7(L)의 전류(Idb)가 흐른다.
주 인덕턴스 코일(L1)의 축적 에너지의 방출은, t2 이전에 이어 t2∼t3 기간에도 발생하고 있다. 이 축적 에너지의 방출에 기초하여 정류 다이오드(D1)를 통해 평활용 콘덴서(C1)측에 도 7(M)의 전류(Id1)가 흐름과 동시에, 전자 결합된 제 1 보조 인덕턴스 코일(La)측에도 도 7(K)의 전류(Ida)가 흐른다. 이에 따라, 도 9의 회로의 경우에도, 도 1의 회로와 마찬가지로 보조 스위치(Q3)가 온 상태로 전환되면, 지금까지보다도 급한 경사를 가지고 도 7(M)의 정류 다이오드(D1)의 전류(Id1)가 저하된다.
도 9의 회로에서, 도 7의 t2∼t3 기간에 도 1과 마찬가지로 제 2 주 스위치(Q2)의 전압(Vq2)이 공진 동작으로 거의 제로로 저하되는 동작이 발생한다. 도 7의 t4 시점에 정류 다이오드(D1)가 비도통 상태가 되면, 제 1 소프트 스위칭용 콘덴서(Cq1)가 평활용 콘덴서(C1)의 전압(Vc1)에 의해 클램프되어 있는 상태로부터 해제된다. 그 결과, 도 7의 t4∼t5 기간에, 제 1 소프트 스위칭용 콘덴서(Cq1), 주 인덕턴스 코일(L1), 제 1 보조 인덕턴스 코일(La), 제 1 역류 저지용 다이오드(Da), 및 보조 스위치(Q3)로 이루어진 경로로 공진 전류가 흐른다. 이에 따라, 제 1 소프트 스위칭용 콘덴서(Cq1)의 에너지가 제 1 보조 인덕턴스 코일(La)로 이동하여, 제 1 소프트 스위칭용 콘덴서(Cq1) 및 제 1 주 스위치(Q1)의 전압(Vq1)은 도 7의 t5 시점에서 제로가 된다. 따라서, t5 시점 또는 t5∼t6 시점에서 제 1 및 제 2 주 스위치(Q1, Q2)를 턴온 제어하면, 이들의 제로 전압 스위칭(ZVS)이 달성된다.
상기한 바와 같이, 도 9의 제 4 실시예에 의해서도 제 1 내지 제 3 실시예와 동일한 효과를 얻을 수 있다.
제 5 실시예
도 10에 도시한 제 5 실시예의 스위칭 전원 장치는, 도 1에 도시한 스위칭 전원 장치의 제 2 보조 인덕턴스 코일(Nb)의 일단의 접속 위치를 1차 코일(N1)의 하단, 즉 타단(P2)으로부터 1차 코일(N1)의 상단(P3)으로 바꾼 것 이외에는, 도 1과 동일하게 구성한 것이다.
따라서, 도 10의 스위칭 전원 장치의 기본적인 동작은 도 1의 스위칭 전원 장치의 동작과 동일하다. 즉, 도 1 및 도 10의 회로는, 제 2 역류 저지용 다이오드(Db)의 전류(Idb)의 흐름 경로가 약간 다른 것 이외에는 동일하게 동작한다.
도 10의 회로에서는, 도 5의 t1∼t7에 상응하는 기간에, 평활용 콘덴서(C1), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 및 보조 스위치(Q3)로 이루어진 제 1 경로로 전류가 흐른다. 또한, 도 5의 t2∼t3에 상응하는 기간에, 제 2 소프트 스위칭용 콘덴서(Cq2), 1차 코일(N1), 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 및 보조 스위치(Q3)로 이루어진 제 2 경로로 전류가 흐른다. 또한, 도 5의 t3∼t7에 상응하는 기간에, 제 2 보조 인덕턴스 코일(Lb), 제 2 역류 저지용 다이오드(Db), 보조 스위치(Q3), 제 2 병렬 다이오드(Dq2), 및 1차 코일(N1)로 이루어진 경로로 전류가 흐른다. 도 10의 회로에서도 도 5의 t2∼t3에 상응하는 기간에 제 2 소프트 스위칭용 콘덴서(Cq2)와 제 2 보조 인덕턴스 코일(Lb)의 공진에 의해 제 2 주 스위치(Q2)의 전압(Vq2)이 서서히 저하한다. 따라서, 도 5의 t3에 상응하는 시점 이후에 제 2 주 스위치(Q2)를 턴온 제어하면, 제로 전압 스위칭(ZVS)을 달성할 수 있다.
상기한 바와 같이, 도 10의 제 5 실시예에 의해서도 도 1의 제 1 실시예와 동일한 효과를 얻을 수 있다.
또한, 도 10에서, 제 2 보조 인덕턴스 코일(Lb)의 일단을 점선으로 나타낸 바와 같이 1차 코일(N1)의 일단과 타단 사이의 임의의 점(P4)에 접속할 수 있다. 이 점선으로 나타낸 회로의 경우에도, 제 2 소프트 스위칭용 콘덴서(Cq2)와 제 2 보조 인덕턴스 코일(Lb)의 공진 동작은 실선으로 나타낸 회로의 경우와 동일하게 발생한다.
제 6 실시예
도 11에 도시한 제 6 실시예의 스위칭 전원 장치는, 제 2 보조 인덕턴스 코일(Lb)의 일단을 1차 코일(N1)의 일단(상단; P3)에 접속한 것 이외에는, 도 6과 동일하게 형성한 것이다. 도 11의 회로에서의 1차 코일(N1)과 제 2 보조 인덕턴스 코일(Lb)의 관계는, 도 10에서의 이들의 관계와 동일하다. 따라서, 도 11의 제 2 보조 인덕턴스 코일(Lb) 및 제 2 역류 저지용 다이오드(Db)에, 도 10의 경우와 동일한 경로의 전류가 흐른다. 도 11의 제 6 실시예에 의해서도 , 도 6의 제 2 실시예와 동일한 효과를 얻을 수 있다.
또한, 도 11의 회로에서도, 제 2 보조 인덕턴스 코일(Lb)의 일단을 점선으로 도시한 바와 같이 1차 코일(N1)의 일단과 타단 사이의 임의의 점(P4)에 접속할 수 있다.
제 7 실시예
도 12에 도시한 제 7 실시예의 스위칭 전원 장치는, 제 2 보조 인덕턴스 코일(Lb)의 일단을 1차 코일(N1)의 일단(상단; P3)에 접속한 것 이외에는, 도 8과 동일하게 구성한 것이다. 도 12의 회로에서의 1차 코일(N1)과 제 2 보조 인덕턴스 코일(Lb)의 관계는, 도 10에서의 이들의 관계와 동일하다. 따라서, 도 12의 제 2 보조 인덕턴스 코일(Lb) 및 제 2 역류 저지용 다이오드(Db)에, 도 10의 경우와 동일한 경로의 전류가 흐른다.
이 제 7 실시예에 의해서도 도 8의 제 3 실시예와 동일한 효과를 얻을 수 있다.
또한, 도 12의 회로에 있어서도, 제 2 보조 인덕턴스 코일(Lb)의 일단을 점선으로 도시한 바와 같이 1차 코일(N1)의 일단과 타단 사이의 임의의 점(P4)에 접속할 수 있다.
제 8 실시예
도 13에 도시한 제 8 실시예의 스위칭 전원 장치는, 제 2 보조 인덕턴스 코일(Lb)의 일단을 1차 코일(N1)의 일단(상단; P3)에 접속한 것 이외에는, 도 9와 동일하게 구성한 것이다.
도 13의 회로에서의 1차 코일(N1)과 제 2 보조 인덕턴스 코일(Lb)의 관계는, 도 10에서의 이들의 관계와 동일하다. 따라서, 도 13의 제 2 보조 인덕턴스 코일(Lb) 및 제 2 역류 저지용 다이오드(Db)에, 도 10의 경우와 동일한 경로의 전류가 흐른다.
제 9 실시예
도 14는 제 9 실시예에 따른 변형된 제어 회로(8a)를 도시한 것이다. 상기 도 14에 나타낸 제어 회로(8a)는 도 2의 제어 회로(8)를 변형한 것으로서, 제 1∼제 8 실시예의 제어 회로(8) 대신에 사용할 수 있는 것이다.
도 14의 제어 회로(8a)는, 도 2의 제어 회로(8)의 하나인 제 1 타이머(34) 대신에 제 1 및 제 2 온 폭 제한 신호 형성 수단으로서 제 1 및 제 2 타이머(34a, 34b)를 설치한 것 이외에는, 도 2와 동일하게 형성한 것이다. 제 1 타이머(34a)는 파형 발생기(29)와 제 1 AND 게이트(35)와의 사이에 접속되며, 도 15(F)에 나타낸 제 1 시간(T1a)의 논리 0인 펄스, 즉 제 1 전압 레벨의 음의 펄스를 발생시킨다. 제 2 타이머(34b)는 파형 발생기(29)와 제 2 AND 게이트(36)와의 사이에 접속되며, 도 15(G)에 나타낸 제 2 시간(T1b)의 논리 0인 펄스, 즉 제 1 전압 레벨의 음의 펄스를 발생시킨다. 도 14의 제 3 타이머(37)는 도 2의 타이머(37)와 동일한 것으로, 제 3 제어 신호(Vg3)를 형성한다.
도 15는, 도 14의 각 부분의 전압을 도 3과 동일하게 나타낸 것이다. 도 15의 (A)∼(E)는 도 3의 (A)∼(E)와 동일하다. 도 15(F)는 제 1 타이머(34a)의 출력 전압(V34a)을 나타낸 것이다. 도 15(G)는, 제 2 타이머(34b)의 출력 전압(V34b)를 나타내고 있다. 제 2 타이머(34b)는, 제 1 타이머(34a)와 동일한 시점(t0)에서 트리거되어 논리 0인 펄스의 발생을 개시하고, 제 1 타이머(34a)의 논리 0의 종료 시점(t1)보다도 이전인 t1'까지 논리 0을 출력한다. 따라서, 제 2 타이머(34b)의 출력 전압(V34b)의 저레벨 기간(T1b)은 제 1 타이머(34a)의 출력 전압(V34a)의 저레벨 기간(T1a)보다도 짧다. 그러나, 도 15의 예와는 반대로 제 2 타이머(34b)의 저레벨 출력 기간(T1b)을 제 1 타이머(34a)의 저레벨 출력 기간(T1a)보다 길게 설정할 수도 있다.
제 1 AND 게이트(35)는, 도 15(C)의 제 1 비교기(30)의 출력 전압(V30)과 도 15(F)의 제 1 타이머(34a)의 출력 전압(V34a)의 논리곱으로 이루어진 도 15(H)에 나타낸 바와 같은 제 1 제어 신호(Vg1)를 형성한다. 제 2 AND 게이트(36)는 도 15(E)에 나타낸 제 2 비교기(33)의 출력 전압(V33)과 도 15(G)에 나타낸 제 2 타이머(34b)의 출력 전압(V34b)의 논리곱으로 이루어진 도 15(I)에 나타낸 바와 같은 제 2 제어신호(Vg2)를 형성한다. 제 3 타이머(37)는 도 15(J)에 나타낸 바와 같은 제 3 제어신호(Vg3)를 형성한다.
제 9 실시예에 따른 제어 회로(8a)에서는, 제 1 주 스위치(Q1)와 제 2 주 스위치(Q2)가 동일한 주파수로 온·오프제어된다. 그러나, 제 1 및 제 2 주 스위치(Q1, Q2)가 동시에 온으로 제어되지는 않는다. 즉, 도 15(H), (I)로부터 알 수 있듯이 제 1 및 제 2 주 스위치(Q1, Q2)를 위한 제 1 및 제 2 제어 신호(Vg1, Vg2)는 시간차를 갖고 저레벨에서 고레벨로 상승하고 있다. 따라서, 도 14의 제 9 실시예의 제어 회로(8a)에 의하면, 제 1 및 제 2 주 스위치(Q1, Q2)와 턴온 제어 시점을 독립적으로 설정할 수 있으므로, 턴온 시점의 설정 자유도가 높아진다.
제 10 실시예
도 16에 도시한 제 10 실시예의 스위칭 전원 장치는, 도 1의 제어 회로(8)를 변형한 제어 회로(8b)를 설치하고, 제 1 주 스위치(Q1)의 전압(Vq1)을 검출하기 위한 도체(38)와 제 2 주 스위치(Q2)의 전압(Vq2)을 검출하기 위한 도체(39)를 설치한 것 이외에는 도 1과 동일하게 형성한 것이다. 도체(38)는 제 1 주 스위치(Q1)의 전압 검출 수단으로서, 제 1 주 스위치(Q1)의 드레인을 제어 회로(8b)에 접속하고 있다. 도체(39)는 제 2 주 스위치(Q2)의 전압 검출 수단으로서, 제 2 주 스위치(Q2)의 드레인을 제어 회로(8b)에 접속하고 있다.
도 17은 도 16의 제어 회로(8b)를 상세하게 나타낸 것이다. 도 17의 제어 회로(8b)는 도 14의 제 1 및 제 2 타이머(34a, 34b) 대신에 제 1 및 제 2 저전압 검출 회로(51, 52)를 설치한 것 이외에는 도 14와 동일하게 형성한 것이다. 제 1 저전압 검출 회로(51)는 도체(38)에 의해 도 16의 제 1 주 스위치(Q1)의 드레인에 접속되며, 제 1 주 스위치(Q1)의 드레인·소스간 전압이 소정의 제 1 기준 전압(Va)보다도 낮은지의 여부를 검출하는 것이다. 제 2 저전압 검출 회로(52)는 도체(39)에 의해 도 16의 제 2 주 스위치(Q2)의 드레인에 접속되며, 제 2 주 스위치(Q2)의 드레인·소스간 전압이 소정의 제 2 기준 전압(Vb)보다도 낮은지의 여부를 검출하는 것이다. 제 1 및 제 2 저전압 검출 회로(51, 52)는, 톱니파 전압(Vt)에 동기하여 제 1 및 제 2 주 스위치(Q1, Q2)의 단자간 전압을 검출하기 위해, 파형 발생기(29)의 동기 신호, 즉 클록 신호(Vosc)의 출력 도체(29b)에 접속되어 있다. 제 1 저전압 검출 회로(51)의 출력 단자는 제 1 AND 게이트(35)의 한 쪽 입력 단자에 접속되어 있다. 제 2 저전압 검출 회로(52)의 출력 단자는 제 2 AND 게이트(36)의 한 쪽 입력 단자에 접속되어 있다. 제 1 및 제 2 저전압 검출 회로(51, 52)의 출력(V51, V52)은 도 14의 제 1 및 제 2 타이머(34a, 34b)의 출력(V34a, V34b)과 동일한 기능을 갖는다.
도 18은 도 17의 제 1 및 제 2 저전압 검출 회로(51, 52)를 상세하게 도시한 것으로서, 도 19는 도 18의 각 부분의 기능을 나타낸 파형도이다. 제 1 저전압 검출 회로(51)는, 비교기(53)와, 제 1 기준 전압원(54)과, 트리거 회로(55)와, 플립플롭(56)으로 이루어진다. 비교기(53)의 음의 입력 단자는 제 1 주 스위치(Q1)의 전압 검출 도체(38)에 접속되며, 양의 입력 단자는 제 1 기준 전압원(54)에 접속되어 있다. 제 1 기준 전압원(54)의 제 1 기준 전압(Va)은 도 19(A)에 나타낸 바와 같이 제로보다 약간 높은 값으로 설정되어 있다. 즉, 제 1 기준 전압(Va)은 제 1 주 스위치(Q1)의 단자간 전압(Vq1)의 최대치보다는 낮고 최소치보다는 높게 설정되어 있다. 그 결과, 제 1 주 스위치(Q1)의 전압(Vq1)이 도 19의 t2∼t3에 나타낸 바와 같이 제 1 기준 전압(Va)보다 낮은 기간에는, 비교기(53)의 출력(V53)이 도 19(C)에 나타낸 바와 같이 고레벨 상태가 된다. 비교기(53)의 출력 단자에 접속된 트리거 회로(55)는, 도 19(C)에 나타낸 비교기(53)의 출력(V53)이 t2 시점에서 저레벨로부터 고레벨로 전환됨에 응답하여 도 19(E)에 나타낸 트리거 펄스를 발생시키고, 이것을 제 1 플립플롭(56)의 세트 단자(S)에 공급한다. 제 1 플립플롭(56)의 리셋 단자(R)에는 동기 신호, 즉 클록 신호(Vosc)용 도체(29b)가 접속되어 있다. 따라서, 제 1 플립플롭(56)은, 도 19(G)의 동기 신호, 즉 클록 신호(Vosc)에 의해 예를 들면 t0 시점에서 리셋되고, 도 19(E)의 트리거 회로(55)의 출력(V55)이 고레벨이 되는 t2 시점에서 세트되어, 도 19(H)에 나타낸 바와 같이 t0∼t2 기간에서 저레벨이 되는 출력(V51)을 발생시킨다.
제 2 저전압 검출 회로(52)는, 비교기(57)와, 제 1 기준 전압원(58)과, 트리거 회로(59)와, 플립플롭(60)으로 이루어진다. 비교기(57)의 음의 입력 단자는 제 2 주 스위치(Q2)의 전압 검출 도체(39)에 접속되고, 양의 입력 단자는 제 2 기준 전압원(58)에 접속되어 있다. 제 2 기준 전압원(58)의 제 2 기준 전압(Vb)은 도 19(B)에 나타낸 바와 같이 제로보다 약간 높은 값으로 설정되어 있다. 즉, 제 2 기준 전압(Vb)은 제 2 주 스위치(Q2)의 단자간 전압(Vq2)의 최대값보다는 낮고 최소값보다는 근소하게 높은 값으로 설정되어 있다. 그 결과, 제 2 주 스위치(Q2)의 전압(Vq2)이 도 19의 t1∼t4에 나타낸 바와 같이 제 2 기준 전압(Vb)보다 낮은 기간에는, 비교기(57)의 출력(V57)이 도 19(D)에 나타낸 바와 같이 고레벨 상태가 된다. 비교기(57)의 출력 단자에 접속된 트리거 회로(59)는, 도 19(D)에 나타낸 비교기(57)의 출력(V57)이 t1 시점의 저레벨에서 고레벨로 전환됨에 응답하여 도 19(F)에 나타낸 트리거 펄스를 발생시키고, 이것을 제 2 플립플롭(60)의 세트 단자(S)에 공급한다. 제 2 플립플롭(60)의 리셋 단자(R)에는 동기 신호, 즉 클록 신호(Vosc)용 도체(29b)가 접속되어 있다. 따라서, 제 2 플립플롭(60)은, 도 19(G)의 동기 신호, 즉 클록 신호(Vosc)에 의해 예를 들면 t0 시점에서 리셋되고, 도 19(F)의 트리거 회로(59)의 출력(V59)이 고레벨이 되는 t1 시점에서 세트되어, 도 19(I)에 나타낸 바와 같이 t0∼t1 기간에서 저레벨이 되는 출력(V52)을 발생시킨다.
도 18의 제 1 및 제 2 저전압 검출 회로(51, 52)에서는, 제 1 및 제 2 기준 전압(Va, Vb)이 제로보다도 근소하게 높은 값으로 설정되어 있으나, 노이즈가 문제가 되지 않는 경우에는, 제 1 및 제 2 기준 전압(Va, Vb)을 제로 볼트로 할 수 있다. 또한, 제 1 및 제 2 기준 전압(Va, Vb)은 서로 동일한 값 또는 서로 다른 값으로 설정된다.
도 19(H)에 나타낸 제 1 저전압 검출 회로(51)의 출력(V51)이 저레벨(제 1 전압 레벨)에서 고레벨(제 2 전압 레벨)로 전환하는 시점(t2)은, 제 1 주 스위치(Q1)의 저전압 스위칭 또는 제로 전압 스위칭이 가능한 시점을 나타내고 있다. 마찬가지로, 도 19(I)에 나타낸 제 2 저전압 검출 회로(52)의 출력(V52)이 저레벨에서 고레벨로 전환하는 시점(t1)은, 제 2 주 스위치(Q2)의 저전압 스위칭 또는 제로 전압 스위칭이 가능한 시점을 나타내고 있다. 따라서, 도 19(H), (I)의 제 1 및 제 2 저전압 검출 출력(V51, V52)은, 도 15(F), (G)의 제 1 및 제 2 타이머(34a, 34b)의 출력(V34a, V34b)과 동일한 기능을 가지며, 제 1 및 제 2 주 스위치(Q1, Q2)의 소프트 스위칭에 기여한다.
도 16의 제 10 실시예의 스위칭 전원 장치는, 제 1 및 제 2 주 스위치(Q1, Q2)의 전압(Vq1, Vq2)이 소프트 스위칭 동작에 의해 제 1 및 제 2 기준 전압(Va, Vb)보다도 낮아진 것을 검출하여 제 1 및 제 2 주 스위치(Q1, Q2)를 턴온시키도록 구성되어 있다. 따라서, 제 10 실시예에 의하면 제 1 및 제 2 주 스위치(Q1, Q2)의 소프트 스위칭을 안정적으로 실행할 수 있다. 즉, 도 1의 타이머(34) 또는 도 14의 제 1 및 제 2 타이머(34a, 34b)를 사용하는 경우에는, 이들 타이머의 출력 펄스의 시간폭 오차에 따른 제 1 및 제 2 주 스위치(Q1, Q2)의 턴온 시점의 편차가 발생한다는 문제가 있다. 이에 대해 도 17의 제 10 실시예에서는 상기의 문제가 발생하지 않는다. 또한, 제 10 실시예에서는, 제 1 실시예와 동일한 효과도 갖는다.
도 17의 제어 회로(8b)는, 제 1 실시예의 도 1의 스위칭 전원 장치뿐만아니라, 제 2, 제 3, 제 4, 제 5, 제 6, 제 7 및 제 8 실시예를 도시한 도 6, 도 8, 도 9, 도 10, 도 11, 도 13 및 도 14의 스위칭 전원 장치에도 적용할 수 있다.
변형예
본 발명은 상기한 실시예에 한정되는 것이 아니라, 예를 들면 다음과 같은 변형이 가능한 것이다.
(1) 제 1 및 제 2 주 스위치(Q1, Q2)를 쌍방향 스위치로 하고, 제 1 및 제 2 병렬 다이오드(Dq1, Dq2)를 생략할 수 있다.
(2) 제 1 및 제 2 주 스위치(Q1, Q2) 및 보조 스위치(Q3)를 FET 이외의 트랜지스터, IGBT(절연 게이트형 바이폴라 트랜지스터) 등의 반도체 스위치로 할 수 있다.
(3) 파형 발생기(29)는 톱니파 대신에 삼각파를 발생시키는 것이어도 좋다.
(4) AND 회로(35, 36) 대신에, 이와 등가의 기능을 갖는 다른 형식의 논리 회로를 사용할 수 있다.
(5) 전류 검출기(9)를 정류 회로(4)의 입력측에 접속할 수 있다.
(6) 전압 검출 도체(21)를 정류 회로(4)의 입력측에 접속할 수 있다.
(7) 제 1 역류 저지용 다이오드(Da)를 제 1 보조 인덕턴스 코일(2a)의 입력측에 접속할 수 있다. 또한, 제 2 역류 저지용 다이오드(Db)를 제 2 보조 인덕턴스 코일(Lb)과 1차 코일(N1)과의 사이에 접속할 수 있다.
각 청구항의 발명에 의하면, 다음과 같은 효과를 얻을 수 있다.
(1) 제 1 소프트 스위칭용 캐패시턴스 수단(Cq1)과 제 1 보조 인덕턴스 코일(La)로 이루어진 제 1 공진 회로가 설치되어 있기 때문에, 제 1 주 스위치(Q1)의 소프트 스위칭이 가능해지며, 제 1 주 스위치(Q1)에서의 전력 손실 및 노이즈의 발생이 감소된다. 또한, 전력 손실이 적은 상태에서 역률 개선을 달성할 수 있다.
(2) 제 2 소프트 스위칭용 캐패시턴스 수단(Cq2)과 제 2 보조 인덕턴스 코일(Lb)로 이루어진 제 2 공진 회로가 설치되어 있기 때문에, 제 2 주 스위치(Q2)의 소프트 스위칭이 가능해지며, 제 2 주 스위치(Q2)에서의 전력 손실 및 노이즈의 발생이 감소된다. 또한, 전력 손실이 적은 상태에서, DC-DC 변환을 달성할 수 있다.
(3) 제 1 소프트 스위칭용 캐패시턴스 수단(Cq1)과 제 1 보조 인덕턴스 코일(La)로 이루어진 제 1 공진 회로와 제 2 소프트 스위칭용 캐패시턴스 수단(Cq2)과 제 2 보조 인덕턴스 코일(Lb)로 이루어진 제 2 공진 회로를 공통의 보조 스위치(Q3)를 사용하여 형성하므로, 회로 구성의 간략화를 도모할 수 있다.
(4) 제 1 보조 인덕턴스 코일(La)이 주 인덕턴스 코일(L1)에 전자 결합되어 있으므로, 보조 스위치(Q3)가 온 상태가 되어, 제 1 인덕턴스 코일(La)에 전압이 인가되면, 주 인덕턴스 코일(L1)을 통해 평활용 콘덴서(C1)에 흐르는 전류가 억제되고, 이 평활용 콘덴서(C1)에 흘러 들어가는 전류가 비교적 빠르게 제로가 되어, 제 1 소프트 스위칭용 캐패시턴스 수단(Cq1)의 방전을 비교적 빨리 개시시킬 수 있다.
(5) 제 2 보조 인덕턴스 코일(Lb)이 트랜스포머(5)의 주 코일(N1)에 전자 결합되어 있으므로, 보조 스위치(Q3)가 온 상태가 되어, 제 2 보조 인덕턴스 코일(Lb)에 전압이 인가되면, 주 코일(N1)로부터 정류 평활 회로(6 또는 6a)에 대한 에너지의 방출이 비교적 빨리 종료하여, 제 2 소프트 스위칭용 캐패시턴스 수단(Cq2)의 방전을 비교적 빨리 개시할 수 있다.
(6) 제 1 보조 인덕턴스 코일(La)이 주 인덕턴스 코일(L1)에 전자 결합되어, 양자는 일체적으로 구성되어 있다. 따라서, 제 1 보조 인덕턴스 코일(La) 및 주 인덕턴스 코일(L1)의 소형화를 도모할 수 있다.
(7) 제 2의 보조 인덕턴스 코일(Lb)이 주 코일(N1)에 전자 결합되어, 양자는 일체적으로 구성되어 있다. 따라서, 제 2 보조 인덕턴스 코일(Lb) 및 주 코일(n1)을 갖는 트랜스포머의 소형화를 도모할 수 있다.
본원의 청구 제 2 항의 발명에 의하면, 제 1 및 제 2 주 스위치(Q1, Q2)의 온/오프 반복 주파수, 즉 스위칭 주파수가 서로 동일하므로, 제 1 및 제 2 주 스위치(Q1, Q2)의 제 1 및 제 2 제어 신호를 형성하기 위한 제어 회로의 구성을 단순하게 할 수 있다. 또한, 제 1 및 제 2 주 스위치(Q1, Q2)의 제어의 안정화를 도모할 수 있다. 즉, 만약 제 1 및 제 2 주 스위치(Q1, Q2)의 스위칭 주파수가 다르면, 제어 신호를 형성할 때, 이들의 상호 간섭에 의해 제어 신호를 안정적으로 형성하는 것이 곤란해질 우려가 있고, 또한, 노이즈가 발생될 우려가 있다. 이에 대해, 청구 제 2 항의 발명과 같이 제 1 및 제 2 주 스위치(Q1, Q2)의 스위칭 주파수를 동일하게 하면, 상기와 같은 상호 간섭의 문제나 노이즈 문제가 발생하지 않는다.
또한, 청구 제 3 항의 발명에 의하면, 제 1 및 제 2 주 스위치(Q1, Q2)를 동시에 턴온 제어하므로, 제 1 및 제 2 주 스위치(Q1, Q2)의 제어 회로의 구성이 간단해진다.
또한, 청구 제 4 항의 발명에 의하면, 역률 개선, 평활용 콘덴서(C1)의 전압 제어, 출력 전압(Vo)의 제어를 양호하게 달성할 수 있다.
또한, 청구 제 5 항 및 제 6 항의 발명에 의하면, 제 1 및 제 2 주 스위치(Q1, Q2)를 소프트 스위칭하기 위한 제어 회로를 간단히 구성할 수 있다.
청구 제 7 항의 발명에 의하면, 제 1 및 제 2 주 스위치(Q1, Q2)의 온 개시 시점이 서로 다른 제 1 및 제 2 온 폭 제한 신호(V34a, V34b)에 의해 결정되므로, 제 1 및 제 2 주 스위치(Q1, Q2)의 온 개시 시점을 따로 설정할 수 있다. 그 결과, 제 1 및 제 2 주 스위치(Q1, Q2)의 온 개시 시점 설정의 자유도가 높아진다.
청구 제 8 항의 발명에 의하면, 제 1 및 제 2 주 스위치의 제 1 및 제 2 주 단자간 전압(Vq1, Vq2)의 저하를 실제로 검출하여 각각의 턴온 시점을 결정하므로, 각각의 소프트 스위칭을 확실하게 달성할 수 있다.
또한, 청구 제 9 항, 제 10 항 및 제 11 항의 발명에 의하면, 직류 출력 전압을 용이하게 얻을 수 있다.
도 1 은 본 발명에 따른 제 1 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 2 는 도 1의 제어 회로를 상세하게 도시한 블록도이다.
도 3 은 도 2의 각 부분의 전압을 도시한 파형도이다.
도 4 는 역률 개선 및 파형 개선을 설명하기 위해 도 1의 각 부분의 전압 및 전류를 개략적으로 도시한 파형도이다.
도 5 는 소프트 스위칭을 설명하기 위해 도 1의 각 부분의 전압 및 전류를 개략적으로 도시한 파형도이다.
도 6 은 제 2 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 7 은 도 6의 각 부분의 전압 및 전류를 도시한 파형도이다.
도 8 은 제 3 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 9 는 제 4 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 10 은 제 5 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 11 은 제 6 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 12 는 제 7 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 13 은 제 8 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 14 는 제 9 실시예의 제어 회로를 도시한 블록도이다.
도 15 는 도 14의 각 부분의 전압을 도시한 파형도이다.
도 16 은 도 10의 실시예의 스위칭 전원 장치를 도시한 회로도이다.
도 17 은 도 16의 제어 회로를 상세하게 도시한 블록도이다.
도 18 은 도 17의 제 1 및 제 2 저전압 검출 회로를 상세하게 도시한 블록도이다.
도 19 는 도 18의 각 부분의 전압을 도시한 파형도이다.
* 도면의 주요부분에 대한 설명 *
4 : 정류 회로 5 : 트랜스포머
6, 6a : 정류 평활 회로 7, 7a : 보조 회로
8, 8a, 8b : 제어 회로 Q1, Q2 : 제 1 및 제 2 주 스위치
Q3 : 보조 스위치 C1 : 평활용 콘덴서
L1 : 주 인덕턴스 코일
La, Lb : 제 1 및 제 2 보조 인덕턴스 코일
Cq1, Cq2 : 제 1 및 제 2 소프트 스위칭용 콘덴서

Claims (11)

  1. 교류 전원으로부터 공급된 사인파 교류 전압을 직류 전압으로 변환하기 위한 스위칭 전원 장치로서,
    교류 전압을 공급하기 위한 제 1 및 제 2의 교류 입력 단자(1, 2)와,
    상기 제 1 및 제 2의 교류 입력 단자(1, 2)에 접속되며, 제 1 및 제 2의 정류 출력 도체를 갖고 있는 정류 회로(4)와,
    상기 정류 회로의 상기 제 1 정류 출력 도체에 접속된 일단을 갖고 있는 주 인덕턴스 코일(L1)과,
    상기 주 인덕턴스 코일(L1)의 타단에 접속된 제 1 주 단자와 상기 정류 회로의 상기 제 2 정류 출력 도체에 접속된 제 2 주 단자와 제어 단자를 갖고 있는 제 1 주 스위치(Q1)와,
    제 1 주 스위치(Q1)에 병렬로 접속된 콘덴서 또는 기생 용량으로 이루어지는 제 1 소프트 스위칭용 캐패시턴스 수단(Cq1)과,
    정류 다이오드(D1)를 통해 상기 제 1 주 스위치(Q1)에 병렬로 접속된 평활용 콘덴서(C1)와,
    주 코일(N1)을 갖고 있는 트랜스포머와,
    상기 주 코일(N1)을 통해 상기 평활용 콘덴서(C1)의 상기 일단에 접속된 제 1 주 단자와 상기 평활용 콘덴서(C1)의 상기 타단에 접속된 제 2 주 단자와 제어 단자를 갖고 있는 제 2 주 스위치(Q2)와,
    상기 제 2 주 스위치(Q2)에 병렬로 접속된 콘덴서 또는 기생 용량으로 이루어지는 제 2 소프트 스위칭용 캐패시턴스 수단(Cq2)과,
    직류 전압을 얻기 위해 상기 트랜스포머에 접속된 정류 평활 회로(6 또는 6a)와,
    상기 주 인덕턴스 코일(L1)의 일단 또는 타단에 접속된 일단을 가지며, 상기 주 인덕턴스 코일(L1)에 전자 결합되어 있는 제 1 보조 인덕턴스 코일(La)과,
    상기 제 1 보조 인덕턴스 코일(La)의 타단에 접속된 제 1 주 단자와 상기 정류 회로(4)의 상기 제 2 정류 출력 도체에 접속된 제 2 주 단자와 제어 단자를 갖고 있는 보조 스위치(Q3)와,
    상기 제 1 보조 인덕턴스 코일(La)에 직렬로 접속된 제 1 역류 저지용 다이오드(Da)와,
    상기 평활용 콘덴서(C1)의 상기 일단과 상기 제 2 주 스위치(Q2)의 상기 제 1 주 단자와의 사이의 임의의 위치(P2 또는 P3 또는 P4)에 접속된 일단과 상기 보조 스위치(Q3)의 상기 제 1 주 단자에 접속된 타단을 가지며, 상기 주 코일(N1)에 전자 결합되어 있는 제 2 보조 인덕턴스 코일(Lb)과,
    상기 제 2 보조 인덕턴스 코일(Lb)에 직렬로 접속된 제 2 역류 저지용 다이오드(Db)와,
    상기 제 1 및 제 2 주 스위치(Q1, Q2)의 상기 제어 단자 및 상기 보조 스위치(Q3)의 상기 제어 단자에 각각 접속되어, 상기 제 1 및 제 2 교류 입력 단자(1, 2) 사이의 교류 전압의 주파수보다도 높은 반복 주파수로 상기 제 1 주 스위치(Q1)를 온·오프 제어하기 위한 제 1 제어 신호(Vg1)를 형성하고, 이 제 1 제어 신호(Vg1)를 상기 제 1 주 스위치(Q1)에 공급하는 제 1의 기능과, 상기 평활용 콘덴서(C1)의 직류 전압을 상기 주 코일(N1)에 단속적으로 인가하기 위해 상기 제 2 주 스위치(Q2)를 온·오프 제어하기 위한 제 2 제어 신호(Vg2)를 형성하고, 이 제 2 제어 신호(Vg2)를 상기 제 2 주 스위치(Q2)에 공급하는 제 2의 기능과, 상기 제 1 주 스위치(Q1)의 턴온시 및 상기 제 2 주 스위치(Q2)의 턴온시에 상기 제 1 및 제 2 주 스위치(Q1, Q2)를 소프트 스위칭시킬 수 있도록 상기 보조 스위치(Q3)를 소정의 온 기간과 소정의 주파수를 갖고 반복하여 온·오프 제어하기 위한 제 3 제어 신호(Vg3)을 형성하고, 이 제 3 제어 신호(Vg3)를 상기 보조 스위치(Q3)에 공급하는 제 3의 기능을 갖고 있는 제어 회로(8 또는 8a 또는 8b)를 구비한 스위칭 전원 장치.
  2. 제 1 항에 있어서, 상기 제 1 주 스위치(Q1)의 온·오프 반복 주파수와 상기 제 2의 주 스위치(Q2)의 온·오프 반복 주파수가 동일한 것을 특징으로 하는 스위칭 전원 장치.
  3. 제 2 항에 있어서, 상기 제 1 주 스위치(Q1)의 턴온 제어 시점과 상기 제 2 주 스위치(Q2)의 턴온 제어 시점이 동일한 것을 특징으로 하는 스위칭 전원 장치.
  4. 제 1 항에 있어서, 상기 제어 회로는,
    상기 정류 회로(4)의 입력 전압 또는 출력 전압을 검출하는 제 1 전압 검출 수단(23)과,
    상기 평활용 콘덴서(C1)의 전압을 검출하는 제 2 전압 검출 수단(24)과,
    상기 정류 평활 회로(6 또는 6a)의 출력 전압을 검출하는 제 3 전압 검출 수단(25)과,
    상기 정류 회로(4)의 입력 전류 또는 출력 전류를 검출하는 전류 검출 수단(9)과,
    상기 교류 전압의 주파수보다도 높은 반복 주파수로 톱니파 전압 또는 삼각파 전압으로 이루어지는 주기성 전압 파형을 발생시키는 파형 발생기(29)와,
    상기 제 1 전압 검출 수단(23)과 제 2 전압 검출 수단(24)과 상기 전류 검출 수단(9)과 상기 파형 발생기(29)에 접속되며, 상기 평활용 콘덴서(C1)의 전압이 원하는 값이 되고 또한 상기 정류 회로(4)의 입력 전류의 파형이 사인파에 근사하도록 상기 제 1 주 스위치(Q1)의 온 기간의 폭을 결정하는 제 1 온 폭 결정 수단(26, 26a, 27, 28, 30)과,
    상기 제 3 전압 검출 수단(25)과 상기 파형 발생기(29)에 접속되며, 상기 정류 평활 회로(6 또는 6a)의 출력 전압이 원하는 값이 되도록 상기 제 2 주 스위치(Q2)의 온 기간의 폭을 결정하는 제 2 온 폭 결정 수단(31, 32, 33)과,
    상기 파형 발생기(29)에 접속되며, 상기 주기성 전압 파형에 동기하여 상기 보조 스위치(Q3)의 온 기간을 결정하기 위한 타이머 수단(37)과,
    상기 제 1 및 제 2 주 스위치(Q1, Q2)의 온 폭을 제한하기 위해, 상기 보조 스위치(Q3)의 온 개시 시점부터 소정 시간이 경과한 시점까지의 기간에 제 1 전압 레벨이 되고, 이 기간 이외에는 제 2 전압 레벨이 되는 온 폭 제한 신호(V34)를 형성하는 수단(34)과,
    상기 제 1 온 폭 결정 수단(30)과 상기 온 폭 제한 신호(V34)의 형성 수단(34)에 접속되며, 상기 제 1 온 폭 결정 수단(30)에서 결정된 온 기간을, 상기 온 폭 제한 신호(V34)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 1 논리 회로(35)와,
    상기 제 2 온 폭 결정 수단(33)과 상기 온 폭 제한 신호(V34)의 형성 수단(34)에 접속되며, 상기 제 2 온 폭 결정 수단(33)에서 결정된 온 기간을, 상기 온 폭 제한 신호(V34)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 2 논리 회로(36)로 이루어진 것을 특징으로 하는 스위칭 전원 장치.
  5. 제 4 항에 있어서, 상기 온 폭 제한 신호(V34)를 형성하는 수단(34)은, 상기 파형 발생기(29)에 접속되고, 상기 주기성 전압 파형(Vt)에 동기하여 상기 소정 시간에 상기 제 1 전압 레벨을 출력하는 타이머 수단(34)인 것을 특징으로 하는 스위칭 전원 장치.
  6. 제 1 항에 있어서, 상기 제어 회로는,
    상기 정류 회로(4)의 입력 전압 또는 출력 전압을 검출하는 제 1 전압 검출 수단(23)과,
    상기 평활용 콘덴서(C1)의 전압을 검출하는 제 2 전압 검출 수단(24)과,
    상기 정류 평활 회로(6 또는 6a)의 출력 전압을 검출하는 제 3 전압 검출 수단(25)과,
    상기 정류 회로(4)의 입력 전류 또는 출력 전류를 검출하는 전류 검출 수단(9)과,
    상기 교류 전압의 주파수보다도 높은 반복 주파수로 톱니파 전압 또는 삼각파 전압으로 이루어지는 주기성 전압 파형을 발생시키는 파형 발생기(29)와,
    상기 제 1 전압 검출 수단(23)과 제 2 전압 검출 수단(24)과 상기 전류 검출 수단(9)과 상기 파형 발생기(29)에 접속되며, 상기 평활용 콘덴서(C1)의 전압이 원하는 값이 되고 또한 상기 정류 회로(4)의 입력 전류의 파형이 사인파에 근사하도록 상기 제 1 주 스위치(Q1)의 온 기간의 폭을 결정하는 제 1 온 폭 결정 수단(26, 26a, 27, 28, 30)과,
    상기 제 3 전압 검출 수단(25)과 상기 파형 발생기(29)에 접속되며, 상기 정류 평활 회로(6 또는 6a)의 출력 전압이 원하는 값이 되도록 상기 제 2 주 스위치(Q2)의 온 기간의 폭을 결정하는 제 2 온 폭 결정 수단(31, 32, 33)과,
    상기 파형 발생기(29)에 접속되며, 상기 주기성 전압 파형에 동기하여 상기 보조 스위치(Q3)의 온 기간을 결정하기 위한 타이머 수단(37)과,
    상기 제 1 주 스위치(Q1)의 온 폭을 제한하기 위해, 상기 보조 스위치(Q3)의 온 개시 시점부터 제 1의 소정 시간이 경과한 시점까지의 제 1 기간에 제 1 전압 레벨이 되고, 이 제 1 기간 이외에는 제 2 전압 레벨이 되는 제 1 온 폭 제한 신호(V34a)를 형성하는 수단(34a)과,
    상기 제 2 주 스위치(Q2)의 온 폭을 제한하기 위해, 상기 보조 스위치(Q3)의 온 개시 시점부터 제 2의 소정 시간이 경과한 시점까지의 제 2의 기간에 제 1 전압 레벨이 되며, 이 제 2 기간이외에는 제 2 전압 레벨이 되는 제 2 온 폭 제한 신호(V34b)를 형성하는 수단(34b)과,
    상기 제 1 온 폭 결정 수단(30)과 상기 제 1 온 폭 제한 신호의 형성 수단(34a)에 접속되며, 상기 제 1 온 폭 결정 수단(30)에서 결정된 온 기간을, 상기 제 1 온 폭 제한 신호(V34a)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 1 논리 회로(35)와,
    상기 제 2 온 폭 결정 수단(33)과 상기 제 2 온 폭 제한 신호의 형성 수단(34b)에 접속되며, 상기 제 2 온 폭 결정 수단(33)에서 결정된 온 기간을, 상기 제 2 온 폭 제한 신호(V34b)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 2 논리 회로(36)로 이루어진 것을 특징으로 하는 스위칭 전원 장치.
  7. 제 6 항에 있어서, 상기 제 1 온 폭 제한 신호를 형성하는 수단은, 상기 파형 발생기(29)에 접속되고, 상기 주기성 전압 파형(Vt)에 동기하여 제 1의 소정 시간에 제 1 전압 레벨이 되는 신호를 출력하는 제 1 타이머(34a)이며,
    상기 제 2 온 폭 제한 신호를 형성하는 수단은, 상기 파형 발생기(29)에 접속되며, 상기 주기성 전압 파형(Vt)에 동기하여 제 2의 소정 시간에 제 1 전압 레벨이 되는 신호를 출력하는 제 2 타이머(34b)인 것을 특징으로 하는 스위칭 전원 장치.
  8. 제 1 항에 있어서, 상기 제어 회로는,
    상기 정류 회로(4)의 입력 전압 또는 출력 전압을 검출하는 제 1 전압 검출 수단(23)과,
    상기 평활용 콘덴서(C1)의 전압을 검출하는 제 2 전압 검출 수단(24)과,
    상기 정류 평활 회로(6 또는 6a)의 출력 전압을 검출하는 제 3 전압 검출 수단(25)과,
    상기 정류 회로(4)의 입력 전류 또는 출력 전류를 검출하는 전류 검출 수단(9)과,
    상기 교류 전압의 주파수보다도 높은 반복 주파수로 톱니파 전압 또는 삼각파 전압으로 이루어지는 주기성 전압 파형을 발생시키는 파형 발생기(29)와,
    상기 제 1 전압 검출 수단(23)과 제 2 전압 검출 수단(24)과 상기 전류 검출 수단(9)과 상기 파형 발생기(29)에 접속되며, 상기 평활용 콘덴서(C1)의 전압이 원하는 값이 되고 또한 상기 정류 회로(4)의 입력 전류의 파형이 사인파에 근사하도록 상기 제 1 주 스위치(Q1)의 온 기간의 폭을 결정하는 제 1 온 폭 결정 수단(26, 26a, 27, 28, 30)과,
    상기 제 3 전압 검출 수단(25)과 상기 파형 발생기(29)에 접속되며, 상기 정류 평활 회로(6 또는 6a)의 출력 전압이 원하는 값이 되도록 상기 제 2 주 스위치(Q2)의 온 기간의 폭을 결정하는 제 2 온 폭 결정 수단(31, 32, 33)과,
    상기 파형 발생기(29)에 접속되며, 상기 주기성 전압 파형에 동기하여 상기 보조 스위치(Q3)의 온 기간을 결정하기 위한 타이머 수단(37)과,
    상기 제 1 주 스위치(Q1)의 상기 제 1 및 제 2 주 단자간의 전압(Vq1)을 검출하는 제 1 주 스위치 전압 검출 수단(38)과,
    상기 제 2 주 스위치(Q2)의 상기 제 1 및 제 2 주 단자간의 전압(Vq2)을 검출하는 제 2 주 스위치 전압 검출 수단(39)과,
    동일하거나 또는 서로 다른 값을 갖는 제 1 및 제 2의 기준 전압(Va, Vb)을 발생시키는 기준 전압원 수단(54, 58)과,
    상기 제 1 주 스위치 전압 검출 수단(38)으로부터 얻어진 제 1 스위치 전압(Vq1)이 상기 제 1 기준 전압(Va)보다도 낮아졌는지의 여부를 검출하는 제 1 비교기(53)와,
    상기 제 2 주 스위치 전압 검출 수단(39)으로부터 얻어진 제 2 스위치 전압(Vq2)이 상기 제 2 기준 전압(Vb)보다도 낮아졌는지의 여부를 검출하는 제 2 비교기(57)와,
    상기 보조 스위치(Q3)의 온 개시 시점(t0)부터 상기 제 1 스위치 전압(Vq1)이 상기 제 1 기준 전압(Va)보다도 낮아진 것을 나타내는 출력이 상기 제 1 비교기(53)로부터 얻어진 시점(t2)까지의 제 1 기간에 제 1 전압 레벨이 되고, 상기 제 1 기간 이외에는 제 2 전압 레벨이 되는 제 1 온 폭 제한 신호(V51)를 형성하는 수단(56)과,
    상기 보조 스위치(Q3)의 온 개시 시점(t0)부터 상기 제 2 스위치 전압(Vq2)이 상기 제 2 기준 전압(Vb)보다도 낮아진 것을 나타내는 출력이 상기 제 2 비교기(57)로부터 얻어진 시점(t1)까지의 제 2 기간에 제 1 전압 레벨이 되고, 상기 제 2 기간 이외에는 상기 제 2 전압 레벨이 되는 제 2 온 폭 제한 신호(V52)를 형성하는 수단(60)과,
    상기 제 1 온 폭 결정 수단과 상기 제 1 온 폭 제한 신호의 형성 수단(56)에 접속되며, 상기 제 1 온 폭 결정 수단(30)에서 결정된 온 기간을, 상기 제 1 온 폭 제한 신호(V51)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 1 논리 회로(35)와,
    상기 제 2 온 폭 결정 수단과 상기 제 2 온 폭 제한 신호의 형성 수단(60)에 접속되며, 상기 제 2 온 폭 결정 수단(33)에서 결정된 온 기간을, 상기 제 2 온 폭 제한 신호(V52)의 상기 제 1 전압 레벨의 기간만큼 짧게 하는 제 2 논리 회로(36)로 이루어진 것을 특징으로 하는 스위칭 전원 장치.
  9. 제 1 항에 있어서, 상기 트랜스포머는 2차 코일(N2)을 가지며, 상기 정류 평활 회로(6 또는 6a)는 상기 2차 코일(N2)에 접속되어 있는 것을 특징으로 하는 스위칭 전원 장치.
  10. 제 9 항에 있어서, 상기 정류 평활 회로(6)는, 상기 2차 코일(N2)의 일단에 접속된 정류용 다이오드(Do)와, 상기 2차 코일(N2)에 상기 정류용 다이오드(Do)를 통해 병렬로 접속된 평활용 콘덴서(Co)로 이루어지며, 상기 정류용 다이오드(Do)는 상기 제 2 주 스위치(Q2)의 오프 기간에 상기 2차 코일(N2)에 발생하는 전압으로 도통 상태가 되는 극성을 갖고 있는 것을 특징으로 하는 스위칭 전원 장치.
  11. 제 9 항에 있어서, 상기 정류 평활 회로(6a)는, 상기 2차 코일(N2)의 일단에 접속된 정류용 다이오드(Do)와, 상기 2차 코일(N2)에 정류용 다이오드(Do)를 통해 접속된 평활 회로(Lo, Co, Do1)로 이루어지며, 상기 정류용 다이오드(Do)는 상기 제 2 주 스위치(Q2)의 온 기간에 상기 2차 코일(N2)에 발생하는 전압으로 도통 상태가 되는 극성을 갖고 있는 것을 특징으로 하는 스위칭 전원 장치.
KR10-2002-0058831A 2001-09-28 2002-09-27 스위칭 전원 장치 KR100512402B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00303961 2001-09-28
JP2001303961A JP4085234B2 (ja) 2001-09-28 2001-09-28 スイッチング電源装置

Publications (2)

Publication Number Publication Date
KR20030027811A KR20030027811A (ko) 2003-04-07
KR100512402B1 true KR100512402B1 (ko) 2005-09-07

Family

ID=19123959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0058831A KR100512402B1 (ko) 2001-09-28 2002-09-27 스위칭 전원 장치

Country Status (6)

Country Link
US (1) US6600670B2 (ko)
EP (1) EP1298779B1 (ko)
JP (1) JP4085234B2 (ko)
KR (1) KR100512402B1 (ko)
CN (1) CN1280976C (ko)
DE (1) DE60205002T2 (ko)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3741035B2 (ja) * 2001-11-29 2006-02-01 サンケン電気株式会社 スイッチング電源装置
US7432614B2 (en) * 2003-01-17 2008-10-07 Hong Kong University Of Science And Technology Single-inductor multiple-output switching converters in PCCM with freewheel switching
US6960902B1 (en) * 2004-04-20 2005-11-01 Richtek Technology Corp. Conversion circuit for discriminating sourcing current and sinking current
JP2006223008A (ja) * 2005-02-08 2006-08-24 Hitachi Ltd Ｄｃ−ｄｃコンバータ
WO2006111044A1 (fr) * 2005-04-20 2006-10-26 Weilun Chen Alimentation a decoupage integree et son procede de fonctionnement
JP4591304B2 (ja) * 2005-10-17 2010-12-01 株式会社豊田自動織機 双方向ｄｃ／ａｃインバータ
JP4670582B2 (ja) * 2005-10-19 2011-04-13 株式会社豊田自動織機 双方向絶縁型ｄｃ／ａｃインバータ
WO2007048277A1 (fr) * 2005-10-28 2007-05-03 Weilun Chen Alimentation a decoupage synchrone a fronts multiples et son controleur
JP2007228663A (ja) * 2006-02-21 2007-09-06 Sansha Electric Mfg Co Ltd 電源装置
JP4861040B2 (ja) * 2006-04-06 2012-01-25 株式会社日立製作所 単方向ｄｃ−ｄｃコンバータ
US20070236976A1 (en) * 2006-04-07 2007-10-11 Malik Randhir S Open loop single output high efficiency AC-DC regulated power supply
JP4854451B2 (ja) * 2006-09-29 2012-01-18 パナソニック株式会社 昇圧コンバータ
JP4824524B2 (ja) * 2006-10-25 2011-11-30 日立アプライアンス株式会社 単方向ｄｃ−ｄｃコンバータおよびその制御方法
TWI338826B (en) * 2007-09-07 2011-03-11 Univ Nat Chiao Tung Power factor correction method and device thereof
CN101398548B (zh) * 2007-09-28 2010-05-26 群康科技(深圳)有限公司 电源电路及液晶显示器
KR100916046B1 (ko) 2007-12-20 2009-09-08 삼성전기주식회사 무손실 역률 개선 회로
JP2009247121A (ja) * 2008-03-31 2009-10-22 Fuji Electric Device Technology Co Ltd 電力変換装置
US8035307B2 (en) * 2008-11-03 2011-10-11 Gt Biomescilt Light Limited AC to DC LED illumination devices, systems and methods
US8766548B2 (en) 2008-11-03 2014-07-01 Gt Biomescilt Light Limited AC to DC LED illumination devices, systems and method
JP5171895B2 (ja) * 2010-07-14 2013-03-27 東芝テック株式会社 電力変換装置
JP5589701B2 (ja) * 2010-09-15 2014-09-17 富士電機株式会社 力率改善電流共振コンバータ
CN102447406B (zh) * 2010-10-12 2014-03-05 台达电子工业股份有限公司 交流/直流转换器
JP2012178952A (ja) * 2011-02-28 2012-09-13 Sanken Electric Co Ltd スイッチング電源回路
JP5757785B2 (ja) 2011-05-19 2015-07-29 ローム株式会社 電源装置およびそれを用いた電子機器
TWI506928B (zh) * 2013-05-08 2015-11-01 Darfon Electronics Corp 電流源換流器及其操作方法
CN104953824B (zh) * 2014-03-25 2018-04-17 三垦电气株式会社 Dc/dc转换器
CN104953835B (zh) * 2014-03-25 2018-05-01 三垦电气株式会社 Dc/dc转换器
JP6364864B2 (ja) * 2014-03-27 2018-08-01 株式会社豊田自動織機 共振型ｄｃ／ｄｃコンバータ
CN104242646B (zh) * 2014-10-17 2017-04-05 中国科学院微电子研究所 高频dc‑dc降压拓扑和集成芯片以及相关系统
DE102016220354A1 (de) * 2016-10-18 2018-04-19 Robert Bosch Gmbh Gleichspannungswandler und Verfahren zum Betrieb eines Gleichspannungswandlers
CN109831187B (zh) * 2019-03-28 2021-01-05 上海交通大学 一种频率可变三角载波发生电路
JP2022007685A (ja) * 2020-06-26 2022-01-13 旭化成エレクトロニクス株式会社 電力供給装置
TWI746125B (zh) * 2020-08-24 2021-11-11 宏碁股份有限公司 可改善零交越失真之電源轉換器和相關功率因數校正電路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0884467A (ja) * 1994-09-09 1996-03-26 Canon Inc 電源装置
JPH08154379A (ja) * 1994-11-28 1996-06-11 Sanken Electric Co Ltd 直流電源装置
JPH09261960A (ja) * 1996-03-26 1997-10-03 Fujitsu Denso Ltd インバータ回路
KR19980019214A (ko) * 1996-08-29 1998-06-05 윌리엄 이, 갈라스 이중 포워드 DC-DC 변환기(A double forward converter with soft-PWM switching)
KR19990012879A (ko) * 1997-07-31 1999-02-25 이형도 전원공급장치의 역률개선회로
US6061253A (en) * 1997-12-03 2000-05-09 Fuji Electrical Co., Ltd. Variable frequency soft switching power supply with reduced noise and improved power factor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6088250A (en) * 1998-05-29 2000-07-11 The Aerospace Corporation Power converters for multiple input power supplies
US6487098B2 (en) * 2001-02-01 2002-11-26 International Business Machines Corporation Power factor correction (PFC) circuit that eliminates an inrush current limit circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0884467A (ja) * 1994-09-09 1996-03-26 Canon Inc 電源装置
JPH08154379A (ja) * 1994-11-28 1996-06-11 Sanken Electric Co Ltd 直流電源装置
JPH09261960A (ja) * 1996-03-26 1997-10-03 Fujitsu Denso Ltd インバータ回路
KR19980019214A (ko) * 1996-08-29 1998-06-05 윌리엄 이, 갈라스 이중 포워드 DC-DC 변환기(A double forward converter with soft-PWM switching)
KR19990012879A (ko) * 1997-07-31 1999-02-25 이형도 전원공급장치의 역률개선회로
US6061253A (en) * 1997-12-03 2000-05-09 Fuji Electrical Co., Ltd. Variable frequency soft switching power supply with reduced noise and improved power factor

Also Published As

Publication number Publication date
CN1411130A (zh) 2003-04-16
EP1298779A2 (en) 2003-04-02
US6600670B2 (en) 2003-07-29
EP1298779A3 (en) 2004-04-07
JP4085234B2 (ja) 2008-05-14
DE60205002D1 (de) 2005-08-18
JP2003111407A (ja) 2003-04-11
CN1280976C (zh) 2006-10-18
EP1298779B1 (en) 2005-07-13
US20030063479A1 (en) 2003-04-03
DE60205002T2 (de) 2006-06-01
KR20030027811A (ko) 2003-04-07

Similar Documents

Publication Publication Date Title
KR100512402B1 (ko) 스위칭 전원 장치
JP4158054B2 (ja) スイッチング電源装置
JP4126526B2 (ja) スイッチング電源装置
KR100420872B1 (ko) 스위칭 전원 장치
KR101248080B1 (ko) 여러 개의 차단된 조절 출력을 갖는 직류 전압 컨버터
KR100427703B1 (ko) 스위칭 전원장치
US20140043863A1 (en) Novel control method to reduce switching loss on mosfet
KR19990045058A (ko) 비대칭 플라이백 컨버터
US20080043506A1 (en) Dc-ac converter
JP2001197740A (ja) スイッチング電源装置
JPH11187664A (ja) スイッチング電源装置
KR100681689B1 (ko) 스위칭 전원장치
KR100403209B1 (ko) Ｄｃ-ｄｃ 컨버터
US7423888B2 (en) Voltage conversion circuit and switching power supply device
KR20090011715A (ko) 컨버터 및 그 구동 방법
JP3528920B2 (ja) スイッチング電源装置
JP3528921B2 (ja) スイッチング電源装置
WO2008037668A1 (en) A dc-dc converter with an active snubber
JP2008283834A (ja) Ｄｃ−ｄｃコンバータ
US20220014105A1 (en) Isolated DC/DC Converter with Secondary-Side Full Bridge Diode Rectifier and Asymmetrical Auxiliary Capacitor
US6650558B1 (en) Asymmetrical drive circuit for full-wave bridge
JP4328417B2 (ja) 電源回路
JP4348472B2 (ja) スイッチング電源装置
JP2583457B2 (ja) スイッチング電源装置
CN114079381B (zh) 返驰式电源转换电路及其主动箝位缓冲器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080731

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee