JP2003111407A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2003111407A JP2003111407A JP2001303961A JP2001303961A JP2003111407A JP 2003111407 A JP2003111407 A JP 2003111407A JP 2001303961 A JP2001303961 A JP 2001303961A JP 2001303961 A JP2001303961 A JP 2001303961A JP 2003111407 A JP2003111407 A JP 2003111407A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- main
- width
- circuit
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4258—Arrangements for improving power factor of AC input using a single converter stage both for correction of AC input power factor and generation of a regulated and galvanically isolated DC output voltage
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/01—Resonant DC/DC converters
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】
【課題】 力率改善機能を有するスイッチング電源装置
の効率向上が要求されている。 【解決手段】 整流回路４の対の出力導体４３、４４間
に主インダクタンス巻線Ｌ1 を介して第１の主スイッチ
Ｑ1 が接続されている。第１の主スイッチＱ1 に対して
並列に整流ダイオードＤ1 を介して平滑用コンデンサＣ
1 が接続されている。この平滑用コンデンサＣ1 に並列
にトランス５の１次巻線Ｎ1 を介して第２の主スイッチ
Ｑ2 が接続されている。第１及び第２の主スイッチＱ1
、Ｑ2 に並列に第１及び第２のソフトスイッチング用
コンデンサＣq1、Ｃq2が接続されている。主インダクタ
ンス巻線Ｌ1 に電磁結合された第１の補助インダクタン
ス巻線Ｌa が設けられている。１次巻線Ｎ1 に電磁結合
された第２の補助インダクタンス巻線Ｌb が設けられて
いる。第１及び第２の補助インダクタンス巻線Ｌa 、Ｌ
b は共通の補助スイッチＱ3 を介して第１及び第２のソ
フトスイッチング用コンデンサＣq1、Ｃq2に並列に接続
されている。
の効率向上が要求されている。 【解決手段】 整流回路４の対の出力導体４３、４４間
に主インダクタンス巻線Ｌ1 を介して第１の主スイッチ
Ｑ1 が接続されている。第１の主スイッチＱ1 に対して
並列に整流ダイオードＤ1 を介して平滑用コンデンサＣ
1 が接続されている。この平滑用コンデンサＣ1 に並列
にトランス５の１次巻線Ｎ1 を介して第２の主スイッチ
Ｑ2 が接続されている。第１及び第２の主スイッチＱ1
、Ｑ2 に並列に第１及び第２のソフトスイッチング用
コンデンサＣq1、Ｃq2が接続されている。主インダクタ
ンス巻線Ｌ1 に電磁結合された第１の補助インダクタン
ス巻線Ｌa が設けられている。１次巻線Ｎ1 に電磁結合
された第２の補助インダクタンス巻線Ｌb が設けられて
いる。第１及び第２の補助インダクタンス巻線Ｌa 、Ｌ
b は共通の補助スイッチＱ3 を介して第１及び第２のソ
フトスイッチング用コンデンサＣq1、Ｃq2に並列に接続
されている。
Description
【０００１】
【発明の属する技術分野】本発明は、力率改善及び波形
改善を行うことができるスイッチング電源装置に関す
る。
改善を行うことができるスイッチング電源装置に関す
る。
【０００２】
【従来の技術】典型的なスイッチング電源装置は、交流
電源に接続された整流平滑回路と、この整流平滑回路に
接続されたＤＣ−ＤＣ変換回路とから成る。ところで、
典型的な整流平滑回路は、整流回路とここに接続された
平滑用コンデンサとから成る。この整流平滑回路は回路
構成が簡単であるという特長を有するが、平滑用コンデ
ンサの充電電流が正弦波交流電圧のピーク領域のみにお
いて流れるために、力率が悪く且つ交流入力電流波形が
悪いという欠点を有する。
電源に接続された整流平滑回路と、この整流平滑回路に
接続されたＤＣ−ＤＣ変換回路とから成る。ところで、
典型的な整流平滑回路は、整流回路とここに接続された
平滑用コンデンサとから成る。この整流平滑回路は回路
構成が簡単であるという特長を有するが、平滑用コンデ
ンサの充電電流が正弦波交流電圧のピーク領域のみにお
いて流れるために、力率が悪く且つ交流入力電流波形が
悪いという欠点を有する。
【０００３】上記欠点を解決するために、整流回路と平
滑用コンデンサとの間にインダクタを接続し、且つ上記
インダクタを介して制御可能なスイッチを整流回路の対
の出力端子間に接続し、且つ平滑用コンデンサを整流ダ
イオードを介してスイッチに並列に接続する回路が知ら
れている。このインダクタとスイッチとを有する回路は
一般に昇圧型の力率改善回路と呼ばれている。この昇圧
型力率改善回路では、スイッチが交流電圧よりも十分に
高い繰返し周波数でオン・オフ制御される。これによ
り、インダクタに流れる電流のピーク値は交流電圧の瞬
時値に比例し、交流入力電流の波形が正弦波に近似し、
力率が改善される。また、平滑用コンデンサの電圧を、
交流電圧の最大値よりも高くすることができる。
滑用コンデンサとの間にインダクタを接続し、且つ上記
インダクタを介して制御可能なスイッチを整流回路の対
の出力端子間に接続し、且つ平滑用コンデンサを整流ダ
イオードを介してスイッチに並列に接続する回路が知ら
れている。このインダクタとスイッチとを有する回路は
一般に昇圧型の力率改善回路と呼ばれている。この昇圧
型力率改善回路では、スイッチが交流電圧よりも十分に
高い繰返し周波数でオン・オフ制御される。これによ
り、インダクタに流れる電流のピーク値は交流電圧の瞬
時値に比例し、交流入力電流の波形が正弦波に近似し、
力率が改善される。また、平滑用コンデンサの電圧を、
交流電圧の最大値よりも高くすることができる。
【０００４】しかし、上記従来のスイッチング電源装置
では、昇圧型力率改善回路のスイッチとここに接続され
たＤＣ−ＤＣ変換回路のスイッチとの両方においてスイ
ッチング損失が生じ、効率が低下する。また、昇圧型力
率改善回路のスイッチとＤＣ−ＤＣ変換回路のスイッチ
とが異なるスイッチング周波数即ちオン・オフ繰返し周
波数で制御されると、両者の周波数干渉に基づいてノイ
ズが発生すること、又はスイッチの制御が不安定になる
ことがある。
では、昇圧型力率改善回路のスイッチとここに接続され
たＤＣ−ＤＣ変換回路のスイッチとの両方においてスイ
ッチング損失が生じ、効率が低下する。また、昇圧型力
率改善回路のスイッチとＤＣ−ＤＣ変換回路のスイッチ
とが異なるスイッチング周波数即ちオン・オフ繰返し周
波数で制御されると、両者の周波数干渉に基づいてノイ
ズが発生すること、又はスイッチの制御が不安定になる
ことがある。
【０００５】特開平８−１５４３７９号公報には、別の
形式のスイッチング電源装置が開示されている。ここ開
示されているスイッチング電源装置では、ＤＣ−ＤＣ変
換回路のスイッチによって平滑用コンデンサの直流電圧
をオン・オフすると同時に力率改善用インダクタの電流
をオン・オフする。従って、１つのスイッチによって力
率改善とＤＣ−ＤＣ変換回路との両方を達成することが
でき、回路構成が簡単になる。しかし、力率改善とＤＣ
−ＤＣ変換との両方を十分に満足させることが困難であ
る。
形式のスイッチング電源装置が開示されている。ここ開
示されているスイッチング電源装置では、ＤＣ−ＤＣ変
換回路のスイッチによって平滑用コンデンサの直流電圧
をオン・オフすると同時に力率改善用インダクタの電流
をオン・オフする。従って、１つのスイッチによって力
率改善とＤＣ−ＤＣ変換回路との両方を達成することが
でき、回路構成が簡単になる。しかし、力率改善とＤＣ
−ＤＣ変換との両方を十分に満足させることが困難であ
る。
【０００６】そこで、本発明の目的は、力率改善を良好
に行うことができ且つ力率改善回路のスイッチとＤＣ−
ＤＣ変換回路のスイッチとの両方のスイッチング損失を
簡単な回路で低減させることができるスイッチング電源
装置を提供することにある。
に行うことができ且つ力率改善回路のスイッチとＤＣ−
ＤＣ変換回路のスイッチとの両方のスイッチング損失を
簡単な回路で低減させることができるスイッチング電源
装置を提供することにある。
【０００７】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明を、実施形態を示す図面の
符号を参照して説明する。但し、各請求項及び次の本発
明の説明おいて記載されている参照符号は、本発明の理
解を助けるためのものであり、本発明を限定するもので
はない。本発明に係わるスイッチング電源装置は、交流
電源から供給された正弦波交流電圧を直流電圧に変換す
るためのものであって、交流電圧を供給するための第１
及び第２の交流入力端子（１、２）と、前記第１及び第
２の交流入力端子（１、２）に接続され且つ第１及び第
２の整流出力導体を有している整流回路（４）と、前記
整流回路の前記第１の整流出力導体に接続された一端を
有している主インダクタンス巻線（Ｌ1）と、前記主イ
ンダクタンス巻線（Ｌ1）の他端に接続された第１の主
端子と前記整流回路の前記第２の整流出力導体に接続さ
れた第２の主端子と制御端子とを有している第１の主ス
イッチ（Ｑ1）と、第１の主スイッチ（Ｑ1）に並列に接
続されたコンデンサ又は寄生容量から成る第１のソフト
スイッチング用キャパシタンス手段（Ｃｑ1）と、前記
主インダクタンス巻線（Ｌ1）の前記他端に接続された
一端を有している整流ダイオ−ド（Ｄ1）と、前記第１
の整流ダイオ−ド（Ｄ1）の他端に接続された一端と前
記整流回路（４）の前記第２の整流出力導体に接続され
た他端とを有する平滑用コンデンサ（Ｃ1）と、主巻線
（Ｎ１）を有しているトランスと、前記主巻線（Ｎ１）
を介して前記平滑用コンデンサ（Ｃ1）の前記一端に接
続された第１の主端子と前記平滑用コンデンサ（Ｃ1）
の前記他端に接続された第２の主端子と制御端子とを有
している第２の主スイッチ（Ｑ2）と、前記第２の主ス
イッチ（Ｑ２）に並列に接続されたコンデンサ又は寄生
容量から成る第２のソフトスイッチング用キャパシタン
ス手段（Ｃｑ2）と、直流電圧を得るために前記トラン
スに接続された整流平滑回路（６又は６ａ）と、前記主
インダクタンス巻線（Ｌ1）の一端又は他端に接続され
た一端を有し且つ前記主インダクタタンス巻線（Ｌ1）
に電磁結合されている第１の補助インダクタンス巻線
（Ｌａ）と、前記第１の補助インダクタンス巻線（Ｌ
ａ）の他端に接続された第１の主端子と前記整流回路
（４）の前記第２の整流出力導体に接続された第２の主
端子と制御端子とを有している補助スイッチ（Ｑ3）
と、前記第１の補助インダクタンス巻線（Ｌａ）に直列
に接続された第１の逆流阻止用ダイオ−ド（Ｄａ）と、
前記平滑用コンデンサ（Ｃ1）の前記一端と前記第２の
主スイッチ（Ｑ2）の前記第１の主端子との間の任意の
位置（Ｐ2又はＰ3又はＰ4）に接続された一端と前記補
助スイッチ（Ｑ3）の前記第１の主端子に接続された他
端とを有し且つ前記主巻線（Ｎ1）に電磁結合されてい
る第２の補助インダクタンス巻線（Ｌｂ）と、前記第２
の補助インダクタンス巻線（Ｌｂ）に直列に接続された
第２の逆流阻止用ダイオ−ド（Ｄｂ）と、前記第１及び
第２の主スイッチ（Ｑ1、Ｑ2）の前記制御端子及び前記
補助スイッチ（Ｑ３）の前記制御端子にそれぞれ接続さ
れ、前記第１及び第２の交流入力端子（１、２）間の交
流電圧の周波数よりも高い繰返し周波数で前記第１の主
スイッチ（Ｑ1）をオン・オフ制御するための第1の制御
信号（Ｖｇ1）を形成し、この第1の制御信号（Ｖｇ1）
を前記第1の主スイッチ（Ｑ1）に供給する第１の機能
と、前記平滑用コンデンサ（Ｃ1）の直流電圧を前記主
巻線（Ｎ1）に断続的に印加するように前記第２の主ス
イッチ（Ｑ2）をオン・オフ制御するための第2の制御信
号（Ｖｇ2）を形成し、この第2の制御信号（Ｖｇ2）を
前記第2の主スイッチ（Ｑ2）に供給する第２の機能と、
前記第１の主スイッチ（Ｑ1）のタ−ンオン時及び前記
第２の主スイッチ（Ｑ2）のタ−ンオン時に前記第１及
び第２の主スイッチ（Ｑ1、Ｑ2）をソフトスイッチング
させることができるように前記補助スイッチ（Ｑ3）を
所定のオン期間と所定の周波数を有して繰り返してオン
・オフ制御するための第３の制御信号（Ｖｇ3）を形成
し、この第３の制御信号（Ｖｇ3）を前記補助スイッチ
（Ｑ3）に供給する第３の機能とを有している制御回路
（８又は８ａ又は８ｂ）とを備えている。
目的を達成するための本発明を、実施形態を示す図面の
符号を参照して説明する。但し、各請求項及び次の本発
明の説明おいて記載されている参照符号は、本発明の理
解を助けるためのものであり、本発明を限定するもので
はない。本発明に係わるスイッチング電源装置は、交流
電源から供給された正弦波交流電圧を直流電圧に変換す
るためのものであって、交流電圧を供給するための第１
及び第２の交流入力端子（１、２）と、前記第１及び第
２の交流入力端子（１、２）に接続され且つ第１及び第
２の整流出力導体を有している整流回路（４）と、前記
整流回路の前記第１の整流出力導体に接続された一端を
有している主インダクタンス巻線（Ｌ1）と、前記主イ
ンダクタンス巻線（Ｌ1）の他端に接続された第１の主
端子と前記整流回路の前記第２の整流出力導体に接続さ
れた第２の主端子と制御端子とを有している第１の主ス
イッチ（Ｑ1）と、第１の主スイッチ（Ｑ1）に並列に接
続されたコンデンサ又は寄生容量から成る第１のソフト
スイッチング用キャパシタンス手段（Ｃｑ1）と、前記
主インダクタンス巻線（Ｌ1）の前記他端に接続された
一端を有している整流ダイオ−ド（Ｄ1）と、前記第１
の整流ダイオ−ド（Ｄ1）の他端に接続された一端と前
記整流回路（４）の前記第２の整流出力導体に接続され
た他端とを有する平滑用コンデンサ（Ｃ1）と、主巻線
（Ｎ１）を有しているトランスと、前記主巻線（Ｎ１）
を介して前記平滑用コンデンサ（Ｃ1）の前記一端に接
続された第１の主端子と前記平滑用コンデンサ（Ｃ1）
の前記他端に接続された第２の主端子と制御端子とを有
している第２の主スイッチ（Ｑ2）と、前記第２の主ス
イッチ（Ｑ２）に並列に接続されたコンデンサ又は寄生
容量から成る第２のソフトスイッチング用キャパシタン
ス手段（Ｃｑ2）と、直流電圧を得るために前記トラン
スに接続された整流平滑回路（６又は６ａ）と、前記主
インダクタンス巻線（Ｌ1）の一端又は他端に接続され
た一端を有し且つ前記主インダクタタンス巻線（Ｌ1）
に電磁結合されている第１の補助インダクタンス巻線
（Ｌａ）と、前記第１の補助インダクタンス巻線（Ｌ
ａ）の他端に接続された第１の主端子と前記整流回路
（４）の前記第２の整流出力導体に接続された第２の主
端子と制御端子とを有している補助スイッチ（Ｑ3）
と、前記第１の補助インダクタンス巻線（Ｌａ）に直列
に接続された第１の逆流阻止用ダイオ−ド（Ｄａ）と、
前記平滑用コンデンサ（Ｃ1）の前記一端と前記第２の
主スイッチ（Ｑ2）の前記第１の主端子との間の任意の
位置（Ｐ2又はＰ3又はＰ4）に接続された一端と前記補
助スイッチ（Ｑ3）の前記第１の主端子に接続された他
端とを有し且つ前記主巻線（Ｎ1）に電磁結合されてい
る第２の補助インダクタンス巻線（Ｌｂ）と、前記第２
の補助インダクタンス巻線（Ｌｂ）に直列に接続された
第２の逆流阻止用ダイオ−ド（Ｄｂ）と、前記第１及び
第２の主スイッチ（Ｑ1、Ｑ2）の前記制御端子及び前記
補助スイッチ（Ｑ３）の前記制御端子にそれぞれ接続さ
れ、前記第１及び第２の交流入力端子（１、２）間の交
流電圧の周波数よりも高い繰返し周波数で前記第１の主
スイッチ（Ｑ1）をオン・オフ制御するための第1の制御
信号（Ｖｇ1）を形成し、この第1の制御信号（Ｖｇ1）
を前記第1の主スイッチ（Ｑ1）に供給する第１の機能
と、前記平滑用コンデンサ（Ｃ1）の直流電圧を前記主
巻線（Ｎ1）に断続的に印加するように前記第２の主ス
イッチ（Ｑ2）をオン・オフ制御するための第2の制御信
号（Ｖｇ2）を形成し、この第2の制御信号（Ｖｇ2）を
前記第2の主スイッチ（Ｑ2）に供給する第２の機能と、
前記第１の主スイッチ（Ｑ1）のタ−ンオン時及び前記
第２の主スイッチ（Ｑ2）のタ−ンオン時に前記第１及
び第２の主スイッチ（Ｑ1、Ｑ2）をソフトスイッチング
させることができるように前記補助スイッチ（Ｑ3）を
所定のオン期間と所定の周波数を有して繰り返してオン
・オフ制御するための第３の制御信号（Ｖｇ3）を形成
し、この第３の制御信号（Ｖｇ3）を前記補助スイッチ
（Ｑ3）に供給する第３の機能とを有している制御回路
（８又は８ａ又は８ｂ）とを備えている。
【０００８】なお、請求項２に示すように、前記第１の
主スイッチ（Ｑ1）のオン・オフ繰返し周波数と前記第
２の主スイッチ（Ｑ2）のオン・オフ繰返し周波数とが
同一であることが望ましい。また、請求項３に示すよう
に、前記第１の主スイッチ（Ｑ1）のタ−ンオン制御時
点と前記第２の主スイッチ（Ｑ2）のタ−ンオン制御時
点とが同一であることが望ましい。また、請求項４に示
ように、前記制御回路は、前記整流回路（４）の入力電
圧又は出力電圧を検出する第１の電圧検出手段（２３）
と、前記平滑用コンデンサ（Ｃ1）の電圧を検出する第
２の電圧検出手段（２４）と、前記整流平滑回路（６又
は６ａ）の出力電圧を検出する第３の電圧検出手段（２
５）と、前記整流回路（４）の入力電流又は出力電流を
検出する電流検出手段（９）と、前記交流電圧の周波数
よりも高い繰返し周波数で鋸波電圧又は三角波電圧から
なる周期性電圧波形を発生する波形発生器（２９）と、
前記第１の電圧検出手段（２３）と第２の電圧検出手段
（２４）と前記電流検出手段（９）と前記波形発生器
（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）
の電圧が所望値になり且つ前記整流回路（４）の入力電
流の波形が正弦波に近似するように前記第１の主スイッ
チ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定
手段（２６、２６ａ、２７、２８、３０）と、前記第３
の電圧検出手段（２５）の出力と前記波形発生器（２
９）とに接続され、前記整流平滑回路（６又は６ａ）の
出力電圧が所望値になるように前記第２の主スイッチ
（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手
段（３１、３２、３３）と、前記波形発生器（２９）に
接続され、前記周期性電圧波形に同期して前記補助スイ
ッチ（Ｑ３）のオン期間を決定するためのタイマ手段
（３７）と、前記第１及び第２の主スイッチ（Ｑ1、Ｑ
2）のオン幅を制限するために、前記補助スイッチ（Ｑ
３）のオン開始時点から所定時間が経過する時点までの
期間に第１の電圧レベルになり、この期間以外に第２の
電圧レベルになるオン幅制限信号（Ｖ34）を形成する手
段（３４）と、前記第１のオン幅決定手段（３０）と前
記オン幅制限信号（Ｖ34）の形成手段（３４）とに接続
され、前記第１のオン幅決定手段（３０）で決定された
オン期間を、前記オン幅制限信号（Ｖ34）の前記第１の
電圧レベルの期間だけ短くする第１の論理回路（３５）
と、前記第２のオン幅決定手段（３３）と前記オン幅制
限信号（Ｖ34）の形成手段（３４）とに接続され、前記
第２のオン幅決定手段（３３）で決定されたオン期間
を、前記オン幅制限信号（Ｖ34）の前記第１の電圧レベ
ルの期間だけ短くする第２の論理回路（３６）とから成
ることが望ましい。また、請求項５に示すように、前記
オン幅制限信号（Ｖ34）を形成する手段は、前記周期性
電圧波形（Ｖｔ）に同期して前記所定時間に前記第１の
電圧レベルを出力するタイマ手段（３４）であることが
望ましい。また、請求項６に示すように、第１及び第２
の主スイッチ（Ｑ1、Ｑ2）のオン幅を制限するために独
立した第１及び第２のオン幅制限信号（Ｖ34ａ、Ｖ34
ｂ）を形成することができる。また、請求項７に示すよ
うに、前記第１のオン幅制限信号を形成する手段は、前
記波形発生器（２９）に接続され、前記周期性電圧波形
（Ｖｔ）に同期して第１の所定時間に第１の電圧レベル
になる信号を出力する第１のタイマ（３４ａ）であり、
前記第２のオン幅制限信号を形成する手段は、前記波形
発生器（２９）に接続され、前記周期性電圧波形（Ｖ
ｔ）に同期して第２の所定時間に第１の電圧レベルにな
る信号を出力する第２のタイマ（３４ｂ）であることが
望ましい。また、請求項８に示すように、前記制御回路
は、前記整流回路（４）の入力電圧又は出力電圧を検出
する第１の電圧検出手段（２３）と、前記平滑用コンデ
ンサ（Ｃ1）の電圧を検出する第２の電圧検出手段（２
４）と、前記整流平滑回路（６又は６ａ）の出力電圧を
検出する第３の電圧検出手段（２５）と、前記整流回路
（４）の入力電流又は出力電流を検出する電流検出手段
（９）と、前記交流電圧の周波数よりも高い繰返し周波
数で鋸波電圧又は三角波電圧からなる周期性電圧波形を
発生する波形発生器（２９）と、前記第１の電圧検出手
段（２３）と第２の電圧検出手段（２４）と前記電流検
出手段（９）と前記波形発生器（２９）とに接続され、
前記平滑用コンデンサ（Ｃ1）の電圧が所望値になり且
つ前記整流回路（４）の入力電流の波形が正弦波に近似
するように前記第１の主スイッチ（Ｑ1）のオン期間の
幅を決定する第１のオン幅決定手段（２６、２６ａ、２
７、２８、３０）と、前記第３の電圧検出手段（２５）
の出力と前記波形発生器（２９）とに接続され、前記整
流平滑回路（６又は６ａ）の出力電圧が所望値になるよ
うに前記第２の主スイッチ（Ｑ2）のオン期間の幅を決
定する第２のオン幅決定手段（３１、３２、３３）と、
前記波形発生器（２９）に接続され、前記周期性電圧波
形に同期して前記補助スイッチ（Ｑ３）のオン期間を決
定するためのタイマ手段（３７）と、前記第１の主スイ
ッチ（Ｑ1）の前記第１及び第２の主端子間の電圧（Ｖ
ｑ1）を検出する第１のスイッチ電圧検出手段（３８）
と、前記第２の主スイッチ（Ｑ2）の前記第１及び第２
の主端子間の電圧（Ｖｑ２）を検出する第２のスイッチ
電圧検出手段（３９）と、同一又は異なる値を有する第
１及び第２の基準電圧（Ｖａ、Ｖｂ）を発生する基準電
圧源手段（５４、５８）と、前記第１の主スイッチ電圧
検出手段（３８）から得られた第１のスイッチ電圧（Ｖ
ｑ1）が前記第１の基準電圧（Ｖａ）よりも低くなった
か否かを検出する第１の比較器（５３）と、前記第２の
主スイッチ電圧検出手段（３９）から得られた第２のス
イッチ電圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よ
りも低くなったか否かを検出する第２の比較器（５７）
と、前記補助スイッチ（Ｑ3）のオン開始時点（ｔｏ）
から前記第１のスイッチ電圧（Ｖｑ1）が前記第１の基
準電圧（Ｖａ）よりも低くなったことを示す出力が前記
第１の比較器（５３）から得られた時点（ｔ2）までの
第１の期間に第１の電圧レベルとなり、前記第１の期間
以外は第２の電圧レベルとなる第１のオン制限信号（Ｖ
51）を形成する手段（５６）と、前記補助スイッチ（Ｑ
3）のオン開始時点（ｔｏ）から前記第２のスイッチ電
圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よりも低く
なったことを示す出力が前記第２の比較器（５７）から
得られた時点（ｔ1）までの第２の期間に第１の電圧レ
ベルとなり、前記第２の期間以外は前記第２の電圧レベ
ルとなる第２のオン幅制限信号（Ｖ52）を形成する手段
（６０）と、前記第１のオン幅決定手段と前記第１のオ
ン幅制限信号の形成手段（５６）とに接続され、前記第
１のオン幅決定手段（３０）で決定されたオン期間を、
前記第１のオン幅制限信号（Ｖ51）の前記第１の電圧レ
ベルの期間だけ短くする第１の論理回路（３５）と、前
記第２のオン幅決定手段と前記第２のオン幅制限信号の
形成手段（６０）とに接続され、前記第２のオン幅決定
手段（３３）で決定されたオン期間を、前記第２のオン
幅制限信号（Ｖ52）の前記第１の電圧レベルの期間だけ
短くする第２の論理回路（３６）とから成ることが望ま
しい。また、請求項９に示すように、前記トランスは、
２次巻線（Ｎ2）を有し、前記整流平滑回路（６又は６
ａ）は前記第２次巻線（Ｎ2）に接続されていることが
望ましい。また、請求項１０に示すように、前記整流平
滑回路（6）は、前記２次巻線（Ｎ2）の一端に接続され
た整流用ダイオ−ド（Ｄｏ）と、前記２次巻線（Ｎ2）
に前記整流用ダイオ−ド（Ｄｏ）を介して並列に接続さ
れた平滑用コンデンサ（Ｃｏ）とから成り、前記整流用
ダイオ−ド（Ｄｏ）は前記第２の主スイッチ（Ｑ2）の
オフ期間に前記２次巻線に（Ｎ2）発生する電圧で導通
状態になる極性を有していることが望ましい。また、請
求項１１に示すように、前記整流平滑回路（６ａ）は、
前記２次巻線（Ｎ2）の一端に接続された整流用ダイオ
−ド（Ｄｏ）と、前記２次巻線（Ｎ2）に整流用ダイオ
−ド（Ｄｏ）を介して接続された平滑回路（Ｌｏ、Ｃ
ｏ、Ｄｏ1）とから成り、前記整流用ダイオ−ド（Ｄ
ｏ）は前記第２の主スイッチ（Ｑ2）のオン期間に前記
２次巻線（Ｎ2）に発生する電圧で導通状態になる極性
を有していることが望ましい。
主スイッチ（Ｑ1）のオン・オフ繰返し周波数と前記第
２の主スイッチ（Ｑ2）のオン・オフ繰返し周波数とが
同一であることが望ましい。また、請求項３に示すよう
に、前記第１の主スイッチ（Ｑ1）のタ−ンオン制御時
点と前記第２の主スイッチ（Ｑ2）のタ−ンオン制御時
点とが同一であることが望ましい。また、請求項４に示
ように、前記制御回路は、前記整流回路（４）の入力電
圧又は出力電圧を検出する第１の電圧検出手段（２３）
と、前記平滑用コンデンサ（Ｃ1）の電圧を検出する第
２の電圧検出手段（２４）と、前記整流平滑回路（６又
は６ａ）の出力電圧を検出する第３の電圧検出手段（２
５）と、前記整流回路（４）の入力電流又は出力電流を
検出する電流検出手段（９）と、前記交流電圧の周波数
よりも高い繰返し周波数で鋸波電圧又は三角波電圧から
なる周期性電圧波形を発生する波形発生器（２９）と、
前記第１の電圧検出手段（２３）と第２の電圧検出手段
（２４）と前記電流検出手段（９）と前記波形発生器
（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）
の電圧が所望値になり且つ前記整流回路（４）の入力電
流の波形が正弦波に近似するように前記第１の主スイッ
チ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定
手段（２６、２６ａ、２７、２８、３０）と、前記第３
の電圧検出手段（２５）の出力と前記波形発生器（２
９）とに接続され、前記整流平滑回路（６又は６ａ）の
出力電圧が所望値になるように前記第２の主スイッチ
（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手
段（３１、３２、３３）と、前記波形発生器（２９）に
接続され、前記周期性電圧波形に同期して前記補助スイ
ッチ（Ｑ３）のオン期間を決定するためのタイマ手段
（３７）と、前記第１及び第２の主スイッチ（Ｑ1、Ｑ
2）のオン幅を制限するために、前記補助スイッチ（Ｑ
３）のオン開始時点から所定時間が経過する時点までの
期間に第１の電圧レベルになり、この期間以外に第２の
電圧レベルになるオン幅制限信号（Ｖ34）を形成する手
段（３４）と、前記第１のオン幅決定手段（３０）と前
記オン幅制限信号（Ｖ34）の形成手段（３４）とに接続
され、前記第１のオン幅決定手段（３０）で決定された
オン期間を、前記オン幅制限信号（Ｖ34）の前記第１の
電圧レベルの期間だけ短くする第１の論理回路（３５）
と、前記第２のオン幅決定手段（３３）と前記オン幅制
限信号（Ｖ34）の形成手段（３４）とに接続され、前記
第２のオン幅決定手段（３３）で決定されたオン期間
を、前記オン幅制限信号（Ｖ34）の前記第１の電圧レベ
ルの期間だけ短くする第２の論理回路（３６）とから成
ることが望ましい。また、請求項５に示すように、前記
オン幅制限信号（Ｖ34）を形成する手段は、前記周期性
電圧波形（Ｖｔ）に同期して前記所定時間に前記第１の
電圧レベルを出力するタイマ手段（３４）であることが
望ましい。また、請求項６に示すように、第１及び第２
の主スイッチ（Ｑ1、Ｑ2）のオン幅を制限するために独
立した第１及び第２のオン幅制限信号（Ｖ34ａ、Ｖ34
ｂ）を形成することができる。また、請求項７に示すよ
うに、前記第１のオン幅制限信号を形成する手段は、前
記波形発生器（２９）に接続され、前記周期性電圧波形
（Ｖｔ）に同期して第１の所定時間に第１の電圧レベル
になる信号を出力する第１のタイマ（３４ａ）であり、
前記第２のオン幅制限信号を形成する手段は、前記波形
発生器（２９）に接続され、前記周期性電圧波形（Ｖ
ｔ）に同期して第２の所定時間に第１の電圧レベルにな
る信号を出力する第２のタイマ（３４ｂ）であることが
望ましい。また、請求項８に示すように、前記制御回路
は、前記整流回路（４）の入力電圧又は出力電圧を検出
する第１の電圧検出手段（２３）と、前記平滑用コンデ
ンサ（Ｃ1）の電圧を検出する第２の電圧検出手段（２
４）と、前記整流平滑回路（６又は６ａ）の出力電圧を
検出する第３の電圧検出手段（２５）と、前記整流回路
（４）の入力電流又は出力電流を検出する電流検出手段
（９）と、前記交流電圧の周波数よりも高い繰返し周波
数で鋸波電圧又は三角波電圧からなる周期性電圧波形を
発生する波形発生器（２９）と、前記第１の電圧検出手
段（２３）と第２の電圧検出手段（２４）と前記電流検
出手段（９）と前記波形発生器（２９）とに接続され、
前記平滑用コンデンサ（Ｃ1）の電圧が所望値になり且
つ前記整流回路（４）の入力電流の波形が正弦波に近似
するように前記第１の主スイッチ（Ｑ1）のオン期間の
幅を決定する第１のオン幅決定手段（２６、２６ａ、２
７、２８、３０）と、前記第３の電圧検出手段（２５）
の出力と前記波形発生器（２９）とに接続され、前記整
流平滑回路（６又は６ａ）の出力電圧が所望値になるよ
うに前記第２の主スイッチ（Ｑ2）のオン期間の幅を決
定する第２のオン幅決定手段（３１、３２、３３）と、
前記波形発生器（２９）に接続され、前記周期性電圧波
形に同期して前記補助スイッチ（Ｑ３）のオン期間を決
定するためのタイマ手段（３７）と、前記第１の主スイ
ッチ（Ｑ1）の前記第１及び第２の主端子間の電圧（Ｖ
ｑ1）を検出する第１のスイッチ電圧検出手段（３８）
と、前記第２の主スイッチ（Ｑ2）の前記第１及び第２
の主端子間の電圧（Ｖｑ２）を検出する第２のスイッチ
電圧検出手段（３９）と、同一又は異なる値を有する第
１及び第２の基準電圧（Ｖａ、Ｖｂ）を発生する基準電
圧源手段（５４、５８）と、前記第１の主スイッチ電圧
検出手段（３８）から得られた第１のスイッチ電圧（Ｖ
ｑ1）が前記第１の基準電圧（Ｖａ）よりも低くなった
か否かを検出する第１の比較器（５３）と、前記第２の
主スイッチ電圧検出手段（３９）から得られた第２のス
イッチ電圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よ
りも低くなったか否かを検出する第２の比較器（５７）
と、前記補助スイッチ（Ｑ3）のオン開始時点（ｔｏ）
から前記第１のスイッチ電圧（Ｖｑ1）が前記第１の基
準電圧（Ｖａ）よりも低くなったことを示す出力が前記
第１の比較器（５３）から得られた時点（ｔ2）までの
第１の期間に第１の電圧レベルとなり、前記第１の期間
以外は第２の電圧レベルとなる第１のオン制限信号（Ｖ
51）を形成する手段（５６）と、前記補助スイッチ（Ｑ
3）のオン開始時点（ｔｏ）から前記第２のスイッチ電
圧（Ｖｑ２）が前記第２の基準電圧（Ｖｂ）よりも低く
なったことを示す出力が前記第２の比較器（５７）から
得られた時点（ｔ1）までの第２の期間に第１の電圧レ
ベルとなり、前記第２の期間以外は前記第２の電圧レベ
ルとなる第２のオン幅制限信号（Ｖ52）を形成する手段
（６０）と、前記第１のオン幅決定手段と前記第１のオ
ン幅制限信号の形成手段（５６）とに接続され、前記第
１のオン幅決定手段（３０）で決定されたオン期間を、
前記第１のオン幅制限信号（Ｖ51）の前記第１の電圧レ
ベルの期間だけ短くする第１の論理回路（３５）と、前
記第２のオン幅決定手段と前記第２のオン幅制限信号の
形成手段（６０）とに接続され、前記第２のオン幅決定
手段（３３）で決定されたオン期間を、前記第２のオン
幅制限信号（Ｖ52）の前記第１の電圧レベルの期間だけ
短くする第２の論理回路（３６）とから成ることが望ま
しい。また、請求項９に示すように、前記トランスは、
２次巻線（Ｎ2）を有し、前記整流平滑回路（６又は６
ａ）は前記第２次巻線（Ｎ2）に接続されていることが
望ましい。また、請求項１０に示すように、前記整流平
滑回路（6）は、前記２次巻線（Ｎ2）の一端に接続され
た整流用ダイオ−ド（Ｄｏ）と、前記２次巻線（Ｎ2）
に前記整流用ダイオ−ド（Ｄｏ）を介して並列に接続さ
れた平滑用コンデンサ（Ｃｏ）とから成り、前記整流用
ダイオ−ド（Ｄｏ）は前記第２の主スイッチ（Ｑ2）の
オフ期間に前記２次巻線に（Ｎ2）発生する電圧で導通
状態になる極性を有していることが望ましい。また、請
求項１１に示すように、前記整流平滑回路（６ａ）は、
前記２次巻線（Ｎ2）の一端に接続された整流用ダイオ
−ド（Ｄｏ）と、前記２次巻線（Ｎ2）に整流用ダイオ
−ド（Ｄｏ）を介して接続された平滑回路（Ｌｏ、Ｃ
ｏ、Ｄｏ1）とから成り、前記整流用ダイオ−ド（Ｄ
ｏ）は前記第２の主スイッチ（Ｑ2）のオン期間に前記
２次巻線（Ｎ2）に発生する電圧で導通状態になる極性
を有していることが望ましい。
【０００９】
【発明の効果】各請求項の発明によれば、次の効果が得
られる （１） 第１のソフトスイッチング用キャパシタンス手
段（Ｃｑ1）と第１の補助インダクタンス巻線（Ｌａ）
とから成る第１の共振回路が設けられているので、第１
の主スイッチ（Ｑ1）のソフトスイッチングが可能にな
り、第１の主スイッチ（Ｑ1）における電力損失及びノ
イズの発生が低減する。また、電力損失の少ない状態で
力率改善を達成することができる。 （２） 第２のソフトスイッチング用キャパシタンス手
段（Ｃｑ2）と第２の補助インダクタンス巻線（Ｌｂ）
とから成る第２の共振回路が設けられているので、第２
の主スイッチ（Ｑ2）のソフトスイッチングが可能にな
り、第２の主スイッチ（Ｑ2）における電力損失及びノ
イズの発生が低減する。また、電力損失の少ない状態
で、ＤＣ−ＤＣ変換を達成することができる。 （３） 第１のソフトスイッチング用キャパシタンス手
段（Ｃｑ１）と第１の補助インダクタンス巻線（Ｌａ）
とから成る第１の共振回路と第２のソフトスイッチング
用キャパシタンス手段（Ｃｑ2）と第２の補助インダク
タンス巻線（Ｌｂ）とから成る第２の共振回路とを共通
の補助スイッチ（Ｑ3）を使用して形成するので、回路
構成の簡略化を図ることができる。 （４） 第１の補助インダクタンス巻線（Ｌａ）が主イ
ンダクタンス巻線（Ｌ1）に電磁結合されているので、
補助スイッチ（Ｑ3）がオン状態になり、第１のインダ
クタンス巻線（Ｌａ）に電圧が印加されると、主インダ
クタンス巻線（Ｌ1）を通って平滑用コンデンサ（Ｃ1）
に流れる電流が抑制され、この平滑用コンデンサ（Ｃ
1）に流れ込む電流が比較的早く零になり、第１のソフ
トスイッチング用キャパシタンス手段（Ｃｑ1）の放電
を比較的早く開始させることができる。 （５） 第２の補助インダクタンス巻線（Ｌｂ）がトラ
ンス（５）の主巻線（Ｎ1）に電磁結合されているの
で、補助スイッチ（Ｑ3）がオン状態になり、第２の補
助インダクタンス巻線（Ｌｂ）に電圧が印加されると、
主巻線（Ｎ1）から整流平滑回路（６又は6ａ）に対する
エネルギの放出が比較的早く終了し、第２のソフトスイ
ッチング用キャパシタンス手段（Ｃｑ2）の放電を比較
的早く開始することができる。 （６） 第１の補助インダクタンス巻線（Ｌａ）が主イ
ンダクタンス巻線（Ｌ1）に電磁結合され、両者は一体
的に構成されている。従って、第１の補助インダクタン
ス巻線（Ｌａ）及び主インダクタンス巻線（Ｌ1）の小
型化を図ることができる。 （７） 第２の補助インダクタンス巻線（Ｌｂ）が主巻
線（Ｎ1）に電磁結合され、両者は一体的に構成されて
いる。従って、第２の補助インダクタンス巻線（Ｌｂ）
及び主巻線（Ｎ1）を有するトランスの小型化を図るこ
とができる。 本願の請求項２の発明によれば、第１及び第２の主スイ
ッチ（Ｑ1、Ｑ2）のオン・オフ繰返し周波数即ちスイッ
チング周波数が互いに同一であるので、第１及び第２の
主スイッチ（Ｑ1、Ｑ2）の第１及び第２の制御信号を形
成するための制御回路の構成を単純にすることができ
る。また、第１及び第２の主スイッチ（Ｑ1、Ｑ2）の制
御の安定化を図ることができる。即ち、もし、第１及び
第２の主スイッチ（Ｑ1、Ｑ2）のスイッチング周波数が
異なると、制御信号を形成する際に、これ等の相互干渉
によって制御信号を安定的に形成することが困難になる
恐れがあり、更にノイズが発生する恐れがある。これに
対し、請求項２の発明のように第１及び第２の主スイッ
チ（Ｑ1、Ｑ2）のスイッチング周波数を同一にすると、
上記の相互干渉の問題及びノイズの問題が発生しない。
また、請求項３の発明によれば、第１及び第２の主スイ
ッチ（Ｑ1、Ｑ2）を同時にタ−ンオン制御するので、第
１及び第２の主スイッチ（Ｑ1、Ｑ2）の制御回路の構成
が簡単になる。また請求項４の発明によれば、力率改
善、平滑用コンデンサ（Ｃ1）の電圧制御、出力電圧
（Ｖｏ）の制御を良好に達成することができる。また、
請求項５及び６の発明によれば、第１及び第２の主スイ
ッチ（Ｑ1、Ｑ2）をソフトスイッチングするための制御
回路を簡単に構成することができる。請求項７の発明に
よれば、第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン
開始時点が互いに異なる第１及び第２のオン幅制限信号
（Ｖ３４ａ、Ｖ３４ｂ）によって決定されるので、第１
及び第２の主スイッチ（Ｑ1、Ｑ）のオン開始時点を別
々に設定することができる。この結果、第１及び第２の
主スイッチ（Ｑ1、Ｑ2）のオン開始時点の設定の自由度
が高くなる。請求項８の発明によれば、第１及び第２の
主スイッチの第１及び第２の主端子間電圧（Ｖｑ1、Ｖ
ｑ2）の低下を実際に検出してそれぞれのタ‐ンオン時
点を決定するので、それぞれのソフトスイッチングを確
実に達成することができる。また、請求項９、１０及び
１１の発明によれば、直流出力電圧を容易に得ることが
できる。
られる （１） 第１のソフトスイッチング用キャパシタンス手
段（Ｃｑ1）と第１の補助インダクタンス巻線（Ｌａ）
とから成る第１の共振回路が設けられているので、第１
の主スイッチ（Ｑ1）のソフトスイッチングが可能にな
り、第１の主スイッチ（Ｑ1）における電力損失及びノ
イズの発生が低減する。また、電力損失の少ない状態で
力率改善を達成することができる。 （２） 第２のソフトスイッチング用キャパシタンス手
段（Ｃｑ2）と第２の補助インダクタンス巻線（Ｌｂ）
とから成る第２の共振回路が設けられているので、第２
の主スイッチ（Ｑ2）のソフトスイッチングが可能にな
り、第２の主スイッチ（Ｑ2）における電力損失及びノ
イズの発生が低減する。また、電力損失の少ない状態
で、ＤＣ−ＤＣ変換を達成することができる。 （３） 第１のソフトスイッチング用キャパシタンス手
段（Ｃｑ１）と第１の補助インダクタンス巻線（Ｌａ）
とから成る第１の共振回路と第２のソフトスイッチング
用キャパシタンス手段（Ｃｑ2）と第２の補助インダク
タンス巻線（Ｌｂ）とから成る第２の共振回路とを共通
の補助スイッチ（Ｑ3）を使用して形成するので、回路
構成の簡略化を図ることができる。 （４） 第１の補助インダクタンス巻線（Ｌａ）が主イ
ンダクタンス巻線（Ｌ1）に電磁結合されているので、
補助スイッチ（Ｑ3）がオン状態になり、第１のインダ
クタンス巻線（Ｌａ）に電圧が印加されると、主インダ
クタンス巻線（Ｌ1）を通って平滑用コンデンサ（Ｃ1）
に流れる電流が抑制され、この平滑用コンデンサ（Ｃ
1）に流れ込む電流が比較的早く零になり、第１のソフ
トスイッチング用キャパシタンス手段（Ｃｑ1）の放電
を比較的早く開始させることができる。 （５） 第２の補助インダクタンス巻線（Ｌｂ）がトラ
ンス（５）の主巻線（Ｎ1）に電磁結合されているの
で、補助スイッチ（Ｑ3）がオン状態になり、第２の補
助インダクタンス巻線（Ｌｂ）に電圧が印加されると、
主巻線（Ｎ1）から整流平滑回路（６又は6ａ）に対する
エネルギの放出が比較的早く終了し、第２のソフトスイ
ッチング用キャパシタンス手段（Ｃｑ2）の放電を比較
的早く開始することができる。 （６） 第１の補助インダクタンス巻線（Ｌａ）が主イ
ンダクタンス巻線（Ｌ1）に電磁結合され、両者は一体
的に構成されている。従って、第１の補助インダクタン
ス巻線（Ｌａ）及び主インダクタンス巻線（Ｌ1）の小
型化を図ることができる。 （７） 第２の補助インダクタンス巻線（Ｌｂ）が主巻
線（Ｎ1）に電磁結合され、両者は一体的に構成されて
いる。従って、第２の補助インダクタンス巻線（Ｌｂ）
及び主巻線（Ｎ1）を有するトランスの小型化を図るこ
とができる。 本願の請求項２の発明によれば、第１及び第２の主スイ
ッチ（Ｑ1、Ｑ2）のオン・オフ繰返し周波数即ちスイッ
チング周波数が互いに同一であるので、第１及び第２の
主スイッチ（Ｑ1、Ｑ2）の第１及び第２の制御信号を形
成するための制御回路の構成を単純にすることができ
る。また、第１及び第２の主スイッチ（Ｑ1、Ｑ2）の制
御の安定化を図ることができる。即ち、もし、第１及び
第２の主スイッチ（Ｑ1、Ｑ2）のスイッチング周波数が
異なると、制御信号を形成する際に、これ等の相互干渉
によって制御信号を安定的に形成することが困難になる
恐れがあり、更にノイズが発生する恐れがある。これに
対し、請求項２の発明のように第１及び第２の主スイッ
チ（Ｑ1、Ｑ2）のスイッチング周波数を同一にすると、
上記の相互干渉の問題及びノイズの問題が発生しない。
また、請求項３の発明によれば、第１及び第２の主スイ
ッチ（Ｑ1、Ｑ2）を同時にタ−ンオン制御するので、第
１及び第２の主スイッチ（Ｑ1、Ｑ2）の制御回路の構成
が簡単になる。また請求項４の発明によれば、力率改
善、平滑用コンデンサ（Ｃ1）の電圧制御、出力電圧
（Ｖｏ）の制御を良好に達成することができる。また、
請求項５及び６の発明によれば、第１及び第２の主スイ
ッチ（Ｑ1、Ｑ2）をソフトスイッチングするための制御
回路を簡単に構成することができる。請求項７の発明に
よれば、第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン
開始時点が互いに異なる第１及び第２のオン幅制限信号
（Ｖ３４ａ、Ｖ３４ｂ）によって決定されるので、第１
及び第２の主スイッチ（Ｑ1、Ｑ）のオン開始時点を別
々に設定することができる。この結果、第１及び第２の
主スイッチ（Ｑ1、Ｑ2）のオン開始時点の設定の自由度
が高くなる。請求項８の発明によれば、第１及び第２の
主スイッチの第１及び第２の主端子間電圧（Ｖｑ1、Ｖ
ｑ2）の低下を実際に検出してそれぞれのタ‐ンオン時
点を決定するので、それぞれのソフトスイッチングを確
実に達成することができる。また、請求項９、１０及び
１１の発明によれば、直流出力電圧を容易に得ることが
できる。
【００１０】
【実施形態】次に、図１〜図1７を参照して本発明の実
施形態を説明する。
施形態を説明する。
【００１１】
【第１の実施形態】図１に示す第１の実施形態のスイッ
チング電源装置は、第１及び第２の交流入力端子１、２
と、ノイズ除去用フィルタ３と、整流回路４と、主イン
ダクタンス巻線Ｌ1 と、整流ダイオードＤ1 と、平滑用
コンデンサＣ1 と、トランス５と、第１及び第２の主ス
イッチＱ1 、Ｑ2 と、スナバ用又はＺＶＳ（ゼロ・ボル
ト・スイッチング）用又は共振用とも呼ぶことができる
第１及び第２のソフトスイッチング用コンデンサＣq1、
Ｃq2と、第１及び第２の並列ダイオードＤq1、Ｄq2と、
整流平滑回路６と、ソフトスイッチング補助回路７と、
制御回路８と、電流検出器９とを有している。
チング電源装置は、第１及び第２の交流入力端子１、２
と、ノイズ除去用フィルタ３と、整流回路４と、主イン
ダクタンス巻線Ｌ1 と、整流ダイオードＤ1 と、平滑用
コンデンサＣ1 と、トランス５と、第１及び第２の主ス
イッチＱ1 、Ｑ2 と、スナバ用又はＺＶＳ（ゼロ・ボル
ト・スイッチング）用又は共振用とも呼ぶことができる
第１及び第２のソフトスイッチング用コンデンサＣq1、
Ｃq2と、第１及び第２の並列ダイオードＤq1、Ｄq2と、
整流平滑回路６と、ソフトスイッチング補助回路７と、
制御回路８と、電流検出器９とを有している。
【００１２】第１及び第２の交流入力端子１、２は、例
えば５０Hzの正弦波交流電圧Ｖacを供給するための商用
交流電源（図示せず）に接続される。第１及び第２の交
流入力端子１、２と整流回路４との間に接続されたノイ
ズ除去用フィルタ３は、複数のインダクタと複数のコン
デンサから成る周知の回路から成り、高周波電流成分を
除去するものである。
えば５０Hzの正弦波交流電圧Ｖacを供給するための商用
交流電源（図示せず）に接続される。第１及び第２の交
流入力端子１、２と整流回路４との間に接続されたノイ
ズ除去用フィルタ３は、複数のインダクタと複数のコン
デンサから成る周知の回路から成り、高周波電流成分を
除去するものである。
【００１３】整流回路４は、ブリッジ接続された４つの
ダイオードＤ11、Ｄ12、Ｄ13、Ｄ14から成り、第１及び
第２の交流入力導体４１、４２と、第１及び第２の整流
出力導体４３、４４とを有する。第１及び第２の交流入
力導体４１、４２はフィルタ３を介して第１及び第２の
交流入力端子１、２に接続されている。この整流回路４
は図４（Ｄ）に示す交流電圧Ｖacを全波整流した電圧Ｖ
4 を第１及び第２の整流出力端子４３、４４間に送出す
る。
ダイオードＤ11、Ｄ12、Ｄ13、Ｄ14から成り、第１及び
第２の交流入力導体４１、４２と、第１及び第２の整流
出力導体４３、４４とを有する。第１及び第２の交流入
力導体４１、４２はフィルタ３を介して第１及び第２の
交流入力端子１、２に接続されている。この整流回路４
は図４（Ｄ）に示す交流電圧Ｖacを全波整流した電圧Ｖ
4 を第１及び第２の整流出力端子４３、４４間に送出す
る。
【００１４】主インダクタンス巻線Ｌ1 は力率改善及び
昇圧のために設けられており、この主インダクタンス巻
線Ｌ1 の一端は第１の整流出力導体４３に接続されてい
る。なお、主インダクタンス巻線Ｌ1 は磁性体コア１０
に巻き回され、且つ補助回路７の第１の補助インダクタ
ンス巻線Laもコア１０に巻き回されている。主インダク
タンス巻線Ｌ1、及び第１の補助インダクタンスＬａは
それぞれ洩れインダクタンスを有する。
昇圧のために設けられており、この主インダクタンス巻
線Ｌ1 の一端は第１の整流出力導体４３に接続されてい
る。なお、主インダクタンス巻線Ｌ1 は磁性体コア１０
に巻き回され、且つ補助回路７の第１の補助インダクタ
ンス巻線Laもコア１０に巻き回されている。主インダク
タンス巻線Ｌ1、及び第１の補助インダクタンスＬａは
それぞれ洩れインダクタンスを有する。
【００１５】第１の主スイッチＱ1 は、絶縁ゲート型電
界効果トランジスタから成り、主インダクタンス巻線Ｌ
1 に電圧を断続的に印加するために、主インダクタンス
巻線Ｌ1 の他端と第２の整流出力導体４４との間に接続
されている。この第１の主スイッチＱ1 に逆方向並列に
第１の並列ダイオードＤq1が接続されている。この第１
の並列ダイオードＤq1は第１の主スイッチＱ1 の内蔵ダ
イオード又はボディダイオードであってもよい。
界効果トランジスタから成り、主インダクタンス巻線Ｌ
1 に電圧を断続的に印加するために、主インダクタンス
巻線Ｌ1 の他端と第２の整流出力導体４４との間に接続
されている。この第１の主スイッチＱ1 に逆方向並列に
第１の並列ダイオードＤq1が接続されている。この第１
の並列ダイオードＤq1は第１の主スイッチＱ1 の内蔵ダ
イオード又はボディダイオードであってもよい。
【００１６】第１のソフトスイッチング用コンデンサＣ
q1は第１のソフトスイッチング用キャパシタンス手段と
して機能するものであって、第１の主スイッチＱ1 に並
列に接続されている。なお、第１のソフトスイッチング
用コンデンサＣq1を第１の主スイッチＱ1 のドレイン・
ソース間の寄生容量とすることができる。
q1は第１のソフトスイッチング用キャパシタンス手段と
して機能するものであって、第１の主スイッチＱ1 に並
列に接続されている。なお、第１のソフトスイッチング
用コンデンサＣq1を第１の主スイッチＱ1 のドレイン・
ソース間の寄生容量とすることができる。
【００１７】平滑用コンデンサＣ1 は電解コンデンサか
ら成り、整流ダイオードＤ1 を介して第１の主スイッチ
Ｑ1 に並列に接続されている。整流ダイオードＤ1 は第
１の主スイッチＱ1 がオンの期間には非導通に保たれ、
第１の主スイッチＱ1 のオフの期間の一部又は全部に導
通状態になる。平滑用コンデンサＣ1 は、これよりも後
段のＤＣ−ＤＣ変換回路の直流電源として機能する。
ら成り、整流ダイオードＤ1 を介して第１の主スイッチ
Ｑ1 に並列に接続されている。整流ダイオードＤ1 は第
１の主スイッチＱ1 がオンの期間には非導通に保たれ、
第１の主スイッチＱ1 のオフの期間の一部又は全部に導
通状態になる。平滑用コンデンサＣ1 は、これよりも後
段のＤＣ−ＤＣ変換回路の直流電源として機能する。
【００１８】トランス５は、磁性体コア１１と主巻線と
しての１次巻線Ｎ1 と出力巻線としての２次巻線Ｎ2 と
第２の補助インダクタンス巻線Lbとを有する。１次巻線
Ｎ1、２次巻線Ｎ2 及び第２の補助インダクタンス巻線L
bはコア１１に巻き回されて相互に電磁結合されてい
る。１次巻線Ｎ1 と２次巻線Ｎ2 と第２の補助インダク
タンス巻線Lbとの極性は黒丸で示すように設定されてい
る。１次巻線Ｎ1 と２次巻線Ｎ2 とは互いに逆の極性を
有する。１次巻線Ｎ1 の一端は平滑用コンデンサＣ1 の
一端に接続され、１次巻線Ｎ1 の他端は第２の主スイッ
チＱ2 を介して平滑用コンデンサＣ1 の他端に接続され
ている。即ち、１次巻線Ｎ1 と第２の主スイッチＱ2 と
の直列回路が平滑用コンデンサＣ1 に対して並列に接続
されている。
しての１次巻線Ｎ1 と出力巻線としての２次巻線Ｎ2 と
第２の補助インダクタンス巻線Lbとを有する。１次巻線
Ｎ1、２次巻線Ｎ2 及び第２の補助インダクタンス巻線L
bはコア１１に巻き回されて相互に電磁結合されてい
る。１次巻線Ｎ1 と２次巻線Ｎ2 と第２の補助インダク
タンス巻線Lbとの極性は黒丸で示すように設定されてい
る。１次巻線Ｎ1 と２次巻線Ｎ2 とは互いに逆の極性を
有する。１次巻線Ｎ1 の一端は平滑用コンデンサＣ1 の
一端に接続され、１次巻線Ｎ1 の他端は第２の主スイッ
チＱ2 を介して平滑用コンデンサＣ1 の他端に接続され
ている。即ち、１次巻線Ｎ1 と第２の主スイッチＱ2 と
の直列回路が平滑用コンデンサＣ1 に対して並列に接続
されている。
【００１９】第２の主スイッチＱ2 は絶縁ゲート型電界
効果トランジスタから成り、このドレインが１次巻線Ｎ
1 に接続され、このソースが平滑用コンデンサＣ1 の他
端に接続されている。第２の並列ダイオードＤq2は第２
の主スイッチＱ2 に逆方向並列に接続されている。この
第２の並列ダイオードＤq2を第２の主スイッチＱ2 の内
蔵ダイオード又はボディダイオードとすることができ
る。
効果トランジスタから成り、このドレインが１次巻線Ｎ
1 に接続され、このソースが平滑用コンデンサＣ1 の他
端に接続されている。第２の並列ダイオードＤq2は第２
の主スイッチＱ2 に逆方向並列に接続されている。この
第２の並列ダイオードＤq2を第２の主スイッチＱ2 の内
蔵ダイオード又はボディダイオードとすることができ
る。
【００２０】第２のソフトスイッチング用コンデンサＣ
q2は第２のソフトスイッチング用キャパシタンス手段と
して機能するものであって、第２の主スイッチＱ2 に並
列に接続されている。第１及び第２のソフトスイッチン
グ用コンデンサＣq1、Ｃq2は、平滑用コンデンサＣ1 よ
りも十分に小さい容量値を有するものである。なお、第
２のソフトスイッチング用コンデンサＣq2を、第２の主
スイッチＱ2 のドレイン・ソース間の寄生容量とするこ
とができる。
q2は第２のソフトスイッチング用キャパシタンス手段と
して機能するものであって、第２の主スイッチＱ2 に並
列に接続されている。第１及び第２のソフトスイッチン
グ用コンデンサＣq1、Ｃq2は、平滑用コンデンサＣ1 よ
りも十分に小さい容量値を有するものである。なお、第
２のソフトスイッチング用コンデンサＣq2を、第２の主
スイッチＱ2 のドレイン・ソース間の寄生容量とするこ
とができる。
【００２１】トランス５の２次巻線Ｎ2 に接続された整
流平滑回路６は整流ダイオードＤoと平滑用コンデンサ
Ｃo とから成る。コンデンサＣo はダイオードＤo を介
して２次巻線Ｎ2 に並列に接続されている。ダイオード
Ｄo は、第２の主スイッチＱ2 がオンの時にオフ、第２
の主スイッチＱ2 がオフの時にオンになる方向性を有し
ている。出力平滑用コンデンサＣo に接続された対の出
力端子１２、１３間に直流出力電圧Ｖo が得られ、これ
が負荷１４に供給される。
流平滑回路６は整流ダイオードＤoと平滑用コンデンサ
Ｃo とから成る。コンデンサＣo はダイオードＤo を介
して２次巻線Ｎ2 に並列に接続されている。ダイオード
Ｄo は、第２の主スイッチＱ2 がオンの時にオフ、第２
の主スイッチＱ2 がオフの時にオンになる方向性を有し
ている。出力平滑用コンデンサＣo に接続された対の出
力端子１２、１３間に直流出力電圧Ｖo が得られ、これ
が負荷１４に供給される。
【００２２】ソフトスイッチング補助回路７は、共振補
助回路とも呼ぶことができるものであり、補助スイッチ
Ｑ3 と、第１の補助インダクタンス巻線Ｌa と、第１及
び第２の補助ダイオードＤa 、Ｄb と、第２の補助イン
ダクタンス巻線Ｌｂとから成る。
助回路とも呼ぶことができるものであり、補助スイッチ
Ｑ3 と、第１の補助インダクタンス巻線Ｌa と、第１及
び第２の補助ダイオードＤa 、Ｄb と、第２の補助イン
ダクタンス巻線Ｌｂとから成る。
【００２３】第１の補助インダクタンス巻線Ｌa は主イ
ンダクタンス巻線Ｌ1 と同一のコア１０に巻回され、主
インダクタンス巻線Ｌ1 に電磁結合されている。第１の
補助インダクタンス巻線Ｌa の一端は主インダクタンス
巻線Ｌ1 の他端即ち出力端に接続されている。第１の補
助インダクタンス巻線Ｌaの他端は第１の逆流阻止用ダ
イオードＤaを介して補助スイッチＱ3 に接続されてい
る。なお、第１の補助インダクタンス巻線Ｌａによって
第１の主スイッチＱ1 のソフトスイッチングのために要
求されるインダクタンス値を得ることができない場合に
は、点線で示すように第１の付加インダクタＬ11を第１
の補助インダクタンス巻線Ｌａに直列に接続することが
できる。
ンダクタンス巻線Ｌ1 と同一のコア１０に巻回され、主
インダクタンス巻線Ｌ1 に電磁結合されている。第１の
補助インダクタンス巻線Ｌa の一端は主インダクタンス
巻線Ｌ1 の他端即ち出力端に接続されている。第１の補
助インダクタンス巻線Ｌaの他端は第１の逆流阻止用ダ
イオードＤaを介して補助スイッチＱ3 に接続されてい
る。なお、第１の補助インダクタンス巻線Ｌａによって
第１の主スイッチＱ1 のソフトスイッチングのために要
求されるインダクタンス値を得ることができない場合に
は、点線で示すように第１の付加インダクタＬ11を第１
の補助インダクタンス巻線Ｌａに直列に接続することが
できる。
【００２４】第２の補助インダクタンス巻線Ｌb は漏れ
インダクタンスを有するようにトランス５のコア１１に
巻き回され、１次巻線Ｎ1 及び２次巻線Ｎ2 に電磁結合
されている。即ち、第２の補助インダクタンス巻線Ｌb
はトランス５の３次巻線として設けられている。図１の
実施形態では、第２の補助インダクタンス巻線Ｌb の一
端が１次巻線Ｎ1 の他端と第２の主スイッチＱ2 のドレ
インとの間の点Ｐ2に接続されている。第２の補助イン
ダクタンス巻線Ｌb の他端は第２の逆流阻止用ダイオー
ドＤb を介して補助スイッチＱ3 に接続されている。な
お、第２の補助インダクタンス巻線Ｌb によって第２の
主スイッチＱ2 のソフトスイッチングで要求されている
インダクタンス値を得ることができない時には点線で示
す第２の付加インダクタＬ12を第２の補助インダクタン
ス巻線Ｌｂに直列に接続することができる。
インダクタンスを有するようにトランス５のコア１１に
巻き回され、１次巻線Ｎ1 及び２次巻線Ｎ2 に電磁結合
されている。即ち、第２の補助インダクタンス巻線Ｌb
はトランス５の３次巻線として設けられている。図１の
実施形態では、第２の補助インダクタンス巻線Ｌb の一
端が１次巻線Ｎ1 の他端と第２の主スイッチＱ2 のドレ
インとの間の点Ｐ2に接続されている。第２の補助イン
ダクタンス巻線Ｌb の他端は第２の逆流阻止用ダイオー
ドＤb を介して補助スイッチＱ3 に接続されている。な
お、第２の補助インダクタンス巻線Ｌb によって第２の
主スイッチＱ2 のソフトスイッチングで要求されている
インダクタンス値を得ることができない時には点線で示
す第２の付加インダクタＬ12を第２の補助インダクタン
ス巻線Ｌｂに直列に接続することができる。
【００２５】補助スイッチＱ3 は、絶縁ゲート型電界効
果トランジスタから成り、第１及び第２の主スイッチＱ
1 、Ｑ2 の両方のソフトスイッチングを行うために設け
られている。従って、補助スイッチＱ3 は、第１の逆流
阻止用ダイオードＤa と第１の補助インダクタンス巻線
Ｌa とを介して第１のソフトスイッチング用コンデンサ
Ｃq1に対して並列に接続され、且つ第２の逆流阻止用ダ
イオードＤb と第２の補助インダクタンス巻線Ｌb とを
介して第２のソフトスイッチング用コンデンサＣq2に対
して並列に接続されている。
果トランジスタから成り、第１及び第２の主スイッチＱ
1 、Ｑ2 の両方のソフトスイッチングを行うために設け
られている。従って、補助スイッチＱ3 は、第１の逆流
阻止用ダイオードＤa と第１の補助インダクタンス巻線
Ｌa とを介して第１のソフトスイッチング用コンデンサ
Ｃq1に対して並列に接続され、且つ第２の逆流阻止用ダ
イオードＤb と第２の補助インダクタンス巻線Ｌb とを
介して第２のソフトスイッチング用コンデンサＣq2に対
して並列に接続されている。
【００２６】スイッチ制御回路８は、第１の主スイッチ
Ｑ1をオン・オフ制御する第１の機能と、第２の主スイ
ッチＱ2をオン・オフ制御する第２の機能と、補助スイ
ッチＱ3をオン・オフ制御する第３の機能とを有する。
直流出力電圧Ｖo を検出するために対の直流出力端子１
２、１３は導体１５、１６によって制御回路８に接続さ
れている。制御回路８は第１及び第２の主スイッチＱ1
、Ｑ2 の制御端子即ちゲートに導体１７、１８で接続
され、且つ導体１９で補助スイッチＱ3 の制御端子即ち
ゲ−トに接続されている。制御回路８は、各スイッチＱ
1 、Ｑ2 、Ｑ3 のソースにも接続されている。力率改善
の制御を行うために、電流検出器９が導体２０によって
制御回路８に接続され、且つ第１の整流出力導体４３が
電圧検出用導体２１によって制御回路８に接続されてい
る。平滑用コンデンサＣ1の電圧Ｖc1を一定値に制御す
るために、平滑用コンデンサＣ1 の一端が導体２２によ
って制御回路８に接続されている。制御回路８は、第１
の主スイッチＱ1 に第１の制御信号Ｖg1を供給し、第２
の主スイッチＱ2 に第２の制御信号Ｖg2を供給し、補助
スイッチＱ3 に第３の制御信号Ｖg3を供給する。
Ｑ1をオン・オフ制御する第１の機能と、第２の主スイ
ッチＱ2をオン・オフ制御する第２の機能と、補助スイ
ッチＱ3をオン・オフ制御する第３の機能とを有する。
直流出力電圧Ｖo を検出するために対の直流出力端子１
２、１３は導体１５、１６によって制御回路８に接続さ
れている。制御回路８は第１及び第２の主スイッチＱ1
、Ｑ2 の制御端子即ちゲートに導体１７、１８で接続
され、且つ導体１９で補助スイッチＱ3 の制御端子即ち
ゲ−トに接続されている。制御回路８は、各スイッチＱ
1 、Ｑ2 、Ｑ3 のソースにも接続されている。力率改善
の制御を行うために、電流検出器９が導体２０によって
制御回路８に接続され、且つ第１の整流出力導体４３が
電圧検出用導体２１によって制御回路８に接続されてい
る。平滑用コンデンサＣ1の電圧Ｖc1を一定値に制御す
るために、平滑用コンデンサＣ1 の一端が導体２２によ
って制御回路８に接続されている。制御回路８は、第１
の主スイッチＱ1 に第１の制御信号Ｖg1を供給し、第２
の主スイッチＱ2 に第２の制御信号Ｖg2を供給し、補助
スイッチＱ3 に第３の制御信号Ｖg3を供給する。
【００２７】図１の制御回路８は、図２に示すように、
大別して、第１及び第２のオン幅決定回路６１、６２
と、波形発生器２９と、第１のタイマ３４と、第１及び
第２のＡＮＤゲート３５、３６と、第２のタイマ３７と
から成る。第１の主スイッチＱ1のオン時間幅を決定す
るための第１のオン幅決定回路６１は、整流出力電圧検
出回路２３とコンデンサ電圧検出回路２４と基準電圧源
２６ａと第１の減算器２６と乗算器２７と第２の減算器
２８と第１の比較器３０とから成る。この第１のオン幅
決定回路６１は、平滑用コンデンサＣ1の電圧が所望値
になり且つ整流回路４の入力電流の波形が正弦波に近似
するように第１の主スイッチＱ1のオン期間の幅を決定
する。第２の主スイッチＱ2のオン時間幅を決定するた
めの第２のオン幅決定回路６２は、出力電圧検出回路２
５と基準電圧源３１と第３の減算器３２と第２の比較器
３３とから成る。この第２のオン幅決定回路６２は、整
流平滑回路６の出力電圧が所望値になるように第２の主
スイッチＱ2のオン期間の幅を決定する。なお、波形発
生器２９を第１及び第２のオン幅決定回路６１、６２の
一部と考えることもできる。
大別して、第１及び第２のオン幅決定回路６１、６２
と、波形発生器２９と、第１のタイマ３４と、第１及び
第２のＡＮＤゲート３５、３６と、第２のタイマ３７と
から成る。第１の主スイッチＱ1のオン時間幅を決定す
るための第１のオン幅決定回路６１は、整流出力電圧検
出回路２３とコンデンサ電圧検出回路２４と基準電圧源
２６ａと第１の減算器２６と乗算器２７と第２の減算器
２８と第１の比較器３０とから成る。この第１のオン幅
決定回路６１は、平滑用コンデンサＣ1の電圧が所望値
になり且つ整流回路４の入力電流の波形が正弦波に近似
するように第１の主スイッチＱ1のオン期間の幅を決定
する。第２の主スイッチＱ2のオン時間幅を決定するた
めの第２のオン幅決定回路６２は、出力電圧検出回路２
５と基準電圧源３１と第３の減算器３２と第２の比較器
３３とから成る。この第２のオン幅決定回路６２は、整
流平滑回路６の出力電圧が所望値になるように第２の主
スイッチＱ2のオン期間の幅を決定する。なお、波形発
生器２９を第１及び第２のオン幅決定回路６１、６２の
一部と考えることもできる。
【００２８】第１のオン幅決定回路６１に含まれている
整流出力電圧検出回路２３は、導体２１を介して第１の
整流出力導体４３に接続され、正弦波交流電圧を全波整
流することによって得られた整流出力電圧Ｖ4 を抵抗Ｒ
1 、Ｒ2 で分圧し、検出電圧Ｖ4 ′を出力する。この検
出電圧Ｖ4 ′は正弦波基準信号として使用される。コン
デンサ電圧検出回路２４は導体２２を介して図１の平滑
用コンデンサＣ1に接続されており、コンデンサ電圧Ｖc
1を抵抗Ｒ3 、Ｒ4 で分圧して検出電圧Ｖc1′を出力す
る。第１の減算器２６の一方の入力端子はコンデンサ電
圧検出回路２４の出力端子に接続され、他方の入力端子
は第１の基準電圧源２６ａに接続されている。従って、
第１の減算器２６はコンデンサ電圧検出値Ｖc1′と第１
の基準電圧Ｖr1との差を示す信号を出力する。
整流出力電圧検出回路２３は、導体２１を介して第１の
整流出力導体４３に接続され、正弦波交流電圧を全波整
流することによって得られた整流出力電圧Ｖ4 を抵抗Ｒ
1 、Ｒ2 で分圧し、検出電圧Ｖ4 ′を出力する。この検
出電圧Ｖ4 ′は正弦波基準信号として使用される。コン
デンサ電圧検出回路２４は導体２２を介して図１の平滑
用コンデンサＣ1に接続されており、コンデンサ電圧Ｖc
1を抵抗Ｒ3 、Ｒ4 で分圧して検出電圧Ｖc1′を出力す
る。第１の減算器２６の一方の入力端子はコンデンサ電
圧検出回路２４の出力端子に接続され、他方の入力端子
は第１の基準電圧源２６ａに接続されている。従って、
第１の減算器２６はコンデンサ電圧検出値Ｖc1′と第１
の基準電圧Ｖr1との差を示す信号を出力する。
【００２９】乗算器２７の一方の入力端子は整流出力電
圧検出回路２３の出力端子に接続され、他方の入力端子
は第１の減算器２６に接続されている。従って、乗算器
２７は、整流出力電圧検出値Ｖ4 ′に第１の減算器２６
の出力を乗算した値を有する電圧Ｖ27を出力する。乗算
器２７の出力電圧Ｖ27は正弦波の全波整流波形を有す
る。乗算器２７の出力電圧Ｖ27の振幅は、第１の減算器
２６の出力で平滑用コンデンサＣ1 の電圧Ｖc1を一定に
制御するように調整されている。
圧検出回路２３の出力端子に接続され、他方の入力端子
は第１の減算器２６に接続されている。従って、乗算器
２７は、整流出力電圧検出値Ｖ4 ′に第１の減算器２６
の出力を乗算した値を有する電圧Ｖ27を出力する。乗算
器２７の出力電圧Ｖ27は正弦波の全波整流波形を有す
る。乗算器２７の出力電圧Ｖ27の振幅は、第１の減算器
２６の出力で平滑用コンデンサＣ1 の電圧Ｖc1を一定に
制御するように調整されている。
【００３０】第２の減算器２８の一方の入力端子は乗算
器２７の出力端子に接続され、他方の入力端子は導体２
０によって図１の電流検出器９に接続されている。電流
検出器９は第１の整流出力導体４３を通って流れる電流
Ｉ4に比例した電圧Ｖ9 を出力する。従って、第２の減
算器２８は乗算器出力電圧Ｖ27と電流検出電圧Ｖ9 との
差を示す電圧Ｖ28を出力する。
器２７の出力端子に接続され、他方の入力端子は導体２
０によって図１の電流検出器９に接続されている。電流
検出器９は第１の整流出力導体４３を通って流れる電流
Ｉ4に比例した電圧Ｖ9 を出力する。従って、第２の減
算器２８は乗算器出力電圧Ｖ27と電流検出電圧Ｖ9 との
差を示す電圧Ｖ28を出力する。
【００３１】周期性電圧波形発生器としての波形発生器
２９は鋸波発生器から成り、第１及び第２の交流入力端
子１、２間の交流電圧の周波数例えば５０Ｈｚ又は６０
Ｈｚよりも十分に高い周波数、例えば２０kHz の鋸波電
圧Ｖt を図３（Ｂ）に示すように第１の出力導体２９ａ
に発生する。周期性を有する鋸波電圧Ｖt の繰返し周波
数は第１及び第２の主スイッチＱ1 、Ｑ2 及び補助スイ
ッチＱ3 のオン・オフ周波数に一致している。また、波
形発生器２９は鋸波を形成するためのクロック発生器
（図示せず）を内蔵しており、第２の出力導体２９ｂに
図３（Ａ）のクロック信号ＶOSCを発生する。鋸波電圧
Ｖｔは図３（Ａ）のクロックパルスに同期して発生す
る。なお、図２では、１つの波形発生器２９が、第１及
び第２の主スイッチＱ1、Ｑ2と補助スイッチＱ3との３
つの制御信号Ｖｇ1、Ｖｇ2、Ｖｇ3の形成に共用されて
いるが、３つの制御信号Ｖｇ1、Ｖｇ2、Ｖｇ3の形成の
ために２つ又は３つの波形発生器を設けることもでき
る。また、クロック信号ＶOSCの代りに鋸波電圧Ｖｔに
よってトリガ信号を形成して、第１及び第２のタイマ３
４、３７をトリガすることもできる。
２９は鋸波発生器から成り、第１及び第２の交流入力端
子１、２間の交流電圧の周波数例えば５０Ｈｚ又は６０
Ｈｚよりも十分に高い周波数、例えば２０kHz の鋸波電
圧Ｖt を図３（Ｂ）に示すように第１の出力導体２９ａ
に発生する。周期性を有する鋸波電圧Ｖt の繰返し周波
数は第１及び第２の主スイッチＱ1 、Ｑ2 及び補助スイ
ッチＱ3 のオン・オフ周波数に一致している。また、波
形発生器２９は鋸波を形成するためのクロック発生器
（図示せず）を内蔵しており、第２の出力導体２９ｂに
図３（Ａ）のクロック信号ＶOSCを発生する。鋸波電圧
Ｖｔは図３（Ａ）のクロックパルスに同期して発生す
る。なお、図２では、１つの波形発生器２９が、第１及
び第２の主スイッチＱ1、Ｑ2と補助スイッチＱ3との３
つの制御信号Ｖｇ1、Ｖｇ2、Ｖｇ3の形成に共用されて
いるが、３つの制御信号Ｖｇ1、Ｖｇ2、Ｖｇ3の形成の
ために２つ又は３つの波形発生器を設けることもでき
る。また、クロック信号ＶOSCの代りに鋸波電圧Ｖｔに
よってトリガ信号を形成して、第１及び第２のタイマ３
４、３７をトリガすることもできる。
【００３２】第１の比較器３０の一方の入力端子は第２
の減算器２８の出力端子に接続され、他方の入力端子は
波形発生器２９の出力端子に接続されている。従って、
第１の比較器３０は図３（Ｂ）に示すように第２の減算
器２８の出力電圧Ｖ28と鋸波電圧Ｖt とを比較し、図３
（Ｃ）に示す方形波から成る出力Ｖ30を送出する。この
第１の比較器３０の出力Ｖ30は、第１の主スイッチＱ1
のオン期間を決定するための信号である。従って、第１
の比較器３０は第１の主スイッチＱ1のオン幅決定機能
を有する。
の減算器２８の出力端子に接続され、他方の入力端子は
波形発生器２９の出力端子に接続されている。従って、
第１の比較器３０は図３（Ｂ）に示すように第２の減算
器２８の出力電圧Ｖ28と鋸波電圧Ｖt とを比較し、図３
（Ｃ）に示す方形波から成る出力Ｖ30を送出する。この
第１の比較器３０の出力Ｖ30は、第１の主スイッチＱ1
のオン期間を決定するための信号である。従って、第１
の比較器３０は第１の主スイッチＱ1のオン幅決定機能
を有する。
【００３３】第２のオン幅決定回路６２に含まれている
出力電圧検出回路２５は、対の導体１５、１６に接続さ
れた抵抗Ｒ5 、Ｒ6 から成り、出力電圧Ｖo の検出電圧
Ｖo′を出力する。第３の減算器３２の一方の入力端子
は出力電圧検出回路２５の出力端子に接続され、他方の
入力端子は第２の基準電圧源３１に接続されている。従
って、第３の減算器３２は、出力検出電圧Ｖo ′と第２
の基準電圧Ｖr2との差を示す電圧Ｖ32を出力する。
出力電圧検出回路２５は、対の導体１５、１６に接続さ
れた抵抗Ｒ5 、Ｒ6 から成り、出力電圧Ｖo の検出電圧
Ｖo′を出力する。第３の減算器３２の一方の入力端子
は出力電圧検出回路２５の出力端子に接続され、他方の
入力端子は第２の基準電圧源３１に接続されている。従
って、第３の減算器３２は、出力検出電圧Ｖo ′と第２
の基準電圧Ｖr2との差を示す電圧Ｖ32を出力する。
【００３４】第２の比較器３３の一方の入力端子は波形
発生器２９に接続され、他方の入力端子は第３の減算器
３２の出力端子に接続されている。従って、第２の比較
器３３は、図３（Ｄ）に示すように鋸波電圧Ｖt と第３
の減算器３２の出力電圧Ｖ32とを比較して図３（Ｅ）に
示す方形波の出力Ｖ33を送出する。この第２の比較器３
３の出力Ｖ３３は、第２の主スイッチＱ2のオン幅を決
定するための信号である。従って、第２の比較器３３は
第２の主スイッチＱ2のオン幅決定機能を有する。
発生器２９に接続され、他方の入力端子は第３の減算器
３２の出力端子に接続されている。従って、第２の比較
器３３は、図３（Ｄ）に示すように鋸波電圧Ｖt と第３
の減算器３２の出力電圧Ｖ32とを比較して図３（Ｅ）に
示す方形波の出力Ｖ33を送出する。この第２の比較器３
３の出力Ｖ３３は、第２の主スイッチＱ2のオン幅を決
定するための信号である。従って、第２の比較器３３は
第２の主スイッチＱ2のオン幅決定機能を有する。
【００３５】第１のタイマ３４は第１及び第２の主スイ
ッチＱ1、Ｑ2のオンの期間を制限するための信号を形成
するものであって、鋸波発生器２９の第２の出力導体２
９ｂに接続されている。この第１のタイマ３４は図３
（Ｆ）に示すように鋸波電圧Ｖt の発生開始時点ｔ0 に
同期してトリガされてｔ0 〜ｔ1 の第１の時間Ｔ1 の幅
を有する論理の０即ち第１の電圧レベルのパルスを発生
する。第１の時間Ｔ1 の終了時点は第１及び第２の主ス
イッチＱ1 、Ｑ2 のオン開始時点を示している。
ッチＱ1、Ｑ2のオンの期間を制限するための信号を形成
するものであって、鋸波発生器２９の第２の出力導体２
９ｂに接続されている。この第１のタイマ３４は図３
（Ｆ）に示すように鋸波電圧Ｖt の発生開始時点ｔ0 に
同期してトリガされてｔ0 〜ｔ1 の第１の時間Ｔ1 の幅
を有する論理の０即ち第１の電圧レベルのパルスを発生
する。第１の時間Ｔ1 の終了時点は第１及び第２の主ス
イッチＱ1 、Ｑ2 のオン開始時点を示している。
【００３６】第１の論理回路としての第１のＡＮＤゲー
ト３５の一方の入力端子は第１の比較器３０に接続さ
れ、他方の入力端子は第１のタイマ３４に接続されてい
る。従って、第１のＡＮＤゲート３５は、第１の比較器
３０の出力電圧Ｖ30と第１のタイマ３４の出力電圧Ｖ34
との論理積出力から成る図３（Ｇ）に示す第１の制御信
号Ｖg1を導体１７に送出する。第１のＡＮＤゲート３５
から得られる図３（Ｇ）の第１の制御信号Ｖg1は、第１
の主スイッチＱ1 をオンにするためにｔ1 〜ｔ3期間に
おいて論理の１即ち第２の電圧レベルになる。
ト３５の一方の入力端子は第１の比較器３０に接続さ
れ、他方の入力端子は第１のタイマ３４に接続されてい
る。従って、第１のＡＮＤゲート３５は、第１の比較器
３０の出力電圧Ｖ30と第１のタイマ３４の出力電圧Ｖ34
との論理積出力から成る図３（Ｇ）に示す第１の制御信
号Ｖg1を導体１７に送出する。第１のＡＮＤゲート３５
から得られる図３（Ｇ）の第１の制御信号Ｖg1は、第１
の主スイッチＱ1 をオンにするためにｔ1 〜ｔ3期間に
おいて論理の１即ち第２の電圧レベルになる。
【００３７】第２の論理回路としての第２のＡＮＤゲー
ト３６の一方の入力端子は第２の比較器３３に接続さ
れ、他方の出力端子は第１のタイマ３４に接続されてい
る。従って、第２のＡＮＤゲート３６は、第２の比較器
３３の出力電圧Ｖ33と第１のタイマ３４の出力電圧Ｖ34
との論理積出力から成る図３（Ｈ）に示す第２の制御信
号Ｖg2を導体１８に送出する。第２のＡＮＤゲート３６
から得られる図３（Ｈ）の第２の制御信号Ｖg2は、第２
のスイッチＱ2 をオンにするためにｔ1 〜ｔ4 期間にお
いて論理の１即ち第２の電圧レベルになる。
ト３６の一方の入力端子は第２の比較器３３に接続さ
れ、他方の出力端子は第１のタイマ３４に接続されてい
る。従って、第２のＡＮＤゲート３６は、第２の比較器
３３の出力電圧Ｖ33と第１のタイマ３４の出力電圧Ｖ34
との論理積出力から成る図３（Ｈ）に示す第２の制御信
号Ｖg2を導体１８に送出する。第２のＡＮＤゲート３６
から得られる図３（Ｈ）の第２の制御信号Ｖg2は、第２
のスイッチＱ2 をオンにするためにｔ1 〜ｔ4 期間にお
いて論理の１即ち第２の電圧レベルになる。
【００３８】第２のタイマ３７は補助スイッチＱ3のオ
ン期間を決定するためのものであって、鋸波発生器２９
の第２の出力導体２９ｂに接続されている。この第２の
タイマ３７は、鋸波電圧Ｖt の１周期の開始時点ｔ0 に
同期して図３（Ｉ）のｔo 〜ｔ2 に示す第２の時間幅Ｔ
2 のパルスから成る第３の制御信号Ｖg3を導体１９に送
出する。第２の時間幅Ｔ2 は図３（Ｆ）に示す第１の時
間幅Ｔ1 よりも長い。第２のタイマ３７は第３の制御信
号Ｖg3の形成回路とも呼ぶことができるものである。図
３において、ｔ0 〜ｔ5 で鋸波電圧Ｖt の１周期が終了
した後には、ｔ5 〜ｔ6 の次の１周期でｔ1 〜ｔ5 と同
一の動作が生じる。
ン期間を決定するためのものであって、鋸波発生器２９
の第２の出力導体２９ｂに接続されている。この第２の
タイマ３７は、鋸波電圧Ｖt の１周期の開始時点ｔ0 に
同期して図３（Ｉ）のｔo 〜ｔ2 に示す第２の時間幅Ｔ
2 のパルスから成る第３の制御信号Ｖg3を導体１９に送
出する。第２の時間幅Ｔ2 は図３（Ｆ）に示す第１の時
間幅Ｔ1 よりも長い。第２のタイマ３７は第３の制御信
号Ｖg3の形成回路とも呼ぶことができるものである。図
３において、ｔ0 〜ｔ5 で鋸波電圧Ｖt の１周期が終了
した後には、ｔ5 〜ｔ6 の次の１周期でｔ1 〜ｔ5 と同
一の動作が生じる。
【００３９】図３（Ｇ）（Ｈ）（Ｉ）の第１、第２及び
第３の制御信号Ｖg1、Ｖg2、Ｖg3の比較から明らかなよ
うに、第３の制御信号Ｖg3は第１及び第２の主スイッチ
Ｑ1、Ｑ2 のオン開始時点ｔ1 よりも時間幅Ｔ1 だけ前
のｔ0で補助スイッチＱ3 のオン制御を開始する。この
結果、第１及び第２の主スイッチＱ1 、Ｑ2 のターンオ
ン時のソフトスイッチングが可能になる。第１のタイマ
３４の第１の時間幅Ｔ1 は、補助スイッチＱ3 のオン開
始時点ｔ0 から第１及び第２の主スイッチＱ1、Ｑ2 の
電圧Ｖg1、Ｖg2が実質的に零又は各主スイッチＱ1 、Ｑ
2 のオフ期間の電圧よりも低い値になる時点までの長さ
に設定される。第３の制御信号Ｖg3が論理の１から０に
戻る時点即ち補助スイッチＱ3 のオン期間の終了時点ｔ
2は、第１及び第２の主スイッチＱ1 、Ｑ2 の内で先に
オン期間の終了するもののオン終了時点ｔ3よりも前、
又は遅くともｔ３時点に設定される。
第３の制御信号Ｖg1、Ｖg2、Ｖg3の比較から明らかなよ
うに、第３の制御信号Ｖg3は第１及び第２の主スイッチ
Ｑ1、Ｑ2 のオン開始時点ｔ1 よりも時間幅Ｔ1 だけ前
のｔ0で補助スイッチＱ3 のオン制御を開始する。この
結果、第１及び第２の主スイッチＱ1 、Ｑ2 のターンオ
ン時のソフトスイッチングが可能になる。第１のタイマ
３４の第１の時間幅Ｔ1 は、補助スイッチＱ3 のオン開
始時点ｔ0 から第１及び第２の主スイッチＱ1、Ｑ2 の
電圧Ｖg1、Ｖg2が実質的に零又は各主スイッチＱ1 、Ｑ
2 のオフ期間の電圧よりも低い値になる時点までの長さ
に設定される。第３の制御信号Ｖg3が論理の１から０に
戻る時点即ち補助スイッチＱ3 のオン期間の終了時点ｔ
2は、第１及び第２の主スイッチＱ1 、Ｑ2 の内で先に
オン期間の終了するもののオン終了時点ｔ3よりも前、
又は遅くともｔ３時点に設定される。
【００４０】次に、図１のスイッチング電源装置におけ
る主回路部分の動作の理解を容易にするために、補助回
路７が設けられていないと仮定して図１の主回路部分の
動作を説明する。図４は補助回路７の補助スイッチＱ3
を常にオフに保っていると仮定した場合における力率改
善を説明するための図１の各部の状態を概略的に示す。
る主回路部分の動作の理解を容易にするために、補助回
路７が設けられていないと仮定して図１の主回路部分の
動作を説明する。図４は補助回路７の補助スイッチＱ3
を常にオフに保っていると仮定した場合における力率改
善を説明するための図１の各部の状態を概略的に示す。
【００４１】第１の主スイッチＱ1 から図４（Ａ）に示
す第１の制御信号Ｖg1に応答してオン・オフすると、主
インダクタンス巻線Ｌ1 に電圧が断続的に印加される。
即ち、図４（Ｄ）に示す交流電圧Ｖacを全波整流した波
形の電圧Ｖ4 がインダクタンスを有する主インダクタン
ス巻線Ｌ1 に断続的に印加される。図４のｔ1 〜ｔ2に
示す第１の主スイッチＱ1 のオン期間Ｔonには、第１の
整流出力導体４３、主インダクタンス巻線Ｌ1 、第１の
主スイッチＱ1 及び第２の整流出力導体４４の経路に図
４（Ｂ）に示す整流出力電流Ｉ4 が流れる。この電流Ｉ
4 は主インダクタンス巻線Ｌ1 のインダクタンスのため
に時間の経過と共に増大するように流れる。第１の主ス
イッチＱ1 のオン期間Ｔonには主インダクタンス巻線Ｌ
1 とコア１０とから成るインダクタにエネルギが蓄積さ
れる。図４のｔ2 で第１の主スイッチＱ1 がオフになる
と、主インダクタンス巻線Ｌ1 のインダクタンスに蓄積
されたエネルギの放出が生じ、整流出力電圧Ｖ4 と主イ
ンダクタンス巻線Ｌ1 の電圧との和が平滑用コンデンサ
Ｃ1 の電圧Ｖc1よりも高くなるので、ダイオードＤ1 が
導通し、第１の整流出力導体４３、主インダクタンス巻
線Ｌ1 、ダイオードＤ1 、平滑用コンデンサＣ1 、及び
第２の整流出力導体４４の経路に電流が流れ、平滑用コ
ンデンサＣ1 が充電される。第１の主スイッチＱ1 のオ
フ期間Ｔoffの電流Ｉ4 は時間の経過と共に減少する。
図４では次のオン期間Tonの開始時点ｔ４まで電流I４が
流れている。しかし、電流Ｉ4 がｔ4よりも前のｔ3時点
で零になるように主インダクタンス巻線Ｌ1 のインダク
タンス値を設定することもできる。第１の主スイッチＱ
1 のオン期間Ｔonにおける整流出力電流Ｉ4 のピーク値
は、整流出力電圧Ｖ4 の瞬時値に比例する。このため、
交流入力端子１を流れる交流入力電流Ｉacは図４（Ｃ）
に示すように図４（Ｄ）の交流電圧Ｖacとほぼ同相とな
り且つ正弦波又は近似正弦波になる。この結果、第１の
主スイッチＱ1を交流電圧よりも高い周波数でオン・オ
フすると、力率改善が達成されると共に、主インダクタ
ンス巻線Ｌ1 の昇圧作用を伴なって整流出力電圧Ｖ4 よ
りも高い電圧に平滑用コンデンサＣ1 を充電することが
できる。
す第１の制御信号Ｖg1に応答してオン・オフすると、主
インダクタンス巻線Ｌ1 に電圧が断続的に印加される。
即ち、図４（Ｄ）に示す交流電圧Ｖacを全波整流した波
形の電圧Ｖ4 がインダクタンスを有する主インダクタン
ス巻線Ｌ1 に断続的に印加される。図４のｔ1 〜ｔ2に
示す第１の主スイッチＱ1 のオン期間Ｔonには、第１の
整流出力導体４３、主インダクタンス巻線Ｌ1 、第１の
主スイッチＱ1 及び第２の整流出力導体４４の経路に図
４（Ｂ）に示す整流出力電流Ｉ4 が流れる。この電流Ｉ
4 は主インダクタンス巻線Ｌ1 のインダクタンスのため
に時間の経過と共に増大するように流れる。第１の主ス
イッチＱ1 のオン期間Ｔonには主インダクタンス巻線Ｌ
1 とコア１０とから成るインダクタにエネルギが蓄積さ
れる。図４のｔ2 で第１の主スイッチＱ1 がオフになる
と、主インダクタンス巻線Ｌ1 のインダクタンスに蓄積
されたエネルギの放出が生じ、整流出力電圧Ｖ4 と主イ
ンダクタンス巻線Ｌ1 の電圧との和が平滑用コンデンサ
Ｃ1 の電圧Ｖc1よりも高くなるので、ダイオードＤ1 が
導通し、第１の整流出力導体４３、主インダクタンス巻
線Ｌ1 、ダイオードＤ1 、平滑用コンデンサＣ1 、及び
第２の整流出力導体４４の経路に電流が流れ、平滑用コ
ンデンサＣ1 が充電される。第１の主スイッチＱ1 のオ
フ期間Ｔoffの電流Ｉ4 は時間の経過と共に減少する。
図４では次のオン期間Tonの開始時点ｔ４まで電流I４が
流れている。しかし、電流Ｉ4 がｔ4よりも前のｔ3時点
で零になるように主インダクタンス巻線Ｌ1 のインダク
タンス値を設定することもできる。第１の主スイッチＱ
1 のオン期間Ｔonにおける整流出力電流Ｉ4 のピーク値
は、整流出力電圧Ｖ4 の瞬時値に比例する。このため、
交流入力端子１を流れる交流入力電流Ｉacは図４（Ｃ）
に示すように図４（Ｄ）の交流電圧Ｖacとほぼ同相とな
り且つ正弦波又は近似正弦波になる。この結果、第１の
主スイッチＱ1を交流電圧よりも高い周波数でオン・オ
フすると、力率改善が達成されると共に、主インダクタ
ンス巻線Ｌ1 の昇圧作用を伴なって整流出力電圧Ｖ4 よ
りも高い電圧に平滑用コンデンサＣ1 を充電することが
できる。
【００４２】もし、平滑用コンデンサＣ1 の電圧Ｖc1が
目標値よりも高くなると、第１の主スイッチＱ1 のオン
期間Ｔonが短くなり、主インダクタンス巻線Ｌ1 の蓄積
エネルギが少なくなり、平滑用コンデンサＣ1 の電圧が
目標値に戻される。逆に平滑用コンデンサＣ1 の電圧Ｖ
c1が目標値よりも低くなると、第１の主スイッチＱ1の
オン期間Ｔonが長くなり、主インダクタンス巻線Ｌ1 の
蓄積エネルギが増大し、平滑用コンデンサＣ1 の電圧が
目標値に戻される。
目標値よりも高くなると、第１の主スイッチＱ1 のオン
期間Ｔonが短くなり、主インダクタンス巻線Ｌ1 の蓄積
エネルギが少なくなり、平滑用コンデンサＣ1 の電圧が
目標値に戻される。逆に平滑用コンデンサＣ1 の電圧Ｖ
c1が目標値よりも低くなると、第１の主スイッチＱ1の
オン期間Ｔonが長くなり、主インダクタンス巻線Ｌ1 の
蓄積エネルギが増大し、平滑用コンデンサＣ1 の電圧が
目標値に戻される。
【００４３】次に、第２の主スイッチＱ2 のオン・オフ
によるＤＣ−ＤＣ変換動作を、補助回路７の作用を除外
して説明する。第２の主スイッチＱ2 がオンの時には、
平滑用コンデンサＣ1 の電圧Ｖc1が１次巻線Ｎ1 に印加
される。この時、２次巻線Ｎ2 に誘起する電圧はダイオ
ードＤo を逆バイアスする方向を有するので、ダイオー
ドＤo は非導通状態に保たれる。この結果、インダクタ
ンスを有するトランス５にエネルギが蓄積される。第２
の主スイッチＱ2 のオフ期間には、トランス５の蓄積エ
ネルギの放出が生じ、ダイオードＤo が導通し、コンデ
ンサＣo に充電電流が流れる。コンデンサＣo の電圧Ｖ
o が基準値よりも高くなった時には、第２の主スイッチ
Ｑ2 のオン期間が短くなり、トランス５の蓄積エネルギ
が低下し、出力電圧Ｖo が基準値に戻される。出力電圧
Ｖo が基準値よりも低くなった時には、第２の主スイッ
チＱ2 のオン期間が長くなり、トランス５の蓄積エネル
ギが増大し、出力電圧Ｖo が基準値に戻される。
によるＤＣ−ＤＣ変換動作を、補助回路７の作用を除外
して説明する。第２の主スイッチＱ2 がオンの時には、
平滑用コンデンサＣ1 の電圧Ｖc1が１次巻線Ｎ1 に印加
される。この時、２次巻線Ｎ2 に誘起する電圧はダイオ
ードＤo を逆バイアスする方向を有するので、ダイオー
ドＤo は非導通状態に保たれる。この結果、インダクタ
ンスを有するトランス５にエネルギが蓄積される。第２
の主スイッチＱ2 のオフ期間には、トランス５の蓄積エ
ネルギの放出が生じ、ダイオードＤo が導通し、コンデ
ンサＣo に充電電流が流れる。コンデンサＣo の電圧Ｖ
o が基準値よりも高くなった時には、第２の主スイッチ
Ｑ2 のオン期間が短くなり、トランス５の蓄積エネルギ
が低下し、出力電圧Ｖo が基準値に戻される。出力電圧
Ｖo が基準値よりも低くなった時には、第２の主スイッ
チＱ2 のオン期間が長くなり、トランス５の蓄積エネル
ギが増大し、出力電圧Ｖo が基準値に戻される。
【００４４】次に、図５を参照して第１及び第２の主ス
イッチＱ1 、Ｑ2 のソフトスイッチング動作を説明す
る。
イッチＱ1 、Ｑ2 のソフトスイッチング動作を説明す
る。
【００４５】（ｔ1 以前及びｔ13〜ｔ14）図５のｔ1 直
前の期間にはｔ13〜ｔ14期間と同一の動作が生じる。こ
のｔ1 以前の期間には、第１及び第２の主スイッチＱ1
、Ｑ2 と補助スイッチＱ3 との全てがオフ状態に保た
れている。第１の主スイッチＱ1 のオフ期間には既に説
明したように主インダクタンス巻線Ｌ1 の蓄積エネルギ
の放出を伴なって平滑用コンデンサＣ1 が充電される。
従って、図５（Ｍ）に示すようにダイオードＤ1 を通る
電流Ｉd1が流れている。また、第２の主スイッチＱ2 の
オフ期間には、トランス５の蓄積エネルギの放出に基づ
いて２次巻線Ｎ2 とダイオードＤo とコンデンサＣo と
の経路に図５（Ｊ）に示す電流Ｉdoが流れる。また、負
荷１４にはコンデンサＣo から電力が供給される。
前の期間にはｔ13〜ｔ14期間と同一の動作が生じる。こ
のｔ1 以前の期間には、第１及び第２の主スイッチＱ1
、Ｑ2 と補助スイッチＱ3 との全てがオフ状態に保た
れている。第１の主スイッチＱ1 のオフ期間には既に説
明したように主インダクタンス巻線Ｌ1 の蓄積エネルギ
の放出を伴なって平滑用コンデンサＣ1 が充電される。
従って、図５（Ｍ）に示すようにダイオードＤ1 を通る
電流Ｉd1が流れている。また、第２の主スイッチＱ2 の
オフ期間には、トランス５の蓄積エネルギの放出に基づ
いて２次巻線Ｎ2 とダイオードＤo とコンデンサＣo と
の経路に図５（Ｊ）に示す電流Ｉdoが流れる。また、負
荷１４にはコンデンサＣo から電力が供給される。
【００４６】（ｔ1 〜ｔ2 ）図５（Ｃ）に示すようにｔ
1 時点で補助スイッチＱ3 の制御信号Ｖg3が高レベルに
転換し、補助スイッチＱ3 がオン状態に転換すると、こ
の補助スイッチＱ3の電圧Ｖｑ3は図５（Ｈ）に示すよう
にほぼ零になる。この結果、ｔ1 〜ｔ2 期間には、第１
の整流出力導体４３、主インダクタンス巻線Ｌ1 、第１
の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイ
オードＤa 、補助スイッチＱ3 及び第２の整流出力導体
４４から成る第１の経路に図５（Ｋ）に示す電流Ｉdaが
流れ、同時に、平滑用コンデンサＣ1 、１次巻線Ｎ1 、
第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用
ダイオードＤb 、及び補助スイッチＱ3 から成る第２の
経路に図５（Ｌ）に示す電流Ｉdbが流れる。図５（Ｉ）
に示す補助スイッチＱ3 の電流Ｉq3は図５（Ｋ）の第１
の経路の電流Ｉdaと図５（Ｌ）の第２の経路の電流Ｉdb
との和である。第１及び第２の経路にはインダクタンス
がそれぞれ含まれているので、補助スイッチＱ3 の電流
Ｉq3はｔ1 時点から徐々に増大する。この結果、補助ス
イッチＱ3 のターンオン時は零電流スイッチング即ちＺ
ＣＳとなり、電力損失が生じない。ｔ1 時点で補助スイ
ッチＱ3 がオン状態になると、ダイオードＤ1 と平滑用
コンデンサＣ1 とから成る第１の直列回路に対して第１
の補助インダクタンス巻線Ｌa と第１の逆流阻止用ダイ
オードＤa と補助スイッチＱ3 とから成る第２の直列が
並列に接続される。ダイオードＤ1 が導通している時に
は、主インダクタンス巻線Ｌ1 と第１の補助インダクタ
ンス巻線Ｌa との相互接続点Ｐ1 に、平滑用コンデンサ
Ｃ1 の電圧Ｖc1がダイオードＤ1 を介して印加されてい
る。従って、ダイオードＤ1 がオンしている時には、第
１のソフトスイッチング用コンデンサＣq1が平滑用コン
デンサＣ1 の電圧Ｖc1でクランプされており、ｔ1 で補
助スイッチＱ3 がオンしても第１のソフトスイッチング
用コンデンサＣq1は直ちに放電を開始しない。ｔ1 時点
以後において補助スイッチＱ3 と整流ダイオードＤ1 と
の両方がオン状態にある時には、第１の補助インダクタ
ンス巻線Ｌa と第１の逆流阻止用ダイオードＤa と補助
スイッチＱ3 との第２の直列回路に対して平滑用コンデ
ンサＣ1 の電圧Ｖc1がダイオードＤ1 を介して印加さ
れ、この第２の直列回路に流れる電流Ｉdaは図５（Ｋ）
に示すように徐々に増大する。ｔ1 以後の整流ダイオー
ドＤ1 と補助スイッチＱ3 との両方が導通している時に
は、整流ダイオードＤ1と平滑用コンデンサＣ1 とから
成る第１の直列回路に対して第１の補助インダクタンス
巻線Ｌa と第１の逆流阻止用ダイオードＤa と補助スイ
ッチＱ3 とから成る第２の直列回路が並列に接続されて
いるので、主インダクタンス巻線Ｌ1 から供給される電
流は上記第１及び第２の直列回路に分流し、図５（Ｍ）
に示すように第１の直列回路の整流ダイオードＤ1 を流
れる電流Ｉd1はｔ1 以前よりも急な傾きで減少する。ま
た、主インダクタンス巻線Ｌ1 と第１の補助インダクタ
ンス巻線Ｌaとは電磁結合されているので、図５のｔ1時
点で第１の補助インダクタンス巻線Ｌa に電圧が印加さ
れると、主インダクタンス巻線Ｌ1 から供給される電流
が減少する。この結果、整流ダイオードＤ1 を流れる電
流Ｉ4は比較的急に減少し、図５のｔ5 時点で零にな
る。ｔ1 〜ｔ2 期間に、１次巻線Ｎ1 及び第２の補助イ
ンダクタンス巻線Ｌb を含む第２の経路に図５（Ｌ）に
示す電流Ｉdbが流れる。この結果、１次巻線Ｎ1 及び第
２の補助インダクタンス巻線Ｌb に電磁結合されている
２次巻線Ｎ2 からダイオードＤo に供給される電流Ｉdo
が図５（Ｊ）に示すように徐々に減少し、ｔ2 時点で零
になる。
1 時点で補助スイッチＱ3 の制御信号Ｖg3が高レベルに
転換し、補助スイッチＱ3 がオン状態に転換すると、こ
の補助スイッチＱ3の電圧Ｖｑ3は図５（Ｈ）に示すよう
にほぼ零になる。この結果、ｔ1 〜ｔ2 期間には、第１
の整流出力導体４３、主インダクタンス巻線Ｌ1 、第１
の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイ
オードＤa 、補助スイッチＱ3 及び第２の整流出力導体
４４から成る第１の経路に図５（Ｋ）に示す電流Ｉdaが
流れ、同時に、平滑用コンデンサＣ1 、１次巻線Ｎ1 、
第２の補助インダクタンス巻線Ｌb 、第２の逆流阻止用
ダイオードＤb 、及び補助スイッチＱ3 から成る第２の
経路に図５（Ｌ）に示す電流Ｉdbが流れる。図５（Ｉ）
に示す補助スイッチＱ3 の電流Ｉq3は図５（Ｋ）の第１
の経路の電流Ｉdaと図５（Ｌ）の第２の経路の電流Ｉdb
との和である。第１及び第２の経路にはインダクタンス
がそれぞれ含まれているので、補助スイッチＱ3 の電流
Ｉq3はｔ1 時点から徐々に増大する。この結果、補助ス
イッチＱ3 のターンオン時は零電流スイッチング即ちＺ
ＣＳとなり、電力損失が生じない。ｔ1 時点で補助スイ
ッチＱ3 がオン状態になると、ダイオードＤ1 と平滑用
コンデンサＣ1 とから成る第１の直列回路に対して第１
の補助インダクタンス巻線Ｌa と第１の逆流阻止用ダイ
オードＤa と補助スイッチＱ3 とから成る第２の直列が
並列に接続される。ダイオードＤ1 が導通している時に
は、主インダクタンス巻線Ｌ1 と第１の補助インダクタ
ンス巻線Ｌa との相互接続点Ｐ1 に、平滑用コンデンサ
Ｃ1 の電圧Ｖc1がダイオードＤ1 を介して印加されてい
る。従って、ダイオードＤ1 がオンしている時には、第
１のソフトスイッチング用コンデンサＣq1が平滑用コン
デンサＣ1 の電圧Ｖc1でクランプされており、ｔ1 で補
助スイッチＱ3 がオンしても第１のソフトスイッチング
用コンデンサＣq1は直ちに放電を開始しない。ｔ1 時点
以後において補助スイッチＱ3 と整流ダイオードＤ1 と
の両方がオン状態にある時には、第１の補助インダクタ
ンス巻線Ｌa と第１の逆流阻止用ダイオードＤa と補助
スイッチＱ3 との第２の直列回路に対して平滑用コンデ
ンサＣ1 の電圧Ｖc1がダイオードＤ1 を介して印加さ
れ、この第２の直列回路に流れる電流Ｉdaは図５（Ｋ）
に示すように徐々に増大する。ｔ1 以後の整流ダイオー
ドＤ1 と補助スイッチＱ3 との両方が導通している時に
は、整流ダイオードＤ1と平滑用コンデンサＣ1 とから
成る第１の直列回路に対して第１の補助インダクタンス
巻線Ｌa と第１の逆流阻止用ダイオードＤa と補助スイ
ッチＱ3 とから成る第２の直列回路が並列に接続されて
いるので、主インダクタンス巻線Ｌ1 から供給される電
流は上記第１及び第２の直列回路に分流し、図５（Ｍ）
に示すように第１の直列回路の整流ダイオードＤ1 を流
れる電流Ｉd1はｔ1 以前よりも急な傾きで減少する。ま
た、主インダクタンス巻線Ｌ1 と第１の補助インダクタ
ンス巻線Ｌaとは電磁結合されているので、図５のｔ1時
点で第１の補助インダクタンス巻線Ｌa に電圧が印加さ
れると、主インダクタンス巻線Ｌ1 から供給される電流
が減少する。この結果、整流ダイオードＤ1 を流れる電
流Ｉ4は比較的急に減少し、図５のｔ5 時点で零にな
る。ｔ1 〜ｔ2 期間に、１次巻線Ｎ1 及び第２の補助イ
ンダクタンス巻線Ｌb を含む第２の経路に図５（Ｌ）に
示す電流Ｉdbが流れる。この結果、１次巻線Ｎ1 及び第
２の補助インダクタンス巻線Ｌb に電磁結合されている
２次巻線Ｎ2 からダイオードＤo に供給される電流Ｉdo
が図５（Ｊ）に示すように徐々に減少し、ｔ2 時点で零
になる。
【００４７】（ｔ2 〜ｔ3 ）ｔ2 時点で２次側のダイオ
ードＤo が非導通になると、コンデンサＣoの電圧Ｖo
に基づく２次巻線Ｎ2 のクランプ状態が解除され、第２
のソフトスイッチング用コンデンサＣq2の放電が可能に
なり、このコンデンサＣq2のキャパシタンスと第２の補
助インダクタンス巻線Ｌb のインダクタンスとに基づく
共振回路が形成される。この結果、第２のソフトスイッ
チング用コンデンサＣq2、第２の補助インダクタンス巻
線Ｌb 、及び補助スイッチＱ3 から成る経路で図５
（Ｏ）に示すコンデンサＣq2を放電する電流Ｉcq2 が流
れる。これにより、コンデンサＣq2及び第２の主スイッ
チＱ2 の電圧Ｖq2が図５（Ｆ）に示すように徐々に低下
し、ｔ3 時点でほぼ零になる。なお、ｔ2 〜ｔ3 期間に
は、前のｔ1 〜ｔ2 期間と同様に、第１の整流出力導体
４３、主インダクタンス巻線Ｌ1 、第１の補助インダク
タンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補
助スイッチＱ3 及び第２の整流出力導体４４から成る第
１の経路に電流Ｉdaが流れ、且つ平滑用コンデンサＣ1
、１次巻線Ｎ1 、第２の補助インダクタンス巻線Ｌb
、第２の逆流阻止用ダイオードＤb 、及び補助スイッ
チＱ3 から成る第２の経路に電流Ｉdbが流れる。また、
ダイオードＤ1 の電流Ｉd1も流れる。
ードＤo が非導通になると、コンデンサＣoの電圧Ｖo
に基づく２次巻線Ｎ2 のクランプ状態が解除され、第２
のソフトスイッチング用コンデンサＣq2の放電が可能に
なり、このコンデンサＣq2のキャパシタンスと第２の補
助インダクタンス巻線Ｌb のインダクタンスとに基づく
共振回路が形成される。この結果、第２のソフトスイッ
チング用コンデンサＣq2、第２の補助インダクタンス巻
線Ｌb 、及び補助スイッチＱ3 から成る経路で図５
（Ｏ）に示すコンデンサＣq2を放電する電流Ｉcq2 が流
れる。これにより、コンデンサＣq2及び第２の主スイッ
チＱ2 の電圧Ｖq2が図５（Ｆ）に示すように徐々に低下
し、ｔ3 時点でほぼ零になる。なお、ｔ2 〜ｔ3 期間に
は、前のｔ1 〜ｔ2 期間と同様に、第１の整流出力導体
４３、主インダクタンス巻線Ｌ1 、第１の補助インダク
タンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補
助スイッチＱ3 及び第２の整流出力導体４４から成る第
１の経路に電流Ｉdaが流れ、且つ平滑用コンデンサＣ1
、１次巻線Ｎ1 、第２の補助インダクタンス巻線Ｌb
、第２の逆流阻止用ダイオードＤb 、及び補助スイッ
チＱ3 から成る第２の経路に電流Ｉdbが流れる。また、
ダイオードＤ1 の電流Ｉd1も流れる。
【００４８】（ｔ3 〜ｔ4 ）ｔ3 時点で第２のソフトス
イッチング用コンデンサＣq2の放電が終了すると、第２
の補助インダクタンス巻線Ｌb に蓄積されたエネルギの
放出によって第２の補助インダクタンス巻線Ｌb 、第２
の逆流阻止用ダイオ−ドＤｂ、補助スイッチＱ3 及び第
２の並列ダイオードＤq2から成る経路で図５（Ｇ）に示
す電流Ｉq2が流れる。なお、図５（Ｇ）の電流Ｉq2は、
第２の主スイッチＱ2 のドレイン・ソース間の電流と第
２の並列ダイオードＤq2の電流との合計で示されてい
る。ここでは説明を簡略化するために電流Ｉq2を第２の
主スイッチＱ2 の電流と呼ぶことにする。第２の並列ダ
イオードＤq2が導通している間は第２の主スイッチＱ2
のドレイン・ソース間電圧Ｖq2はほぼ零又は低い値に保
たれる。このため、１次巻線Ｎ1 に平滑用コンデンサＣ
1 の電圧Ｖc1が印加される。この結果、１次巻線Ｎ1 に
電磁結合された第２の補助インダクタンス巻線Ｌb に、
ここを流れる電流を減少させる方向の電圧が印加され、
第２の逆流阻止用ダイオードＤb の電流Ｉdbは、図５
（Ｌ）に示すようにｔ3 時点から徐々に減少する。な
お、ｔ3 〜ｔ4 期間においても、前のｔ2 〜ｔ3 期間と
同様に、ダイオードＤ1 の電流Ｉd1、第１の逆流阻止用
ダイオードＤa の電流Ｉdaが流れる。
イッチング用コンデンサＣq2の放電が終了すると、第２
の補助インダクタンス巻線Ｌb に蓄積されたエネルギの
放出によって第２の補助インダクタンス巻線Ｌb 、第２
の逆流阻止用ダイオ−ドＤｂ、補助スイッチＱ3 及び第
２の並列ダイオードＤq2から成る経路で図５（Ｇ）に示
す電流Ｉq2が流れる。なお、図５（Ｇ）の電流Ｉq2は、
第２の主スイッチＱ2 のドレイン・ソース間の電流と第
２の並列ダイオードＤq2の電流との合計で示されてい
る。ここでは説明を簡略化するために電流Ｉq2を第２の
主スイッチＱ2 の電流と呼ぶことにする。第２の並列ダ
イオードＤq2が導通している間は第２の主スイッチＱ2
のドレイン・ソース間電圧Ｖq2はほぼ零又は低い値に保
たれる。このため、１次巻線Ｎ1 に平滑用コンデンサＣ
1 の電圧Ｖc1が印加される。この結果、１次巻線Ｎ1 に
電磁結合された第２の補助インダクタンス巻線Ｌb に、
ここを流れる電流を減少させる方向の電圧が印加され、
第２の逆流阻止用ダイオードＤb の電流Ｉdbは、図５
（Ｌ）に示すようにｔ3 時点から徐々に減少する。な
お、ｔ3 〜ｔ4 期間においても、前のｔ2 〜ｔ3 期間と
同様に、ダイオードＤ1 の電流Ｉd1、第１の逆流阻止用
ダイオードＤa の電流Ｉdaが流れる。
【００４９】（ｔ4 〜ｔ5 ）ダイオードＤ1 を通って平
滑用コンデンサＣ1 に流れる電流Ｉd1が、ｔ4 時点で零
になり、ダイオードＤ1 が非導通状態になると、平滑用
コンデンサＣ1 による第１のソフトスイッチング用コン
デンサＣq1のクランプが解除される。この結果、第１の
ソフトスイッチング用コンデンサＣq1の放電がｔ4 時点
から開始し、第１のソフトスイッチング用コンデンサＣ
q1を通る電流Ｉcq1 が図５（Ｎ）に示すように流れる。
第１のソフトスイッチング用コンデンサＣq1の放電電流
は、第１のソフトスイッチング用コンデンサＣq1のキャ
パシタンスと第１の補助インダクタンス巻線Ｌa のイン
ダクタンスとから成る共振回路に基づいて流れる。即
ち、ｔ4 〜ｔ5 期間における上記放電電流Ｉcq1 は、第
１のソフトスイッチング用コンデンサＣcq1 、第１の補
助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオー
ドＤa 及び補助スイッチＱ3 の経路で流れる。第１のソ
フトスイッチング用コンデンサＣq1の放電が進むに従っ
て第１の主スイッチＱ1 の電圧Ｖq1は、図５（Ｄ）に示
すようにｔ4 時点から徐々に低下し、ｔ5 時点で実質的
に零になる。第１の主スイッチＱ1 の電圧Ｖq1がｔ4 時
点から徐々に低下すると、ｔ4 時点とｔ5 時点とのほぼ
中間時点ｔ4 ′で主インダクタンス巻線Ｌ1 と第１の補
助インダクタンス巻線Ｌa との相互接続点Ｐ1 の電位が
第１の整流出力導体４３の電位と等しくなり、その後、
Ｐ1 の電位が第１の整流出力導体４３の電位よりも低く
なる。この結果、図５のｔ4 ′時点で主インダクタンス
巻線Ｌ1 の両端子間電圧の向きが逆転する。主インダク
タンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa と
は相互に電磁結合されているので、第１の補助インダク
タンス巻線Ｌa の電圧の向きもｔ4 ′時点で逆転する。
この結果、第１の補助インダクタンス巻線Ｌa を流れる
電流Ｉdaは図５（Ｋ）に示すようにｔ4 ′から徐々に減
少する。
滑用コンデンサＣ1 に流れる電流Ｉd1が、ｔ4 時点で零
になり、ダイオードＤ1 が非導通状態になると、平滑用
コンデンサＣ1 による第１のソフトスイッチング用コン
デンサＣq1のクランプが解除される。この結果、第１の
ソフトスイッチング用コンデンサＣq1の放電がｔ4 時点
から開始し、第１のソフトスイッチング用コンデンサＣ
q1を通る電流Ｉcq1 が図５（Ｎ）に示すように流れる。
第１のソフトスイッチング用コンデンサＣq1の放電電流
は、第１のソフトスイッチング用コンデンサＣq1のキャ
パシタンスと第１の補助インダクタンス巻線Ｌa のイン
ダクタンスとから成る共振回路に基づいて流れる。即
ち、ｔ4 〜ｔ5 期間における上記放電電流Ｉcq1 は、第
１のソフトスイッチング用コンデンサＣcq1 、第１の補
助インダクタンス巻線Ｌa 、第１の逆流阻止用ダイオー
ドＤa 及び補助スイッチＱ3 の経路で流れる。第１のソ
フトスイッチング用コンデンサＣq1の放電が進むに従っ
て第１の主スイッチＱ1 の電圧Ｖq1は、図５（Ｄ）に示
すようにｔ4 時点から徐々に低下し、ｔ5 時点で実質的
に零になる。第１の主スイッチＱ1 の電圧Ｖq1がｔ4 時
点から徐々に低下すると、ｔ4 時点とｔ5 時点とのほぼ
中間時点ｔ4 ′で主インダクタンス巻線Ｌ1 と第１の補
助インダクタンス巻線Ｌa との相互接続点Ｐ1 の電位が
第１の整流出力導体４３の電位と等しくなり、その後、
Ｐ1 の電位が第１の整流出力導体４３の電位よりも低く
なる。この結果、図５のｔ4 ′時点で主インダクタンス
巻線Ｌ1 の両端子間電圧の向きが逆転する。主インダク
タンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa と
は相互に電磁結合されているので、第１の補助インダク
タンス巻線Ｌa の電圧の向きもｔ4 ′時点で逆転する。
この結果、第１の補助インダクタンス巻線Ｌa を流れる
電流Ｉdaは図５（Ｋ）に示すようにｔ4 ′から徐々に減
少する。
【００５０】（ｔ5 〜ｔ6 ）図５の実施形態では、第１
の主スイッチＱ1 の電圧Ｖq1が実質的に零になったｔ5
時点で第１及び第２の主スイッチＱ1 、Ｑ2 を同時にオ
ン状態に制御している。第１の主スイッチＱ1 の電圧Ｖ
q1は図５（Ｃ）に示すようにｔ5 時点で実質的に零にな
っているので、このｔ5 時点における第１の主スイッチ
Ｑ1 のターンオンは零電圧スイッチング（ＺＶＳ）とな
り、電力損失が小さくなる。第１の主スイッチＱ1 のタ
ーンオン制御はｔ5 に限定されるものでなく、ｔ5 〜ｔ
6 期間内の任意の時点でもよい。また、第１の主スイッ
チＱ1 の電圧Ｖq1が、ｔ4 時点のその値よりも低い値を
示している時点で第１の主スイッチＱ1 をターンオン制
御することができる。この場合でも、第１の主スイッチ
Ｑ1 の電圧が低い分だけ、ターンオン時の電力損失を低
減することができる。第２の主スイッチＱ2 のターンオ
ン時点は制御回路８の構成を簡略化するために第１の主
スイッチＱ1 と同一時点に設定されている。即ち、第２
の主スイッチＱ2 の電圧Ｖq2はｔ3 時点で実質的に零に
なっているので、ｔ3 時点で第２の主スイッチＱ2 をタ
ーンオン制御すると、第２の主スイッチＱ2 のターンオ
ン時のスイッチング損失が低減する。しかし、この実施
形態では、第２の主スイッチＱ2 をｔ3 よりも後のｔ5
時点でターンオン制御している。第２の主スイッチＱ2
に並列に接続された第２の並列ダイオードＤq2を通る電
流が図５の実施形態ではｔ3 〜ｔ6 期間に流れている。
このｔ3 〜ｔ6 期間の第２の主スイッチＱ2 の電圧Ｖq2
は実質的に零又は極めて低い値であるので、ｔ3 〜ｔ6
期間内の任意の時点で第２の主スイッチＱ2 をターンオ
ン制御すると、第２の主スイッチＱ2 は零電圧スイッチ
ング（ＺＶＳ）となり、第２の主スイッチＱ2 の電力損
失は小さくなる。ｔ5 〜ｔ6 期間には、第１の主スイッ
チＱ1 がオン状態にあるので、第１の整流出力導体４
３、主インダクタンス巻線Ｌ1 、第１の主スイッチＱ1
及び第２の整流出力導体４４から成る経路に電流が流れ
ると共に、図５（Ｋ）に示す電流Ｉdaが第１の補助イン
ダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa
、補助スイッチＱ3 及び第１の並列ダイオードＤq1か
ら成る経路に流れる。
の主スイッチＱ1 の電圧Ｖq1が実質的に零になったｔ5
時点で第１及び第２の主スイッチＱ1 、Ｑ2 を同時にオ
ン状態に制御している。第１の主スイッチＱ1 の電圧Ｖ
q1は図５（Ｃ）に示すようにｔ5 時点で実質的に零にな
っているので、このｔ5 時点における第１の主スイッチ
Ｑ1 のターンオンは零電圧スイッチング（ＺＶＳ）とな
り、電力損失が小さくなる。第１の主スイッチＱ1 のタ
ーンオン制御はｔ5 に限定されるものでなく、ｔ5 〜ｔ
6 期間内の任意の時点でもよい。また、第１の主スイッ
チＱ1 の電圧Ｖq1が、ｔ4 時点のその値よりも低い値を
示している時点で第１の主スイッチＱ1 をターンオン制
御することができる。この場合でも、第１の主スイッチ
Ｑ1 の電圧が低い分だけ、ターンオン時の電力損失を低
減することができる。第２の主スイッチＱ2 のターンオ
ン時点は制御回路８の構成を簡略化するために第１の主
スイッチＱ1 と同一時点に設定されている。即ち、第２
の主スイッチＱ2 の電圧Ｖq2はｔ3 時点で実質的に零に
なっているので、ｔ3 時点で第２の主スイッチＱ2 をタ
ーンオン制御すると、第２の主スイッチＱ2 のターンオ
ン時のスイッチング損失が低減する。しかし、この実施
形態では、第２の主スイッチＱ2 をｔ3 よりも後のｔ5
時点でターンオン制御している。第２の主スイッチＱ2
に並列に接続された第２の並列ダイオードＤq2を通る電
流が図５の実施形態ではｔ3 〜ｔ6 期間に流れている。
このｔ3 〜ｔ6 期間の第２の主スイッチＱ2 の電圧Ｖq2
は実質的に零又は極めて低い値であるので、ｔ3 〜ｔ6
期間内の任意の時点で第２の主スイッチＱ2 をターンオ
ン制御すると、第２の主スイッチＱ2 は零電圧スイッチ
ング（ＺＶＳ）となり、第２の主スイッチＱ2 の電力損
失は小さくなる。ｔ5 〜ｔ6 期間には、第１の主スイッ
チＱ1 がオン状態にあるので、第１の整流出力導体４
３、主インダクタンス巻線Ｌ1 、第１の主スイッチＱ1
及び第２の整流出力導体４４から成る経路に電流が流れ
ると共に、図５（Ｋ）に示す電流Ｉdaが第１の補助イン
ダクタンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa
、補助スイッチＱ3 及び第１の並列ダイオードＤq1か
ら成る経路に流れる。
【００５１】（ｔ6 〜ｔ7 ）図５（Ｅ）に示すようにｔ
6 時点で第１の並列ダイオードＤq1を通る負方向電流が
零になると、その後に、第１の整流出力導体４３、主イ
ンダクタンス巻線Ｌ1 、第１の主スイッチＱ1 、及び第
２の整流出力導体４４から成る経路に電流Ｉq1が流れ
る。この電流Ｉq1は時間の経過と共に増大する。第１の
主スイッチＱ1がオンの時には整流ダイオードＤ1 がオ
フであるので、平滑用コンデンサＣ1 の充電電流は流れ
ない。この実施形態では、図５のｔ6 時点で第１の補助
インダクタンス巻線Ｌa の蓄積エネルギの放出が終了し
ていないので、この蓄積エネルギを放出するために、第
１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダ
イオードＤa 、補助スイッチＱ3 、及び第１の並列ダイ
オードＤq1から成る経路に図５（Ｋ）に示す電流Ｉdaが
流れる。この電流Ｉdaはｔ8 時点まで流れる。第２の主
スイッチＱ2 の負方向電流が零になるｔ6 時点よりも後
には、平滑用コンデンサＣ1 、１次巻線Ｎ1 及び第２の
主スイッチＱ2 から成る経路で図５（Ｇ）に示す電流Ｉ
q2が流れる。図５では第１及び第２の主スイッチＱ1 、
Ｑ2 の電流Ｉq1、Ｉq2の両方がｔ6 時点から同時に正方
向に流れているが、電流Ｉq1、Ｉq2が正方向に転換する
時点は互いに異なる時点であってもよい。一般的には電
流Ｉq2が電流Ｉq1よりも先に零になる。この実施形態で
は、第２の補助インダクタンス巻線Ｌb の蓄積エネルギ
の放出が図５のｔ6 時点では終了せずにｔ7 時点で終了
している。この残ったエネルギは、第２の補助インダク
タンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、補
助スイッチＱ3 、平滑用コンデンサＣ1 及び１次巻線Ｎ
1 から成る経路で放出される。
6 時点で第１の並列ダイオードＤq1を通る負方向電流が
零になると、その後に、第１の整流出力導体４３、主イ
ンダクタンス巻線Ｌ1 、第１の主スイッチＱ1 、及び第
２の整流出力導体４４から成る経路に電流Ｉq1が流れ
る。この電流Ｉq1は時間の経過と共に増大する。第１の
主スイッチＱ1がオンの時には整流ダイオードＤ1 がオ
フであるので、平滑用コンデンサＣ1 の充電電流は流れ
ない。この実施形態では、図５のｔ6 時点で第１の補助
インダクタンス巻線Ｌa の蓄積エネルギの放出が終了し
ていないので、この蓄積エネルギを放出するために、第
１の補助インダクタンス巻線Ｌa 、第１の逆流阻止用ダ
イオードＤa 、補助スイッチＱ3 、及び第１の並列ダイ
オードＤq1から成る経路に図５（Ｋ）に示す電流Ｉdaが
流れる。この電流Ｉdaはｔ8 時点まで流れる。第２の主
スイッチＱ2 の負方向電流が零になるｔ6 時点よりも後
には、平滑用コンデンサＣ1 、１次巻線Ｎ1 及び第２の
主スイッチＱ2 から成る経路で図５（Ｇ）に示す電流Ｉ
q2が流れる。図５では第１及び第２の主スイッチＱ1 、
Ｑ2 の電流Ｉq1、Ｉq2の両方がｔ6 時点から同時に正方
向に流れているが、電流Ｉq1、Ｉq2が正方向に転換する
時点は互いに異なる時点であってもよい。一般的には電
流Ｉq2が電流Ｉq1よりも先に零になる。この実施形態で
は、第２の補助インダクタンス巻線Ｌb の蓄積エネルギ
の放出が図５のｔ6 時点では終了せずにｔ7 時点で終了
している。この残ったエネルギは、第２の補助インダク
タンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 、補
助スイッチＱ3 、平滑用コンデンサＣ1 及び１次巻線Ｎ
1 から成る経路で放出される。
【００５２】（ｔ7 〜ｔ8 ）ｔ7 〜ｔ8 期間は、図５
（Ｌ）の第２の逆流阻止用ダイオードＤb の電流Ｉdbが
零になるｔ7 時点から図５（Ｋ）の第１の逆流阻止用ダ
イオードＤa の電流Ｉdaが零になるまでの期間である。
このｔ7 〜ｔ8 期間には、補助スイッチＱ3 に第１の逆
流阻止用ダイオードＤa の電流Ｉdaのみが流れる。
（Ｌ）の第２の逆流阻止用ダイオードＤb の電流Ｉdbが
零になるｔ7 時点から図５（Ｋ）の第１の逆流阻止用ダ
イオードＤa の電流Ｉdaが零になるまでの期間である。
このｔ7 〜ｔ8 期間には、補助スイッチＱ3 に第１の逆
流阻止用ダイオードＤa の電流Ｉdaのみが流れる。
【００５３】（ｔ8 〜ｔ9 ）ｔ8 〜ｔ9 期間は、補助ス
イッチＱ3 の電流Ｉq3が図５（Ｉ）に示すように零にな
った時点ｔ8 から補助スイッチＱ3 がオフになる時点ｔ
9 までの期間である。補助スイッチＱ3 の電流Ｉq3が零
になるｔ8 時点又はこれよりも後に補助スイッチＱ3 を
ターンオフ制御すると、零電流スイッチング（ＺＣＳ）
が達成される。補助スイッチＱ3 のターンオフ時点は、
補助スイッチＱ3 の電流Ｉq3が零になる時点ｔ8から第
１の主スイッチＱ1 のターンオン時点ｔ10までの間の任
意の時点とすることができる。図５では第１の主スイッ
チＱ1 が第２の主スイッチＱ2よりも先にターンオフ制
御されているが、もし、第２の主スイッチＱ2 が第１の
主スイッチＱ1 よりも先にターンオンする場合は、補助
スイッチＱ3 を第２の主スイッチＱ2 のターンオン時点
以前にターンオフする。
イッチＱ3 の電流Ｉq3が図５（Ｉ）に示すように零にな
った時点ｔ8 から補助スイッチＱ3 がオフになる時点ｔ
9 までの期間である。補助スイッチＱ3 の電流Ｉq3が零
になるｔ8 時点又はこれよりも後に補助スイッチＱ3 を
ターンオフ制御すると、零電流スイッチング（ＺＣＳ）
が達成される。補助スイッチＱ3 のターンオフ時点は、
補助スイッチＱ3 の電流Ｉq3が零になる時点ｔ8から第
１の主スイッチＱ1 のターンオン時点ｔ10までの間の任
意の時点とすることができる。図５では第１の主スイッ
チＱ1 が第２の主スイッチＱ2よりも先にターンオフ制
御されているが、もし、第２の主スイッチＱ2 が第１の
主スイッチＱ1 よりも先にターンオンする場合は、補助
スイッチＱ3 を第２の主スイッチＱ2 のターンオン時点
以前にターンオフする。
【００５４】（ｔ9 〜ｔ10）ｔ9 〜ｔ10期間では、第１
及び第２の主スイッチＱ1 、Ｑ2 がオン状態にあり、補
助スイッチＱ3 がオフ状態にある。このため、第１の主
スイッチＱ3 の電流Ｉq1で主インダクタＬ1 にエネルギ
が蓄積され、第２の主スイッチＱ2 の電流Ｉq2でトラン
ス５にエネルギが蓄積される。
及び第２の主スイッチＱ1 、Ｑ2 がオン状態にあり、補
助スイッチＱ3 がオフ状態にある。このため、第１の主
スイッチＱ3 の電流Ｉq1で主インダクタＬ1 にエネルギ
が蓄積され、第２の主スイッチＱ2 の電流Ｉq2でトラン
ス５にエネルギが蓄積される。
【００５５】（ｔ10〜ｔ11）ｔ10時点で図５（Ａ）に示
すように第１の主スイッチＱ1 をターンオフ制御する
と、図５（Ｅ）に示すように第１の主スイッチＱ1 の電
流Ｉq1が零になり、第１のソフトスイッチング用コンデ
ンサＣq1に図５（Ｎ）に示すように充電電流Ｉcq1 が流
れ、このコンデンサＣq1及び第１の主スイッチＱ1 の電
圧Ｖq1が図５（Ｄ）に示すように傾斜を有して立上る。
この結果、第１の主スイッチＱ1 の電流Ｉq1が周知のス
トレージ作用によって遅れて立下っても、第１の主スイ
ッチＱ1の電力損失が小さくなる。即ち、第１の主スイ
ッチＱ1 のターンオフはほぼ零電圧スイッチング（ＺＶ
Ｓ）になる。
すように第１の主スイッチＱ1 をターンオフ制御する
と、図５（Ｅ）に示すように第１の主スイッチＱ1 の電
流Ｉq1が零になり、第１のソフトスイッチング用コンデ
ンサＣq1に図５（Ｎ）に示すように充電電流Ｉcq1 が流
れ、このコンデンサＣq1及び第１の主スイッチＱ1 の電
圧Ｖq1が図５（Ｄ）に示すように傾斜を有して立上る。
この結果、第１の主スイッチＱ1 の電流Ｉq1が周知のス
トレージ作用によって遅れて立下っても、第１の主スイ
ッチＱ1の電力損失が小さくなる。即ち、第１の主スイ
ッチＱ1 のターンオフはほぼ零電圧スイッチング（ＺＶ
Ｓ）になる。
【００５６】（ｔ11〜ｔ12）ｔ11時点で第１の主スイッ
チＱ1 の電圧Ｖq1が平滑用コンデンサＣ1 の電圧Ｖc1よ
りも高くなると、整流ダイオードＤ1 が導通し、図５
（Ｍ）に示す電流Ｉd1が流れ始め、且つ平滑用コンデン
サＣ1 の充電が始まる。
チＱ1 の電圧Ｖq1が平滑用コンデンサＣ1 の電圧Ｖc1よ
りも高くなると、整流ダイオードＤ1 が導通し、図５
（Ｍ）に示す電流Ｉd1が流れ始め、且つ平滑用コンデン
サＣ1 の充電が始まる。
【００５７】（ｔ12〜ｔ13）ｔ12時点で第２の主スイッ
チＱ2がターンオフ制御されると、ここを流れる電流Ｉq
2が図５（Ｇ）に示すように零になり、第２のソフトス
イッチングコンデンサＣq2及び第２の主スイッチＱ2 の
電圧Ｖq2が図５（Ｆ）に示すように傾斜を有して立上
る。従って、第２の主スイッチＱ2 の周知のストレージ
作用によって電流Ｉq2の立下りが遅れても、第２の主ス
イッチＱ2 の電力損失が小さくなる。即ち、第２の主ス
イッチＱ2 のターンオフはほぼ零電圧スイッチングにな
る。次のｔ13〜ｔ14期間にはｔ1 直前と同一の動作が生
じ、主インダクタンス巻線Ｌ1 の蓄積エネルギの放出に
よる平滑用コンデンサＣ1 の充電が生じ、また、トラン
ス５の蓄積エネルギの放出によって２次巻線Ｎ2 からダ
イオードＤo を介してコンデンサＣo に充電電流が供給
される。ｔ14時点から後には、ｔ1 〜ｔ14期間と同一の
動作の繰返しが生じる。
チＱ2がターンオフ制御されると、ここを流れる電流Ｉq
2が図５（Ｇ）に示すように零になり、第２のソフトス
イッチングコンデンサＣq2及び第２の主スイッチＱ2 の
電圧Ｖq2が図５（Ｆ）に示すように傾斜を有して立上
る。従って、第２の主スイッチＱ2 の周知のストレージ
作用によって電流Ｉq2の立下りが遅れても、第２の主ス
イッチＱ2 の電力損失が小さくなる。即ち、第２の主ス
イッチＱ2 のターンオフはほぼ零電圧スイッチングにな
る。次のｔ13〜ｔ14期間にはｔ1 直前と同一の動作が生
じ、主インダクタンス巻線Ｌ1 の蓄積エネルギの放出に
よる平滑用コンデンサＣ1 の充電が生じ、また、トラン
ス５の蓄積エネルギの放出によって２次巻線Ｎ2 からダ
イオードＤo を介してコンデンサＣo に充電電流が供給
される。ｔ14時点から後には、ｔ1 〜ｔ14期間と同一の
動作の繰返しが生じる。
【００５８】本実施形態によれば次の効果が得られる。
（１） １つの補助スイッチＱ3 が第１及び第２の主ス
イッチＱ1 、Ｑ2 の両方のソフトスイッチングに使用さ
れている。従って、比較的簡単な構成で第１及び第２の
主スイッチＱ1 、Ｑ2 のターンオン時のソフトスイッチ
ングを達成することができる。第１及び第２の主スイッ
チＱ1 、Ｑ2 をソフトスイッチングすれば、ここでの電
力損失が低減し、スイッチング電源装置の効率を高める
ことができる。また、第１及び第２の主スイッチＱ1 、
Ｑ2 のソフトスイッチングによって不要ノイズの発生を
抑制することができる。 （２） 第１及び第２の主スイッチＱ1 、Ｑ2 を同一の
繰返し周波数でオン・オフ制御するので、第１及び第２
の主スイッチＱ1 、Ｑ2 のオン・オフ制御における周波
数の相互干渉がなくなり、第１及び第２の主スイッチＱ
1 、Ｑ2 の制御の安定化を図ることができる。また、も
し、第１及び第２の主スイッチＱ1 、Ｑ2 を異なる周波
数でオン・オフ制御すると、相互干渉に基づくノイズが
発生する恐れがあるが、本実施形態によればこの種のノ
イズの発生を防ぐことができる。 （３） 第１及び第２の主スイッチＱ1 、Ｑ2 を同時に
ターンオンさせるので、制御回路８における第１及び第
２の制御信号Ｖg1、Ｖg2の形成回路の構成が簡単にな
る。 （４） 洩れインダクタンスを有する第１の補助インダ
クタンス巻線Ｌa が主インダクタンス巻線Ｌ1 と同一の
コアに巻回されて構成されている。従って、ＬＣ共振用
のインダクタンスを個別のインダクタンスで構成する場
合に比べて共振用インダクタの小型化及び低コスト化を
図ることができる。 （５） 第１の補助インダクタンス巻線Ｌa は主インダ
クタンス巻線Ｌ1 に電磁結合されている。従って、補助
スイッチＱ3 のオン期間に第１の補助インダクタンス巻
線Ｌa に電圧が印加されると、主インダクタンス巻線Ｌ
1にここを流れる電流を低減させる向きの電圧が誘起さ
れる。この結果、図５（Ｍ）に示すように整流ダイオー
ドＤ1 を流れる電流Ｉd1をｔ1 時点から急速に低下させ
ることができる。 （６） 洩れインダクタンスを有するように第２の補助
インダクタンス巻線Ｌb がトランス５に設けられ、この
インダクタンスと第２のソフトスイッチング用コンデン
サＣq2とで共振回路を形成しているので、共振用インダ
クタの小型化及び低コスト化を図ることができる。 （７） 第２の補助インダクタンス巻線Ｌb が１次巻線
Ｎ1 及び２次巻線Ｎ2に電磁結合されている。従って、
補助スイッチＱ3 を図５のｔ1 時点でターンオンさせ、
第２の補助インダクタンス巻線Ｌb に電流を流すことに
よって、２次側のダイオードＤo の電流Ｉdoをｔ1 時点
から急速に低減することができる。
イッチＱ1 、Ｑ2 の両方のソフトスイッチングに使用さ
れている。従って、比較的簡単な構成で第１及び第２の
主スイッチＱ1 、Ｑ2 のターンオン時のソフトスイッチ
ングを達成することができる。第１及び第２の主スイッ
チＱ1 、Ｑ2 をソフトスイッチングすれば、ここでの電
力損失が低減し、スイッチング電源装置の効率を高める
ことができる。また、第１及び第２の主スイッチＱ1 、
Ｑ2 のソフトスイッチングによって不要ノイズの発生を
抑制することができる。 （２） 第１及び第２の主スイッチＱ1 、Ｑ2 を同一の
繰返し周波数でオン・オフ制御するので、第１及び第２
の主スイッチＱ1 、Ｑ2 のオン・オフ制御における周波
数の相互干渉がなくなり、第１及び第２の主スイッチＱ
1 、Ｑ2 の制御の安定化を図ることができる。また、も
し、第１及び第２の主スイッチＱ1 、Ｑ2 を異なる周波
数でオン・オフ制御すると、相互干渉に基づくノイズが
発生する恐れがあるが、本実施形態によればこの種のノ
イズの発生を防ぐことができる。 （３） 第１及び第２の主スイッチＱ1 、Ｑ2 を同時に
ターンオンさせるので、制御回路８における第１及び第
２の制御信号Ｖg1、Ｖg2の形成回路の構成が簡単にな
る。 （４） 洩れインダクタンスを有する第１の補助インダ
クタンス巻線Ｌa が主インダクタンス巻線Ｌ1 と同一の
コアに巻回されて構成されている。従って、ＬＣ共振用
のインダクタンスを個別のインダクタンスで構成する場
合に比べて共振用インダクタの小型化及び低コスト化を
図ることができる。 （５） 第１の補助インダクタンス巻線Ｌa は主インダ
クタンス巻線Ｌ1 に電磁結合されている。従って、補助
スイッチＱ3 のオン期間に第１の補助インダクタンス巻
線Ｌa に電圧が印加されると、主インダクタンス巻線Ｌ
1にここを流れる電流を低減させる向きの電圧が誘起さ
れる。この結果、図５（Ｍ）に示すように整流ダイオー
ドＤ1 を流れる電流Ｉd1をｔ1 時点から急速に低下させ
ることができる。 （６） 洩れインダクタンスを有するように第２の補助
インダクタンス巻線Ｌb がトランス５に設けられ、この
インダクタンスと第２のソフトスイッチング用コンデン
サＣq2とで共振回路を形成しているので、共振用インダ
クタの小型化及び低コスト化を図ることができる。 （７） 第２の補助インダクタンス巻線Ｌb が１次巻線
Ｎ1 及び２次巻線Ｎ2に電磁結合されている。従って、
補助スイッチＱ3 を図５のｔ1 時点でターンオンさせ、
第２の補助インダクタンス巻線Ｌb に電流を流すことに
よって、２次側のダイオードＤo の電流Ｉdoをｔ1 時点
から急速に低減することができる。
【００５９】
【第２の実施形態】次に、図６及び図７を参照して第２
の実施形態のスイッチング電源装置を説明する。但し、
図６及び図７、更に後述する図８〜図１９において、図
１〜図５と実質的に同一の部分には同一の符号を付して
その説明を省略する。
の実施形態のスイッチング電源装置を説明する。但し、
図６及び図７、更に後述する図８〜図１９において、図
１〜図５と実質的に同一の部分には同一の符号を付して
その説明を省略する。
【００６０】図６の第２の実施形態のスイッチング電源
装置は、図１の整流平滑回路６を変形した整流平滑回路
６ａを設け、且つ図１の２次巻線Ｎ2 の極性を反対にし
た２次巻線Ｎ2aを設け、この他は図１と同一に形成した
ものである。
装置は、図１の整流平滑回路６を変形した整流平滑回路
６ａを設け、且つ図１の２次巻線Ｎ2 の極性を反対にし
た２次巻線Ｎ2aを設け、この他は図１と同一に形成した
ものである。
【００６１】図６のスイッチング電源装置のトランス５
の１次巻線Ｎ1 よりも電源側の回路構成及びその動作は
図１のスイッチング電源装置と実質的に同一である。図
６のスイッチング電源装置の第２の主スイッチＱ2 を含
むＤＣ−ＤＣコンバータ回路は一般にフォワード型ＤＣ
−ＤＣコンバータと呼ばれるものであって、第２の主ス
イッチＱ2 がオン状態にある時に２次巻線Ｎ2aに発生す
る電圧によってダイオードＤo が導通状態になる。
の１次巻線Ｎ1 よりも電源側の回路構成及びその動作は
図１のスイッチング電源装置と実質的に同一である。図
６のスイッチング電源装置の第２の主スイッチＱ2 を含
むＤＣ−ＤＣコンバータ回路は一般にフォワード型ＤＣ
−ＤＣコンバータと呼ばれるものであって、第２の主ス
イッチＱ2 がオン状態にある時に２次巻線Ｎ2aに発生す
る電圧によってダイオードＤo が導通状態になる。
【００６２】図６の整流平滑回路６ａは、ダイオードＤ
o と平滑用コンデンサＣo の他に平滑用のインダクタＬ
o 及び平滑用ダイオードＤo1を有する。インダクタＬo
はダイオードＤo とコンデンサＣo との間に接続されて
いる。平滑用ダイオードＤo1は、コンデンサＣo を介し
てインダクタＬo に並列に接続されている。
o と平滑用コンデンサＣo の他に平滑用のインダクタＬ
o 及び平滑用ダイオードＤo1を有する。インダクタＬo
はダイオードＤo とコンデンサＣo との間に接続されて
いる。平滑用ダイオードＤo1は、コンデンサＣo を介し
てインダクタＬo に並列に接続されている。
【００６３】図６のスイッチング電源装置において、第
２の主スイッチＱ2 のオン期間には１次巻線Ｎ1 に平滑
用コンデンサＣ1 の電圧が印加され、２次巻線Ｎ2aに得
られた電圧でダイオードＤo が導通し、平滑用コンデン
サＣo に充電電流が流れる。第２の主スイッチＱ2 がオ
フの期間にはダイオードＤo が非導通状態になる。
２の主スイッチＱ2 のオン期間には１次巻線Ｎ1 に平滑
用コンデンサＣ1 の電圧が印加され、２次巻線Ｎ2aに得
られた電圧でダイオードＤo が導通し、平滑用コンデン
サＣo に充電電流が流れる。第２の主スイッチＱ2 がオ
フの期間にはダイオードＤo が非導通状態になる。
【００６４】図６の補助回路７は図１と同一に形成され
ている。従って、図６の第１及び第２の主スイッチＱ1
、Ｑ2 のソフトスイッチング動作は図１と実質的に同
一である。図７は、図６の各部の電圧又は電流の状態を
図５と同様に示すものである。図７において図５と相違
している点は、図７（Ｃ）に示す補助スイッチＱ3 の制
御信号Ｖg3をｔ2 時点で低レベルから高レベルに転換し
ていることである。この結果、補助スイッチＱ3 の電圧
Ｖq3は図７（Ｈ）に示すようにｔ2 時点で零になり、補
助スイッチＱ3 の電流Ｉq3は図７（Ｉ）に示すようにｔ
2 時点から流れ始めている。また、図７（Ｋ）に示す第
１の逆流阻止用ダイオードＤa の電流Ｉda、及び図７
（Ｌ）に示す第２の逆流阻止用ダイオードＤb の電流Ｉ
dbがｔ2 時点から流れ始めている。また、第２の主スイ
ッチＱ2 を含むＤＣ−ＤＣ変換回路はフォワード型に形
成されているために、整流平滑回路６ａのダイオードＤ
o の電流Ｉdoが図７（Ｊ）に示すようにｔ5 〜ｔ12期間
に流れている。
ている。従って、図６の第１及び第２の主スイッチＱ1
、Ｑ2 のソフトスイッチング動作は図１と実質的に同
一である。図７は、図６の各部の電圧又は電流の状態を
図５と同様に示すものである。図７において図５と相違
している点は、図７（Ｃ）に示す補助スイッチＱ3 の制
御信号Ｖg3をｔ2 時点で低レベルから高レベルに転換し
ていることである。この結果、補助スイッチＱ3 の電圧
Ｖq3は図７（Ｈ）に示すようにｔ2 時点で零になり、補
助スイッチＱ3 の電流Ｉq3は図７（Ｉ）に示すようにｔ
2 時点から流れ始めている。また、図７（Ｋ）に示す第
１の逆流阻止用ダイオードＤa の電流Ｉda、及び図７
（Ｌ）に示す第２の逆流阻止用ダイオードＤb の電流Ｉ
dbがｔ2 時点から流れ始めている。また、第２の主スイ
ッチＱ2 を含むＤＣ−ＤＣ変換回路はフォワード型に形
成されているために、整流平滑回路６ａのダイオードＤ
o の電流Ｉdoが図７（Ｊ）に示すようにｔ5 〜ｔ12期間
に流れている。
【００６５】図６の回路では、補助スイッチＱ3 がオン
状態となると、第２のソフトスイッチング用コンデンサ
Ｃq2、第２の補助インダクタンス巻線Ｌb 、第２の逆流
阻止用ダイオードＤb 、及び補助スイッチＱ3 から成る
経路に直ちに電流が流れ始め、第２のソフトスイッチン
グ用コンデンサＣq2の放電が開始する。図７のその後の
第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチ
ング動作は図５と同一である。
状態となると、第２のソフトスイッチング用コンデンサ
Ｃq2、第２の補助インダクタンス巻線Ｌb 、第２の逆流
阻止用ダイオードＤb 、及び補助スイッチＱ3 から成る
経路に直ちに電流が流れ始め、第２のソフトスイッチン
グ用コンデンサＣq2の放電が開始する。図７のその後の
第１及び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチ
ング動作は図５と同一である。
【００６６】従って、図６のスイッチング電源装置によ
っても図１のスイッチング電源装置と同一の効果を得る
ことができる。
っても図１のスイッチング電源装置と同一の効果を得る
ことができる。
【００６７】
【第３の実施形態】図８に示す第３の実施形態のスイッ
チング電源装置は、変形された補助回路７ａを設け、こ
の他は図１と同一に構成したものである。図７の変形さ
れた補助回路７ａは、図１の補助回路７の主インダクタ
ンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa との
接続関係を変え、この他は図１と同一に形成したもので
ある。即ち、図８においては、主インダクタンス巻線Ｌ
1 と第１の補助インダクタンス巻線Ｌa とが並列的に接
続されている。更に詳細には、図８においても、第１の
補助インダクタンス巻線Ｌa が主インダクタンス巻線Ｌ
1 と同一のコア１０に洩れインダクタンスを有するよう
に巻き回され、且つ相互に電磁結合されている。主イン
ダクタンス巻線Ｌ1 の一端と第１の補助インダクタンス
巻線Ｌa の一端との両方が第１の整流出力導体４３に接
続されている。
チング電源装置は、変形された補助回路７ａを設け、こ
の他は図１と同一に構成したものである。図７の変形さ
れた補助回路７ａは、図１の補助回路７の主インダクタ
ンス巻線Ｌ1 と第１の補助インダクタンス巻線Ｌa との
接続関係を変え、この他は図１と同一に形成したもので
ある。即ち、図８においては、主インダクタンス巻線Ｌ
1 と第１の補助インダクタンス巻線Ｌa とが並列的に接
続されている。更に詳細には、図８においても、第１の
補助インダクタンス巻線Ｌa が主インダクタンス巻線Ｌ
1 と同一のコア１０に洩れインダクタンスを有するよう
に巻き回され、且つ相互に電磁結合されている。主イン
ダクタンス巻線Ｌ1 の一端と第１の補助インダクタンス
巻線Ｌa の一端との両方が第１の整流出力導体４３に接
続されている。
【００６８】図８のスイッチング電源装置の基本的動作
及び補助回路７ａの基本的動作は図１と実質的に同一で
あり、図８の各部の電流又は電圧は図５と同一である。
従って、図８の説明において図５を参照する。図５のｔ
1 〜ｔ2 期間には、補助スイッチＱ3 がオン状態である
ので、第１の整流出力導体４３、第１の補助インダクタ
ンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補助
スイッチＱ3 及び第２の整流出力導体４４から成る第１
の経路に図５（Ｋ）に示す電流Ｉdaが流れ、且つ平滑用
コンデンサＣ1 、１次巻線Ｎ1 、第２の補助インダクタ
ンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 及び補
助スイッチＱ3 から成る第２の経路に図５（Ｌ）の電流
Ｉdbが流れる。主インダクタンス巻線Ｌ1 の蓄積エネル
ギの放出は、ｔ1 以前に続いてｔ1 〜ｔ2 期間にも生じ
ている。この蓄積エネルギの放出に基づいて整流ダイオ
ードＤ1 を介して平滑用コンデンサＣ1 側に図５（Ｍ）
の電流Ｉd1が流れると共に、電磁結合された第１の補助
インダクタンス巻線Ｌa 側にも図５（Ｋ）の電流Ｉdaが
流れる。これにより、図８の回路の場合にも、図１の回
路と同様に補助スイッチＱ3 のオン開始後に今迄よりも
急な傾きを有して図５（Ｍ）の整流ダイオードＤ1 の電
流Ｉd1が低下する。
及び補助回路７ａの基本的動作は図１と実質的に同一で
あり、図８の各部の電流又は電圧は図５と同一である。
従って、図８の説明において図５を参照する。図５のｔ
1 〜ｔ2 期間には、補助スイッチＱ3 がオン状態である
ので、第１の整流出力導体４３、第１の補助インダクタ
ンス巻線Ｌa 、第１の逆流阻止用ダイオードＤa 、補助
スイッチＱ3 及び第２の整流出力導体４４から成る第１
の経路に図５（Ｋ）に示す電流Ｉdaが流れ、且つ平滑用
コンデンサＣ1 、１次巻線Ｎ1 、第２の補助インダクタ
ンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb 及び補
助スイッチＱ3 から成る第２の経路に図５（Ｌ）の電流
Ｉdbが流れる。主インダクタンス巻線Ｌ1 の蓄積エネル
ギの放出は、ｔ1 以前に続いてｔ1 〜ｔ2 期間にも生じ
ている。この蓄積エネルギの放出に基づいて整流ダイオ
ードＤ1 を介して平滑用コンデンサＣ1 側に図５（Ｍ）
の電流Ｉd1が流れると共に、電磁結合された第１の補助
インダクタンス巻線Ｌa 側にも図５（Ｋ）の電流Ｉdaが
流れる。これにより、図８の回路の場合にも、図１の回
路と同様に補助スイッチＱ3 のオン開始後に今迄よりも
急な傾きを有して図５（Ｍ）の整流ダイオードＤ1 の電
流Ｉd1が低下する。
【００６９】図８において、図５のｔ2 〜ｔ3 に相当す
る期間には図１と同様に第２の主スイッチＱ2 の電圧Ｖ
q2が共振動作でほぼ零に低下する動作が生じる。図５の
ｔ4時点に整流ダイオードＤ1 が非導通になると、第１
のソフトスイッチング用コンデンサＣq1が平滑用コンデ
ンサＣ1 の電圧Ｖc1によるクランプ状態から解除され
る。この結果、図５のｔ4 〜ｔ5 期間に、第１のソフト
スイッチング用コンデンサＣq1、主インダクタンス巻線
Ｌ1 、第１の補助インダクタンス巻線Ｌa 、第１の逆流
阻止用ダイオードＤa 、及び補助スイッチＱ3 から成る
経路に共振電流が流れる。これにより、第１のソフトス
イッチング用コンデンサＣq1のエネルギが第１の補助イ
ンダクタンス巻線Ｌa に移り、第１のソフトスイッチン
グ用コンデンサＣq1及び第１の主スイッチＱ1 の電圧Ｖ
q1は図５のｔ5 時点で零になる。従って、ｔ5 時点又は
ｔ5 〜ｔ6 時点で第１及び第２の主スイッチＱ1 、Ｑ2
をターンオン制御すると、零電圧スイッチング（ＺＶ
Ｓ）が達成される。
る期間には図１と同様に第２の主スイッチＱ2 の電圧Ｖ
q2が共振動作でほぼ零に低下する動作が生じる。図５の
ｔ4時点に整流ダイオードＤ1 が非導通になると、第１
のソフトスイッチング用コンデンサＣq1が平滑用コンデ
ンサＣ1 の電圧Ｖc1によるクランプ状態から解除され
る。この結果、図５のｔ4 〜ｔ5 期間に、第１のソフト
スイッチング用コンデンサＣq1、主インダクタンス巻線
Ｌ1 、第１の補助インダクタンス巻線Ｌa 、第１の逆流
阻止用ダイオードＤa 、及び補助スイッチＱ3 から成る
経路に共振電流が流れる。これにより、第１のソフトス
イッチング用コンデンサＣq1のエネルギが第１の補助イ
ンダクタンス巻線Ｌa に移り、第１のソフトスイッチン
グ用コンデンサＣq1及び第１の主スイッチＱ1 の電圧Ｖ
q1は図５のｔ5 時点で零になる。従って、ｔ5 時点又は
ｔ5 〜ｔ6 時点で第１及び第２の主スイッチＱ1 、Ｑ2
をターンオン制御すると、零電圧スイッチング（ＺＶ
Ｓ）が達成される。
【００７０】上述のように、図８の第３の実施形態によ
っても図１の実施形態と同一の効果を得ることができ
る。
っても図１の実施形態と同一の効果を得ることができ
る。
【００７１】
【第４の実施例】次に図９を参照して第４の実施形態の
スイッチング電源装置を説明する。但し、図９におい
て、図１〜図８と実質的に同一の部分には同一の符号を
付してその説明を省略する。
スイッチング電源装置を説明する。但し、図９におい
て、図１〜図８と実質的に同一の部分には同一の符号を
付してその説明を省略する。
【００７２】図９の第４の実施形態のスイッチング電源
装置は、図８の整流平滑回路６を変形した整流平滑回路
６ａを設け、且つ図８の2次巻線N2の極性を反対にした
２次巻線N2aを設け、この他は図８と同一に形成したも
のである。
装置は、図８の整流平滑回路６を変形した整流平滑回路
６ａを設け、且つ図８の2次巻線N2の極性を反対にした
２次巻線N2aを設け、この他は図８と同一に形成したも
のである。
【００７３】図９のスイッチング電源装置のトランス５
の１次巻線N1よりも電源側の回路構成及びその動作は図
８のスイッチング電源装置と実質的に同一である。図９
のスイッチング電源装置の第２の主スイッチQ2を使用し
たＤＣ‐ＤＣコンバ−タ回路は図７のＤＣ‐ＤＣコンバ
−タ回路と同一であって、一般にフォワ−ド型ＤＣ−Ｄ
Ｃコンバ−タと呼ばれるものである。従って、図９の整
流平滑回路６ａ及び２次巻線Ｎ２ａは図６で同一符号で
示すものと同一に構成されており、同一に動作する。ま
た、図９の主インダクタンス巻線Ｌ1及び第２の補助イ
ンダクタンス巻線Ｌａの構成及び接続は、図８と同一で
ある。図９の第１及び第２の主スイッチＱ1、Ｑ2及び補
助スイッチＱ3は、図７で同一符号で示すものと同一の
タイミングでオン・オフ制御される。このため、図９の
各部の電圧及び電流の波形は図７と実質的に同一に成
る、従って、図９の動作を図７を参照して説明する。
の１次巻線N1よりも電源側の回路構成及びその動作は図
８のスイッチング電源装置と実質的に同一である。図９
のスイッチング電源装置の第２の主スイッチQ2を使用し
たＤＣ‐ＤＣコンバ−タ回路は図７のＤＣ‐ＤＣコンバ
−タ回路と同一であって、一般にフォワ−ド型ＤＣ−Ｄ
Ｃコンバ−タと呼ばれるものである。従って、図９の整
流平滑回路６ａ及び２次巻線Ｎ２ａは図６で同一符号で
示すものと同一に構成されており、同一に動作する。ま
た、図９の主インダクタンス巻線Ｌ1及び第２の補助イ
ンダクタンス巻線Ｌａの構成及び接続は、図８と同一で
ある。図９の第１及び第２の主スイッチＱ1、Ｑ2及び補
助スイッチＱ3は、図７で同一符号で示すものと同一の
タイミングでオン・オフ制御される。このため、図９の
各部の電圧及び電流の波形は図７と実質的に同一に成
る、従って、図９の動作を図７を参照して説明する。
【００７４】図７のｔ2〜ｔ3期間には、補助スイッチＱ
3がオン状態であるので、第１の整流出力導体４３、第
１の補助インダクタンス巻線Ｌａ、第１の逆流阻止用ダ
イオ−ドＤａ、補助スイッチＱ３及び第２の整流出力導
体４４から成る第１の経路に図７（Ｋ）に示す電流Ｉｄ
ａが流れ、且つ平滑用コンデンサＣ1、１次巻線Ｎ1、第
２の補助インダクタンス巻線Ｌｂ、第２の逆流阻止用ダ
イオ−ドＤｂ及び補助スイッチＱ３から成る第２の経路
に図７（Ｌ）の電流Ｉｄｂが流れる。主インダクタンス
巻線Ｌ１の蓄積エネルギの放出は、ｔ2以前に続いてｔ
２〜ｔ３期間にも生じている。この蓄積エネルギの放出
に基づいて整流ダイオ−ドＤ1を介して平滑用コンデン
サＣ1側に図７（Ｍ）の電流Ｉｄ1が流れると共に、電磁
結合された第１の補助インダクタンス巻線Ｌａ側にも図
７（Ｋ）の電流Ｉｄａが流れる。これにより、図９の回
路の場合にも、図１の回路と同様に補助スイッチＱ3が
オン状態に転換すると、今迄よりも急な傾きを有して図
７（Ｍ）の整流ダイオ−ドＤ1の電流Ｉｄ1が低下する。
3がオン状態であるので、第１の整流出力導体４３、第
１の補助インダクタンス巻線Ｌａ、第１の逆流阻止用ダ
イオ−ドＤａ、補助スイッチＱ３及び第２の整流出力導
体４４から成る第１の経路に図７（Ｋ）に示す電流Ｉｄ
ａが流れ、且つ平滑用コンデンサＣ1、１次巻線Ｎ1、第
２の補助インダクタンス巻線Ｌｂ、第２の逆流阻止用ダ
イオ−ドＤｂ及び補助スイッチＱ３から成る第２の経路
に図７（Ｌ）の電流Ｉｄｂが流れる。主インダクタンス
巻線Ｌ１の蓄積エネルギの放出は、ｔ2以前に続いてｔ
２〜ｔ３期間にも生じている。この蓄積エネルギの放出
に基づいて整流ダイオ−ドＤ1を介して平滑用コンデン
サＣ1側に図７（Ｍ）の電流Ｉｄ1が流れると共に、電磁
結合された第１の補助インダクタンス巻線Ｌａ側にも図
７（Ｋ）の電流Ｉｄａが流れる。これにより、図９の回
路の場合にも、図１の回路と同様に補助スイッチＱ3が
オン状態に転換すると、今迄よりも急な傾きを有して図
７（Ｍ）の整流ダイオ−ドＤ1の電流Ｉｄ1が低下する。
【００７５】図９の回路において、図７のｔ２〜ｔ３期
間に図１と同様に第２の主スイッチＱ２の電圧Ｖｑ2が
共振動作でほぼ零に低下する動作が生じる。図７のｔ4
時点に整流ダイオ−ドＤ1が非導通になると、第１のソ
フトスイッチング用コンデンサＣｑ1が平滑用コンデン
サＣ1の電圧Ｖｃ1によってクランプされている状態から
解除される。この結果、図７のｔ４〜ｔ５期間に、第１
のソフトスイッチング用コンデンサＣｑ1、主インダク
タンス巻線Ｌ1、第１の補助インダクタンス巻線Ｌａ、
第１の逆流阻止用ダイオ−ドＤａ、及び補助スイッチン
グＱ3から成る経路に共振電流が流れる。これにより、
第１のソフトスイッチング用コンデンサＣｑ1のエネル
ギが第１の補助インダクタンス巻線Ｌａに移り、第１の
ソフトスイッチング用コンデンサＣｑ1及び第１の主ス
イッチＱ1の電圧Ｖｑ1は図７のｔ５時点で零になる。従
って、ｔ５時点又はｔ５〜ｔ６時点で第１及び第２の主
スイッチＱ1、Ｑ2をタ−ンオン制御すると、これ等の零
電圧スイッチング（ＺＶＳ）が達成される。
間に図１と同様に第２の主スイッチＱ２の電圧Ｖｑ2が
共振動作でほぼ零に低下する動作が生じる。図７のｔ4
時点に整流ダイオ−ドＤ1が非導通になると、第１のソ
フトスイッチング用コンデンサＣｑ1が平滑用コンデン
サＣ1の電圧Ｖｃ1によってクランプされている状態から
解除される。この結果、図７のｔ４〜ｔ５期間に、第１
のソフトスイッチング用コンデンサＣｑ1、主インダク
タンス巻線Ｌ1、第１の補助インダクタンス巻線Ｌａ、
第１の逆流阻止用ダイオ−ドＤａ、及び補助スイッチン
グＱ3から成る経路に共振電流が流れる。これにより、
第１のソフトスイッチング用コンデンサＣｑ1のエネル
ギが第１の補助インダクタンス巻線Ｌａに移り、第１の
ソフトスイッチング用コンデンサＣｑ1及び第１の主ス
イッチＱ1の電圧Ｖｑ1は図７のｔ５時点で零になる。従
って、ｔ５時点又はｔ５〜ｔ６時点で第１及び第２の主
スイッチＱ1、Ｑ2をタ−ンオン制御すると、これ等の零
電圧スイッチング（ＺＶＳ）が達成される。
【００７６】上述のように、図９の第４の実施形態によ
っても第１〜第３の実施形態と同一の効果を得ることが
できる。
っても第１〜第３の実施形態と同一の効果を得ることが
できる。
【００７７】
【第５の実施例】図１０に示す第５の実施形態のスイッ
チング電源装置は、図１のスイッチング電源装置の第２
の補助インダクタンス巻線Ｎｂの一端の接続位置を１次
巻線Ｎ1の下端即ち他端Ｐ2から１次巻線Ｎ１の上端Ｐ3
に変え、この他は図１と同一に構成したものである。従
って、図１０のスイッチング電源装置の基本的動作は図
１のスイッチング電源装置の動作と同一である。即ち、
図１及び図１０の回路は、第２の逆流阻止用ダイオード
Ｄb の電流Ｉdbの流れる経路が少し異なる他は同一に動
作する。
チング電源装置は、図１のスイッチング電源装置の第２
の補助インダクタンス巻線Ｎｂの一端の接続位置を１次
巻線Ｎ1の下端即ち他端Ｐ2から１次巻線Ｎ１の上端Ｐ3
に変え、この他は図１と同一に構成したものである。従
って、図１０のスイッチング電源装置の基本的動作は図
１のスイッチング電源装置の動作と同一である。即ち、
図１及び図１０の回路は、第２の逆流阻止用ダイオード
Ｄb の電流Ｉdbの流れる経路が少し異なる他は同一に動
作する。
【００７８】図１０の回路では、図５のｔ1 〜ｔ7 に相
当する期間に、平滑用コンデンサＣ1 、第２の補助イン
ダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb
、及び補助スイッチＱ3 から成る第１の経路に電流が
流れる。また、図５のｔ2 〜ｔ3 に相当する期間に、第
２のソフトスイッチング用コンデンサＣq2、１次巻線Ｎ
1 、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻
止用ダイオードＤb 、及び補助スイッチＱ3 から成る第
２の経路に電流が流れる。また、図５のｔ3 〜ｔ7 に相
当する期間に、第２の補助インダクタンス巻線Ｌb 、第
２の逆流阻止用ダイオードＤb 、補助スイッチＱ3 、第
２の並列ダイオードＤq2、及び１次巻線Ｎ1から成る経
路に電流が流れる。図１０の回路においても図５のｔ2
〜ｔ3に相当する期間に第２のソフトスイッチング用コ
ンデンサＣq2と第２の補助インダクタンス巻線Ｌb との
共振によって第２の主スイッチＱ2 の電圧Ｖq2が徐々に
低下する。従って、図５のｔ3 に相当する時点以後に第
２の主スイッチＱ2 をターンオンすると零電圧スイッチ
ング（ＺＶＳ）を達成することができる。上述のように
図１０の第５の実施形態によっても図１の第１の実施形
態と同一の効果を得ることができる。
当する期間に、平滑用コンデンサＣ1 、第２の補助イン
ダクタンス巻線Ｌb 、第２の逆流阻止用ダイオードＤb
、及び補助スイッチＱ3 から成る第１の経路に電流が
流れる。また、図５のｔ2 〜ｔ3 に相当する期間に、第
２のソフトスイッチング用コンデンサＣq2、１次巻線Ｎ
1 、第２の補助インダクタンス巻線Ｌb 、第２の逆流阻
止用ダイオードＤb 、及び補助スイッチＱ3 から成る第
２の経路に電流が流れる。また、図５のｔ3 〜ｔ7 に相
当する期間に、第２の補助インダクタンス巻線Ｌb 、第
２の逆流阻止用ダイオードＤb 、補助スイッチＱ3 、第
２の並列ダイオードＤq2、及び１次巻線Ｎ1から成る経
路に電流が流れる。図１０の回路においても図５のｔ2
〜ｔ3に相当する期間に第２のソフトスイッチング用コ
ンデンサＣq2と第２の補助インダクタンス巻線Ｌb との
共振によって第２の主スイッチＱ2 の電圧Ｖq2が徐々に
低下する。従って、図５のｔ3 に相当する時点以後に第
２の主スイッチＱ2 をターンオンすると零電圧スイッチ
ング（ＺＶＳ）を達成することができる。上述のように
図１０の第５の実施形態によっても図１の第１の実施形
態と同一の効果を得ることができる。
【００７９】なお、図１０において、第２の補助インダ
クタンス巻線Ｌb の一端を点線で示すように１次巻線Ｎ
1 の一端と他端との間の任意の点Ｐ4に接続することが
できる。この点線の回路の場合であっても、第２のソフ
トスイッチング用コンデンサＣq2と第２の補助インダク
タンス巻線Ｌb との共振動作は実線の回路の場合と同様
に生じる。
クタンス巻線Ｌb の一端を点線で示すように１次巻線Ｎ
1 の一端と他端との間の任意の点Ｐ4に接続することが
できる。この点線の回路の場合であっても、第２のソフ
トスイッチング用コンデンサＣq2と第２の補助インダク
タンス巻線Ｌb との共振動作は実線の回路の場合と同様
に生じる。
【００８０】
【第６の実施形態】図１１に示す第６の実施形態のスイ
ッチング電源装置は、第２の補助インダクタンス巻線Ｌ
b の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、
この他は図６と同一に形成したものである。図１１の回
路における１次巻線Ｎ1 と第２の補助インダクタンス巻
線Ｌb との関係は、図１０のこれ等の関係と同一であ
る。従って、図１１の第２の補助インダクタンス巻線Ｌ
b 、及び第２の逆流阻止用ダイオードＤb に、図１０の
場合と同様な経路の電流が流れる。図１１の第６の実施
形態によっても、図６の第２の実施形態と同一の効果を
得ることができる。なお、図１１の回路においても、第
２の補助インダクタンス巻線Ｌb の一端を点線で示すよ
うに１次巻線Ｎ1 の一端と他端との間に任意の点Ｐ4に
接続することができる。
ッチング電源装置は、第２の補助インダクタンス巻線Ｌ
b の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、
この他は図６と同一に形成したものである。図１１の回
路における１次巻線Ｎ1 と第２の補助インダクタンス巻
線Ｌb との関係は、図１０のこれ等の関係と同一であ
る。従って、図１１の第２の補助インダクタンス巻線Ｌ
b 、及び第２の逆流阻止用ダイオードＤb に、図１０の
場合と同様な経路の電流が流れる。図１１の第６の実施
形態によっても、図６の第２の実施形態と同一の効果を
得ることができる。なお、図１１の回路においても、第
２の補助インダクタンス巻線Ｌb の一端を点線で示すよ
うに１次巻線Ｎ1 の一端と他端との間に任意の点Ｐ4に
接続することができる。
【００８１】
【第７の実施形態】図１２に示す第７の実施形態のスイ
ッチング電源装置は、第２の補助インダクタンス巻線Ｌ
b の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、
この他は図８と同一に構成したものである。図１２の回
路における１次巻線Ｎ1 と第２の補助インダクタンス巻
線Ｌb との関係は、図１０のこれ等の関係と同一であ
る。従って、図１２の第２の補助インダクタンス巻線Ｌ
b 及び第２の逆流阻止用ダイオードＤb に、図１０の場
合と同様な経路の電流が流れる。この第７の実施形態に
よっても図８の第３の実施形態と同一の効果を得ること
ができる。なお、図１２の回路においても、第２の補助
インダクタンス巻線Ｌb の一端を点線で示すように１次
巻線Ｎ1 の一端と他端との間の任意の点Ｐ4に接続する
ことができる。
ッチング電源装置は、第２の補助インダクタンス巻線Ｌ
b の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、
この他は図８と同一に構成したものである。図１２の回
路における１次巻線Ｎ1 と第２の補助インダクタンス巻
線Ｌb との関係は、図１０のこれ等の関係と同一であ
る。従って、図１２の第２の補助インダクタンス巻線Ｌ
b 及び第２の逆流阻止用ダイオードＤb に、図１０の場
合と同様な経路の電流が流れる。この第７の実施形態に
よっても図８の第３の実施形態と同一の効果を得ること
ができる。なお、図１２の回路においても、第２の補助
インダクタンス巻線Ｌb の一端を点線で示すように１次
巻線Ｎ1 の一端と他端との間の任意の点Ｐ4に接続する
ことができる。
【００８２】
【第８の実施形態】図１３に示す第８の実施形態のスイ
ッチング電源装置は、第２の補助インダクタンス巻線Ｌ
b の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、
この他は図９と同一に構成したものである。図１３の回
路における１次巻線Ｎ1 と第２の補助インダクタンス巻
線Ｌb との関係は、図１０のこれ等の関係と同一であ
る。従って、図１３の第２の補助インダクタンス巻線Ｌ
b 及び第２の逆流阻止用ダイオードＤb に、図１０の場
合と同様な経路の電流が流れる。
ッチング電源装置は、第２の補助インダクタンス巻線Ｌ
b の一端を１次巻線Ｎ1 の一端（上端）Ｐ3に接続し、
この他は図９と同一に構成したものである。図１３の回
路における１次巻線Ｎ1 と第２の補助インダクタンス巻
線Ｌb との関係は、図１０のこれ等の関係と同一であ
る。従って、図１３の第２の補助インダクタンス巻線Ｌ
b 及び第２の逆流阻止用ダイオードＤb に、図１０の場
合と同様な経路の電流が流れる。
【００８３】
【第９の実施形態】図１４は第９の実施形態に従う変形
された制御回路８ａを示す。この図１４に示す制御回路
８ａは、図２の制御回路８を変形したものであって、第
１〜第８の実施形態の制御回路８の代りに使用すること
ができるものである。
された制御回路８ａを示す。この図１４に示す制御回路
８ａは、図２の制御回路８を変形したものであって、第
１〜第８の実施形態の制御回路８の代りに使用すること
ができるものである。
【００８４】図１４の制御回路８ａは、図２の制御回路
８の１つの第１のタイマ３４の代りに第１及び第２のオ
ン幅制限信号形成手段として第１及び第２のタイマ３４
ａ、３４ｂを設け、この他は図２と同一に形成したもの
である。第１のタイマ３４ａは波形発生器２９と第１の
ＡＮＤゲート３５との間に接続され、図１５（Ｆ）に示
す第１の時間Ｔ1aの論理の０のパルス即ち第１の電圧レ
ベルの負パルスを発生する。第２のタイマ３４ｂは波形
発生器２９と第２のＡＮＤゲート３６との間に接続さ
れ、図１５（Ｇ）に示す第２の時間Ｔ1bの論理の０のパ
ルス即ち第１の電圧レベルの負パルスを発生する。図１
４の第３のタイマ３７は図２の第２のタイマ３７と同一
のものであり、第３の制御信号Ｖg3を形成する。
８の１つの第１のタイマ３４の代りに第１及び第２のオ
ン幅制限信号形成手段として第１及び第２のタイマ３４
ａ、３４ｂを設け、この他は図２と同一に形成したもの
である。第１のタイマ３４ａは波形発生器２９と第１の
ＡＮＤゲート３５との間に接続され、図１５（Ｆ）に示
す第１の時間Ｔ1aの論理の０のパルス即ち第１の電圧レ
ベルの負パルスを発生する。第２のタイマ３４ｂは波形
発生器２９と第２のＡＮＤゲート３６との間に接続さ
れ、図１５（Ｇ）に示す第２の時間Ｔ1bの論理の０のパ
ルス即ち第１の電圧レベルの負パルスを発生する。図１
４の第３のタイマ３７は図２の第２のタイマ３７と同一
のものであり、第３の制御信号Ｖg3を形成する。
【００８５】図１５は、図１４の各部の電圧を図３と同
様に示すものである。図１５の（Ａ）〜（Ｅ）は図３の
（Ａ）〜（Ｅ）と同一である。図１５（Ｆ）は第１のタ
イマ３４ａの出力電圧Ｖ34a を示す。図１５（Ｇ）は、
第２のタイマ３４ｂの出力電圧Ｖ34b を示す。第２のタ
イマ３４ｂは、第１のタイマ３４ａと同一時点ｔ0 でト
リガされて論理の０のパルスの発生を開始し、第１のタ
イマ３４ａの論理の０の終了時点ｔ1 よりも前のｔ1 ′
まで論理の０を出力する。従って、第２のタイマ３４ｂ
の出力電圧Ｖ34b の低レベル期間Ｔ1bは第１のタイマ３
４ａの出力電圧Ｖ34a の低レベル期間Ｔ1aよりも短い。
しかし、図１５の例とは逆に、第２のタイマ３４ｂの低
レベル出力期間Ｔ1bを第１のタイマ３４ａの低レベル出
力期間Ｔ1aよりも長く設定することもできる。
様に示すものである。図１５の（Ａ）〜（Ｅ）は図３の
（Ａ）〜（Ｅ）と同一である。図１５（Ｆ）は第１のタ
イマ３４ａの出力電圧Ｖ34a を示す。図１５（Ｇ）は、
第２のタイマ３４ｂの出力電圧Ｖ34b を示す。第２のタ
イマ３４ｂは、第１のタイマ３４ａと同一時点ｔ0 でト
リガされて論理の０のパルスの発生を開始し、第１のタ
イマ３４ａの論理の０の終了時点ｔ1 よりも前のｔ1 ′
まで論理の０を出力する。従って、第２のタイマ３４ｂ
の出力電圧Ｖ34b の低レベル期間Ｔ1bは第１のタイマ３
４ａの出力電圧Ｖ34a の低レベル期間Ｔ1aよりも短い。
しかし、図１５の例とは逆に、第２のタイマ３４ｂの低
レベル出力期間Ｔ1bを第１のタイマ３４ａの低レベル出
力期間Ｔ1aよりも長く設定することもできる。
【００８６】第１のＡＮＤゲート３５は、図１５（Ｃ）
の第１の比較器３０の出力電圧Ｖ30と図１５（Ｆ）の第
１のタイマ３４ａの出力電圧Ｖ34a との論理積から成る
図１５（Ｈ）に示す第１の制御信号Ｖg1を形成する。第
２のＡＮＤゲート３６は図１５（Ｅ）に示す第２の比較
器３３の出力電圧Ｖ33と図１５（Ｇ）に示す第２のタイ
マ３４ｂの出力電圧Ｖ34b との論理積から成る図１５
（Ｉ）に示す第２の制御信号Ｖg2を形成する。第３のタ
イマ３７は図１５（Ｊ）に示す第３の制御信号Ｖg3を形
成する。
の第１の比較器３０の出力電圧Ｖ30と図１５（Ｆ）の第
１のタイマ３４ａの出力電圧Ｖ34a との論理積から成る
図１５（Ｈ）に示す第１の制御信号Ｖg1を形成する。第
２のＡＮＤゲート３６は図１５（Ｅ）に示す第２の比較
器３３の出力電圧Ｖ33と図１５（Ｇ）に示す第２のタイ
マ３４ｂの出力電圧Ｖ34b との論理積から成る図１５
（Ｉ）に示す第２の制御信号Ｖg2を形成する。第３のタ
イマ３７は図１５（Ｊ）に示す第３の制御信号Ｖg3を形
成する。
【００８７】第９の実施形態に従う制御回路８ａにおい
ては、第１の主スイッチＱ1 と第２の主スイッチＱ2 と
が同一の周波数でオン・オフ制御される。しかし、第１
及び第２の主スイッチＱ1 、Ｑ2 が同時にオン制御され
ない。即ち、図１５（Ｈ）（Ｉ）から明らかなように第
１及び第２の主スイッチＱ1 、Ｑ2 のための第１及び第
２の制御信号Ｖg1、Ｖg2は時間差を有して低レベルから
高レベルに立上っている。従って、図１４の第９の実施
形態の制御回路８ａによれば、第１及び第２の主スイッ
チＱ1 、Ｑ2 とターンオン制御時点を独立に設定するこ
とができるので、ターンオン時点の設定の自由度が高く
なる。
ては、第１の主スイッチＱ1 と第２の主スイッチＱ2 と
が同一の周波数でオン・オフ制御される。しかし、第１
及び第２の主スイッチＱ1 、Ｑ2 が同時にオン制御され
ない。即ち、図１５（Ｈ）（Ｉ）から明らかなように第
１及び第２の主スイッチＱ1 、Ｑ2 のための第１及び第
２の制御信号Ｖg1、Ｖg2は時間差を有して低レベルから
高レベルに立上っている。従って、図１４の第９の実施
形態の制御回路８ａによれば、第１及び第２の主スイッ
チＱ1 、Ｑ2 とターンオン制御時点を独立に設定するこ
とができるので、ターンオン時点の設定の自由度が高く
なる。
【００８８】
【第１０の実施形態】図１６に示す第１０の実施形態の
スイッチング電源装置は、図１の制御回路８を変形した
制御回路８ｂを設け、且つ第１の主スイッチＱ1 の電圧
Ｖq1を検出するための導体３８と第２の主スイッチＱ2
の電圧Ｖq2を検出するための導体３９とを設け、この他
は図１と同一に形成したものである。導体３８は第１の
主スイッチＱ1の電圧検出手段であって、第１の主スイ
ッチＱ1 のドレインを制御回路８ｂに接続している。導
体３９は第２の主スイッチＱ2の電圧検出手段であっ
て、第２の主スイッチＱ2 のドレインを制御回路８ｂに
接続している。
スイッチング電源装置は、図１の制御回路８を変形した
制御回路８ｂを設け、且つ第１の主スイッチＱ1 の電圧
Ｖq1を検出するための導体３８と第２の主スイッチＱ2
の電圧Ｖq2を検出するための導体３９とを設け、この他
は図１と同一に形成したものである。導体３８は第１の
主スイッチＱ1の電圧検出手段であって、第１の主スイ
ッチＱ1 のドレインを制御回路８ｂに接続している。導
体３９は第２の主スイッチＱ2の電圧検出手段であっ
て、第２の主スイッチＱ2 のドレインを制御回路８ｂに
接続している。
【００８９】図１７は図１６の制御回路８ｂを詳しく示
すものである。図１７の制御回路８ｂは図１４の第１及
び第２のタイマ３４ａ、３４ｂの代りに第１及び第２の
低電圧検出回路５１、５２を設け、この他は図１４と同
一に形成したものである。第１の低電圧検出回路５１は
導体３８によって図１６の第１の主スイッチＱ1 のドレ
インに接続され、第１の主スイッチＱ1 のドレイン・ソ
ース間電圧が所定の第１の基準電圧Ｖａよりも低いか否
かを検出するものである。第２の低電圧検出回路５２は
導体３９によって図１６の第２の主スイッチＱ2 のドレ
インに接続され、第２の主スイッチＱ2 のドレイン・ソ
ース間電圧が所定の第２の基準電圧Ｖｂよりも低いか否
かを検出するものである。第１及び第２の低電圧検出回
路５１、５２は、鋸波電圧Ｖt に同期して第１及び第２
の主スイッチＱ1 、Ｑ2 の端子間電圧を検出するため
に、波形発生器２９の同期信号即ちクロック信号Ｖosc
の出力導体２９ｂに接続されている。第１の低電圧検出
回路５１の出力端子は第１のＡＮＤゲート３５の一方の
入力端子に接続されている。第２の低電圧検出回路５２
の出力端子は第２のＡＮＤゲート３６の一方の入力端子
に接続されている。第１及び第２の低電圧検出回路５
１、５２の出力Ｖ51、Ｖ52は、図１４の第１及び第２の
タイマ３４ａ、３４ｂの出力Ｖ34a 、Ｖ34b と同様の機
能を有する。
すものである。図１７の制御回路８ｂは図１４の第１及
び第２のタイマ３４ａ、３４ｂの代りに第１及び第２の
低電圧検出回路５１、５２を設け、この他は図１４と同
一に形成したものである。第１の低電圧検出回路５１は
導体３８によって図１６の第１の主スイッチＱ1 のドレ
インに接続され、第１の主スイッチＱ1 のドレイン・ソ
ース間電圧が所定の第１の基準電圧Ｖａよりも低いか否
かを検出するものである。第２の低電圧検出回路５２は
導体３９によって図１６の第２の主スイッチＱ2 のドレ
インに接続され、第２の主スイッチＱ2 のドレイン・ソ
ース間電圧が所定の第２の基準電圧Ｖｂよりも低いか否
かを検出するものである。第１及び第２の低電圧検出回
路５１、５２は、鋸波電圧Ｖt に同期して第１及び第２
の主スイッチＱ1 、Ｑ2 の端子間電圧を検出するため
に、波形発生器２９の同期信号即ちクロック信号Ｖosc
の出力導体２９ｂに接続されている。第１の低電圧検出
回路５１の出力端子は第１のＡＮＤゲート３５の一方の
入力端子に接続されている。第２の低電圧検出回路５２
の出力端子は第２のＡＮＤゲート３６の一方の入力端子
に接続されている。第１及び第２の低電圧検出回路５
１、５２の出力Ｖ51、Ｖ52は、図１４の第１及び第２の
タイマ３４ａ、３４ｂの出力Ｖ34a 、Ｖ34b と同様の機
能を有する。
【００９０】図１８は図１７の第１及び第２の低電圧検
出回路５１、５２を詳しく示すものであり、図１９は図
１８の各部の状態を示す波形図である。第１の低電圧検
出回路５１は、比較器５３と、第１の基準電圧源５４
と、トリガ回路５５と、フリップフロップ５６とから成
る。比較器５３の負入力端子は第１の主スイッチＱ1 の
電圧検出導体３８に接続され、この正入力端子は第１の
基準電圧源５４に接続されている。第１の基準電圧源５
４の第１の基準電圧Ｖａは図１９（Ａ）に示すように零
よりも少し高い値に設定されている。即ち、第１の基準
電圧Ｖａは第１の主スイッチＱ1 の端子間電圧Ｖq1の最
大値よりも低く且つ最小値よりも高い値に設定されてい
る。この結果、第１の主スイッチＱ1 の電圧Ｖq1が図１
９のｔ2 〜ｔ3 に示すように第１の基準電圧Ｖａよりも
低い期間には、比較器５３の出力Ｖ53が図１９（Ｃ）に
示すように高レベル状態になる。比較器５３の出力端子
に接続されたトリガ回路５５は、図１９（Ｃ）に示す比
較器５３の出力Ｖ53のｔ2 時点における低レベルから高
レベルへの転換に応答して図１９（Ｅ）に示すトリガパ
ルスを発生し、これを第１のフリップフロップ５６のセ
ット端子Ｓに供給する。第１のフリップフロップ５６の
リセット端子Ｒには同期信号即ちクロック信号Ｖosc 用
導体２９ｂが接続されている。従って、第１のフリップ
フロップ５６は、図１９（Ｇ）の同期信号即ちクロック
信号Ｖosc によって例えばｔ0 時点でリセットされ、図
１９（Ｅ）のトリガ回路５５の出力Ｖ55が高レベルにな
るｔ2 時点でセットされ、図１９（Ｈ）に示すようにｔ
0 〜ｔ2 期間で低レベルとなる出力Ｖ51を発生する。第
２の低電圧検出回路５２は、比較器５７と、第１の基準
電圧源５８と、トリガ回路５９と、フリップフロップ６
０とから成る。比較器５７の負入力端子は第２の主スイ
ッチＱ2 の電圧検出導体３９に接続され、この正入力端
子は第２の基準電圧源５８に接続されている。第２の基
準電圧源５８の第２の基準電圧Ｖｂは図１９（Ｂ）に示
すように零よりも少し高い値に設定されている。即ち、
第２の基準電圧Ｖｂは第２の主スイッチＱ2 の端子間電
圧Ｖq2の最大値よりも低く且つ最小値よりも僅かに高い
値に設定されている。この結果、第２の主スイッチＱ2
の電圧Ｖq2が図１９のｔ1 〜ｔ4 に示すように第２の基
準電圧Ｖｂよりも低い期間には、比較器５７の出力Ｖ57
が図１９（Ｄ）に示すように高レベル状態になる。比較
器５７の出力端子に接続されたトリガ回路５９は、図１
９（Ｄ）に示す比較器５７の出力Ｖ57のｔ1 時点におけ
る低レベルから高レベルへの転換に応答して図１９
（Ｆ）に示すトリガパルスを発生し、これを第２のフリ
ップフロップ６０のセット端子Ｓに供給する。第２のフ
リップフロップ６０のリセット端子Ｒには同期信号即ち
クロック信号Ｖosc 用導体２９ｂが接続されている。従
って、第２のフリップフロップ６０は、図１９（Ｇ）の
同期信号即ちクロック信号Ｖoscによって例えばｔ0 時
点でリセットされ、図１９（Ｆ）のトリガ回路５９の出
力Ｖ59が高レベルになるｔ1 時点でセットされ、図１９
（Ｉ）に示すようにｔ0 〜ｔ1 期間で低レベルとなる出
力Ｖ52を発生する。
出回路５１、５２を詳しく示すものであり、図１９は図
１８の各部の状態を示す波形図である。第１の低電圧検
出回路５１は、比較器５３と、第１の基準電圧源５４
と、トリガ回路５５と、フリップフロップ５６とから成
る。比較器５３の負入力端子は第１の主スイッチＱ1 の
電圧検出導体３８に接続され、この正入力端子は第１の
基準電圧源５４に接続されている。第１の基準電圧源５
４の第１の基準電圧Ｖａは図１９（Ａ）に示すように零
よりも少し高い値に設定されている。即ち、第１の基準
電圧Ｖａは第１の主スイッチＱ1 の端子間電圧Ｖq1の最
大値よりも低く且つ最小値よりも高い値に設定されてい
る。この結果、第１の主スイッチＱ1 の電圧Ｖq1が図１
９のｔ2 〜ｔ3 に示すように第１の基準電圧Ｖａよりも
低い期間には、比較器５３の出力Ｖ53が図１９（Ｃ）に
示すように高レベル状態になる。比較器５３の出力端子
に接続されたトリガ回路５５は、図１９（Ｃ）に示す比
較器５３の出力Ｖ53のｔ2 時点における低レベルから高
レベルへの転換に応答して図１９（Ｅ）に示すトリガパ
ルスを発生し、これを第１のフリップフロップ５６のセ
ット端子Ｓに供給する。第１のフリップフロップ５６の
リセット端子Ｒには同期信号即ちクロック信号Ｖosc 用
導体２９ｂが接続されている。従って、第１のフリップ
フロップ５６は、図１９（Ｇ）の同期信号即ちクロック
信号Ｖosc によって例えばｔ0 時点でリセットされ、図
１９（Ｅ）のトリガ回路５５の出力Ｖ55が高レベルにな
るｔ2 時点でセットされ、図１９（Ｈ）に示すようにｔ
0 〜ｔ2 期間で低レベルとなる出力Ｖ51を発生する。第
２の低電圧検出回路５２は、比較器５７と、第１の基準
電圧源５８と、トリガ回路５９と、フリップフロップ６
０とから成る。比較器５７の負入力端子は第２の主スイ
ッチＱ2 の電圧検出導体３９に接続され、この正入力端
子は第２の基準電圧源５８に接続されている。第２の基
準電圧源５８の第２の基準電圧Ｖｂは図１９（Ｂ）に示
すように零よりも少し高い値に設定されている。即ち、
第２の基準電圧Ｖｂは第２の主スイッチＱ2 の端子間電
圧Ｖq2の最大値よりも低く且つ最小値よりも僅かに高い
値に設定されている。この結果、第２の主スイッチＱ2
の電圧Ｖq2が図１９のｔ1 〜ｔ4 に示すように第２の基
準電圧Ｖｂよりも低い期間には、比較器５７の出力Ｖ57
が図１９（Ｄ）に示すように高レベル状態になる。比較
器５７の出力端子に接続されたトリガ回路５９は、図１
９（Ｄ）に示す比較器５７の出力Ｖ57のｔ1 時点におけ
る低レベルから高レベルへの転換に応答して図１９
（Ｆ）に示すトリガパルスを発生し、これを第２のフリ
ップフロップ６０のセット端子Ｓに供給する。第２のフ
リップフロップ６０のリセット端子Ｒには同期信号即ち
クロック信号Ｖosc 用導体２９ｂが接続されている。従
って、第２のフリップフロップ６０は、図１９（Ｇ）の
同期信号即ちクロック信号Ｖoscによって例えばｔ0 時
点でリセットされ、図１９（Ｆ）のトリガ回路５９の出
力Ｖ59が高レベルになるｔ1 時点でセットされ、図１９
（Ｉ）に示すようにｔ0 〜ｔ1 期間で低レベルとなる出
力Ｖ52を発生する。
【００９１】図１８の第１及び第２の低電圧検出回路５
１、５２では、第１及び第２の基準電圧Ｖａ、Ｖｂが零
よりも僅かに高い値に設定されているが、ノイズが問題
にならない場合には第１及び第２の基準電圧Ｖａ、Ｖｂ
を零ボルトとすることができる。なお、第１及び第２の
基準電圧Ｖａ、Ｖｂは互いに同一の値又は異なる値に設
定される。
１、５２では、第１及び第２の基準電圧Ｖａ、Ｖｂが零
よりも僅かに高い値に設定されているが、ノイズが問題
にならない場合には第１及び第２の基準電圧Ｖａ、Ｖｂ
を零ボルトとすることができる。なお、第１及び第２の
基準電圧Ｖａ、Ｖｂは互いに同一の値又は異なる値に設
定される。
【００９２】図１９（Ｈ）に示す第１の低電圧検出回路
５１の出力Ｖ51が低レベル（第１の電圧レベル）から高
レベル（第２の電圧レベル）に転換する時点ｔ2 は、第
１の主スイッチＱ1 の低電圧スイッチング又は零電圧ス
イッチングが可能な時点を示している。同様に図１９
（Ｉ）に示す第２の低電圧検出回路５２の出力Ｖ52が低
レベルから高レベルに転換する時点ｔ1 は、第２の主ス
イッチＱ2 の低電圧スイッチング又は零電圧スイッチン
グが可能な時点を示している。従って、図１９（Ｈ）
（Ｉ）の第１及び第２の低電圧検出出力Ｖ51、Ｖ52は、
図１５（Ｆ）（Ｇ）の第１及び第２のタイマ３４ａ、３
４ｂの出力Ｖ34a 、Ｖ34b と同一の機能を有し、第１及
び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチングに
寄与する。
５１の出力Ｖ51が低レベル（第１の電圧レベル）から高
レベル（第２の電圧レベル）に転換する時点ｔ2 は、第
１の主スイッチＱ1 の低電圧スイッチング又は零電圧ス
イッチングが可能な時点を示している。同様に図１９
（Ｉ）に示す第２の低電圧検出回路５２の出力Ｖ52が低
レベルから高レベルに転換する時点ｔ1 は、第２の主ス
イッチＱ2 の低電圧スイッチング又は零電圧スイッチン
グが可能な時点を示している。従って、図１９（Ｈ）
（Ｉ）の第１及び第２の低電圧検出出力Ｖ51、Ｖ52は、
図１５（Ｆ）（Ｇ）の第１及び第２のタイマ３４ａ、３
４ｂの出力Ｖ34a 、Ｖ34b と同一の機能を有し、第１及
び第２の主スイッチＱ1 、Ｑ2 のソフトスイッチングに
寄与する。
【００９３】図１６の第１０の実施形態のスイッチング
電源装置は、第１及び第２の主スイッチＱ1 、Ｑ2 の電
圧Ｖq1、Ｖq2がソフトスイッチング動作によって第１及
び第２の基準電圧Ｖａ、Ｖｂよりも低くなったことを検
出して第１及び第２の主スイッチＱ1 、Ｑ2 をターンオ
ンさせるように構成されている。従って、第１０の実施
形態によれば第１及び第２の主スイッチＱ1 、Ｑ2 のソ
フトスイッチングを安定的に実行することができる。即
ち、図１のタイマ３４又は図１４の第１及び第２のタイ
マ３４ａ、３４ｂを使用する場合には、これ等の出力パ
ルスの時間幅の誤差に基づく第１及び第２の主スイッチ
Ｑ1 、Ｑ2 のターンオン時点のバラツキの問題が発生す
る。これに対し図１７の第１０の実施形態では上記問題
が発生しない。なお、第１０の実施形態は、第１の実施
形態と同一の効果も有する。
電源装置は、第１及び第２の主スイッチＱ1 、Ｑ2 の電
圧Ｖq1、Ｖq2がソフトスイッチング動作によって第１及
び第２の基準電圧Ｖａ、Ｖｂよりも低くなったことを検
出して第１及び第２の主スイッチＱ1 、Ｑ2 をターンオ
ンさせるように構成されている。従って、第１０の実施
形態によれば第１及び第２の主スイッチＱ1 、Ｑ2 のソ
フトスイッチングを安定的に実行することができる。即
ち、図１のタイマ３４又は図１４の第１及び第２のタイ
マ３４ａ、３４ｂを使用する場合には、これ等の出力パ
ルスの時間幅の誤差に基づく第１及び第２の主スイッチ
Ｑ1 、Ｑ2 のターンオン時点のバラツキの問題が発生す
る。これに対し図１７の第１０の実施形態では上記問題
が発生しない。なお、第１０の実施形態は、第１の実施
形態と同一の効果も有する。
【００９４】図１７の制御回路８ｂは、第１の実施形態
の図１のスイッチング電源装置のみでなく、第２、第
３、第４、第５、第６、第７及び第８の実施形態を示す
図６、図８、図９、図１０、図１１、図１３及び図１４
のスイッチング電源装置にも適用することができる。
の図１のスイッチング電源装置のみでなく、第２、第
３、第４、第５、第６、第７及び第８の実施形態を示す
図６、図８、図９、図１０、図１１、図１３及び図１４
のスイッチング電源装置にも適用することができる。
【００９５】
【変形例】本発明は上述の実施形態に限定されるもので
はなく、例えば次の変形が可能なものである。 （１） 第１及び第２の主スイッチＱ1 、Ｑ2 を双方向
スイッチとし、第１及び第２の並列ダイオードＤq1、Ｄ
q2を省くことができる。 （２） 第１及び第２の主スイッチＱ1 、Ｑ2 及び補助
スイッチＱ3 をＦＥＴ以外のトランジスタ、ＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）等の半導体ス
イッチとすることができる。 （３） 波形発生器２９は鋸波の代りに三角波を発生す
るものでもよい。 （４） ＡＮＤ回路３５、３６の代りに、これと等価な
機能を有する別な形式の論理回路を使用することができ
る。 （５） 電流検出器９を整流回路４の入力側に接続する
ことができる。 （６） 電圧検出導体２１を整流回路４の入力側に接続
することができる。 （７） 第１の逆流阻止用ダイオ−ドＤａを第１の補助
インダクタンス巻線２ａの入力側に接続することができ
る。また、第２の逆流阻止用ダイオ‐ドＤｂを第２の補
助インダクタンス巻線Ｌｂと１次巻線Ｎ1との間に接続
することができる。
はなく、例えば次の変形が可能なものである。 （１） 第１及び第２の主スイッチＱ1 、Ｑ2 を双方向
スイッチとし、第１及び第２の並列ダイオードＤq1、Ｄ
q2を省くことができる。 （２） 第１及び第２の主スイッチＱ1 、Ｑ2 及び補助
スイッチＱ3 をＦＥＴ以外のトランジスタ、ＩＧＢＴ
（絶縁ゲート型バイポーラトランジスタ）等の半導体ス
イッチとすることができる。 （３） 波形発生器２９は鋸波の代りに三角波を発生す
るものでもよい。 （４） ＡＮＤ回路３５、３６の代りに、これと等価な
機能を有する別な形式の論理回路を使用することができ
る。 （５） 電流検出器９を整流回路４の入力側に接続する
ことができる。 （６） 電圧検出導体２１を整流回路４の入力側に接続
することができる。 （７） 第１の逆流阻止用ダイオ−ドＤａを第１の補助
インダクタンス巻線２ａの入力側に接続することができ
る。また、第２の逆流阻止用ダイオ‐ドＤｂを第２の補
助インダクタンス巻線Ｌｂと１次巻線Ｎ1との間に接続
することができる。
【図１】本発明に従う第１の実施形態のスイッチング電
源装置を示す回路図である。
源装置を示す回路図である。
【図２】図１の制御回路を詳しく示すブロック図であ
る。
る。
【図３】図２の各部の電圧を示す波形図である。
【図４】力率改善及び波形改善を説明するために図１の
各部の電圧及び電流を概略的に示す波形図である。
各部の電圧及び電流を概略的に示す波形図である。
【図５】ソフトスイッチングを説明するための図１の各
部の電圧及び電流を概略的に示す波形図である。
部の電圧及び電流を概略的に示す波形図である。
【図６】第２の実施形態のスイッチング電源装置を示す
回路図である。
回路図である。
【図７】図６の各部の電圧及び電流を示す波形図であ
る。
る。
【図８】第３の実施形態のスイッチング電源装置を示す
回路図である。
回路図である。
【図９】第４の実施形態のスイッチング電源装置を示す
回路図である。
回路図である。
【図１０】第５の実施形態のスイッチング電源装置を示
す回路図である。
す回路図である。
【図１１】第６の実施形態のスイッチング電源装置を示
す回路図である。
す回路図である。
【図１２】第７の実施形態のスイッチング電源装置を示
す回路図である。
す回路図である。
【図１３】第８の実施形態のスイッチング電源装置を示
す回路図である。
す回路図である。
【図１４】第９の実施形態の制御回路を示すブロック図
である。
である。
【図１５】図１４の各部の電圧を示す波形図である。
【図１６】図１０の実施形態のスイッチング電源装置を
示す回路図である。
示す回路図である。
【図１７】図１６の制御回路を詳しく示すブロック図で
ある。
ある。
【図１８】図１７の第１及び第２の低電圧検出回路を詳
しく示すブロック図である。
しく示すブロック図である。
【図１９】図１８の各部の電圧を示す波形図である。
４ 整流回路
５ トランス
６、６ａ 整流平滑回路
７、７ａ 補助回路
８、８ａ、８ｂ 制御回路
Ｑ1 、Ｑ2 第１及び第２の主スイッチ
Ｑ3 補助スイッチ
Ｃ1 平滑用コンデンサ
Ｌ1 主インダクタンス巻線
Ｌa 、Ｌb 第１及び第２の補助インダクタンス巻線
Ｃq1、Ｃq2 第１及び第２のソフトスイッチング用コン
デンサ
デンサ
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5H730 AA02 AA18 BB23 BB42 CC05
DD04 DD31 FD01 FD11 FD41
FG05
Claims (11)
- 【請求項１】 交流電源から供給された正弦波交流電圧
を直流電圧に変換するためのスイッチング電源装置であ
って、 交流電圧を供給するための第１及び第２の交流入力端子
（１、２）と、 前記第１及び第２の交流入力端子（１、２）に接続され
且つ第１及び第２の整流出力導体を有している整流回路
（４）と、 前記整流回路の前記第１の整流出力導体に接続された一
端を有している主インダクタンス巻線（Ｌ1）と、 前記主インダクタンス巻線（Ｌ1）の他端に接続された
第１の主端子と前記整流回路の前記第２の整流出力導体
に接続された第２の主端子と制御端子とを有している第
１の主スイッチ（Ｑ1）と、 第１の主スイッチ（Ｑ1）に並列に接続されたコンデン
サ又は寄生容量から成る第１のソフトスイッチング用キ
ャパシタンス手段（Ｃｑ1）と、 前記主インダクタンス巻線（Ｌ1）の前記他端に接続さ
れた一端を有している整流ダイオ−ド（Ｄ1）と、 前記第１の整流ダイオ−ド（Ｄ1）の他端に接続された
一端と前記整流回路（４）の前記第２の整流出力導体に
接続された他端とを有する平滑用コンデンサ（Ｃ1）
と、 主巻線（Ｎ１）を有しているトランスと、 前記主巻線（Ｎ１）を介して前記平滑用コンデンサ（Ｃ
1）の前記一端に接続された第１の主端子と前記平滑用
コンデンサ（Ｃ1）の前記他端に接続された第２の主端
子と制御端子とを有している第２の主スイッチ（Ｑ2）
と、 前記第２の主スイッチ（Ｑ２）に並列に接続されたコン
デンサ又は寄生容量から成る第２のソフトスイッチング
用キャパシタンス手段（Ｃｑ2）と、 直流電圧を得るために前記トランスに接続された整流平
滑回路（６又は６ａ）と、 前記主インダクタンス巻線（Ｌ1）の一端又は他端に接
続された一端を有し且つ前記主インダクタタンス巻線
（Ｌ1）に電磁結合されている第１の補助インダクタン
ス巻線（Ｌａ）と、 前記第１の補助インダクタンス巻線（Ｌａ）の他端に接
続された第１の主端子と前記整流回路（４）の前記第２
の整流出力導体に接続された第２の主端子と制御端子と
を有している補助スイッチ（Ｑ3）と、 前記第１の補助インダクタンス巻線（Ｌａ）に直列に接
続された第１の逆流阻止用ダイオ−ド（Ｄａ）と、 前記平滑用コンデンサ（Ｃ1）の前記一端と前記第２の
主スイッチ（Ｑ2）の前記第１の主端子との間の任意の
位置（Ｐ2又はＰ3又はＰ4）に接続された一端と前記補
助スイッチ（Ｑ3）の前記第１の主端子に接続された他
端とを有し且つ前記主巻線（Ｎ1）に電磁結合されてい
る第２の補助インダクタンス巻線（Ｌｂ）と、 前記第２の補助インダクタンス巻線（Ｌｂ）に直列に接
続された第２の逆流阻止用ダイオ−ド（Ｄｂ）と、 前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）の前記制御
端子及び前記補助スイッチ（Ｑ３）の前記制御端子にそ
れぞれ接続され、前記第１及び第２の交流入力端子
（１、２）間の交流電圧の周波数よりも高い繰返し周波
数で前記第１の主スイッチ（Ｑ1）をオン・オフ制御す
るための第1の制御信号（Ｖｇ1）を形成し、この第1の
制御信号（Ｖｇ1）を前記第1の主スイッチ（Ｑ1）に供
給する第１の機能と、前記平滑用コンデンサ（Ｃ1）の
直流電圧を前記主巻線（Ｎ1）に断続的に印加するよう
に前記第２の主スイッチ（Ｑ2）をオン・オフ制御する
ための第2の制御信号（Ｖｇ2）を形成し、この第2の制
御信号（Ｖｇ2）を前記第2の主スイッチ（Ｑ2）に供給
する第２の機能と、前記第１の主スイッチ（Ｑ1）のタ
−ンオン時及び前記第２の主スイッチ（Ｑ2）のタ−ン
オン時に前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）を
ソフトスイッチングさせることができるように前記補助
スイッチ（Ｑ3）を所定のオン期間と所定の周波数を有
して繰り返してオン・オフ制御するための第３の制御信
号（Ｖｇ3）を形成し、この第３の制御信号（Ｖｇ3）を
前記補助スイッチ（Ｑ3）に供給する第３の機能とを有
している制御回路（８又は８ａ又は８ｂ）とを備えたス
イッチング電源装置。 - 【請求項２】 前記第１の主スイッチ（Ｑ1）のオン・
オフ繰返し周波数と前記第２の主スイッチ（Ｑ2）のオ
ン・オフ繰返し周波数とが同一であることを特徴とする
請求項１記載のスイッチング電源装置。 - 【請求項３】 前記第１の主スイッチ（Ｑ1）のタ−ン
オン制御時点と前記第２の主スイッチ（Ｑ2）のタ−ン
オン制御時点とが同一であることを特徴とする請求項２
記載のスイッチング電源装置。 - 【請求項４】 前記制御回路は、 前記整流回路（４）の入力電圧又は出力電圧を検出する
第１の電圧検出手段（２３）と、 前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の
電圧検出手段（２４）と、 前記整流平滑回路（６又は６ａ）の出力電圧を検出する
第３の電圧検出手段（２５）と、 前記整流回路（４）の入力電流又は出力電流を検出する
電流検出手段（９）と、 前記交流電圧の周波数よりも高い繰返し周波数で鋸波電
圧又は三角波電圧からなる周期性電圧波形を発生する波
形発生器（２９）と、 前記第１の電圧検出手段（２３）と第２の電圧検出手段
（２４）と前記電流検出手段（９）と前記波形発生器
（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）
の電圧が所望値になり且つ前記整流回路（４）の入力電
流の波形が正弦波に近似するように前記第１の主スイッ
チ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定
手段（２６、２６ａ、２７、２８、３０）と、 前記第３の電圧検出手段（２５）の出力と前記波形発生
器（２９）とに接続され、前記整流平滑回路（６又は６
ａ）の出力電圧が所望値になるように前記第２の主スイ
ッチ（Ｑ2）のオン期間の幅を決定する第２のオン幅決
定手段（３２、３３）と、 前記波形発生器（２９）に接続され、前記周期性電圧波
形に同期して前記補助スイッチ（Ｑ３）のオン期間を決
定するためのタイマ手段（３７）と、 前記第１及び第２の主スイッチ（Ｑ1、Ｑ2）のオン幅を
制限するために、前記補助スイッチ（Ｑ３）のオン開始
時点から所定時間が経過する時点までの期間に第１の電
圧レベルになり、この期間以外に第２の電圧レベルにな
るオン幅制限信号（Ｖ34）を形成する手段（３４）と、 前記第１のオン幅決定手段（３０）と前記オン幅制限信
号（Ｖ34）の形成手段（３４）とに接続され、前記第１
のオン幅決定手段（３０）で決定されたオン期間を、前
記オン幅制限信号（Ｖ34）の前記第１の電圧レベルの期
間だけ短くする第１の論理回路（３５）と、 前記第２のオン幅決定手段（３３）と前記オン幅制限信
号（Ｖ34）の形成手段（３４）とに接続され、前記第２
のオン幅決定手段（３３）で決定されたオン期間を、前
記オン幅制限信号（Ｖ34）の前記第１の電圧レベルの期
間だけ短くする第２の論理回路（３６）とから成ること
を特徴とする請求項１記載のスイッチング電源装置。 - 【請求項５】 前記オン幅制限信号（Ｖ34）を形成する
手段（３４）は、前記波形発生器（２９）に接続され、
前記周期性電圧波形（Ｖｔ）に同期して前記所定時間に
前記第１の電圧レベルを出力するタイマ手段（３４）で
あることを特徴とする請求項４記載のスイッチング電源
装置。 - 【請求項６】 前記制御回路は、 前記整流回路（４）の入力電圧又は出力電圧を検出する
第１の電圧検出手段（２３）と、 前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の
電圧検出手段（２４）と、 前記整流平滑回路（６又は６ａ）の出力電圧を検出する
第３の電圧検出手段（２５）と、 前記整流回路（４）の入力電流又は出力電流を検出する
電流検出手段（９）と、 前記交流電圧の周波数よりも高い繰返し周波数で鋸波電
圧又は三角波電圧からなる周期性電圧波形を発生する波
形発生器（２９）と、 前記第１の電圧検出手段（２３）と第２の電圧検出手段
（２４）と前記電流検出手段（９）と前記波形発生器
（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）
の電圧が所望値になり且つ前記整流回路（４）の入力電
流の波形が正弦波に近似するように前記第１の主スイッ
チ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定
手段（２６、２６ａ、２７、２８、３０）と、 前記第３の電圧検出手段（２５）と前記波形発生器（２
９）とに接続され、前記整流平滑回路（６又は６ａ）の
出力電圧が所望値になるように前記第２の主スイッチ
（Ｑ2）のオン期間の幅を決定する第２のオン幅決定手
段（３１、３２、３３）と、 前記波形発生器（２９）に接続され、前記周期性電圧波
形に同期して前記補助スイッチ（Ｑ３）のオン期間を決
定するためのタイマ手段（３７）と、 前記第１の主スイッチ（Ｑ1）のオン幅を制限するため
に、前記補助スイッチ（Ｑ3）のオン開始時点から第１
の所定時間が経過する時点までの第１の期間に第１の電
圧レベルとなり、この第１の期間以外に第２の電圧レベ
ルとなる第１のオン幅制限信号（Ｖ34ａ）を形成する手
段（３４ａ）と、 前記第２の主スイッチ（Ｑ２）のオン幅を制限するため
に、前記補助スイッチ（Ｑ3）のオン開始時点から第２
の所定時間が経過する時点までの第２の期間に第１の電
圧レベルになり、この第２の期間以外に第２の電圧レベ
ルになる第２のオン幅制限信号（Ｖ34ｂ）を形成する手
段（34ｂ）と、 前記第１のオン幅決定手段（３０）と前記第１のオン幅
制限信号の形成手段（３４ａ）とに接続され、前記第１
のオン幅決定手段（３０）で決定されたオン期間を、前
記第１のオン幅制限信号（Ｖ３４ａ）の前記第１の電圧
レベルの期間だけ短くする第１の論理回路（３５）と、 前記第２のオン幅決定手段（３３）と前記第２のオン幅
制限信号の形成手段（３４ｂ）とに接続され、前記第２
のオン幅決定手段（３０）で決定されたオン期間を、前
記第２のオン幅制限信号（Ｖ３４ｂ）の前記第１の電圧
レベルの期間だけ短くする第２の論理回路（３６）とか
ら成ることを特徴とする請求項１記載のスイッチング電
源装置。 - 【請求項７】 前記第１のオン幅制限信号を形成する手
段は、前記波形発生器（２９）に接続され、前記周期性
電圧波形（Ｖｔ）に同期して第１の所定時間に第１の電
圧レベルになる信号を出力する第１のタイマ（３４ａ）
であり、 前記第２のオン幅制限信号を形成する手段は、前記波形
発生器（２９）に接続され、前記周期性電圧波形（Ｖ
ｔ）に同期して第２の所定時間に第１の電圧レベルにな
る信号を出力する第２のタイマ（３４ｂ）であることを
特徴とする請求項６記載のスイッチング電源装置。 - 【請求項８】 前記制御回路は、 前記整流回路（４）の入力電圧又は出力電圧を検出する
第１の電圧検出手段（２３）と、 前記平滑用コンデンサ（Ｃ1）の電圧を検出する第２の
電圧検出手段（２４）と、 前記整流平滑回路（６又は６ａ）の出力電圧を検出する
第３の電圧検出手段（２５）と、 前記整流回路（４）の入力電流又は出力電流を検出する
電流検出手段（９）と、 前記交流電圧の周波数よりも高い繰返し周波数で鋸波電
圧又は三角波電圧からなる周期性電圧波形を発生する波
形発生器（２９）と、 前記第１の電圧検出手段（２３）と第２の電圧検出手段
（２４）と前記電流検出手段（９）と前記波形発生器
（２９）とに接続され、前記平滑用コンデンサ（Ｃ1）
の電圧が所望値になり且つ前記整流回路（４）の入力電
流の波形が正弦波に近似するように前記第１の主スイッ
チ（Ｑ1）のオン期間の幅を決定する第１のオン幅決定
手段（２６、２６ａ、２７、２８、３０）と、 前記第３の電圧検出手段（２５）の出力と前記波形発生
器（２９）とに接続され、前記整流平滑回路（６又は６
ａ）の出力電圧が所望値になるように前記第２の主スイ
ッチ（Ｑ2）のオン期間の幅を決定する第２のオン幅決
定手段（３１、３２、３３）と、 前記波形発生器（２９）に接続され、前記周期性電圧波
形に同期して前記補助スイッチ（Ｑ３）のオン期間を決
定するためのタイマ手段（３７）と、 前記第１の主スイッチ（Ｑ1）の前記第１及び第２の主
端子間の電圧（Ｖｑ1）を検出する第１の主スイッチ電
圧検出手段（３８）と、 前記第２の主スイッチ（Ｑ2）の前記第１及び第２の主
端子間の電圧（Ｖｑ２）を検出する第２の主スイッチ電
圧検出手段（３９）と、 同一又は異なる値を有する第１及び第２の基準電圧（Ｖ
ａ、Ｖｂ）を発生する基準電圧源手段（５４、５８）
と、 前記第１の主スイッチ電圧検出手段（３８）から得られ
た第１のスイッチ電圧（Ｖｑ1）が前記第１の基準電圧
（Ｖａ）よりも低くなったか否かを検出する第１の比較
器（５３）と、 前記第２の主スイッチ電圧検出手段（３９）から得られ
た第２のスイッチ電圧（Ｖｑ２）が前記第２の基準電圧
（Ｖｂ）よりも低くなったか否かを検出する第２の比較
器（５７）と、 前記補助スイッチ（Ｑ3）のオン開始時点（ｔｏ）から
前記第１のスイッチ電圧（Ｖｑ1）が前記第１の基準電
圧（Ｖａ）よりも低くなったことを示す出力が前記第１
の比較器（５３）から得られた時点（ｔ2）までの第１
の期間に第１の電圧レベルとなり、前記第１の期間以外
は第２の電圧レベルとなる第１のオン幅制限信号（Ｖ5
1）を形成する手段（５６）と、 前記補助スイッチ（Ｑ３）のオン開始時点（ｔｏ）から
前記第２のスイッチ電圧（Ｖｑ２）が前記第２の基準電
圧（Ｖｂ）よりも低くなったことを示す出力が前記第２
の比較器（５７）から得られた時点（ｔ1）までの第２
の期間に第１の電圧レベルとなり、前記第２の期間以外
は前記第２の電圧レベルとなる第２のオン幅制限信号
（Ｖ52）を形成する手段（６０）と、 前記第１のオン幅決定手段と前記第１のオン幅制限信号
の形成手段（５６）とに接続され、前記第１のオン幅決
定手段（３０）で決定されたオン期間を、前記第１のオ
ン幅制限信号（Ｖ51）の前記第１の電圧レベルの期間だ
け短くする第１の論理回路（３５）と、 前記第２のオン幅決定手段と前記第２のオン幅制限信号
の形成手段（６０）とに接続され、前記第２のオン幅決
定手段（３３）で決定されたオン期間を、前記第２のオ
ン幅制限信号（Ｖ52）の前記第１の電圧レベルの期間だ
け短くする第２の論理回路（３６）とから成ることを特
徴とする請求項１記載のスイッチング電源装置。 - 【請求項９】 前記トランスは、２次巻線（Ｎ2）を有
し、前記整流平滑回路（６又は６ａ）は前記第２次巻線
（Ｎ2）に接続されていることを特徴とする請求項１記
載のスイッチング電源装置。 - 【請求項１０】 前記整流平滑回路（6）は、前記２次
巻線（Ｎ2）の一端に接続された整流用ダイオ−ド（Ｄ
ｏ）と、前記２次巻線（Ｎ2）に前記整流用ダイオ−ド
（Ｄｏ）を介して並列に接続された平滑用コンデンサ
（Ｃｏ）とから成り、前記整流用ダイオ−ド（Ｄｏ）は
前記第２の主スイッチ（Ｑ2）のオフ期間に前記２次巻
線に（Ｎ2）発生する電圧で導通状態になる極性を有し
ていることを特徴とする請求項９記載のスイッチング電
源装置。 - 【請求項１１】 前記整流平滑回路（６ａ）は、前記２
次巻線（Ｎ2）の一端に接続された整流用ダイオ−ド
（Ｄｏ）と、前記２次巻線（Ｎ2）に整流用ダイオ−ド
（Ｄｏ）を介して接続された平滑回路（Ｌｏ、Ｃｏ、Ｄ
ｏ1）とから成り、前記整流用ダイオ−ド（Ｄｏ）は前
記第２の主スイッチ（Ｑ2）のオン期間に前記２次巻線
（Ｎ2）に発生する電圧で導通状態になる極性を有して
いることを特徴とする請求項9記載のスイッチング電源
装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001303961A JP4085234B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング電源装置 |
| EP02020825A EP1298779B1 (en) | 2001-09-28 | 2002-09-17 | Switching power supply capable of AC to DC conversion |
| DE60205002T DE60205002T2 (de) | 2001-09-28 | 2002-09-17 | Gleichstromrichter-Schaltnetzteil |
| US10/255,304 US6600670B2 (en) | 2001-09-28 | 2002-09-26 | Switching power supply capable of ac to dc conversion |
| KR10-2002-0058831A KR100512402B1 (ko) | 2001-09-28 | 2002-09-27 | 스위칭 전원 장치 |
| CNB021437815A CN1280976C (zh) | 2001-09-28 | 2002-09-28 | 开关电源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001303961A JP4085234B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング電源装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003111407A true JP2003111407A (ja) | 2003-04-11 |
| JP2003111407A5 JP2003111407A5 (ja) | 2005-09-08 |
| JP4085234B2 JP4085234B2 (ja) | 2008-05-14 |
Family
ID=19123959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001303961A Expired - Fee Related JP4085234B2 (ja) | 2001-09-28 | 2001-09-28 | スイッチング電源装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6600670B2 (ja) |
| EP (1) | EP1298779B1 (ja) |
| JP (1) | JP4085234B2 (ja) |
| KR (1) | KR100512402B1 (ja) |
| CN (1) | CN1280976C (ja) |
| DE (1) | DE60205002T2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006223008A (ja) * | 2005-02-08 | 2006-08-24 | Hitachi Ltd | Ｄｃ−ｄｃコンバータ |
| WO2007048277A1 (fr) * | 2005-10-28 | 2007-05-03 | Weilun Chen | Alimentation a decoupage synchrone a fronts multiples et son controleur |
| JP2008109775A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Appliances Inc | Ｄｃ−ｄｃコンバータおよびその制御方法 |
| KR100916046B1 (ko) | 2007-12-20 | 2009-09-08 | 삼성전기주식회사 | 무손실 역률 개선 회로 |
| CN104242646A (zh) * | 2014-10-17 | 2014-12-24 | 中国科学院微电子研究所 | 高频dc-dc降压拓扑和集成芯片以及相关系统 |
| JP2019531047A (ja) * | 2016-10-18 | 2019-10-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 直流電圧変換器、および直流電圧変換器の作動方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3741035B2 (ja) * | 2001-11-29 | 2006-02-01 | サンケン電気株式会社 | スイッチング電源装置 |
| US7432614B2 (en) * | 2003-01-17 | 2008-10-07 | Hong Kong University Of Science And Technology | Single-inductor multiple-output switching converters in PCCM with freewheel switching |
| US6960902B1 (en) * | 2004-04-20 | 2005-11-01 | Richtek Technology Corp. | Conversion circuit for discriminating sourcing current and sinking current |
| CN100409555C (zh) * | 2005-04-20 | 2008-08-06 | 陈威伦 | 一种集成开关电源及其工作方法 |
| JP4591304B2 (ja) * | 2005-10-17 | 2010-12-01 | 株式会社豊田自動織機 | 双方向ｄｃ／ａｃインバータ |
| JP4670582B2 (ja) * | 2005-10-19 | 2011-04-13 | 株式会社豊田自動織機 | 双方向絶縁型ｄｃ／ａｃインバータ |
| JP2007228663A (ja) * | 2006-02-21 | 2007-09-06 | Sansha Electric Mfg Co Ltd | 電源装置 |
| JP4861040B2 (ja) * | 2006-04-06 | 2012-01-25 | 株式会社日立製作所 | 単方向ｄｃ−ｄｃコンバータ |
| US20070236976A1 (en) * | 2006-04-07 | 2007-10-11 | Malik Randhir S | Open loop single output high efficiency AC-DC regulated power supply |
| JP4854451B2 (ja) * | 2006-09-29 | 2012-01-18 | パナソニック株式会社 | 昇圧コンバータ |
| TWI338826B (en) * | 2007-09-07 | 2011-03-11 | Univ Nat Chiao Tung | Power factor correction method and device thereof |
| CN101398548B (zh) * | 2007-09-28 | 2010-05-26 | 群康科技(深圳)有限公司 | 电源电路及液晶显示器 |
| JP2009247121A (ja) * | 2008-03-31 | 2009-10-22 | Fuji Electric Device Technology Co Ltd | 電力変換装置 |
| US8035307B2 (en) * | 2008-11-03 | 2011-10-11 | Gt Biomescilt Light Limited | AC to DC LED illumination devices, systems and methods |
| US8766548B2 (en) | 2008-11-03 | 2014-07-01 | Gt Biomescilt Light Limited | AC to DC LED illumination devices, systems and method |
| JP5171895B2 (ja) * | 2010-07-14 | 2013-03-27 | 東芝テック株式会社 | 電力変換装置 |
| JP5589701B2 (ja) * | 2010-09-15 | 2014-09-17 | 富士電機株式会社 | 力率改善電流共振コンバータ |
| CN102447406B (zh) * | 2010-10-12 | 2014-03-05 | 台达电子工业股份有限公司 | 交流/直流转换器 |
| JP2012178952A (ja) * | 2011-02-28 | 2012-09-13 | Sanken Electric Co Ltd | スイッチング電源回路 |
| JP5757785B2 (ja) | 2011-05-19 | 2015-07-29 | ローム株式会社 | 電源装置およびそれを用いた電子機器 |
| TWI506928B (zh) * | 2013-05-08 | 2015-11-01 | Darfon Electronics Corp | 電流源換流器及其操作方法 |
| CN104953835B (zh) * | 2014-03-25 | 2018-05-01 | 三垦电气株式会社 | Dc/dc转换器 |
| CN104953824B (zh) * | 2014-03-25 | 2018-04-17 | 三垦电气株式会社 | Dc/dc转换器 |
| JP6364864B2 (ja) * | 2014-03-27 | 2018-08-01 | 株式会社豊田自動織機 | 共振型ｄｃ／ｄｃコンバータ |
| CN109831187B (zh) * | 2019-03-28 | 2021-01-05 | 上海交通大学 | 一种频率可变三角载波发生电路 |
| JP2022007685A (ja) * | 2020-06-26 | 2022-01-13 | 旭化成エレクトロニクス株式会社 | 電力供給装置 |
| TWI746125B (zh) * | 2020-08-24 | 2021-11-11 | 宏碁股份有限公司 | 可改善零交越失真之電源轉換器和相關功率因數校正電路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0884467A (ja) * | 1994-09-09 | 1996-03-26 | Canon Inc | 電源装置 |
| JP3127979B2 (ja) | 1994-11-28 | 2001-01-29 | サンケン電気株式会社 | 直流電源装置 |
| JPH09261960A (ja) * | 1996-03-26 | 1997-10-03 | Fujitsu Denso Ltd | インバータ回路 |
| US5973939A (en) * | 1996-08-29 | 1999-10-26 | Trw Inc. | Double forward converter with soft-PWM switching |
| KR19990012879A (ko) * | 1997-07-31 | 1999-02-25 | 이형도 | 전원공급장치의 역률개선회로 |
| DE19855615A1 (de) * | 1997-12-03 | 1999-06-10 | Fuji Electric Co Ltd | Schaltnetzteil |
| US6088250A (en) * | 1998-05-29 | 2000-07-11 | The Aerospace Corporation | Power converters for multiple input power supplies |
| US6487098B2 (en) * | 2001-02-01 | 2002-11-26 | International Business Machines Corporation | Power factor correction (PFC) circuit that eliminates an inrush current limit circuit |
-
2001
- 2001-09-28 JP JP2001303961A patent/JP4085234B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-17 EP EP02020825A patent/EP1298779B1/en not_active Expired - Fee Related
- 2002-09-17 DE DE60205002T patent/DE60205002T2/de not_active Expired - Fee Related
- 2002-09-26 US US10/255,304 patent/US6600670B2/en not_active Expired - Fee Related
- 2002-09-27 KR KR10-2002-0058831A patent/KR100512402B1/ko not_active IP Right Cessation
- 2002-09-28 CN CNB021437815A patent/CN1280976C/zh not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006223008A (ja) * | 2005-02-08 | 2006-08-24 | Hitachi Ltd | Ｄｃ−ｄｃコンバータ |
| WO2007048277A1 (fr) * | 2005-10-28 | 2007-05-03 | Weilun Chen | Alimentation a decoupage synchrone a fronts multiples et son controleur |
| JP2008109775A (ja) * | 2006-10-25 | 2008-05-08 | Hitachi Appliances Inc | Ｄｃ−ｄｃコンバータおよびその制御方法 |
| KR100916046B1 (ko) | 2007-12-20 | 2009-09-08 | 삼성전기주식회사 | 무손실 역률 개선 회로 |
| CN104242646A (zh) * | 2014-10-17 | 2014-12-24 | 中国科学院微电子研究所 | 高频dc-dc降压拓扑和集成芯片以及相关系统 |
| CN104242646B (zh) * | 2014-10-17 | 2017-04-05 | 中国科学院微电子研究所 | 高频dc‑dc降压拓扑和集成芯片以及相关系统 |
| JP2019531047A (ja) * | 2016-10-18 | 2019-10-24 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツングＲｏｂｅｒｔ Ｂｏｓｃｈ Ｇｍｂｈ | 直流電圧変換器、および直流電圧変換器の作動方法 |
| US11128225B2 (en) | 2016-10-18 | 2021-09-21 | Robert Bosch Gmbh | DC-to-DC converter and method for operating a DC-to-DC converter |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030027811A (ko) | 2003-04-07 |
| US6600670B2 (en) | 2003-07-29 |
| DE60205002T2 (de) | 2006-06-01 |
| CN1280976C (zh) | 2006-10-18 |
| EP1298779A3 (en) | 2004-04-07 |
| DE60205002D1 (de) | 2005-08-18 |
| CN1411130A (zh) | 2003-04-16 |
| EP1298779A2 (en) | 2003-04-02 |
| US20030063479A1 (en) | 2003-04-03 |
| KR100512402B1 (ko) | 2005-09-07 |
| EP1298779B1 (en) | 2005-07-13 |
| JP4085234B2 (ja) | 2008-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4085234B2 (ja) | スイッチング電源装置 | |
| JP4126526B2 (ja) | スイッチング電源装置 | |
| US11005361B2 (en) | Control circuit and method of a switching power supply | |
| JP3475943B2 (ja) | スイッチング電源装置 | |
| JP4033850B2 (ja) | スイッチング電源制御用半導体装置 | |
| JP3374917B2 (ja) | スイッチング電源装置 | |
| JP2009543532A (ja) | 高効率電力変換器システム | |
| JP2001197740A (ja) | スイッチング電源装置 | |
| JPH04372572A (ja) | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 | |
| JP3528920B2 (ja) | スイッチング電源装置 | |
| JP3528921B2 (ja) | スイッチング電源装置 | |
| WO2008037668A1 (en) | A dc-dc converter with an active snubber | |
| JP3080128B2 (ja) | 共振型直流−直流変換器 | |
| Eichhorst et al. | Weight reduction of DC/DC converters using controllable inductors | |
| JP3180577B2 (ja) | 直流電源装置 | |
| JP2003125582A (ja) | 電源装置 | |
| JP3341802B2 (ja) | スイッチング電源装置 | |
| Nagesha et al. | Synchronous Rectification for LCLC Resonant Converter | |
| JPH1084674A (ja) | 交流−直流変換器 | |
| JPH0947024A (ja) | 降圧形高力率コンバータ | |
| JP2007166806A (ja) | スイッチング電源回路 | |
| JP4306234B2 (ja) | スイッチング電源装置 | |
| JP2007185075A (ja) | スイッチング電源回路 | |
| JP2007143263A (ja) | スイッチング電源回路 | |
| JP4110804B2 (ja) | 直流変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |