JPH09261960A - インバータ回路 - Google Patents
インバータ回路Info
- Publication number
- JPH09261960A JPH09261960A JP8069570A JP6957096A JPH09261960A JP H09261960 A JPH09261960 A JP H09261960A JP 8069570 A JP8069570 A JP 8069570A JP 6957096 A JP6957096 A JP 6957096A JP H09261960 A JPH09261960 A JP H09261960A
- Authority
- JP
- Japan
- Prior art keywords
- main switch
- switch
- main
- circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】フォワードコンバータ型のスイッチング電源装
置に関し、スイッチング損失を低減したインバータ回路
を提供する。 【解決手段】主トランスＴの一次巻線ｎ1 に直列に挿入
された主スイッチＱM をパルス幅制御して入力電圧Ｅin
をスイッチングするとともに、主スイッチＱM と並列に
サージ吸収用コンデンサＣS と補助スイッチＱS の直列
回路を備えることによって、ターンオフ時のゼロ電圧ス
イッチングを行うようにしたフォワードコンバータ型ス
イッチング電源装置における直流交流変換を行うインバ
ータ回路において、主トランスＴの一次側における、主
スイッチＱM とサージ吸収用コンデンサＣS と補助スイ
ッチＱS の直列回路との並列回路以外の部分に、直列に
付加インダクタンスＬ2 を挿入する。
置に関し、スイッチング損失を低減したインバータ回路
を提供する。 【解決手段】主トランスＴの一次巻線ｎ1 に直列に挿入
された主スイッチＱM をパルス幅制御して入力電圧Ｅin
をスイッチングするとともに、主スイッチＱM と並列に
サージ吸収用コンデンサＣS と補助スイッチＱS の直列
回路を備えることによって、ターンオフ時のゼロ電圧ス
イッチングを行うようにしたフォワードコンバータ型ス
イッチング電源装置における直流交流変換を行うインバ
ータ回路において、主トランスＴの一次側における、主
スイッチＱM とサージ吸収用コンデンサＣS と補助スイ
ッチＱS の直列回路との並列回路以外の部分に、直列に
付加インダクタンスＬ2 を挿入する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
装置に関し、特にスイッチング損失を低減したインバー
タ回路に関するものである。
装置に関し、特にスイッチング損失を低減したインバー
タ回路に関するものである。
【０００２】フォワードコンバータ型のスイッチング電
源装置においては、パルス幅制御されたインバータ回路
を備えて直流を交流に変換し、これを整流して所望の直
流電源を得るようにしている。
源装置においては、パルス幅制御されたインバータ回路
を備えて直流を交流に変換し、これを整流して所望の直
流電源を得るようにしている。
【０００３】このようなインバータ回路においては、ス
イッチングの高周波化による、スイッチング損失の増加
を防止することが必要である。
イッチングの高周波化による、スイッチング損失の増加
を防止することが必要である。
【０００４】
【従来の技術】図３は、従来のインバータ回路を示した
ものである。図中、Ｔは主トランスであって、ｎ1 はそ
の一次巻線、ｎ2 は二次巻線である。ＱM は一次電流を
断続する主スイッチ、ＣS は主スイッチＱM のターンオ
フ時の電圧サージを吸収するためのサージ吸収用コンデ
ンサ、ＱS はサージ吸収用コンデンサＣS に直列に設け
られた補助スイッチである。また、Ｄ1,Ｄ2 は二次側整
流ダイオード、Ｌ1 は出力平滑チョークコイル、Ｃ1 は
出力平滑コンデンサ、Ｅinは入力電圧である。
ものである。図中、Ｔは主トランスであって、ｎ1 はそ
の一次巻線、ｎ2 は二次巻線である。ＱM は一次電流を
断続する主スイッチ、ＣS は主スイッチＱM のターンオ
フ時の電圧サージを吸収するためのサージ吸収用コンデ
ンサ、ＱS はサージ吸収用コンデンサＣS に直列に設け
られた補助スイッチである。また、Ｄ1,Ｄ2 は二次側整
流ダイオード、Ｌ1 は出力平滑チョークコイル、Ｃ1 は
出力平滑コンデンサ、Ｅinは入力電圧である。
【０００５】主スイッチＱM と補助スイッチＱS は、例
えば、主スイッチＱM がｎチャネルＭＯＳＦＥＴからな
り、補助スイッチＱS がｐチャネルＭＯＳＦＥＴからな
っていて、同一の励振パルスによって駆動することによ
って、通常、同一のタイミングで逆の論理で動作するよ
うになっている。整流ダイオードＤ1,Ｄ2 としては、一
般にショットキーバリアダイオードが用いられる。
えば、主スイッチＱM がｎチャネルＭＯＳＦＥＴからな
り、補助スイッチＱS がｐチャネルＭＯＳＦＥＴからな
っていて、同一の励振パルスによって駆動することによ
って、通常、同一のタイミングで逆の論理で動作するよ
うになっている。整流ダイオードＤ1,Ｄ2 としては、一
般にショットキーバリアダイオードが用いられる。
【０００６】図３において、主スイッチＱM は図示され
ない励振部からの励振パルスに応じて入力電圧Ｅinをス
イッチングする。主スイッチＱM のオン時に一次巻線ｎ
1 の励磁インダクタンスに蓄えられたエネルギーによっ
て、主スイッチＱM のオフ時に二次巻線ｎ2 に得られた
電圧を、ダイオードＤ1,Ｄ2 によって整流し、出力平滑
チョークコイルＬ1,出力平滑コンデンサＣ1 によって平
滑して、所望の直流出力を得る。
ない励振部からの励振パルスに応じて入力電圧Ｅinをス
イッチングする。主スイッチＱM のオン時に一次巻線ｎ
1 の励磁インダクタンスに蓄えられたエネルギーによっ
て、主スイッチＱM のオフ時に二次巻線ｎ2 に得られた
電圧を、ダイオードＤ1,Ｄ2 によって整流し、出力平滑
チョークコイルＬ1,出力平滑コンデンサＣ1 によって平
滑して、所望の直流出力を得る。
【０００７】この際、主スイッチＱM と並列に、サージ
吸収用コンデンサＣS と補助スイッチＱS の直列回路を
設けて、主スイッチＱM のターンオフ時の電圧サージを
吸収するようになっている。
吸収用コンデンサＣS と補助スイッチＱS の直列回路を
設けて、主スイッチＱM のターンオフ時の電圧サージを
吸収するようになっている。
【０００８】図４は、従来回路の各部波形を示したもの
であって、軽負荷時を示している。ＶDS（ＱM ）は、主
スイッチＱM のドレイン−ソース間電圧、ＩD （ＱM ）
は、主スイッチＱM のドレイン電流、ＶDS（ＱS ）は、
補助スイッチＱS のドレイン−ソース間電圧、ＩD （Ｑ
S ）は、補助スイッチＱS のドレイン電流である。以
下、図３および図４を参照して、従来回路の動作を説明
する。
であって、軽負荷時を示している。ＶDS（ＱM ）は、主
スイッチＱM のドレイン−ソース間電圧、ＩD （ＱM ）
は、主スイッチＱM のドレイン電流、ＶDS（ＱS ）は、
補助スイッチＱS のドレイン−ソース間電圧、ＩD （Ｑ
S ）は、補助スイッチＱS のドレイン電流である。以
下、図３および図４を参照して、従来回路の動作を説明
する。
【０００９】主スイッチＱM のオンによって、主トラン
スＴは、入力電源Ｅinから、一次巻線ｎ1 の端子１を＋
とし、端子２を−として励磁される。また、主トランス
Ｔを経て、二次側に直流分をエネルギー伝達する。
スＴは、入力電源Ｅinから、一次巻線ｎ1 の端子１を＋
とし、端子２を−として励磁される。また、主トランス
Ｔを経て、二次側に直流分をエネルギー伝達する。
【００１０】主スイッチＱM がターンオフすると、主ト
ランスＴの一次巻線ｎ1 に、端子２を＋とし、端子１を
−とする逆電圧が発生し、サージ吸収用コンデンサＣS
は、補助スイッチＱS の内蔵ダイオードを経て充電され
る。このとき、主トランスＴの漏れインダクタンスおよ
び配線のインダクタンスによるサージ電圧は、サージ吸
収用コンデンサＣS によって吸収される。
ランスＴの一次巻線ｎ1 に、端子２を＋とし、端子１を
−とする逆電圧が発生し、サージ吸収用コンデンサＣS
は、補助スイッチＱS の内蔵ダイオードを経て充電され
る。このとき、主トランスＴの漏れインダクタンスおよ
び配線のインダクタンスによるサージ電圧は、サージ吸
収用コンデンサＣS によって吸収される。
【００１１】次に主トランスＴの漏れインダクタンスお
よび配線のインダクタンスの蓄積エネルギーが発生終了
すると、一次巻線ｎ1 のインダクタンスに基づく逆電圧
によって、サージ吸収用コンデンサＣs が充電し続けら
れる。
よび配線のインダクタンスの蓄積エネルギーが発生終了
すると、一次巻線ｎ1 のインダクタンスに基づく逆電圧
によって、サージ吸収用コンデンサＣs が充電し続けら
れる。
【００１２】このとき、補助スイッチＱS をオンさせる
と、サージ吸収用コンデンサＣS に充電された電圧ＶCS
と入力電圧Ｅinの差分ＶCS−Ｅinの電圧が、主トランス
Ｔに対して、一次巻線ｎ1 の端子２を＋とし端子１を−
として印加され、主トランスＴを逆励磁する。
と、サージ吸収用コンデンサＣS に充電された電圧ＶCS
と入力電圧Ｅinの差分ＶCS−Ｅinの電圧が、主トランス
Ｔに対して、一次巻線ｎ1 の端子２を＋とし端子１を−
として印加され、主トランスＴを逆励磁する。
【００１３】次に補助スイッチＱS がオフすると、主ト
ランスＴの逆励磁に基づく逆電圧が、一次巻線ｎ1 の端
子１を＋とし端子２を−として発生する。この逆電圧
が、入力電圧Ｅinより大きい状態では、主スイッチＱM
の内蔵ダイオードが導通し、主スイッチＱM のドレイン
−ソース間電圧を０にする（主スイッチＱM の内蔵ダイ
オードの電圧降下を無視すると）。
ランスＴの逆励磁に基づく逆電圧が、一次巻線ｎ1 の端
子１を＋とし端子２を−として発生する。この逆電圧
が、入力電圧Ｅinより大きい状態では、主スイッチＱM
の内蔵ダイオードが導通し、主スイッチＱM のドレイン
−ソース間電圧を０にする（主スイッチＱM の内蔵ダイ
オードの電圧降下を無視すると）。
【００１４】その後、主スイッチＱM をオンにすること
によって、主スイッチＱM のターンオン時のゼロ電圧ス
イッチングが達成される。
によって、主スイッチＱM のターンオン時のゼロ電圧ス
イッチングが達成される。
【００１５】主スイッチＱM のターンオフ時には、主ス
イッチＱM の出力容量または強制的に付加した外部出力
容量によって、ターンオフ時の発生電圧の傾斜ｄＶ／ｄ
ｔを抑制することによって、ターンオフ時のスイッチン
グ損失を低減することができる。
イッチＱM の出力容量または強制的に付加した外部出力
容量によって、ターンオフ時の発生電圧の傾斜ｄＶ／ｄ
ｔを抑制することによって、ターンオフ時のスイッチン
グ損失を低減することができる。
【００１６】
【発明が解決しようとする課題】図３に示された従来回
路では、主トランスＴの一次巻線ｎ1 の逆励磁電流が主
トランスＴの二次側伝達直流電流より大きい軽負荷（無
負荷）時には、ゼロ電圧スイッチングが行われるが、主
トランスＴの二次側伝達直流電流が大きい重負荷時に
は、ターンオン時に、主スイッチＱM の電圧が０になる
前に、主スイッチの電流が流れるため、ゼロ電圧スイッ
チングが成立しないようになり、無損失スイッチングを
実現することができない。
路では、主トランスＴの一次巻線ｎ1 の逆励磁電流が主
トランスＴの二次側伝達直流電流より大きい軽負荷（無
負荷）時には、ゼロ電圧スイッチングが行われるが、主
トランスＴの二次側伝達直流電流が大きい重負荷時に
は、ターンオン時に、主スイッチＱM の電圧が０になる
前に、主スイッチの電流が流れるため、ゼロ電圧スイッ
チングが成立しないようになり、無損失スイッチングを
実現することができない。
【００１７】図５は、従来回路の重負荷時における各部
波形を示したものであって、図４の場合と同じものを同
じ記号で示している。図５においては、二次側伝達直流
電流が大きいため、主スイッチＱM のターンオン時に、
主スイッチＱM の電圧ＶDS（ＱM ）が０になる前に、電
流ＩD （ＱM ）が流れるため、電圧，電流がともに０で
ない期間ｔ1 を生じ、スイッチング損失を発生すること
が示されている。
波形を示したものであって、図４の場合と同じものを同
じ記号で示している。図５においては、二次側伝達直流
電流が大きいため、主スイッチＱM のターンオン時に、
主スイッチＱM の電圧ＶDS（ＱM ）が０になる前に、電
流ＩD （ＱM ）が流れるため、電圧，電流がともに０で
ない期間ｔ1 を生じ、スイッチング損失を発生すること
が示されている。
【００１８】このようなスイッチング損失があると、特
に、インバータ回路の動作周波数が高くなった場合にこ
れに基づく損失が増加して、コンバータ回路の効率を低
下させることになるという問題がある。
に、インバータ回路の動作周波数が高くなった場合にこ
れに基づく損失が増加して、コンバータ回路の効率を低
下させることになるという問題がある。
【００１９】本発明は、このような従来技術の課題を解
決しようとするものであって、フォワードコンバータ型
の電源装置における、パルス幅制御されたインバータ回
路において、重負荷時においても、主スイッチのターン
オン時のゼロ電圧スイッチングを可能にする、インバー
タ回路を提供することを目的としている。
決しようとするものであって、フォワードコンバータ型
の電源装置における、パルス幅制御されたインバータ回
路において、重負荷時においても、主スイッチのターン
オン時のゼロ電圧スイッチングを可能にする、インバー
タ回路を提供することを目的としている。
【００２０】
【課題を解決するための手段】上述の課題を解決するた
め、本発明のインバータ回路においては、以下のような
具体的解決手段を備えている。
め、本発明のインバータ回路においては、以下のような
具体的解決手段を備えている。
【００２１】(1) 主トランスＴの一次巻線ｎ1 に直列に
挿入された主スイッチＱM をパルス幅制御して入力電圧
Ｅinをスイッチングするとともに、主スイッチＱM と並
列にサージ吸収用コンデンサＣS と補助スイッチＱS の
直列回路を備えることによって、ターンオフ時のゼロ電
圧スイッチングを行うようにしたフォワードコンバータ
型スイッチング電源装置における直流交流変換を行うイ
ンバータ回路において、主トランスＴの一次側におけ
る、主スイッチＱM とサージ吸収用コンデンサＣ S と補
助スイッチＱS の直列回路との並列回路以外の部分に直
列に付加インダクタンスＬ2 を挿入する。
挿入された主スイッチＱM をパルス幅制御して入力電圧
Ｅinをスイッチングするとともに、主スイッチＱM と並
列にサージ吸収用コンデンサＣS と補助スイッチＱS の
直列回路を備えることによって、ターンオフ時のゼロ電
圧スイッチングを行うようにしたフォワードコンバータ
型スイッチング電源装置における直流交流変換を行うイ
ンバータ回路において、主トランスＴの一次側におけ
る、主スイッチＱM とサージ吸収用コンデンサＣ S と補
助スイッチＱS の直列回路との並列回路以外の部分に直
列に付加インダクタンスＬ2 を挿入する。
【００２２】(2) (1) の場合に、付加インダクタンスＬ
2 を、主スイッチＱM の電流ＩD （ＱM ）に対して、主
スイッチＱM の電圧ＶDS（ＱM ）０の状態で立ち上がる
ような遅れ時間ｔ2 を与えるものとする。
2 を、主スイッチＱM の電流ＩD （ＱM ）に対して、主
スイッチＱM の電圧ＶDS（ＱM ）０の状態で立ち上がる
ような遅れ時間ｔ2 を与えるものとする。
【００２３】(3) (1) または(2) の場合に、付加インダ
クタンスＬ2 に代えて、可飽和インダクタンスを用い
る。
クタンスＬ2 に代えて、可飽和インダクタンスを用い
る。
【００２４】
【発明の実施の形態】図１は、本発明の一実施形態を示
したものであって、図３の場合と同じものを同じ番号で
示し、Ｌ2 は主トランスＴの一次巻線に直列に挿入され
た付加インダクタンスである。
したものであって、図３の場合と同じものを同じ番号で
示し、Ｌ2 は主トランスＴの一次巻線に直列に挿入され
た付加インダクタンスである。
【００２５】図１に示された回路における、主スイッチ
ＱM,補助スイッチＱS の動作、およびサージ吸収用コン
デンサＣS の作用は、図３に示された従来回路の場合と
同様である。
ＱM,補助スイッチＱS の動作、およびサージ吸収用コン
デンサＣS の作用は、図３に示された従来回路の場合と
同様である。
【００２６】図１に示された回路においては、主スイッ
チＱM と、補助スイッチＱS とサージ吸収用コンデンサ
ＣS との直列回路とを並列に接続した回路以外の部分に
おいて、主トランスＴの一次側におけるスイッチングラ
インに、付加インダクタンスＬ2 を挿入したことによっ
て、主スイッチＱM のターンオン, ターンオフ時におけ
る、電流の立ち上がり, 立ち下がりを、主トランスＴの
一次側洩れインダクタンスと付加インダクタンスＬ2 と
の和によって抑制して、時間的に遅れを持たせるように
する。
チＱM と、補助スイッチＱS とサージ吸収用コンデンサ
ＣS との直列回路とを並列に接続した回路以外の部分に
おいて、主トランスＴの一次側におけるスイッチングラ
インに、付加インダクタンスＬ2 を挿入したことによっ
て、主スイッチＱM のターンオン, ターンオフ時におけ
る、電流の立ち上がり, 立ち下がりを、主トランスＴの
一次側洩れインダクタンスと付加インダクタンスＬ2 と
の和によって抑制して、時間的に遅れを持たせるように
する。
【００２７】図２は、本発明回路の各部波形を示したも
のであって、図４および図５の場合と同じものを同じ記
号で示している。図中において、ｔ2 は主トランスＴの
一次側洩れインダクタンスと付加インダクタンスＬ2 と
の和に基づく、主スイッチＱ M の電流ＩD （ＱM ）の立
ち上がりの時間遅れを示している。
のであって、図４および図５の場合と同じものを同じ記
号で示している。図中において、ｔ2 は主トランスＴの
一次側洩れインダクタンスと付加インダクタンスＬ2 と
の和に基づく、主スイッチＱ M の電流ＩD （ＱM ）の立
ち上がりの時間遅れを示している。
【００２８】本発明のインバータ回路においては、重負
荷時等のように、主トランスＴの二次側に伝達される直
流電流が大きい場合、すなわち、直流電流が主トランス
Ｔの一次巻線ｎ1 の逆励磁電流よりも大きい場合でも、
主スイッチＱM のターンオン時の、主スイッチのドレイ
ン電流ＩD （ＱM ）の立ち上がりの時間を遅らせるた
め、直流電流が流れる始める前に、主スイッチＱM のド
レイン−ソース間電圧Ｖ DS（ＱM ）を０にすることがで
きる。
荷時等のように、主トランスＴの二次側に伝達される直
流電流が大きい場合、すなわち、直流電流が主トランス
Ｔの一次巻線ｎ1 の逆励磁電流よりも大きい場合でも、
主スイッチＱM のターンオン時の、主スイッチのドレイ
ン電流ＩD （ＱM ）の立ち上がりの時間を遅らせるた
め、直流電流が流れる始める前に、主スイッチＱM のド
レイン−ソース間電圧Ｖ DS（ＱM ）を０にすることがで
きる。
【００２９】従って、図１に示されたインバータ回路に
よれば、全負荷時においても、主スイッチＱM のターン
オン時のゼロ電圧スイッチングを行うことが可能とな
り、インバータ回路における、ターンオン時の無損失ス
イッチングを実現することができる。
よれば、全負荷時においても、主スイッチＱM のターン
オン時のゼロ電圧スイッチングを行うことが可能とな
り、インバータ回路における、ターンオン時の無損失ス
イッチングを実現することができる。
【００３０】図１の回路における付加インダクタンスＬ
2 の大きさは、回路条件によって異なり、実験的に最適
値を求めることができるが、一例として、動作周波数２
００ｋHzの場合、１．５μＨ程度である。
2 の大きさは、回路条件によって異なり、実験的に最適
値を求めることができるが、一例として、動作周波数２
００ｋHzの場合、１．５μＨ程度である。
【００３１】また、付加インダクタンスとして、固定イ
ンダクタンスに代えて、可飽和型インダクタンス（Ｓ
Ｒ）を用いることも可能である。この場合は、スイッチ
ング終了後における、インダクタンスの電圧降下を除去
して、回路効率を向上させることができる。
ンダクタンスに代えて、可飽和型インダクタンス（Ｓ
Ｒ）を用いることも可能である。この場合は、スイッチ
ング終了後における、インダクタンスの電圧降下を除去
して、回路効率を向上させることができる。
【００３２】
【発明の効果】以上説明したように本発明によれば、イ
ンバータ回路において、主トランスの一次側に直列に挿
入した付加インダクタンスによって、主スイッチの電流
立ち上がりに時間的遅れを与えて、主スイッチのドレイ
ン電流が流れる以前に、主スイッチのドレイン−ソース
間電圧がゼロになるようにしたので、負荷電流が増加し
た場合でも、主スイッチのゼロ電圧スイッチングを実現
することができる。
ンバータ回路において、主トランスの一次側に直列に挿
入した付加インダクタンスによって、主スイッチの電流
立ち上がりに時間的遅れを与えて、主スイッチのドレイ
ン電流が流れる以前に、主スイッチのドレイン−ソース
間電圧がゼロになるようにしたので、負荷電流が増加し
た場合でも、主スイッチのゼロ電圧スイッチングを実現
することができる。
【００３３】このように本発明によれば、インバータ回
路において、主スイッチのターンオン時における無損失
スイッチングを実現することができ、従って、パルス幅
制御されたインバータ回路を備えたフォワードコンバー
タ型の電源装置等における、高効率化が可能となる。こ
のような効果は、インバータ回路を高周波化した場合
に、特に顕著になる。
路において、主スイッチのターンオン時における無損失
スイッチングを実現することができ、従って、パルス幅
制御されたインバータ回路を備えたフォワードコンバー
タ型の電源装置等における、高効率化が可能となる。こ
のような効果は、インバータ回路を高周波化した場合
に、特に顕著になる。
【図１】本発明の一実施形態を示す図である。
【図２】本発明回路の各部波形を示す図である。
【図３】従来のインバータ回路を示す図である。
【図４】従来回路の各部波形を示す図である。
【図５】従来回路の重負荷時における各部波形を示す図
である。
である。
Ｔ 主トランス ＱM 主スイッチ ＣS サージ吸収用コンデンサ ＱS 補助スイッチ Ｌ2 付加インダクタンス
Claims (3)
- 【請求項１】 主トランスの一次巻線に直列に挿入され
た主スイッチをパルス幅制御して入力電圧をスイッチン
グするとともに、該主スイッチと並列にサージ吸収用コ
ンデンサと補助スイッチの直列回路を備えることによっ
て、ターンオフ時のゼロ電圧スイッチングを行うように
したフォワードコンバータ型スイッチング電源装置にお
ける直流交流変換を行うインバータ回路において、 前記主トランスの一次側における、前記主スイッチとサ
ージ吸収用コンデンサと補助スイッチの直列回路との並
列回路以外の部分に直列に付加インダクタンスを挿入し
たことを特徴とするインバータ回路。 - 【請求項２】 前記付加インダクタンスＬ2 が、主スイ
ッチの電流に対して、主スイッチの電圧０の状態で立ち
上がるような遅れ時間を与えるものであることを特徴と
する請求項１に記載のインバータ回路。 - 【請求項３】 前記付加インダクタンスに代えて、可飽
和インダクタンスを用いることを特徴とする請求項１ま
たは２に記載のインバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069570A JPH09261960A (ja) | 1996-03-26 | 1996-03-26 | インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8069570A JPH09261960A (ja) | 1996-03-26 | 1996-03-26 | インバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261960A true JPH09261960A (ja) | 1997-10-03 |
Family
ID=13406584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8069570A Pending JPH09261960A (ja) | 1996-03-26 | 1996-03-26 | インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09261960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512402B1 (ko) * | 2001-09-28 | 2005-09-07 | 산켄덴키 가부시키가이샤 | 스위칭 전원 장치 |
-
1996
- 1996-03-26 JP JP8069570A patent/JPH09261960A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100512402B1 (ko) * | 2001-09-28 | 2005-09-07 | 산켄덴키 가부시키가이샤 | 스위칭 전원 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038148A (en) | Self-driven synchronous rectification scheme | |
| US6256214B1 (en) | General self-driven synchronous rectification scheme for synchronous rectifiers having a floating gate | |
| US5438498A (en) | Series resonant converter having a resonant snubber | |
| JP2806320B2 (ja) | 同期整流回路 | |
| US7272021B2 (en) | Power converter with isolated and regulated stages | |
| US6469913B2 (en) | Switching power supply device having series capacitance | |
| US8035995B2 (en) | ACDC converter | |
| US6344768B1 (en) | Full-bridge DC-to-DC converter having an unipolar gate drive | |
| US20050243579A1 (en) | Power system having multiple power converters with reduced switching loss | |
| US6108218A (en) | Switching power supply with power factor control | |
| US20100220500A1 (en) | Power converter and method for controlling power converter | |
| WO2001067588A1 (en) | Synchronous rectification in a flyback converter | |
| US6952354B1 (en) | Single stage PFC power converter | |
| US7362598B2 (en) | Synchronous rectifier gate drive shutdown circuit | |
| CN112510976B (zh) | 一种有源钳位反激变换器、控制器及其控制方法 | |
| JPH04368464A (ja) | 直流電源装置 | |
| US6239989B1 (en) | Forward converter with improved reset circuitry | |
| US12021457B2 (en) | DC-DC converter with bridge circuit for voltage-free switching, and associated method | |
| JP3328671B2 (ja) | 同期整流回路、これを備えたフォワードコンバータおよび同期整流方法 | |
| JPH09261960A (ja) | インバータ回路 | |
| CN112532066A (zh) | 一种新型零电压切换控制电路、方法及电压变换器 | |
| JP3493273B2 (ja) | 三相整流器の力率改善回路 | |
| JP2835899B2 (ja) | 電流不連続モードの他励式スイッチング電源のソフトスイッチング回路 | |
| KR100428422B1 (ko) | 영전압 스위칭 풀브리지 컨버터 | |
| JPH10225114A (ja) | 同期整流回路 |