JP3711555B2 - Ｄｃ／ｄｃコンバータ - Google Patents
Ｄｃ／ｄｃコンバータ Download PDFInfo
- Publication number
- JP3711555B2 JP3711555B2 JP2002083508A JP2002083508A JP3711555B2 JP 3711555 B2 JP3711555 B2 JP 3711555B2 JP 2002083508 A JP2002083508 A JP 2002083508A JP 2002083508 A JP2002083508 A JP 2002083508A JP 3711555 B2 JP3711555 B2 JP 3711555B2
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- circuit
- output voltage
- main switching
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブクランプ回路を有するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御方法に関し、軽負荷時の損失を低減するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御方法に関するものである。
【０００２】
【従来の技術】
スイッチング電源等の電源装置においては、直流入力電圧を絶縁して負荷回路に電力を供給する装置として、ＤＣ／ＤＣコンバータが用いられている。このような構成のＤＣ／ＤＣコンバータは、絶縁トランスの一次側巻線と二次側巻線の極性の違いによって、フォワード型とフライバック型が存在し、例えばフォワード型のＤＣ／ＤＣコンバータとして、米国特許ＵＳＰ４４４１１４６，ＵＳＰ４９５９７６４等に開示されているようなものが知られている。このような装置を図１０に示し説明する。
【０００３】
図１０において、Ｖ１１は直流入力電源、Ｃ１１，Ｃ１２はコンデンサ、Ｃ１３，Ｃ２１はコンデンサ、Ｑ１１，Ｑ１２はスイッチング素子、Ｄ１１，Ｄ１２はダイオード、Ｄ２１，Ｄ２２はダイオード、Ｎｐ，Ｎｓは巻線、Ｌ２１はコイル、Ｌｒは洩れインダクタンス、Ａはエラーアンプ、ＣＴＬ１１，１２は制御部である。コンデンサＣ１３、スイッチング素子Ｑ１２は、アクティブクランプ回路を構成する。巻線Ｎｐ，ＮｓはトランスＴ１を構成し、Ｄ２１，Ｄ２２は整流回路を構成する。
【０００４】
直流入力電源Ｖ１１は、正電圧を、コンデンサＣ１３の一端と、巻線Ｎｐの一端とに接続する。ここで、トランスＴ１の洩れインダクタンスＬｒが、コンデンサＣ１３の一端と巻線Ｎｐの一端とにあらわれる。コンデンサＣ１３は、他端をスイッチング素子Ｑ１２の一端に接続する。巻線Ｎｐは１次側巻線で、他端をスイッチング素子Ｑ１１の一端に接続する。スイッチング素子Ｑ１２はサブスイッチング素子で、他端をスイッチング素子Ｑ１１の一端に接続する。スイッチング素子Ｑ１１はメインスイッチング素子で、他端を直流入力電源Ｖの負電圧に接続する。
【０００５】
ダイオードＤ１１，Ｄ１２は、カソードを、それぞれスイッチング素子Ｑ１１，Ｑ１２の一端に接続し、アノードを、それぞれスイッチング素子Ｑ１１，Ｑ１２の他端に接続する。コンデンサＣ１１，Ｃ１２は、それぞれスイッチング素子Ｑ１１，Ｑ１２に並列に接続する。ダイオードＤ１１、コンデンサＣ１１、スイッチング素子Ｑ１１は、ＭＯＳＦＥＴを構成し、スイッチング素子Ｑ１１の一端がドレイン、他端がソースとなる。同様に、ダイオードＤ１２、コンデンサＣ１２、スイッチング素子Ｑ１２は、ＭＯＳＦＥＴを構成し、スイッチング素子Ｑ１２の一端がドレイン、他端がソースとなる。
【０００６】
巻線Ｎｓは２次側巻線で、一端をダイオードＤ２１にアノードに接続し、他端をダイオードＤ２２のアノードに接続する。ダイオードＤ２１はフォワード整流器で、カソードをコイルＬ２１の一端に接続する。ダイオードＤ２２はフライホイール整流器で、カソードをコイルＬ２１の一端に接続する。コイルＬ２１はインダクタンス素子で、他端をコンデンサＣ２１の一端に接続する。コンデンサＣ２１は平滑コンデンサで、他端を巻線Ｎｓの他端に接続する。エラーアンプＡは、マイナス端をコンデンサＣ２１の一端に接続し、プラス端を、基準電圧（所望出力電圧）を介して、コンデンサＣ２１の他端に接続し、出力電圧と所望出力電圧との誤差であるフィードバック信号を出力する。
【０００７】
制御部ＣＴＬ１１，ＣＴＬ１２は、それぞれスイッチング素子Ｑ１１，Ｑ１２のオン／オフを行う。
【０００８】
さらに、制御部ＣＴＬ１１，ＣＴＬ１２の具体的構成を図１１に示し説明する。
制御部ＣＴＬ１１は、発振回路１１、ＰＷＭ（パルス幅変調）回路１２、遅延回路１３、駆動回路１４から構成される。発振回路１１は、発振周波数信号を出力する。ＰＷＭ回路１２は、発振回路１１からの発振周波数信号とエラーアンプＡからのフィードバック信号とにより、ＰＷＭ信号を出力する。遅延回路１３は、ＰＷＭ回路１２のＰＷＭ信号を遅延する。駆動回路１４は、遅延回路１３の出力を入力し、スイチング素子Ｑ１１のオン／オフを行う。そして、各回路は、直流入力電源Ｖ１１の負電圧をグランドとする。
【０００９】
制御部ＣＴＬ１２は、遅延回路２１、レベルシフト回路２２、駆動回路２３から構成される。遅延回路２１は、直流入力電源Ｖ１１の負電圧をグランドにし、ＰＷＭ回路１１のＰＷＭ信号を遅延する。レベルシフト回路２２は、直流入力電源Ｖ１１の負電圧、スイッチング素子Ｑ１２の他端をグランドにし、遅延回路２１の出力とＰＷＭ回路のＰＷＭ信号とにより、高電圧レベルにシフトした信号を出力する。駆動回路２３は、スイッチング素子Ｑ１２の他端をグランドにし、レベルシフト回路２２の出力を入力し、スイッチング素子Ｑ１２のオン／オフを行う。
【００１０】
このような装置を以下に説明する。まず、全体動作について説明する。制御回路ＣＴＬ１１，ＣＴＬ１２は、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２とを交互にオン／オフすると共に、同時にオンしないように、デットタイムが設けられる。
【００１１】
図１０の実線で示すように、スイッチング素子Ｑ１１がオン、スイッチング素子Ｑ１２がオフしている期間は、ダイオードＤ２１を通して電流が流れる。この電流は、図示しない負荷に電流を供給すると共に、２次側のコイルＬ２１を励磁してエネルギーを貯える。
【００１２】
スイッチング素子Ｑ１１がターンオフし、スイッチング素子Ｑ１２がターンオンするまでの期間は、ダイオードＤ２１に流れる電流が減少し、ダイオードＤ２２に流れる電流が増加する。
【００１３】
図１０の破線で示すように、スイッチング素子Ｑ１１がオフ、スイッチング素子Ｑ１２がオンしている期間は、コイルＬ２１に貯えられたエネルギーによってダイオードＤ２２を通して電流が流れる。
【００１４】
スイッチング素子Ｑ１２がターンオフし、スイッチング素子Ｑ１１がターンオンするまでの期間は、ダイオードＤ２２に流れる電流が減少し、ダイオードＤ２１に流れる電流が増加する。
【００１５】
次に、制御回路ＣＴＬ１１，ＣＴＬ１２の動作について説明する。まず、定常負荷時の動作について、図１２を用いて説明する。図１２は図１１に示す装置の定常負荷時の動作を示したタイミングチャートである。図１２において、（ａ）はスイッチング素子Ｑ１１のドレイン−ソース電圧Ｖｄｓ、（ｂ）はスイッチング素子Ｑ１１のドレイン−ソース電流Ｉｄｓ、（ｃ）はスイッチング素子Ｑ１２のドレイン−ソース電圧Ｖｄｓ、（ｄ）はスイッチング素子Ｑ１２のドレイン−ソース電流Ｉｄｓ、（ｅ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路１４の出力、（ｆ）は発振回路１１の出力、（ｇ）はＰＷＭ回路１２の出力、（ｈ）は遅延回路１３の出力、（ｉ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路２３の出力、（ｊ）は遅延回路２１の出力、（ｋ）はレベルシフト回路２２の出力である。
【００１６】
時刻ｔ０のとき、発振回路１１の出力がハイレベルとなり、ＰＷＭ回路１２は、エラーアンプＡのフィードバック信号がハイレベルのとき、ハイレベルを出力する。この出力により、レベルシフト回路２２はロウレベルを出力する。この出力により、駆動回路２３はスイッチング素子Ｑ１２をターンオフする。
【００１７】
時刻ｔ１のとき、遅延回路１３が、ＰＷＭ回路１２の出力を、メインスイッチング素子Ｑ１１とサブスイッチング素子Ｑ１２とが同時にオンしないように遅延した信号を出力する。この遅延回路１３の出力により、駆動回路１４は、スイッチング素子Ｑ１１をターンオンする。
【００１８】
時刻ｔ２のとき、エラーアンプＡのフィードバック信号の電圧に応じたパルス幅に達すると、ＰＷＭ回路１２は信号を反転させ、遅延回路１３，２１、レベルシフト回路２３に出力する。遅延回路２１は、スイッチング素子Ｑ１１，１２が同時にオンしないように、ＰＷＭ回路１２の立ち下がりで立ち上がる。
【００１９】
時刻ｔ３のとき、遅延回路１３の出力が反転すると、駆動回路１４の出力をロウレベルにし、スイッチング素子Ｑ１１をターンオフさせる。遅延回路２１は、信号を遅延させた状態、ハイレベルを保持する。
【００２０】
時刻ｔ４のとき、遅延回路２１の信号が反転すると、駆動回路２３にて増幅され、スイッチング素子Ｑ１２をターンオフさせる。再び、ＰＷＭ回路１２の出力が反転するまで（時刻ｔ５）、スイッチング素子Ｑ１２はオンし続ける。
【００２１】
次に、軽負荷時の動作について図１３を用いて説明する。図１３は図１１に示す装置の軽負荷時の動作を示したタイミングチャートである。図１３において、（ａ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路１４の出力、（ｂ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路２３の出力、（ｃ）はエラーアンプＡのフィードバック信号、（ｄ）は発振回路１１の出力、（ｅ）はＰＷＭ回路１２の出力、（ｆ）は遅延回路１３の出力、（ｇ）は遅延回路２１の出力、（ｈ）はレベルシフト回路２２の出力である。
【００２２】
時刻ｔ０−ｔ１の間、発振回路１１の信号が、ＰＷＭ回路１２に入力されても、エラーアンプＡからのフィードバック信号がロウレベルのときは、スイッチング素子Ｑ１１のターンオンが禁止される。スイッチング素子Ｑ１１がターンオンしなくなると、サブスイッチンス素子Ｑ１２のゲートには電圧が印加され続け、スイッチング素子Ｑ１２はオン状態を保持する。このとき、クランプコンデンサＣ１３とトランスＴ１の洩れインダクタンスＬｒが共振して、コンデンサＣ１３に貯えられている電荷が放電してしまう。
【００２３】
時刻ｔ１のとき、フィードバック信号がハイレベル状態で、発振回路１１からＰＷＭ回路１２に信号が入力されると、ＰＷＭ回路１２の出力信号が反転し、レベルシフト回路２２に信号が入力され、スイッチング素子Ｑ１２がターンオフする。同時に、遅延回路１３に、ＰＷＭ回路１２からの信号が入力され、遅延時間を経て、駆動回路１４により、スイッチング素子Ｑ１１がターンオンする。
【００２４】
時刻ｔ２のとき、ＰＷＭ回路１２は、エラーアンプＡのフィードバック信号に応じたパルス幅に達し、信号が反転する。この反転後、遅延時間を経て、遅延回路１３も信号が反転し、駆動回路１４により、スイッチング素子Ｑ１１をターンオフする。これにより、コンデンサＣ１３が充電される。同時に、ＰＷＭ回路１２の信号は、遅延回路２１に入力され、遅延回路２１は立ち上がる。
【００２５】
時刻ｔ３のとき、遅延回路２１は、立ち上がってから、スイッチング素子Ｑ１１，Ｑ１２が同時にオンしない遅延時間で、出力する信号を反転させる。この遅延回路２１の出力により、レベルシフト回路２２は、信号を反転させ、駆動回路２３により、スイッチング素子Ｑ１２をターンオフする。そして、時刻ｔ４のとき、再び、時刻ｔ０の状態になる。
【００２６】
つまり、軽負荷時にはフィードバック制御の応答特性により、メインスイッチング素子Ｑ１１が一定期間停止する間欠発振動作となる。スイッチング素子Ｑ１１が停止する期間はサブスイッチング素子Ｑ１２がオンし続けるため、クランプコンデンサＣ１３に充電される電荷は、コンデンサＣ１３と洩れインダクタンスＬｒとの共振して放電されてしまい、０．５ＣＶ２ｆ（Ｃ：コンデンサＣ１３の容量、Ｖ：コンデンサＣ１３に印加する電圧、ｆ：発振回路１１の出力周波数）のエネルギーが消費され損失となる。
【００２７】
【発明が解決しようとする課題】
環境への配慮として電子機器の損失低減が要求されており、特に待機状態の損失低減が重要視されている。しかし、アクティブクランプ回路を有するＤＣ／ＤＣコンバータは、軽負荷時に間欠発振するが、メインスイッチング素子Ｑ１１がオフしても、サブスイッチング素子Ｑ１２がオン状態を保持する。このため、クランプコンデンサＣ１３に貯えられた電荷が放電されてしまい、大きな損失が生じてしまうという問題点があった。
【００２８】
そこで、本発明の目的は、軽負荷時の損失を低減するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御方法を実現することにある。
【００２９】
【課題を解決するための手段】
第１の本発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が１次側巻線に並列に接続されるＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を有することを特徴とするＤＣ／ＤＣコンバータ。
【００３０】
第２の本発明は、
１次側巻線と２次側巻線とを備えたトランスと、
電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、
前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、
前記２次側巻線の発生する電流を整流する整流回路と、
この整流回路の出力を入力する平滑コンデンサと
を有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記サブスイッチング素子間の電圧変化により、前記メインスイッチング素子のオフ動作検出後、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を設けたことを特徴とするものである。
【００３１】
第３の本発明は、
１次側巻線と２次側巻線とを備えたトランスと、
電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、
前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、
前記２次側巻線の発生する電流を整流する整流回路と、
この整流回路の出力を入力する平滑コンデンサと
を有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記トランスに備えられる第１の補助巻線と、
この第１の補助巻線の電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を設けたことを特徴とするものである。
【００３２】
第４の本発明は、
１次側巻線と２次側巻線とを備えたトランスと、
電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、
前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、
前記２次側巻線の発生する電流を整流する整流回路と、
この整流回路の出力を入力する平滑コンデンサと
を有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記１次側巻線の電圧変化を検出し、絶縁を行う第１の補助トランスと、
この第１の補助トランスの電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を設けたことを特徴とするものである。
【００３３】
第５の本発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が１次側巻線に並列に接続されるＤＣ／ＤＣコンバータの制御方法において、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフし、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御することを特徴とするものである。
【００３４】
第６の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御する第２の制御部と、
を有し、
前記アクティブクランプ回路は、前記メインスイッチング素子に並列に接続されることを特徴とするものである。
【００３５】
第７の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御する第２の制御部と、
を有し、
前記トランスの１次側に第１の補助巻線を設け、この補助巻線に前記アクティブクランプ回路が並列に接続されることを特徴とするものである。
【００３６】
第８の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と、
を有し、
前記トランスの１次側巻線に前記アクティブクランプ回路が並列に接続され、前記第１の制御部の共通電位点と、前記第２の制御部の共通電位点とを同電位とすることを特徴とするものである。
【００３７】
第９の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が、前記メインスイッチング素子に並列に接続されるＤＣ／ＤＣコンバータの制御方法であって、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御することを特徴とするものである。
【００３８】
第１０の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が、前記トランスの１次側に設けられた補助巻線に並列に接続されたＤＣ／ＤＣコンバータの制御方法であって、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御することを特徴とするものである。
【００３９】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した要部構成図である。ここで、図１０，１１と同一のものは同一符号を付し説明を省略する。
【００４０】
図１において、第１の制御部ＣＴＬ１３は、エラーアンプＡのフィードバック信号に基づいて、メインスイッチング素子Ｑ１１をオン／オフ制御する。第２の制御部ＣＴＬ１４は、メインスイッチング素子Ｑ１１のオフ動作後に、所望時間、サブスイッチング素子Ｑ１２をオン制御する。
【００４１】
制御部ＣＴＬ１３は、補助巻線Ｎｂ、トリガ回路３１、リスタート回路３２、ＰＷＭ回路３３、駆動回路３４から構成される。補助巻線Ｎｂは、トランスＴ１に設けられ、一端を直流入力電源Ｖ１１の負電圧に接続し、巻線Ｎｐの電圧変化を検出する。トリガ回路３１は、補助巻線Ｎｂの他端に接続し、補助巻線Ｎｂの電圧変化により、サブスイッチング素子Ｑ１２のオフ動作を検出し、トリガ信号を出力する。リスタート回路３２は、トリガ回路３１のトリガ信号により、リセットされ、所定時間（ここでは一定時間）経過ごとに、リスタート信号を出力する。ＰＷＭ回路３３は、トリガ回路３１のトリガ信号、リスタート回路３２のリスタート信号、エラーアンプＡのフィードバック信号により、ＰＷＭ信号を出力する。駆動回路３４は、ＰＷＭ回路３３のＰＷＭ信号を入力し、スイッチング素子Ｑ１１のオン／オフを行う。各回路は、直流入力電源Ｖ１１の負電圧をグランドとする。
【００４２】
制御部ＣＴＬ１４は、ダイオードＤ１３、トリガ回路４１、タイマ回路４２、駆動回路４３から構成される。ダイオードＤ１３は、カソードをコンデンサＣ１３とスイッチング素子Ｑ１２との間に接続する。トリガ回路４１は、ダイオードＤ１３のアノードに接続し、トリガ信号を出力する。タイマ回路４２はパルス幅回路で、トリガ回路４１のトリガ信号を入力し、所望のパルス幅を設定する。駆動回路４３は、タイマ４２の出力を入力し、スイッチング素子Ｑ１２のオン／オフを行う。各回路は、スイッチング素子Ｑ１２の他端をグランドとする。
【００４３】
このような装置の動作を以下で説明する。ここで、全体動作は従来と同一であるので、説明を省略する。まず、定常負荷時の動作について、図２を用いて説明する。図２は、図１に示す装置の定常負荷時の動作を説明するタイミングチャートである。図２におて、（ａ）〜（ｄ）は図１２と同一、（ｅ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路３４の出力、（ｆ）はトリガ回路３１の出力、（ｇ）はＰＷＭ回路３３の出力、（ｈ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路３４の出力、（ｉ）はトリガ回路４１の出力、（ｊ）はタイマ回路４２のの出力である。
【００４４】
時刻ｔ０のとき、サブスイッチング素子Ｑ１２がターンオフすると、巻線Ｎｐの電流の流れが反転し、補助巻線Ｎｂの電圧が反転する。つまり、スイッチング素子Ｑ１２のドレイン−ソース電圧が反転し上昇を始める。スイッチング素子Ｑ１２のドレイン−ソース電圧Ｖｄｓの上昇が、巻線Ｎｐ、補助巻線Ｎｂを介して、トリガ回路３１に入力される。
【００４５】
時刻ｔ１のとき、補助巻線Ｎｂの電圧が、所定のレベルを越えて、トリガ回路３１がトリガ信号（ワンショットパルス信号）を出力する。このトリガ信号により、ＰＷＭ回路３３は、信号を反転させ、駆動回路３４に出力する。そして、駆動回路３４は、信号を増幅し、メインスイッチング素子Ｑ１１をターンオンさせる。
【００４６】
時刻ｔ２のとき、スイッチング素子Ｑ１１がオンした後、ＰＷＭ回路３３は、コンバータの出力が一定になるように、エラーアンプＡからのフィードバック信号の大きさに基づいて、設定したＰＷＭ信号を反転させる。これにより、駆動回路３４は、出力をゼロにして、スイッチング素子Ｑ１１をオフする。スイッチング素子Ｑ１１がターンオフすると、スイッチング素子Ｑ１２のドレイン−ソース間電圧が下がり始める。
【００４７】
時刻ｔ３のとき、ダイオードＤ１３を介して、トリガ回路４１は、スイッチング素子Ｑ１２のドレイン−ソース間電圧の低下を検出し、トリガ信号（ワンショットパルス信号）を出力し、タイマ回路４２を経て、駆動回路４３にて信号を増幅し、スイッチング素子Ｑ１２をターンオンする。
【００４８】
時刻ｔ４のとき、トリガ回路４１のトリガ信号は終了するが、タイマ回路４２の出力を継続する。
【００４９】
時刻ｔ５のとき、スイッチング素子Ｑ１２のオン期間が一定時間経過し、タイマ回路４２がタイムアップし、出力をゼロにする。これにより、駆動回路４３の出力もゼロになり、スイッチング素子Ｑ１２をターンオフする。
【００５０】
つまり、１次側の各スイッチング素子Ｑ１１，Ｑ１２は、コンバータ動作波形を検出して、ターンオンする自励発振で動作する。
【００５１】
次に、軽負荷時の動作について、図３を用いて説明する。図３は、図１に示す装置の軽負荷時の動作を示したフローチャートである。図３において、（ａ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路３４の出力、（ｂ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路４３の出力、（ｃ）はエラーアンプＡのフィードバック信号、（ｄ）はトリガ回路３１の出力、（ｅ）はＰＷＭ回路３３の出力、（ｆ）はリスタート回路３２の時間経過、（ｇ）はトリガ回路４１の出力、（ｈ）はタイマ回路４２の出力である。
【００５２】
時刻ｔ０のとき、トリガ回路３１がトリガ信号を出力しても、エラーアンプＡのフィードバック信号がロウレベルなので、ＰＷＭ回路３３は出力を行わない。そして、トリガ信号により、リスタート回路３２は、リセットされ、再び、タイマ動作を開始する。
【００５３】
時刻ｔ１のとき、リスタート回路３２がタイムアップし、リスタート信号を出力すると共に、タイマ動作を再開始する。このリスタート信号をＰＷＭ回路３３は入力するが、エラーアンプＡのフィードバック信号が入力されていないので、ＰＷＭ信号を出力しない。
【００５４】
時刻ｔ２のとき、再び、リスタート回路３２がタイムアップし、リスタート信号を出力すると共に、タイマ動作を再開始する。このリスタート信号を、ＰＷＭ回路３３が入力し、エラーアンプＡのフィードバック信号が入力されているので、ＰＷＭ信号を出力する。このＰＷＭ信号を入力して、駆動回路３４は、スイッチング素子Ｑ１１をターンオンする。これにより、再びコンバータが動作する。
【００５５】
時刻ｔ３のとき、ＰＷＭ回路３３が、コンバータの出力電圧が一定になるように、エラーアンプＡのフィードバック信号により、オン期間を設定し、設定が終了し、出力していた信号を反転させる。この信号により、駆動回路３４は、スイッチング素子Ｑ１１をターンオフする。これにより、スイッチング素子Ｑ１２のドレイン−ソース間電圧が低下し、トリガ回路４１がトリガ信号を出力する。このトリガ信号により、タイマ回路４２を介して、駆動回路４３はスイッチング素子Ｑ１２をターンオンする。
【００５６】
時刻ｔ４のとき、タイマ回路４２が、タイムアップすると、駆動回路４３はスイッチング素子Ｑ１２をターンオフする。
【００５７】
このような装置は以下のような効果がある。
（１）制御部ＣＴＬ１４が、サブスイッチング素子Ｑ１２のドレイン−ソース電圧変化により、メインメインスイッチング素子Ｑ１１のオフ動作を検出し、所望時間、サブスイッチング素子Ｑ１２をオン制御するので、メインスイッチング素子Ｑ１１が停止している間は、サブスイッチング素子Ｑ１２はオン動作しない。これにより、クランプコンデンサＣ１３のエネルギーを消費することなく、損失の少ない動作を実現できる。
【００５８】
また、メインスイッチング素子Ｑ１１が優先的に動作した後に、サブスイッチング素子Ｑ１２を必ず動作させることにより、メインスイッチング素子Ｑ１１が動作して発生した励磁エネルギーをクランプコンデンサＣ１３に必ず供給できるので、いかなる動作においても、アクティブクランプ動作が行われ、各素子の耐電圧をオーバーすることがない。
【００５９】
（２）トリガ回路３１，４１により、コンバータ内部の動作波形からトリガ信号を得る自励式であるため、軽負荷時にサブスイッチング素子Ｑ１２を停止するための回路を必要としない。また、スイッチング素子Ｑ１１，Ｑ１２の同時オンを防ぐデッドタイム回路が不要となる。
【００６０】
（３）制御部ＣＴＬ１３，ＣＴＬ１４は、グランドの電位が異なり、分離して動作するので、複雑なレベルシフト回路や高耐圧回路が不要となり、回路が簡単になる。特にサブスイッチング素子Ｑ１２の駆動回路４３は、一般的に使用される高耐圧駆動ＩＣやパルストランスを用いる必要がないため、小型で安価な回路で構成できる。
【００６１】
（４）トランスＴ１の補助巻線Ｎｂを用いて得る場合には、制御部ＣＴＬ１３に電源を供給するための巻線と共用することができ、小型化、安価にできる。
【００６２】
（５）制御部ＣＴＬ１３，ＣＴＬ１４は自励式制御であるため、交流電源を整流平滑した入力電源を用いた場合に、整流平滑した電圧が変動によって発振周波数が変動して、ノイズが分散し、ＥＭＩ（Electro Magnetic Interference）ノイズレベルが低減する。
【００６３】
次に、その他の実施例を以下に説明する。
【００６４】
（１）第２の実施例
図４は第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図４において、補助巻線Ｎｃは、ダイオードＤ１３の代わりに、トランスＴ１に設けられ、一端をグランドに接続し、巻線Ｎｐの電圧変化を検出し、他端をトリガ回路４１に入力する。
【００６５】
このような装置の動作は、図１に示す装置とほぼ同一で、図１に示す装置と異なる点は、トリガ回路４１が、ダイオードＤ１３を介して、スイッチング素子Ｑ１２のドレイン−ソース電圧の変化により、トリガ信号を出力するか、補助巻線Ｎｃを介して、巻線Ｎｐの電圧変化から、トリガ信号を出力するかである。
【００６６】
（２）第３の実施例
図５は第３の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図５において、ダイオードＤ１４は、補助巻線Ｎｂの代わりに設けられ、カソードをスイッチング素子Ｑ１１の一端に接続する。トリガ回路３５は、トリガ回路３１の代わりに設けられ、ダイオードＤ１４のアノードに接続し、トリガ信号をリスタート回路３２、ＰＷＭ回路３３に出力する。そして、トリガ回路３５は、直流入力電源Ｖ１１の負電圧をグランドとする。
【００６７】
このような装置の動作は、図１に示す装置とほぼ同一で、図１に示す装置と異なる点は、トリガ回路３５が、ダイオードＤ１４を介して、スイッチング素子Ｑ１１のドレイン−ソース電圧の変化により、トリガ信号を出力するか、トリガ回路３１が、巻線Ｎｐの電圧変化により、トリガ信号を出力するかである。
【００６８】
（３）第４の実施例
図６は第４の実施例を示した構成図である。図６に示す装置は、図１に示す装置から、図４，５に示す装置に変化させた点を合わせたもので、補助巻線Ｎｃは、ダイオードＤ１３の代わりに、トランスＴ１に設けられ、一端をグランドに接続し、巻線Ｎｐの電圧変化を検出し、他端をトリガ回路４１に入力する。ダイオードＤ１４は、補助巻線Ｎｂの代わりに設けられ、カソードをスイッチング素子Ｑ１１の一端に接続する。トリガ回路３５は、トリガ回路３１の代わりに設けられ、ダイオードＤ１４のアノードに接続し、トリガ信号をリスタート回路３２、ＰＷＭ回路３３に出力する。そして、トリガ回路３５は、直流入力電源Ｖ１１の負電圧をグランドとする。
【００６９】
このような装置の動作は、図１に示す装置と異なる点は、図４，５に示す装置と同一であるので、説明を省略する。
【００７０】
（４）第５の実施例
図７は第５の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図７において、補助トランスＴ２は、ダイオードＤ１３の代わりに、巻線Ｎｄ，Ｎｅとを備え、１次側巻線Ｎｐの電圧変化を検出し、絶縁を行う。巻線Ｎｄは、一端をスイッチング素子Ｑ１２の一端に接続し、他端をスイッチング素子Ｑ１２の他端に接続する。巻線Ｎｅは、一端をスイッチング素子Ｑ１２の他端に接続する。トリガ回路４４は、トリガ回路４１の代わりに設けられ、巻線Ｎｅの他端に接続し、トリガ信号をタイマ回路４２に出力する。そして、トリガ回路４４は、スイッチング素子Ｑ１２の他端をグランドとする。
【００７１】
このような装置の動作は、図１に示す装置のとほぼ同一で、図１に示す装置と異なる点は、トリガ回路４４が、補助トランスＴ２を介して、スイチング素子Ｑ１２のドレイン−ソース電圧の変化により、トリガ信号を出力する点である。
【００７２】
なお、本発明はこれに限定されるものではなく、巻線Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅの極性は、トリガ回路で処理しやすい極性であればよい。
【００７３】
また、ダイオードＤ１３，Ｄ１４を設けた構成を示したが、ダイオードＤ１３，１４を設けずに、トリガ回路３５，４１内で、スイッチング素子Ｑ１１，Ｑ１２のドレイン−ソース電圧の変化を検出できればよい。
【００７４】
そして、制御部ＣＴＬ１３は、図１１に示す制御部ＣＴＬ１１を用いる構成でもよい。つまり、制御部ＣＴＬ１４が、軽負荷時にサブスイッチング素子Ｑ１２をオフする構成であればよい。
【００７５】
さらに、制御部ＣＴＬ１３は、巻線Ｎｂの代わりに、補助トンラスにする構成でもよい。また、補助トランスＴ２は、１次側巻線Ｎｐの電圧変化が検出できれば、スイッチング素子Ｑ１１の一端の電位を用いてもよいし、巻線Ｎｐの一端の電位を用いてもよい。なお、スイッチング素子Ｑ１１の一端の電位を用いる場合、巻線Ｎｄの他端は、スイッチング素子Ｑ１１の他端に接続する。
【００７６】
その上、制御部ＣＴＬ１３，ＣＴＬ１４内に、補助巻線Ｎｂ，Ｎｃ、補助トランスＴ２を設けた構成を示したが、外部に設けた構成でもよい。
【００７７】
また、スイッチング素子として、ＭＯＳＦＥＴを示したが、通常のスイッチの場合は、コンデンサ、ダイオードを付加すればよい。
【００７８】
（５）第６の実施例
図８は本発明の第６の実施例を示した構成図である。
トランスＴ６１は、１次巻線Ｎｐと補助巻線Ｎｂとを有する。メインスイッチング素子Ｑ１３は、１次巻線Ｎｐと直列に配置され、このメインスイッチング素子Ｑ１３がオン／オフすることにより電源Ｖ１１からの電力をトランスＴ６１の２次側に伝達する。尚、本実施例ではメインスイッチング素子Ｑ１３は、ＭＯＳＦＥＴのソース側に抵抗を付加したものであり、その抵抗を介して共通電位点に接続されている。
【００７９】
第１の補助巻線Ｎｂには、１次巻線Ｎｐの通電により電圧が生成され、この電圧を整流平滑し所定の電圧として、後述する制御部の電源としている。
アクティブクランプ回路６３は、ＭＯＳＦＥＴのサブスイッチング素子Ｑ１４とコンデンサＣ１３から成り、コンデンサＣ１３の一端とサブスイッチング素子Ｑ１４の一端（ドレイン)とが接続されたものである。サブスイッチング素子１４の他端（ソース）は、メインスイッチング素子Ｑ１３の一端（ドレイン）に接続され、コンデンサＣ１３の他端はメインスイッチング素子Ｑ１３の他端（共通電位点）に接続されている。つまり、メインスイッチング素子Ｑ１３とアクティブクランプ回路６３とが並列に接続された状態となっている。
この構成であっても、高周波等価回路は、アクティブクランプ回路６３が１次巻線Ｎｐと並列に接続される場合と等価であり、同様のアクティブクランプ動作が行われ、各素子の耐電圧をオーバーすることがない。
【００８０】
第１の制御部Ｕ１は、ＤＣ／ＤＣコンバータの出力からのフィードバック信号（図示せず）が入力されると、予め設定した電圧値との誤差が無くなるようにメインスイッチング素子Ｑ１３を、パルス幅変調した制御信号ＧＤによりオン／オフ制御する。尚、第１の制御部Ｕ１では、補助巻線Ｎｂの電圧の入力により、その電圧が変化し所定のレベルを越えた時に内部でトリガ信号を発生させ、制御動作の基準としている。
第２の制御回路は、パルス幅回路６１、駆動回路６２から成る。パルス幅回路６１は、第１の制御部Ｕ１の制御信号ＧＤがハイレベル（メインスイッチング素子Ｑ１３がオン）の時、駆動回路６２の出力をロウレベルにして、サブスイッチング素子Ｑ１４をオフさせる。制御信号ＧＤがロウレベル（メインスイッチング素子Ｑ１３がオフ）になった時に、予め設定した長さのパルス幅信号を出力し、駆動回路６２の出力をハイレベルにして、所定時間サブスイッチング素子Ｑ１４をオンさせる。
【００８１】
詳細には、第１の制御部Ｕ１の制御信号ＧＤは、抵抗Ｒ１、Ｒ２及び抵抗Ｒ４、Ｒ５で分圧された後、トランジスタＱ１及びトランジスタＱ２のベース端子に印加される。トランジスタＱ１のコレクタは、駆動回路６２の入力端に接続され、抵抗Ｒ３により基準電位点Ｖｒｅｆへプルアップされ、エミッタは共通電位点に接続される。これにより、トランジスタＱ１がオンの時はロウレベル（共通電位点の電圧）が、オフの時はハイレベル（基準電位点Ｖｒｅｆの電圧）が駆動回路６２の入力端に印加される。
【００８２】
トランジスタＱ２のコレクタは、抵抗Ｒ６の一端、コンデンサＣ１の一端及びコンパレータＵ２の反転入力端に接続される。抵抗Ｒ６の他端は基準電位点Ｖｒｅｆに接続され、コンデンサＣ１の他端は共通電位点に接続される。基準電位点Ｖｒｅｆの電圧は、抵抗Ｒ７と抵抗Ｒ８により分圧され、コンパレータＵ２の非反転入力端に印加される。これによりトランジスタＱ２がオンした時にコンパレータＵ２の反転入力端にロウレベルが印加されると共に、コンデンサＣ１に貯えられた電荷を放電させ、この時コンパレータＵ２の出力端にはハイレベルが出力される。トランジスタＱ２がオフすると、コンデンサＣ１の電荷は抵抗Ｒ６を介して充電され、コンパレータＵ２の反転入力端の電圧が非反転入力端の電位以上になると、コンパレータＵ２の出力をロウレベルにさせる。
これにより、コンパレータＵ２の出力には予め設定した長さのパルス幅信号が発生する。
【００８３】
駆動回路６２は、コンパレータＵ２の出力信号が入力され、この入力がハイレベルの時にサブスイッチング素子Ｑ１４をオンさせ、ロウレベルの時に同素子をオフさせる。尚、ＭＯＳＦＥＴであるサブスイッチング素子Ｑ１４のゲート、ソース間の電圧変化により同素子をオン／オフ制御するため、制御信号のレベルを変えて駆動するように構成されている。
以上により、メインスイッチング素子Ｑ１３がオフした時に、所望時間、サブスイッチング素子Ｑ１４をオンさせることができる。
尚、パルス幅回路６１の入力信号として、トランスＴ６１の第１の補助巻線Ｎｂに正負に生成された電圧を用いても良い。
さらに、パルス幅回路６１の前段に、制御信号ＧＤまたはトランス６１の補助巻線Ｎｂの電圧変化により、メインスイッチング素子Ｑ１３がオフしたことを検知してトリガ信号を発生するトリガ回路を付加しても良い。この場合、パルス幅回路は、このトリガ信号に基づき所定の幅のワンショットパルスを発生する単安定マルチバイブレータ等で構成する。
【００８４】
（６）第７の実施例
図９は本発明の第７の実施例を示した構成図である。
図９において前出の図と同様のものは、同様の符号を付し説明を省略する。 トランスＴ７１は第６の実施例におけるトランスＴ６１の１次側に補助巻線Ｎａを付加したものであり、１次巻線Ｎｐ及び補助巻線Ｎｂは同様に機能する。
本実施例では、アクティブクランプ回路６３が、トランスＴ７１の補助巻線Ｎａに並列に接続される。この構成の高周波等価回路は、トランスＴ７１の洩れインダクタンスが無視できる状態であれば、アクティブクランプ回路６３が１次巻線Ｎｐと並列に配置されるのと等価であり、同様のアクティブクランプ動作が行われ、各素子の耐電圧をオーバーすることがない。
【００８５】
第２の制御部は、トリガ回路７２、パルス幅回路７３及び駆動回路７４から成る。
トリガ回路７２は、トランス７１の補助巻線Ｎｂの電圧変化によりメインスイッチング素子Ｑ１３がオフしたことを検知してトリガ信号を発生する。
詳細には、トランスＴ７２の補助巻線ＮｂにコンデンサＣ２の一端が接続され多端にはダイオードＤ１のカソード及び抵抗Ｒ９の一端が接続されている。ダイオードＤ１のアノード及び抵抗Ｒ９の他端は、共通電位点に接続されており、補助巻線Ｎｂで生成される正負（メインスイッチング素子Ｑ１３がオンの時は負、オフの時は正）の電圧は整流され、ハイレベル−ロウレベルの信号に変換されてコンパレータＵ３の反転入力端に入力される。コンパレータＵ３の非反転入力端には基準電圧Ｖｒが印加されており、入力された信号波形は、反転され、整形されて出力される。ここで基準電圧Ｖｒは、この波形整形のための閾値となる。
【００８６】
コンパレータＵ３の出力端は、コンデンサＣ３の一端に接続され、同コンデンサの他端には、ダイオードＤ２のアノード、抵抗Ｒ１０の一端及びダイオードＤ３のカソードが接続される。ダイオードＤ２のカソード及び抵抗Ｒ１０の他端には電源電圧が印加される。ダイオードＤ３のアノードは、ダイオードＤ４のカソードに接続され同ダイオードのアノードは共通電位点に接続される。
これにより、微分回路が形成され、ダイオードＤ３のアノード及びダイオードＤ４のカソードの接続点には、コンパレータＵ３の出力信号の立ち下がり（メインスイッチング素子Ｑ１３がオフする時）に応じたトリガ信号が発生する。
【００８７】
パルス幅回路７３は、このトリガ信号が入力されることにより、予め設定した長さのパルス幅信号を発生させる。
詳細には、トランジスタＱ３のコレクタ、コンデンサＣ４の一端及び抵抗Ｒ１１の一端はそれぞれ接続され、この接続点にトリガ回路７２の出力信号が印加される。コンデンサＣ4の他端には抵抗Ｒ１２の一端及びトランジスタＱ４のベースが接続され、トランジスタＱ４のコレクタには抵抗Ｒ１３の一端に接続される。抵抗Ｒ１４、Ｒ１５により分圧回路が構成され、トランジスタＱ４のコレクタの電位を分圧し、トランジスタＱ１３のベースに印加する。抵抗Ｒ１１、Ｒ１２、Ｒ１３の他端は、第１の制御部の基準電位点Ｖｒｅｆにプルアップされる。トランジスタＱ４のエミッタは、ダイオードＤ５のアノードに接続され、同ダイオードのカソード及びトランジスタＱ３のエミッタは共通電位点に接続される。これらにより、単安定マルチバイブレータが形成され、トリガ信号の入力に伴い、予め設定された長さのパルス幅信号が、トランジスタＱ４のコレクタから出力される。
【００８８】
駆動回路７４は、パルス幅回路７３のパルス幅信号が入力されることにより、この入力がハイレベルの時にサブスイッチング素子Ｑ１４をオンさせ、ロウレベルの時に同素子をオフさせる。尚、ＭＯＳＦＥＴであるサブスイッチング素子Ｑ１４のソースを共通電位点に接続することにより、駆動回路７４の出力信号の基準も共通電位点とすることができ、制御信号のレベルを変えてサブスイッチング素子Ｑ１４を駆動させる必要が無く回路構成を簡単にできる。
以上により、メインスイッチング素子１３がオフした時に、所望時間、サブスイッチング素子Ｑ１４をオンさせることができる。
【００８９】
尚、トリガ回路７２の入力信号として、トランスＴ７１の補助巻線Ｎｂの電圧の代わりに、第１の制御部Ｕ１の制御信号ＧＤを用いてメインスイッチング素子Ｑ１３がオフしたことを検知し、トリガ信号を発生させても良い。
また、このトリガ回路を省き、制御信号ＧＤまたは補助巻線Ｎｂの電圧を直接パルス幅回路に入力しても良い。この場合、パルス幅回路は、第６の実施例に適用したパルス幅回路等の構成とする。
【００９０】
また、メインスイッチング素子Ｑ１３のオン／オフ動作により、そのドレイン端子電圧は数百ボルトの振幅になる。このため、周辺回路の寄生容量等を介してノイズを発生させる。従って、メインスイッチング素子Ｑ１３のドレイン電位にトリガ回路、パルス幅回路の共通電位点をとると誤動作する。
これに対して、第６、第７の実施例のようにトリガ回路、パルス幅回路の共通電位点を第１の制御部Ｕ１と同電位にすると、これら回路の動作を安定させることができる。従って、メインスイッチング素子Ｑ１３のスイッチングノイズによりこれら回路が誤動作することを防ぐことができる。
【００９１】
さらに、実施例のトランスをインダクタとしてし、メインスイッチング素子Ｑ１３のドレイン端の電圧を整流、平滑すればステップアップ型のＤＣ／ＤＣコンバータが形成される。本発明をこの構成のＤＣ／ＤＣコンバータに適用しても良い。
【００９２】
加えて、アクティブクランプ回路６３がトランスの１次側巻線Ｎｐに並列に接続された場合についても、第１の制御部の共通電位点と、第２の制御部の共通電位点とを同電位とする構成にしても良い。これにより、前述のようにメインスイッチング素子がオフした時に、所望時間、サブスイッチング素子をオンさせることにより、コンデンサのエネルギーを消費することなく、損失を低減できると共に、第２の制御部に含まれるトリガ回路、パルス幅回路等の動作を安定させることができる。
【００９３】
【発明の効果】
本発明によれば、以下のような効果がある。本発明によれば、第２の制御部が、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失の低減できる。
【００９４】
また、本発明によれば、第２の制御部は、コンバータ内部の動作波形からメインスイッチング素子のオフ動作を検出するので、軽負荷時にサブスイッチング素子を停止するための回路を必要としない。また、メインスイッチング素子、サブスイッチング素子の同時オンを防ぐデッドタイム回路が不要となる。
【００９５】
また、第１、第２の制御部は、グランドの電位が異なり、分離して動作するので、複雑なレベルシフト回路や高耐圧回路が不要となり、回路が簡単になる。
【００９６】
そして、第１、第２の制御部は自励式制御であるため、交流電源を整流平滑した入力電源を用いた場合に、整流平滑した電圧が変動によって発振周波数が変動して、ノイズが分散し、ＥＭＩノイズレベルが低減する。
【００９７】
さらに、本発明によれば、トランスの補助巻線を、制御部の電力にするので、小型化、安価にできる。
【００９８】
また、本発明によれば、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失の低減できる。
【００９９】
さらに、本発明によれば、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減できる。
【０１００】
また、本発明によれば、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減できる。また、第１の制御部の共通電位点と第２の制御部とを同電位にすることで、メインスイッチング素子のスイッチングノイズの影響を軽減でき、誤動作を無くすことができる。さらに、メインスイッチング素子を制御する第１の制御部と、サブスイッチング素子を制御する第２の制御部を１つに集積化できる。
【０１０１】
さらに、本発明によれば、少なくともパルス幅回路の共通電位点を第１の制御部の共通電位点とを同電位とすることにより、メインスイッチング素子のスイッチングノイズの影響を軽減でき、誤動作を無くすことができる。さらに、メインスイッチング素子を制御する第１の制御部と、サブスイッチング素子を制御する第２の制御部を１つに集積化できる。
【０１０２】
また、本発明によれば、少なくともトリガ回路及びパルス幅回路の共通電位点を第１の制御部の共通電位点とを同電位とすることにより、メインスイッチング素子のスイッチングノイズの影響を軽減でき、誤動作を無くすことができる。さらに、メインスイッチング素子を制御する第１の制御部と、サブスイッチング素子を制御する第２の制御部を１つに集積化できる。
【０１０３】
さらに、本発明によれば、サブスイッチング素子の電圧変化により、メインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減させるＤＣ／ＤＣコンバータの制御方法を実現できる。
【０１０４】
また、本発明によれば、トランスをインダクタに置き換えることにより、ステップアップ型等のＤＣ／ＤＣコンバータが形成される。この構成においても、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の定常負荷時の動作を示したタイミングチャートである。
【図３】図１に示す装置の軽負荷時の動作を示したタイミングチャートである。
【図４】本発明の第２の実施例を示した構成図である。
【図５】本発明の第３の実施例を示した構成図である。
【図６】本発明の第４の実施例を示した構成図である。
【図７】本発明の第５の実施例を示した構成図である。
【図８】本発明の第６の実施例を示した構成図である。
【図９】本発明の第７の実施例を示した構成図である。
【図１０】ＤＣ／ＤＣコンバータの構成を示した図である。
【図１１】従来のＤＣ／ＤＣコンバータの要部構成を示した図である。
【図１２】図１１に示す装置の動作を示したタイミングチャートである。
【図１３】図１１に示す装置の動作を示したタイミングチャートである。
【符号の説明】
３１，３５，４１，４４，７２ トリガ回路
３２ リスタート回路
３３ ＰＷＭ回路
３４，４３，６２，７４ 駆動回路
４２ タイマ回路
６１，７３ パルス幅回路
６３ アクティブクランプ回路
Ｃ１３，Ｃ２１ コンデンサ
ＣＴＬ１３，１４ 制御部
Ｄ２１，Ｄ２２ ダイオード
Ｎｐ，Ｎｓ 巻線
Ｎａ，Ｎｂ，Ｎｃ 補助巻線
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４ スイッチング素子
Ｔ１，Ｔ６１，Ｔ７１ トランス
Ｔ２ 補助トランス
Ｕ１ 第１の制御部
【発明の属する技術分野】
本発明は、アクティブクランプ回路を有するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御方法に関し、軽負荷時の損失を低減するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御方法に関するものである。
【０００２】
【従来の技術】
スイッチング電源等の電源装置においては、直流入力電圧を絶縁して負荷回路に電力を供給する装置として、ＤＣ／ＤＣコンバータが用いられている。このような構成のＤＣ／ＤＣコンバータは、絶縁トランスの一次側巻線と二次側巻線の極性の違いによって、フォワード型とフライバック型が存在し、例えばフォワード型のＤＣ／ＤＣコンバータとして、米国特許ＵＳＰ４４４１１４６，ＵＳＰ４９５９７６４等に開示されているようなものが知られている。このような装置を図１０に示し説明する。
【０００３】
図１０において、Ｖ１１は直流入力電源、Ｃ１１，Ｃ１２はコンデンサ、Ｃ１３，Ｃ２１はコンデンサ、Ｑ１１，Ｑ１２はスイッチング素子、Ｄ１１，Ｄ１２はダイオード、Ｄ２１，Ｄ２２はダイオード、Ｎｐ，Ｎｓは巻線、Ｌ２１はコイル、Ｌｒは洩れインダクタンス、Ａはエラーアンプ、ＣＴＬ１１，１２は制御部である。コンデンサＣ１３、スイッチング素子Ｑ１２は、アクティブクランプ回路を構成する。巻線Ｎｐ，ＮｓはトランスＴ１を構成し、Ｄ２１，Ｄ２２は整流回路を構成する。
【０００４】
直流入力電源Ｖ１１は、正電圧を、コンデンサＣ１３の一端と、巻線Ｎｐの一端とに接続する。ここで、トランスＴ１の洩れインダクタンスＬｒが、コンデンサＣ１３の一端と巻線Ｎｐの一端とにあらわれる。コンデンサＣ１３は、他端をスイッチング素子Ｑ１２の一端に接続する。巻線Ｎｐは１次側巻線で、他端をスイッチング素子Ｑ１１の一端に接続する。スイッチング素子Ｑ１２はサブスイッチング素子で、他端をスイッチング素子Ｑ１１の一端に接続する。スイッチング素子Ｑ１１はメインスイッチング素子で、他端を直流入力電源Ｖの負電圧に接続する。
【０００５】
ダイオードＤ１１，Ｄ１２は、カソードを、それぞれスイッチング素子Ｑ１１，Ｑ１２の一端に接続し、アノードを、それぞれスイッチング素子Ｑ１１，Ｑ１２の他端に接続する。コンデンサＣ１１，Ｃ１２は、それぞれスイッチング素子Ｑ１１，Ｑ１２に並列に接続する。ダイオードＤ１１、コンデンサＣ１１、スイッチング素子Ｑ１１は、ＭＯＳＦＥＴを構成し、スイッチング素子Ｑ１１の一端がドレイン、他端がソースとなる。同様に、ダイオードＤ１２、コンデンサＣ１２、スイッチング素子Ｑ１２は、ＭＯＳＦＥＴを構成し、スイッチング素子Ｑ１２の一端がドレイン、他端がソースとなる。
【０００６】
巻線Ｎｓは２次側巻線で、一端をダイオードＤ２１にアノードに接続し、他端をダイオードＤ２２のアノードに接続する。ダイオードＤ２１はフォワード整流器で、カソードをコイルＬ２１の一端に接続する。ダイオードＤ２２はフライホイール整流器で、カソードをコイルＬ２１の一端に接続する。コイルＬ２１はインダクタンス素子で、他端をコンデンサＣ２１の一端に接続する。コンデンサＣ２１は平滑コンデンサで、他端を巻線Ｎｓの他端に接続する。エラーアンプＡは、マイナス端をコンデンサＣ２１の一端に接続し、プラス端を、基準電圧（所望出力電圧）を介して、コンデンサＣ２１の他端に接続し、出力電圧と所望出力電圧との誤差であるフィードバック信号を出力する。
【０００７】
制御部ＣＴＬ１１，ＣＴＬ１２は、それぞれスイッチング素子Ｑ１１，Ｑ１２のオン／オフを行う。
【０００８】
さらに、制御部ＣＴＬ１１，ＣＴＬ１２の具体的構成を図１１に示し説明する。
制御部ＣＴＬ１１は、発振回路１１、ＰＷＭ（パルス幅変調）回路１２、遅延回路１３、駆動回路１４から構成される。発振回路１１は、発振周波数信号を出力する。ＰＷＭ回路１２は、発振回路１１からの発振周波数信号とエラーアンプＡからのフィードバック信号とにより、ＰＷＭ信号を出力する。遅延回路１３は、ＰＷＭ回路１２のＰＷＭ信号を遅延する。駆動回路１４は、遅延回路１３の出力を入力し、スイチング素子Ｑ１１のオン／オフを行う。そして、各回路は、直流入力電源Ｖ１１の負電圧をグランドとする。
【０００９】
制御部ＣＴＬ１２は、遅延回路２１、レベルシフト回路２２、駆動回路２３から構成される。遅延回路２１は、直流入力電源Ｖ１１の負電圧をグランドにし、ＰＷＭ回路１１のＰＷＭ信号を遅延する。レベルシフト回路２２は、直流入力電源Ｖ１１の負電圧、スイッチング素子Ｑ１２の他端をグランドにし、遅延回路２１の出力とＰＷＭ回路のＰＷＭ信号とにより、高電圧レベルにシフトした信号を出力する。駆動回路２３は、スイッチング素子Ｑ１２の他端をグランドにし、レベルシフト回路２２の出力を入力し、スイッチング素子Ｑ１２のオン／オフを行う。
【００１０】
このような装置を以下に説明する。まず、全体動作について説明する。制御回路ＣＴＬ１１，ＣＴＬ１２は、スイッチング素子Ｑ１１とスイッチング素子Ｑ１２とを交互にオン／オフすると共に、同時にオンしないように、デットタイムが設けられる。
【００１１】
図１０の実線で示すように、スイッチング素子Ｑ１１がオン、スイッチング素子Ｑ１２がオフしている期間は、ダイオードＤ２１を通して電流が流れる。この電流は、図示しない負荷に電流を供給すると共に、２次側のコイルＬ２１を励磁してエネルギーを貯える。
【００１２】
スイッチング素子Ｑ１１がターンオフし、スイッチング素子Ｑ１２がターンオンするまでの期間は、ダイオードＤ２１に流れる電流が減少し、ダイオードＤ２２に流れる電流が増加する。
【００１３】
図１０の破線で示すように、スイッチング素子Ｑ１１がオフ、スイッチング素子Ｑ１２がオンしている期間は、コイルＬ２１に貯えられたエネルギーによってダイオードＤ２２を通して電流が流れる。
【００１４】
スイッチング素子Ｑ１２がターンオフし、スイッチング素子Ｑ１１がターンオンするまでの期間は、ダイオードＤ２２に流れる電流が減少し、ダイオードＤ２１に流れる電流が増加する。
【００１５】
次に、制御回路ＣＴＬ１１，ＣＴＬ１２の動作について説明する。まず、定常負荷時の動作について、図１２を用いて説明する。図１２は図１１に示す装置の定常負荷時の動作を示したタイミングチャートである。図１２において、（ａ）はスイッチング素子Ｑ１１のドレイン−ソース電圧Ｖｄｓ、（ｂ）はスイッチング素子Ｑ１１のドレイン−ソース電流Ｉｄｓ、（ｃ）はスイッチング素子Ｑ１２のドレイン−ソース電圧Ｖｄｓ、（ｄ）はスイッチング素子Ｑ１２のドレイン−ソース電流Ｉｄｓ、（ｅ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路１４の出力、（ｆ）は発振回路１１の出力、（ｇ）はＰＷＭ回路１２の出力、（ｈ）は遅延回路１３の出力、（ｉ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路２３の出力、（ｊ）は遅延回路２１の出力、（ｋ）はレベルシフト回路２２の出力である。
【００１６】
時刻ｔ０のとき、発振回路１１の出力がハイレベルとなり、ＰＷＭ回路１２は、エラーアンプＡのフィードバック信号がハイレベルのとき、ハイレベルを出力する。この出力により、レベルシフト回路２２はロウレベルを出力する。この出力により、駆動回路２３はスイッチング素子Ｑ１２をターンオフする。
【００１７】
時刻ｔ１のとき、遅延回路１３が、ＰＷＭ回路１２の出力を、メインスイッチング素子Ｑ１１とサブスイッチング素子Ｑ１２とが同時にオンしないように遅延した信号を出力する。この遅延回路１３の出力により、駆動回路１４は、スイッチング素子Ｑ１１をターンオンする。
【００１８】
時刻ｔ２のとき、エラーアンプＡのフィードバック信号の電圧に応じたパルス幅に達すると、ＰＷＭ回路１２は信号を反転させ、遅延回路１３，２１、レベルシフト回路２３に出力する。遅延回路２１は、スイッチング素子Ｑ１１，１２が同時にオンしないように、ＰＷＭ回路１２の立ち下がりで立ち上がる。
【００１９】
時刻ｔ３のとき、遅延回路１３の出力が反転すると、駆動回路１４の出力をロウレベルにし、スイッチング素子Ｑ１１をターンオフさせる。遅延回路２１は、信号を遅延させた状態、ハイレベルを保持する。
【００２０】
時刻ｔ４のとき、遅延回路２１の信号が反転すると、駆動回路２３にて増幅され、スイッチング素子Ｑ１２をターンオフさせる。再び、ＰＷＭ回路１２の出力が反転するまで（時刻ｔ５）、スイッチング素子Ｑ１２はオンし続ける。
【００２１】
次に、軽負荷時の動作について図１３を用いて説明する。図１３は図１１に示す装置の軽負荷時の動作を示したタイミングチャートである。図１３において、（ａ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路１４の出力、（ｂ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路２３の出力、（ｃ）はエラーアンプＡのフィードバック信号、（ｄ）は発振回路１１の出力、（ｅ）はＰＷＭ回路１２の出力、（ｆ）は遅延回路１３の出力、（ｇ）は遅延回路２１の出力、（ｈ）はレベルシフト回路２２の出力である。
【００２２】
時刻ｔ０−ｔ１の間、発振回路１１の信号が、ＰＷＭ回路１２に入力されても、エラーアンプＡからのフィードバック信号がロウレベルのときは、スイッチング素子Ｑ１１のターンオンが禁止される。スイッチング素子Ｑ１１がターンオンしなくなると、サブスイッチンス素子Ｑ１２のゲートには電圧が印加され続け、スイッチング素子Ｑ１２はオン状態を保持する。このとき、クランプコンデンサＣ１３とトランスＴ１の洩れインダクタンスＬｒが共振して、コンデンサＣ１３に貯えられている電荷が放電してしまう。
【００２３】
時刻ｔ１のとき、フィードバック信号がハイレベル状態で、発振回路１１からＰＷＭ回路１２に信号が入力されると、ＰＷＭ回路１２の出力信号が反転し、レベルシフト回路２２に信号が入力され、スイッチング素子Ｑ１２がターンオフする。同時に、遅延回路１３に、ＰＷＭ回路１２からの信号が入力され、遅延時間を経て、駆動回路１４により、スイッチング素子Ｑ１１がターンオンする。
【００２４】
時刻ｔ２のとき、ＰＷＭ回路１２は、エラーアンプＡのフィードバック信号に応じたパルス幅に達し、信号が反転する。この反転後、遅延時間を経て、遅延回路１３も信号が反転し、駆動回路１４により、スイッチング素子Ｑ１１をターンオフする。これにより、コンデンサＣ１３が充電される。同時に、ＰＷＭ回路１２の信号は、遅延回路２１に入力され、遅延回路２１は立ち上がる。
【００２５】
時刻ｔ３のとき、遅延回路２１は、立ち上がってから、スイッチング素子Ｑ１１，Ｑ１２が同時にオンしない遅延時間で、出力する信号を反転させる。この遅延回路２１の出力により、レベルシフト回路２２は、信号を反転させ、駆動回路２３により、スイッチング素子Ｑ１２をターンオフする。そして、時刻ｔ４のとき、再び、時刻ｔ０の状態になる。
【００２６】
つまり、軽負荷時にはフィードバック制御の応答特性により、メインスイッチング素子Ｑ１１が一定期間停止する間欠発振動作となる。スイッチング素子Ｑ１１が停止する期間はサブスイッチング素子Ｑ１２がオンし続けるため、クランプコンデンサＣ１３に充電される電荷は、コンデンサＣ１３と洩れインダクタンスＬｒとの共振して放電されてしまい、０．５ＣＶ２ｆ（Ｃ：コンデンサＣ１３の容量、Ｖ：コンデンサＣ１３に印加する電圧、ｆ：発振回路１１の出力周波数）のエネルギーが消費され損失となる。
【００２７】
【発明が解決しようとする課題】
環境への配慮として電子機器の損失低減が要求されており、特に待機状態の損失低減が重要視されている。しかし、アクティブクランプ回路を有するＤＣ／ＤＣコンバータは、軽負荷時に間欠発振するが、メインスイッチング素子Ｑ１１がオフしても、サブスイッチング素子Ｑ１２がオン状態を保持する。このため、クランプコンデンサＣ１３に貯えられた電荷が放電されてしまい、大きな損失が生じてしまうという問題点があった。
【００２８】
そこで、本発明の目的は、軽負荷時の損失を低減するＤＣ／ＤＣコンバータ及びＤＣ／ＤＣコンバータの制御方法を実現することにある。
【００２９】
【課題を解決するための手段】
第１の本発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が１次側巻線に並列に接続されるＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を有することを特徴とするＤＣ／ＤＣコンバータ。
【００３０】
第２の本発明は、
１次側巻線と２次側巻線とを備えたトランスと、
電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、
前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、
前記２次側巻線の発生する電流を整流する整流回路と、
この整流回路の出力を入力する平滑コンデンサと
を有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記サブスイッチング素子間の電圧変化により、前記メインスイッチング素子のオフ動作検出後、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を設けたことを特徴とするものである。
【００３１】
第３の本発明は、
１次側巻線と２次側巻線とを備えたトランスと、
電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、
前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、
前記２次側巻線の発生する電流を整流する整流回路と、
この整流回路の出力を入力する平滑コンデンサと
を有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記トランスに備えられる第１の補助巻線と、
この第１の補助巻線の電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を設けたことを特徴とするものである。
【００３２】
第４の本発明は、
１次側巻線と２次側巻線とを備えたトランスと、
電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、
前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、
前記２次側巻線の発生する電流を整流する整流回路と、
この整流回路の出力を入力する平滑コンデンサと
を有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記１次側巻線の電圧変化を検出し、絶縁を行う第１の補助トランスと、
この第１の補助トランスの電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と
を設けたことを特徴とするものである。
【００３３】
第５の本発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が１次側巻線に並列に接続されるＤＣ／ＤＣコンバータの制御方法において、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフし、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御することを特徴とするものである。
【００３４】
第６の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御する第２の制御部と、
を有し、
前記アクティブクランプ回路は、前記メインスイッチング素子に並列に接続されることを特徴とするものである。
【００３５】
第７の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御する第２の制御部と、
を有し、
前記トランスの１次側に第１の補助巻線を設け、この補助巻線に前記アクティブクランプ回路が並列に接続されることを特徴とするものである。
【００３６】
第８の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と、
を有し、
前記トランスの１次側巻線に前記アクティブクランプ回路が並列に接続され、前記第１の制御部の共通電位点と、前記第２の制御部の共通電位点とを同電位とすることを特徴とするものである。
【００３７】
第９の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が、前記メインスイッチング素子に並列に接続されるＤＣ／ＤＣコンバータの制御方法であって、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御することを特徴とするものである。
【００３８】
第１０の発明は、
メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が、前記トランスの１次側に設けられた補助巻線に並列に接続されたＤＣ／ＤＣコンバータの制御方法であって、
前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン／オフ制御することを特徴とするものである。
【００３９】
【発明の実施の形態】
以下図面を用いて本発明の実施の形態を説明する。図１は本発明の一実施例を示した要部構成図である。ここで、図１０，１１と同一のものは同一符号を付し説明を省略する。
【００４０】
図１において、第１の制御部ＣＴＬ１３は、エラーアンプＡのフィードバック信号に基づいて、メインスイッチング素子Ｑ１１をオン／オフ制御する。第２の制御部ＣＴＬ１４は、メインスイッチング素子Ｑ１１のオフ動作後に、所望時間、サブスイッチング素子Ｑ１２をオン制御する。
【００４１】
制御部ＣＴＬ１３は、補助巻線Ｎｂ、トリガ回路３１、リスタート回路３２、ＰＷＭ回路３３、駆動回路３４から構成される。補助巻線Ｎｂは、トランスＴ１に設けられ、一端を直流入力電源Ｖ１１の負電圧に接続し、巻線Ｎｐの電圧変化を検出する。トリガ回路３１は、補助巻線Ｎｂの他端に接続し、補助巻線Ｎｂの電圧変化により、サブスイッチング素子Ｑ１２のオフ動作を検出し、トリガ信号を出力する。リスタート回路３２は、トリガ回路３１のトリガ信号により、リセットされ、所定時間（ここでは一定時間）経過ごとに、リスタート信号を出力する。ＰＷＭ回路３３は、トリガ回路３１のトリガ信号、リスタート回路３２のリスタート信号、エラーアンプＡのフィードバック信号により、ＰＷＭ信号を出力する。駆動回路３４は、ＰＷＭ回路３３のＰＷＭ信号を入力し、スイッチング素子Ｑ１１のオン／オフを行う。各回路は、直流入力電源Ｖ１１の負電圧をグランドとする。
【００４２】
制御部ＣＴＬ１４は、ダイオードＤ１３、トリガ回路４１、タイマ回路４２、駆動回路４３から構成される。ダイオードＤ１３は、カソードをコンデンサＣ１３とスイッチング素子Ｑ１２との間に接続する。トリガ回路４１は、ダイオードＤ１３のアノードに接続し、トリガ信号を出力する。タイマ回路４２はパルス幅回路で、トリガ回路４１のトリガ信号を入力し、所望のパルス幅を設定する。駆動回路４３は、タイマ４２の出力を入力し、スイッチング素子Ｑ１２のオン／オフを行う。各回路は、スイッチング素子Ｑ１２の他端をグランドとする。
【００４３】
このような装置の動作を以下で説明する。ここで、全体動作は従来と同一であるので、説明を省略する。まず、定常負荷時の動作について、図２を用いて説明する。図２は、図１に示す装置の定常負荷時の動作を説明するタイミングチャートである。図２におて、（ａ）〜（ｄ）は図１２と同一、（ｅ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路３４の出力、（ｆ）はトリガ回路３１の出力、（ｇ）はＰＷＭ回路３３の出力、（ｈ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路３４の出力、（ｉ）はトリガ回路４１の出力、（ｊ）はタイマ回路４２のの出力である。
【００４４】
時刻ｔ０のとき、サブスイッチング素子Ｑ１２がターンオフすると、巻線Ｎｐの電流の流れが反転し、補助巻線Ｎｂの電圧が反転する。つまり、スイッチング素子Ｑ１２のドレイン−ソース電圧が反転し上昇を始める。スイッチング素子Ｑ１２のドレイン−ソース電圧Ｖｄｓの上昇が、巻線Ｎｐ、補助巻線Ｎｂを介して、トリガ回路３１に入力される。
【００４５】
時刻ｔ１のとき、補助巻線Ｎｂの電圧が、所定のレベルを越えて、トリガ回路３１がトリガ信号（ワンショットパルス信号）を出力する。このトリガ信号により、ＰＷＭ回路３３は、信号を反転させ、駆動回路３４に出力する。そして、駆動回路３４は、信号を増幅し、メインスイッチング素子Ｑ１１をターンオンさせる。
【００４６】
時刻ｔ２のとき、スイッチング素子Ｑ１１がオンした後、ＰＷＭ回路３３は、コンバータの出力が一定になるように、エラーアンプＡからのフィードバック信号の大きさに基づいて、設定したＰＷＭ信号を反転させる。これにより、駆動回路３４は、出力をゼロにして、スイッチング素子Ｑ１１をオフする。スイッチング素子Ｑ１１がターンオフすると、スイッチング素子Ｑ１２のドレイン−ソース間電圧が下がり始める。
【００４７】
時刻ｔ３のとき、ダイオードＤ１３を介して、トリガ回路４１は、スイッチング素子Ｑ１２のドレイン−ソース間電圧の低下を検出し、トリガ信号（ワンショットパルス信号）を出力し、タイマ回路４２を経て、駆動回路４３にて信号を増幅し、スイッチング素子Ｑ１２をターンオンする。
【００４８】
時刻ｔ４のとき、トリガ回路４１のトリガ信号は終了するが、タイマ回路４２の出力を継続する。
【００４９】
時刻ｔ５のとき、スイッチング素子Ｑ１２のオン期間が一定時間経過し、タイマ回路４２がタイムアップし、出力をゼロにする。これにより、駆動回路４３の出力もゼロになり、スイッチング素子Ｑ１２をターンオフする。
【００５０】
つまり、１次側の各スイッチング素子Ｑ１１，Ｑ１２は、コンバータ動作波形を検出して、ターンオンする自励発振で動作する。
【００５１】
次に、軽負荷時の動作について、図３を用いて説明する。図３は、図１に示す装置の軽負荷時の動作を示したフローチャートである。図３において、（ａ）はスイッチング素子Ｑ１１のゲート−ソース電圧Ｖｇｓ、駆動回路３４の出力、（ｂ）はスイッチング素子Ｑ１２のゲート−ソース電圧Ｖｇｓ、駆動回路４３の出力、（ｃ）はエラーアンプＡのフィードバック信号、（ｄ）はトリガ回路３１の出力、（ｅ）はＰＷＭ回路３３の出力、（ｆ）はリスタート回路３２の時間経過、（ｇ）はトリガ回路４１の出力、（ｈ）はタイマ回路４２の出力である。
【００５２】
時刻ｔ０のとき、トリガ回路３１がトリガ信号を出力しても、エラーアンプＡのフィードバック信号がロウレベルなので、ＰＷＭ回路３３は出力を行わない。そして、トリガ信号により、リスタート回路３２は、リセットされ、再び、タイマ動作を開始する。
【００５３】
時刻ｔ１のとき、リスタート回路３２がタイムアップし、リスタート信号を出力すると共に、タイマ動作を再開始する。このリスタート信号をＰＷＭ回路３３は入力するが、エラーアンプＡのフィードバック信号が入力されていないので、ＰＷＭ信号を出力しない。
【００５４】
時刻ｔ２のとき、再び、リスタート回路３２がタイムアップし、リスタート信号を出力すると共に、タイマ動作を再開始する。このリスタート信号を、ＰＷＭ回路３３が入力し、エラーアンプＡのフィードバック信号が入力されているので、ＰＷＭ信号を出力する。このＰＷＭ信号を入力して、駆動回路３４は、スイッチング素子Ｑ１１をターンオンする。これにより、再びコンバータが動作する。
【００５５】
時刻ｔ３のとき、ＰＷＭ回路３３が、コンバータの出力電圧が一定になるように、エラーアンプＡのフィードバック信号により、オン期間を設定し、設定が終了し、出力していた信号を反転させる。この信号により、駆動回路３４は、スイッチング素子Ｑ１１をターンオフする。これにより、スイッチング素子Ｑ１２のドレイン−ソース間電圧が低下し、トリガ回路４１がトリガ信号を出力する。このトリガ信号により、タイマ回路４２を介して、駆動回路４３はスイッチング素子Ｑ１２をターンオンする。
【００５６】
時刻ｔ４のとき、タイマ回路４２が、タイムアップすると、駆動回路４３はスイッチング素子Ｑ１２をターンオフする。
【００５７】
このような装置は以下のような効果がある。
（１）制御部ＣＴＬ１４が、サブスイッチング素子Ｑ１２のドレイン−ソース電圧変化により、メインメインスイッチング素子Ｑ１１のオフ動作を検出し、所望時間、サブスイッチング素子Ｑ１２をオン制御するので、メインスイッチング素子Ｑ１１が停止している間は、サブスイッチング素子Ｑ１２はオン動作しない。これにより、クランプコンデンサＣ１３のエネルギーを消費することなく、損失の少ない動作を実現できる。
【００５８】
また、メインスイッチング素子Ｑ１１が優先的に動作した後に、サブスイッチング素子Ｑ１２を必ず動作させることにより、メインスイッチング素子Ｑ１１が動作して発生した励磁エネルギーをクランプコンデンサＣ１３に必ず供給できるので、いかなる動作においても、アクティブクランプ動作が行われ、各素子の耐電圧をオーバーすることがない。
【００５９】
（２）トリガ回路３１，４１により、コンバータ内部の動作波形からトリガ信号を得る自励式であるため、軽負荷時にサブスイッチング素子Ｑ１２を停止するための回路を必要としない。また、スイッチング素子Ｑ１１，Ｑ１２の同時オンを防ぐデッドタイム回路が不要となる。
【００６０】
（３）制御部ＣＴＬ１３，ＣＴＬ１４は、グランドの電位が異なり、分離して動作するので、複雑なレベルシフト回路や高耐圧回路が不要となり、回路が簡単になる。特にサブスイッチング素子Ｑ１２の駆動回路４３は、一般的に使用される高耐圧駆動ＩＣやパルストランスを用いる必要がないため、小型で安価な回路で構成できる。
【００６１】
（４）トランスＴ１の補助巻線Ｎｂを用いて得る場合には、制御部ＣＴＬ１３に電源を供給するための巻線と共用することができ、小型化、安価にできる。
【００６２】
（５）制御部ＣＴＬ１３，ＣＴＬ１４は自励式制御であるため、交流電源を整流平滑した入力電源を用いた場合に、整流平滑した電圧が変動によって発振周波数が変動して、ノイズが分散し、ＥＭＩ（Electro Magnetic Interference）ノイズレベルが低減する。
【００６３】
次に、その他の実施例を以下に説明する。
【００６４】
（１）第２の実施例
図４は第２の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図４において、補助巻線Ｎｃは、ダイオードＤ１３の代わりに、トランスＴ１に設けられ、一端をグランドに接続し、巻線Ｎｐの電圧変化を検出し、他端をトリガ回路４１に入力する。
【００６５】
このような装置の動作は、図１に示す装置とほぼ同一で、図１に示す装置と異なる点は、トリガ回路４１が、ダイオードＤ１３を介して、スイッチング素子Ｑ１２のドレイン−ソース電圧の変化により、トリガ信号を出力するか、補助巻線Ｎｃを介して、巻線Ｎｐの電圧変化から、トリガ信号を出力するかである。
【００６６】
（２）第３の実施例
図５は第３の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図５において、ダイオードＤ１４は、補助巻線Ｎｂの代わりに設けられ、カソードをスイッチング素子Ｑ１１の一端に接続する。トリガ回路３５は、トリガ回路３１の代わりに設けられ、ダイオードＤ１４のアノードに接続し、トリガ信号をリスタート回路３２、ＰＷＭ回路３３に出力する。そして、トリガ回路３５は、直流入力電源Ｖ１１の負電圧をグランドとする。
【００６７】
このような装置の動作は、図１に示す装置とほぼ同一で、図１に示す装置と異なる点は、トリガ回路３５が、ダイオードＤ１４を介して、スイッチング素子Ｑ１１のドレイン−ソース電圧の変化により、トリガ信号を出力するか、トリガ回路３１が、巻線Ｎｐの電圧変化により、トリガ信号を出力するかである。
【００６８】
（３）第４の実施例
図６は第４の実施例を示した構成図である。図６に示す装置は、図１に示す装置から、図４，５に示す装置に変化させた点を合わせたもので、補助巻線Ｎｃは、ダイオードＤ１３の代わりに、トランスＴ１に設けられ、一端をグランドに接続し、巻線Ｎｐの電圧変化を検出し、他端をトリガ回路４１に入力する。ダイオードＤ１４は、補助巻線Ｎｂの代わりに設けられ、カソードをスイッチング素子Ｑ１１の一端に接続する。トリガ回路３５は、トリガ回路３１の代わりに設けられ、ダイオードＤ１４のアノードに接続し、トリガ信号をリスタート回路３２、ＰＷＭ回路３３に出力する。そして、トリガ回路３５は、直流入力電源Ｖ１１の負電圧をグランドとする。
【００６９】
このような装置の動作は、図１に示す装置と異なる点は、図４，５に示す装置と同一であるので、説明を省略する。
【００７０】
（４）第５の実施例
図７は第５の実施例を示した構成図である。ここで、図１と同一のものは同一符号を付し説明を省略する。図７において、補助トランスＴ２は、ダイオードＤ１３の代わりに、巻線Ｎｄ，Ｎｅとを備え、１次側巻線Ｎｐの電圧変化を検出し、絶縁を行う。巻線Ｎｄは、一端をスイッチング素子Ｑ１２の一端に接続し、他端をスイッチング素子Ｑ１２の他端に接続する。巻線Ｎｅは、一端をスイッチング素子Ｑ１２の他端に接続する。トリガ回路４４は、トリガ回路４１の代わりに設けられ、巻線Ｎｅの他端に接続し、トリガ信号をタイマ回路４２に出力する。そして、トリガ回路４４は、スイッチング素子Ｑ１２の他端をグランドとする。
【００７１】
このような装置の動作は、図１に示す装置のとほぼ同一で、図１に示す装置と異なる点は、トリガ回路４４が、補助トランスＴ２を介して、スイチング素子Ｑ１２のドレイン−ソース電圧の変化により、トリガ信号を出力する点である。
【００７２】
なお、本発明はこれに限定されるものではなく、巻線Ｎｂ，Ｎｃ，Ｎｄ，Ｎｅの極性は、トリガ回路で処理しやすい極性であればよい。
【００７３】
また、ダイオードＤ１３，Ｄ１４を設けた構成を示したが、ダイオードＤ１３，１４を設けずに、トリガ回路３５，４１内で、スイッチング素子Ｑ１１，Ｑ１２のドレイン−ソース電圧の変化を検出できればよい。
【００７４】
そして、制御部ＣＴＬ１３は、図１１に示す制御部ＣＴＬ１１を用いる構成でもよい。つまり、制御部ＣＴＬ１４が、軽負荷時にサブスイッチング素子Ｑ１２をオフする構成であればよい。
【００７５】
さらに、制御部ＣＴＬ１３は、巻線Ｎｂの代わりに、補助トンラスにする構成でもよい。また、補助トランスＴ２は、１次側巻線Ｎｐの電圧変化が検出できれば、スイッチング素子Ｑ１１の一端の電位を用いてもよいし、巻線Ｎｐの一端の電位を用いてもよい。なお、スイッチング素子Ｑ１１の一端の電位を用いる場合、巻線Ｎｄの他端は、スイッチング素子Ｑ１１の他端に接続する。
【００７６】
その上、制御部ＣＴＬ１３，ＣＴＬ１４内に、補助巻線Ｎｂ，Ｎｃ、補助トランスＴ２を設けた構成を示したが、外部に設けた構成でもよい。
【００７７】
また、スイッチング素子として、ＭＯＳＦＥＴを示したが、通常のスイッチの場合は、コンデンサ、ダイオードを付加すればよい。
【００７８】
（５）第６の実施例
図８は本発明の第６の実施例を示した構成図である。
トランスＴ６１は、１次巻線Ｎｐと補助巻線Ｎｂとを有する。メインスイッチング素子Ｑ１３は、１次巻線Ｎｐと直列に配置され、このメインスイッチング素子Ｑ１３がオン／オフすることにより電源Ｖ１１からの電力をトランスＴ６１の２次側に伝達する。尚、本実施例ではメインスイッチング素子Ｑ１３は、ＭＯＳＦＥＴのソース側に抵抗を付加したものであり、その抵抗を介して共通電位点に接続されている。
【００７９】
第１の補助巻線Ｎｂには、１次巻線Ｎｐの通電により電圧が生成され、この電圧を整流平滑し所定の電圧として、後述する制御部の電源としている。
アクティブクランプ回路６３は、ＭＯＳＦＥＴのサブスイッチング素子Ｑ１４とコンデンサＣ１３から成り、コンデンサＣ１３の一端とサブスイッチング素子Ｑ１４の一端（ドレイン)とが接続されたものである。サブスイッチング素子１４の他端（ソース）は、メインスイッチング素子Ｑ１３の一端（ドレイン）に接続され、コンデンサＣ１３の他端はメインスイッチング素子Ｑ１３の他端（共通電位点）に接続されている。つまり、メインスイッチング素子Ｑ１３とアクティブクランプ回路６３とが並列に接続された状態となっている。
この構成であっても、高周波等価回路は、アクティブクランプ回路６３が１次巻線Ｎｐと並列に接続される場合と等価であり、同様のアクティブクランプ動作が行われ、各素子の耐電圧をオーバーすることがない。
【００８０】
第１の制御部Ｕ１は、ＤＣ／ＤＣコンバータの出力からのフィードバック信号（図示せず）が入力されると、予め設定した電圧値との誤差が無くなるようにメインスイッチング素子Ｑ１３を、パルス幅変調した制御信号ＧＤによりオン／オフ制御する。尚、第１の制御部Ｕ１では、補助巻線Ｎｂの電圧の入力により、その電圧が変化し所定のレベルを越えた時に内部でトリガ信号を発生させ、制御動作の基準としている。
第２の制御回路は、パルス幅回路６１、駆動回路６２から成る。パルス幅回路６１は、第１の制御部Ｕ１の制御信号ＧＤがハイレベル（メインスイッチング素子Ｑ１３がオン）の時、駆動回路６２の出力をロウレベルにして、サブスイッチング素子Ｑ１４をオフさせる。制御信号ＧＤがロウレベル（メインスイッチング素子Ｑ１３がオフ）になった時に、予め設定した長さのパルス幅信号を出力し、駆動回路６２の出力をハイレベルにして、所定時間サブスイッチング素子Ｑ１４をオンさせる。
【００８１】
詳細には、第１の制御部Ｕ１の制御信号ＧＤは、抵抗Ｒ１、Ｒ２及び抵抗Ｒ４、Ｒ５で分圧された後、トランジスタＱ１及びトランジスタＱ２のベース端子に印加される。トランジスタＱ１のコレクタは、駆動回路６２の入力端に接続され、抵抗Ｒ３により基準電位点Ｖｒｅｆへプルアップされ、エミッタは共通電位点に接続される。これにより、トランジスタＱ１がオンの時はロウレベル（共通電位点の電圧）が、オフの時はハイレベル（基準電位点Ｖｒｅｆの電圧）が駆動回路６２の入力端に印加される。
【００８２】
トランジスタＱ２のコレクタは、抵抗Ｒ６の一端、コンデンサＣ１の一端及びコンパレータＵ２の反転入力端に接続される。抵抗Ｒ６の他端は基準電位点Ｖｒｅｆに接続され、コンデンサＣ１の他端は共通電位点に接続される。基準電位点Ｖｒｅｆの電圧は、抵抗Ｒ７と抵抗Ｒ８により分圧され、コンパレータＵ２の非反転入力端に印加される。これによりトランジスタＱ２がオンした時にコンパレータＵ２の反転入力端にロウレベルが印加されると共に、コンデンサＣ１に貯えられた電荷を放電させ、この時コンパレータＵ２の出力端にはハイレベルが出力される。トランジスタＱ２がオフすると、コンデンサＣ１の電荷は抵抗Ｒ６を介して充電され、コンパレータＵ２の反転入力端の電圧が非反転入力端の電位以上になると、コンパレータＵ２の出力をロウレベルにさせる。
これにより、コンパレータＵ２の出力には予め設定した長さのパルス幅信号が発生する。
【００８３】
駆動回路６２は、コンパレータＵ２の出力信号が入力され、この入力がハイレベルの時にサブスイッチング素子Ｑ１４をオンさせ、ロウレベルの時に同素子をオフさせる。尚、ＭＯＳＦＥＴであるサブスイッチング素子Ｑ１４のゲート、ソース間の電圧変化により同素子をオン／オフ制御するため、制御信号のレベルを変えて駆動するように構成されている。
以上により、メインスイッチング素子Ｑ１３がオフした時に、所望時間、サブスイッチング素子Ｑ１４をオンさせることができる。
尚、パルス幅回路６１の入力信号として、トランスＴ６１の第１の補助巻線Ｎｂに正負に生成された電圧を用いても良い。
さらに、パルス幅回路６１の前段に、制御信号ＧＤまたはトランス６１の補助巻線Ｎｂの電圧変化により、メインスイッチング素子Ｑ１３がオフしたことを検知してトリガ信号を発生するトリガ回路を付加しても良い。この場合、パルス幅回路は、このトリガ信号に基づき所定の幅のワンショットパルスを発生する単安定マルチバイブレータ等で構成する。
【００８４】
（６）第７の実施例
図９は本発明の第７の実施例を示した構成図である。
図９において前出の図と同様のものは、同様の符号を付し説明を省略する。 トランスＴ７１は第６の実施例におけるトランスＴ６１の１次側に補助巻線Ｎａを付加したものであり、１次巻線Ｎｐ及び補助巻線Ｎｂは同様に機能する。
本実施例では、アクティブクランプ回路６３が、トランスＴ７１の補助巻線Ｎａに並列に接続される。この構成の高周波等価回路は、トランスＴ７１の洩れインダクタンスが無視できる状態であれば、アクティブクランプ回路６３が１次巻線Ｎｐと並列に配置されるのと等価であり、同様のアクティブクランプ動作が行われ、各素子の耐電圧をオーバーすることがない。
【００８５】
第２の制御部は、トリガ回路７２、パルス幅回路７３及び駆動回路７４から成る。
トリガ回路７２は、トランス７１の補助巻線Ｎｂの電圧変化によりメインスイッチング素子Ｑ１３がオフしたことを検知してトリガ信号を発生する。
詳細には、トランスＴ７２の補助巻線ＮｂにコンデンサＣ２の一端が接続され多端にはダイオードＤ１のカソード及び抵抗Ｒ９の一端が接続されている。ダイオードＤ１のアノード及び抵抗Ｒ９の他端は、共通電位点に接続されており、補助巻線Ｎｂで生成される正負（メインスイッチング素子Ｑ１３がオンの時は負、オフの時は正）の電圧は整流され、ハイレベル−ロウレベルの信号に変換されてコンパレータＵ３の反転入力端に入力される。コンパレータＵ３の非反転入力端には基準電圧Ｖｒが印加されており、入力された信号波形は、反転され、整形されて出力される。ここで基準電圧Ｖｒは、この波形整形のための閾値となる。
【００８６】
コンパレータＵ３の出力端は、コンデンサＣ３の一端に接続され、同コンデンサの他端には、ダイオードＤ２のアノード、抵抗Ｒ１０の一端及びダイオードＤ３のカソードが接続される。ダイオードＤ２のカソード及び抵抗Ｒ１０の他端には電源電圧が印加される。ダイオードＤ３のアノードは、ダイオードＤ４のカソードに接続され同ダイオードのアノードは共通電位点に接続される。
これにより、微分回路が形成され、ダイオードＤ３のアノード及びダイオードＤ４のカソードの接続点には、コンパレータＵ３の出力信号の立ち下がり（メインスイッチング素子Ｑ１３がオフする時）に応じたトリガ信号が発生する。
【００８７】
パルス幅回路７３は、このトリガ信号が入力されることにより、予め設定した長さのパルス幅信号を発生させる。
詳細には、トランジスタＱ３のコレクタ、コンデンサＣ４の一端及び抵抗Ｒ１１の一端はそれぞれ接続され、この接続点にトリガ回路７２の出力信号が印加される。コンデンサＣ4の他端には抵抗Ｒ１２の一端及びトランジスタＱ４のベースが接続され、トランジスタＱ４のコレクタには抵抗Ｒ１３の一端に接続される。抵抗Ｒ１４、Ｒ１５により分圧回路が構成され、トランジスタＱ４のコレクタの電位を分圧し、トランジスタＱ１３のベースに印加する。抵抗Ｒ１１、Ｒ１２、Ｒ１３の他端は、第１の制御部の基準電位点Ｖｒｅｆにプルアップされる。トランジスタＱ４のエミッタは、ダイオードＤ５のアノードに接続され、同ダイオードのカソード及びトランジスタＱ３のエミッタは共通電位点に接続される。これらにより、単安定マルチバイブレータが形成され、トリガ信号の入力に伴い、予め設定された長さのパルス幅信号が、トランジスタＱ４のコレクタから出力される。
【００８８】
駆動回路７４は、パルス幅回路７３のパルス幅信号が入力されることにより、この入力がハイレベルの時にサブスイッチング素子Ｑ１４をオンさせ、ロウレベルの時に同素子をオフさせる。尚、ＭＯＳＦＥＴであるサブスイッチング素子Ｑ１４のソースを共通電位点に接続することにより、駆動回路７４の出力信号の基準も共通電位点とすることができ、制御信号のレベルを変えてサブスイッチング素子Ｑ１４を駆動させる必要が無く回路構成を簡単にできる。
以上により、メインスイッチング素子１３がオフした時に、所望時間、サブスイッチング素子Ｑ１４をオンさせることができる。
【００８９】
尚、トリガ回路７２の入力信号として、トランスＴ７１の補助巻線Ｎｂの電圧の代わりに、第１の制御部Ｕ１の制御信号ＧＤを用いてメインスイッチング素子Ｑ１３がオフしたことを検知し、トリガ信号を発生させても良い。
また、このトリガ回路を省き、制御信号ＧＤまたは補助巻線Ｎｂの電圧を直接パルス幅回路に入力しても良い。この場合、パルス幅回路は、第６の実施例に適用したパルス幅回路等の構成とする。
【００９０】
また、メインスイッチング素子Ｑ１３のオン／オフ動作により、そのドレイン端子電圧は数百ボルトの振幅になる。このため、周辺回路の寄生容量等を介してノイズを発生させる。従って、メインスイッチング素子Ｑ１３のドレイン電位にトリガ回路、パルス幅回路の共通電位点をとると誤動作する。
これに対して、第６、第７の実施例のようにトリガ回路、パルス幅回路の共通電位点を第１の制御部Ｕ１と同電位にすると、これら回路の動作を安定させることができる。従って、メインスイッチング素子Ｑ１３のスイッチングノイズによりこれら回路が誤動作することを防ぐことができる。
【００９１】
さらに、実施例のトランスをインダクタとしてし、メインスイッチング素子Ｑ１３のドレイン端の電圧を整流、平滑すればステップアップ型のＤＣ／ＤＣコンバータが形成される。本発明をこの構成のＤＣ／ＤＣコンバータに適用しても良い。
【００９２】
加えて、アクティブクランプ回路６３がトランスの１次側巻線Ｎｐに並列に接続された場合についても、第１の制御部の共通電位点と、第２の制御部の共通電位点とを同電位とする構成にしても良い。これにより、前述のようにメインスイッチング素子がオフした時に、所望時間、サブスイッチング素子をオンさせることにより、コンデンサのエネルギーを消費することなく、損失を低減できると共に、第２の制御部に含まれるトリガ回路、パルス幅回路等の動作を安定させることができる。
【００９３】
【発明の効果】
本発明によれば、以下のような効果がある。本発明によれば、第２の制御部が、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失の低減できる。
【００９４】
また、本発明によれば、第２の制御部は、コンバータ内部の動作波形からメインスイッチング素子のオフ動作を検出するので、軽負荷時にサブスイッチング素子を停止するための回路を必要としない。また、メインスイッチング素子、サブスイッチング素子の同時オンを防ぐデッドタイム回路が不要となる。
【００９５】
また、第１、第２の制御部は、グランドの電位が異なり、分離して動作するので、複雑なレベルシフト回路や高耐圧回路が不要となり、回路が簡単になる。
【００９６】
そして、第１、第２の制御部は自励式制御であるため、交流電源を整流平滑した入力電源を用いた場合に、整流平滑した電圧が変動によって発振周波数が変動して、ノイズが分散し、ＥＭＩノイズレベルが低減する。
【００９７】
さらに、本発明によれば、トランスの補助巻線を、制御部の電力にするので、小型化、安価にできる。
【００９８】
また、本発明によれば、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失の低減できる。
【００９９】
さらに、本発明によれば、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減できる。
【０１００】
また、本発明によれば、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減できる。また、第１の制御部の共通電位点と第２の制御部とを同電位にすることで、メインスイッチング素子のスイッチングノイズの影響を軽減でき、誤動作を無くすことができる。さらに、メインスイッチング素子を制御する第１の制御部と、サブスイッチング素子を制御する第２の制御部を１つに集積化できる。
【０１０１】
さらに、本発明によれば、少なくともパルス幅回路の共通電位点を第１の制御部の共通電位点とを同電位とすることにより、メインスイッチング素子のスイッチングノイズの影響を軽減でき、誤動作を無くすことができる。さらに、メインスイッチング素子を制御する第１の制御部と、サブスイッチング素子を制御する第２の制御部を１つに集積化できる。
【０１０２】
また、本発明によれば、少なくともトリガ回路及びパルス幅回路の共通電位点を第１の制御部の共通電位点とを同電位とすることにより、メインスイッチング素子のスイッチングノイズの影響を軽減でき、誤動作を無くすことができる。さらに、メインスイッチング素子を制御する第１の制御部と、サブスイッチング素子を制御する第２の制御部を１つに集積化できる。
【０１０３】
さらに、本発明によれば、サブスイッチング素子の電圧変化により、メインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減させるＤＣ／ＤＣコンバータの制御方法を実現できる。
【０１０４】
また、本発明によれば、トランスをインダクタに置き換えることにより、ステップアップ型等のＤＣ／ＤＣコンバータが形成される。この構成においても、サブスイッチング素子の電圧変化により、メインメインスイッチング素子のオフ動作を検出し、所望時間、サブスイッチング素子をオン制御するので、メインスイッチング素子が停止している間は、サブスイッチング素子はオン動作しない。これにより、コンデンサのエネルギーを消費することなく、損失を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施例を示した構成図である。
【図２】図１に示す装置の定常負荷時の動作を示したタイミングチャートである。
【図３】図１に示す装置の軽負荷時の動作を示したタイミングチャートである。
【図４】本発明の第２の実施例を示した構成図である。
【図５】本発明の第３の実施例を示した構成図である。
【図６】本発明の第４の実施例を示した構成図である。
【図７】本発明の第５の実施例を示した構成図である。
【図８】本発明の第６の実施例を示した構成図である。
【図９】本発明の第７の実施例を示した構成図である。
【図１０】ＤＣ／ＤＣコンバータの構成を示した図である。
【図１１】従来のＤＣ／ＤＣコンバータの要部構成を示した図である。
【図１２】図１１に示す装置の動作を示したタイミングチャートである。
【図１３】図１１に示す装置の動作を示したタイミングチャートである。
【符号の説明】
３１，３５，４１，４４，７２ トリガ回路
３２ リスタート回路
３３ ＰＷＭ回路
３４，４３，６２，７４ 駆動回路
４２ タイマ回路
６１，７３ パルス幅回路
６３ アクティブクランプ回路
Ｃ１３，Ｃ２１ コンデンサ
ＣＴＬ１３，１４ 制御部
Ｄ２１，Ｄ２２ ダイオード
Ｎｐ，Ｎｓ 巻線
Ｎａ，Ｎｂ，Ｎｃ 補助巻線
Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４ スイッチング素子
Ｔ１，Ｔ６１，Ｔ７１ トランス
Ｔ２ 補助トランス
Ｕ１ 第１の制御部
Claims (17)
- メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路が実質的に前記１次側巻線に並列に接続されるＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記メインスイッチング素子のオフ動作検出後、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを有し、
前記第１の制御部は、前記サブスイッチング素子のオフ動作を検出しトリガ信号を出力するトリガ回路と、所定時間経過ごとにリスタート信号を出力するリスタート回路と、前記トリガ信号または前記リスタート信号に基づきパルス幅変調信号を出力するＰＷＭ回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - 前記トランスの代わりに、インダクタを設けたことを特徴とする請求項１記載のＤＣ／ＤＣコンバータ。
- １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記サブスイッチング素子間の電圧変化により、前記メインスイッチング素子のオフ動作検出後、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
トランスに備えられる第２の補助巻線を設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、第２の補助巻線の電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、第２の補助巻線の電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記トランスに備えられる第１の補助巻線と、この第１の補助巻線の電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
トランスに備えられる第２の補助巻線を設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、第２ の補助巻線の電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、第２の補助巻線の電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記１次側巻線の電圧変化を検出し、絶縁を行う第１の補助トランスと、この第１の補助トランスの電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
トランスに備えられる第２の補助巻線を設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、第２の補助巻線の電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、第２の補助巻線の電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記サブスイッチング素子間の電圧変化により、前記メインスイッチング素子のオフ動作検出後、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、メインスイッチング素子間の電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、メインスイッチング素子間の電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記トランスに備えられる第１の補助巻線と、この第１の補助巻線の電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、メインスイッチング素子間の電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、メインスイッチング素子間の電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記１次側巻線の電圧変化を検出し、絶縁を行う第１の補助トランスと、この第１の補助トランスの電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、メインスイッチング素子間の電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、メインスイッチング素子間の電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記サブスイッチング素子間の電圧変化により、前記メイン スイッチング素子のオフ動作検出後、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
１次側巻線の電圧変化を検出し、絶縁を行う第２の補助トランスを設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、第２の補助トランスの電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、第２の補助トランスの電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記トランスに備えられる第１の補助巻線と、この第１の補助巻線の電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
１次側巻線の電圧変化を検出し、絶縁を行う第２の補助トランスを設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、第２の補助トランスの電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、第２の補助トランスの電圧変化により、トリガ信号を出力するトリガ回路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - １次側巻線と２次側巻線とを備えたトランスと、電源からの電力を前記１次側巻線に断続的に通電させるメインスイッチング素子と、前記１次側巻線に並列に接続され、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路と、前記２次側巻線の発生する電流を整流する整流回路と、この整流回路の出力を入力する平滑コンデンサとを有するＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記１次側巻線の電圧変化を検出し、絶縁を行う第１の補助トランスと、この第１の補助トランスの電圧変化により、前記メインスイッチング素子のオフ動作を検出後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部とを設け、
１次側巻線の電圧変化を検出し、絶縁を行う第２の補助トランスを設け、
第１の制御部は、メインスイッチング素子のオフ時間が所定時間経過ごと、または、第２の補助トランスの電圧変化により、サブスイッチング素子のオフ動作検出後、出力電圧と所望出力電圧との誤差に基づいて、オン／オフ制御し、
第１の制御部は、第２の補助トランスの電圧変化により、トリガ信号を出力するトリガ回 路と、このトリガ回路のトリガ信号により、リセットされ、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ回路のトリガ信号、前記リスタート回路のリスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路と、このＰＷＭ回路のパルス幅変調信号を入力し、メインスイッチング素子を駆動する駆動回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と、を有し、
前記アクティブクランプ回路は、前記メインスイッチング素子に並列に接続され、第１の制御部は、トランスに備えられた第２の補助巻線の電圧変化またはメインスイッチング素子間の電圧変化または１次側巻線の電圧変化を検出し絶縁を行う第２の補助トランスの電圧変化により、トリガ信号を出力するトリガ回路と、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ信号、前記リスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と、を有し、
前記トランスの１次側に第１の補助巻線を設け、この補助巻線に前記アクティブクランプ回路が並列に接続され、
第１の制御部は、トランスに備えられた第２の補助巻線の電圧変化またはメインスイッチング素子間の電圧変化または１次側巻線の電圧変化を検出し絶縁を行う第２の補助トランスの電圧変化により、トリガ信号を出力するトリガ回路と、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ信号、前記リスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - メインスイッチング素子が、電源からの電力を、電圧変換するトランスの１次側巻線に断続的に通電させ、コンデンサとサブスイッチング素子とが少なくとも直列に接続されるアクティブクランプ回路を有したＤＣ／ＤＣコンバータにおいて、
出力電圧と所望出力電圧との誤差に基づいて、前記メインスイッチング素子をオン／オフ制御する第１の制御部と、前記メインスイッチング素子のオフ動作後に、所望時間、前記サブスイッチング素子をオン制御する第２の制御部と、を有し、
前記トランスの１次側巻線に前記アクティブクランプ回路が並列に接続され、
第１の制御部は、トランスに備えられた第２の補助巻線の電圧変化またはメインスイッチング素子間の電圧変化または１次側巻線の電圧変化を検出し絶縁を行う第２の補助トランスの電圧変化により、トリガ信号を出力するトリガ回路と、所定時間経過ごとに、リスタート信号を出力するリスタート回路と、前記トリガ信号、前記リスタート信号、出力電圧と所望出力電圧との誤差により、パルス幅変調信号を出力するＰＷＭ回路とを有する
ことを特徴とするＤＣ／ＤＣコンバータ。 - 前記第２の制御部は、前記メインスイッチング素子の制御信号に基づき、前記メインスイッチング素子のオフ動作後に、前記サブスイッチング素子を前記所望時間だけオンさせるパルス信号を出力するパルス幅回路と、このパルス信号に基づき、前記サブスイッチング素子を駆動する駆動回路と、を有し、
少なくとも前記パルス幅回路の共通電位点と前記第１の制御部の共通電位点とを同電位にする
ことを特徴とする請求項１２から請求項１４のいずれかに記載のＤＣ／ＤＣコンバータ。 - 前記トランスは、１次側に第２の補助巻線を備え、
前記第２の制御部は、前記第２の補助巻線に生成される電圧に基づき、前記サブスイッチング素子を前記所望時間だけオンさせるパルス信号を出力するパルス幅回路と、このパルス信号に基づき、前記サブスイッチング素子を駆動する駆動回路と、を備え、
少なくとも前記パルス幅回路の共通電位点と、前記第１の制御部の共通電位点とを、同電位とする
ことを特徴とする請求項１２から請求項１４のいずれかに記載のＤＣ／ＤＣコンバータ。 - 前記パルス幅回路の前段に、前記メインスイッチング素子の制御信号または前記第２の補助巻線に生成される電圧に基づき、前記メインスイッチング素子がオフしたことを検知しトリガ信号を出力するトリガ回路を設け、
前記パルス幅回路は、このトリガ信号に基づき前記パルス信号を生成すると共に、少なくとも前記トリガ回路及び前記パルス幅回路の共通電位点と、前記第１の制御部の共通電位点とを同電位にする
ことを特徴とする請求項１５または請求項１６のいずれかに記載のＤＣ／ＤＣコンバータ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002083508A JP3711555B2 (ja) | 2001-04-19 | 2002-03-25 | Ｄｃ／ｄｃコンバータ |
| US10/262,887 US20030179592A1 (en) | 2002-03-25 | 2002-10-03 | DC/DC converter and method for controlling same |
| CN02146272A CN1447505A (zh) | 2002-03-25 | 2002-10-17 | Dc/dc转换器及其方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001120720 | 2001-04-19 | ||
| JP2001-120720 | 2001-04-19 | ||
| JP2002083508A JP3711555B2 (ja) | 2001-04-19 | 2002-03-25 | Ｄｃ／ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003009528A JP2003009528A (ja) | 2003-01-10 |
| JP3711555B2 true JP3711555B2 (ja) | 2005-11-02 |
Family
ID=26613818
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002083508A Expired - Fee Related JP3711555B2 (ja) | 2001-04-19 | 2002-03-25 | Ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3711555B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4780547B2 (ja) * | 2004-10-13 | 2011-09-28 | 大平電子株式会社 | 部分共振型他励式スイッチング電源装置 |
| JP4632023B2 (ja) * | 2004-10-26 | 2011-02-16 | 富士電機システムズ株式会社 | 電力変換装置 |
| JP4835087B2 (ja) | 2005-09-30 | 2011-12-14 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| JP5103832B2 (ja) * | 2006-08-30 | 2012-12-19 | サンケン電気株式会社 | Ａｃ−ｄｃコンバータ |
| JP5056149B2 (ja) * | 2007-05-14 | 2012-10-24 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| JP2008289320A (ja) * | 2007-05-21 | 2008-11-27 | Sanken Electric Co Ltd | Ｄｃ−ｄｃコンバータ |
| JP5202226B2 (ja) * | 2007-11-01 | 2013-06-05 | オリジン電気株式会社 | 降圧型ｄｃ−ｄｃコンバータ |
| EP2421136B1 (en) * | 2009-04-14 | 2019-05-08 | Murata Manufacturing Co., Ltd. | Switching power supply unit |
| CN102396140B (zh) * | 2009-04-14 | 2015-05-13 | 株式会社村田制作所 | 开关电源装置 |
| JP4952807B2 (ja) * | 2010-02-10 | 2012-06-13 | サンケン電気株式会社 | アクティブスナバ回路及び電源回路 |
| JP5496005B2 (ja) * | 2010-08-02 | 2014-05-21 | 株式会社日本自動車部品総合研究所 | スイッチング電源装置 |
| JP5462768B2 (ja) * | 2010-11-17 | 2014-04-02 | コーセル株式会社 | スイッチング電源装置 |
| US9966865B2 (en) | 2015-06-30 | 2018-05-08 | Canon Kabushiki Kaisha | Power supply apparatus and image forming apparatus |
| JP6579827B2 (ja) * | 2015-06-30 | 2019-09-25 | キヤノン株式会社 | 電源装置及び画像形成装置 |
| JP6242370B2 (ja) * | 2015-06-30 | 2017-12-06 | キヤノン株式会社 | 電源装置及び画像形成装置 |
-
2002
- 2002-03-25 JP JP2002083508A patent/JP3711555B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003009528A (ja) | 2003-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6690586B2 (en) | Switching power source device | |
| JP3711555B2 (ja) | Ｄｃ／ｄｃコンバータ | |
| US6466462B2 (en) | DC/DC converter having a control circuit to reduce losses at light loads | |
| EP2421137A1 (en) | Switching power supply unit | |
| JPWO2003103121A1 (ja) | コンバータ | |
| JP2007295761A (ja) | スイッチング電源装置 | |
| JP4632023B2 (ja) | 電力変換装置 | |
| JP3816396B2 (ja) | スイッチング電源装置 | |
| US8503195B1 (en) | System and method for zero volt switching of half bridge converters during startup and short circuit conditions | |
| JP5040268B2 (ja) | スイッチング電源装置 | |
| US20190341859A1 (en) | Active clamp flyback converters | |
| JP2013201829A (ja) | スイッチング電源装置 | |
| JP4088756B2 (ja) | スイッチング電源装置 | |
| JP6281748B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| US9780690B2 (en) | Resonant decoupled auxiliary supply for a switched-mode power supply controller | |
| US20030179592A1 (en) | DC/DC converter and method for controlling same | |
| JP2007068359A (ja) | 電力変換装置 | |
| JP2023070340A (ja) | 集積回路及び電源回路 | |
| JP4321277B2 (ja) | 電源装置 | |
| JP2022178982A (ja) | 電源回路、電源装置 | |
| US20050219864A1 (en) | Power source apparatus | |
| JP2001037219A (ja) | 電源装置及びその制御方法 | |
| JP2008193803A (ja) | スイッチング電源装置 | |
| JP2009153292A (ja) | スイッチング電源回路 | |
| JP4503431B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050610 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050807 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080826 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |