JP2008289320A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】高周波化でき小型で安価なＤＣ−ＤＣコンバータ。
【解決手段】直流電源Eの両端に接続されたスイッチ素子Q1と１次巻線P1との直列回路と、１次巻線に並列に接続されたスイッチ素子Q2とコンデンサC2との直列回路と、２次巻線S1の電圧を整流平滑する整流平滑回路D51,D52,C51と、スイッチ素子Q１及びスイッチ素子Q2のオン・オフ状態を検出するタイミング検出回路11a，11bと、スイッチ素子Q1とスイッチ素子Q2とを交互にオン／オフさせ整流平滑回路の出力電圧に応じてスイッチ素子Q1のオン時間を設定する制御回路13aと、タイミング検出回路11bの検出信号により計時を開始し所定時間だけ計時するタイマ14bと、制御回路はタイミング検出回路11aの検出信号によりスイッチ素子Q1を設定されたオン時間だけオンさせ、タイミング検出回路11bの検出信号によりスイッチ素子Q2をオンさせ、タイマで計時された所定時間後にスイッチ素子Q2をオフさせる。
【選択図】図１

Description

本発明は、高効率で小型で安価なＤＣ−ＤＣコンバータに関し、特に、電位の異なるスイッチ素子の制御及びドライブ方法の技術に関する。

従来のこの種のＤＣ−ＤＣコンバータを図５に示す。図５において、直流電源Ｅの両端にはトランスＴ１の１次巻線Ｐ１とＭＯＳＦＥＴ等からなるスイッチ素子Ｑ１との直列回路が接続されている。トランスＴ１の１次巻線Ｐ１には、コンデンサＣ２とＭＯＳＦＥＴ等からなるスイッチ素子Ｑ２との直列回路が接続されている。また、スイッチ素子Ｑ１に並列に電圧共振用コンデンサＣ１が接続されている。トランスＴ１の２次巻線Ｓ１の一端にはインダクタンスＬｒを介してダイオードＤ５１のアノードが接続されている。インダクタンスＬｒは、トランスＴ１の漏れ磁束でも良い。

ダイオードＤ５１のカソードには、ダイオードＤ５２のカソードとインダクタンスＬの一端が接続されている。ダイオードＤ５２のアノードは、トランスＴ１の２次巻線Ｓ１の他端と平滑コンデンサＣ５１の負極と出力端子−ＯＵＴに接続されている。インダクタンスＬの他端は、平滑コンデンサＣ５１の正極を介して出力端子＋ＯＵＴに接続されている。出力端子＋ＯＵＴ及び−ＯＵＴ間には、電圧検出回路５１が接続されている。

電圧検出回路５１の出力端子は、フォトカプラの発光ダイオード側ＰＣ１−ａを介して＋ＯＵＴに接続されている。フォトカプラのフォトトランジスタ側ＰＣ−ｂは、パルス幅変調器４１の入力端子に接続されている。パルス幅変調器４１の出力端子は、デッドタイム回路４５ａと反転回路４３を介してデッドタイム回路４５ｂに接続されている。デッドタイム回路４５ａの出力は、ドライブ回路４９ａを介してスイッチ素子Ｑ１のゲート端子に接続されている。デッドタイム回路４５ｂの出力は、レベルシフト回路４７に接続されている。レベルシフト回路４７は、ドライブ回路４９ｂを介してスイッチ素子Ｑ２のゲート端子に接続されている。

次にこのように構成された従来のＤＣ−ＤＣコンバータの動作を説明する。まず、パルス幅変調器４１から出力されたＰＷＭ信号は、デッドタイム回路４５ａによりデッドタイムが付加されて、ドライブ回路４９ａを介して、スイッチ素子Ｑ１の駆動信号となる。

ＰＷＭ信号は、反転回路４３により極性が反転され、デッドタイム回路４５ｂによりデッドタイムが付加されて、レベルシフト回路４７により電圧レベルが高い電圧レベルに変換され、ドライブ回路４９ｂを介して、スイッチ素子Ｑ２の駆動信号となる。即ち、スイッチ素子Ｑ１とスイッチ素子Ｑ２は、デッドタイムを有して、交互にオン・オフする。

スイッチ素子Ｑ１がオンすると、Ｅ→Ｐ１→Ｑ１→Ｅの経路で電流が流れる。このとき、トランスＴ１の１次巻線Ｐ１に印加された電圧により、巻数に応じた電圧が２次巻線Ｓ１にも発生する。即ち、２次巻線Ｓ１を起電力として、Ｓ１→Ｌｒ→Ｄ５１→Ｌ→Ｃ５１→Ｓ１の経路で電流が流れる。このとき、インダクタンスＬｒとインダクタンスＬにはエネルギーが蓄えられる。これと同時に平滑コンデンサＣ５１を介して出力端子＋ＯＵＴ／−ＯＵＴから図示しない負荷に負荷電流が流れる。

これらの電流は、スイッチ素子Ｑ１のスイッチング電流として、最初に小さいインダクタンスＬｒによる電流の傾きが現れ、続いて大きいインダクタンスＬによる電流の傾きが現れる。また、これと同時に図示しない１次巻線Ｐ１の励磁インダクタンスＬｐに励磁電流が流れる。

次に、スイッチ素子Ｑ１がオフすると、１次巻線Ｐ１の電圧が徐々に反転し、励磁インダクタンスＬｐによりトランスＴ１に蓄えられたエネルギーが放出される。この放出経路としては、Ｐ１→Ｃ１→Ｅ→Ｐ１と、Ｐ１→Ｑ２→Ｃ２→Ｐ１の２経路がある。初めに、コンデンサＣ１が徐々に充電される。即ち、コンデンサＣ１と励磁インダクタンスＬｐによる共振電流が流れる。このとき、スイッチ素子Ｑ１の両端電圧は、電圧擬似共振波形となる。コンデンサＣ１の電圧がＥ＋ＶＣ２に到達すると、スイッチ素子Ｑ２を介してコンデンサＣ２の充電が始まる。コンデンサＣ２＞＞Ｃ１の関係から、共振周波数は著しく低くなり、ＶＣ２は平坦な電圧となる。これにより、スイッチ素子Ｑ１の印加電圧は、Ｅ＋ＶＣ２とサージの少ない波形となる。

また、コンデンサＣ２の充電中にデッドタイムを設けて、スイッチ素子Ｑ２をオンすると、スイッチ素子Ｑ２のゼロボルトスイッチが可能となる。同時にトランスＴ１の２次側でも、２次巻線Ｓ１の電圧が徐々に反転し、Ｓ１→Ｌｒ→Ｄ５１→Ｌ→Ｃ５１→Ｓ１の経路でインダクタンスＬｒとインダクタンスＬのエネルギーが放出される。インダクタンスＬｒのエネルギーが放出し終わると、エネルギーの放出ルートは、Ｌ→Ｃ５１→Ｄ５２→Ｌの経路に切り替わる。

スイッチ素子Ｑ２がオンし、コンデンサＣ２の充電が終了すると、Ｃ２→Ｑ２→Ｐ１→Ｃ２の経路で電流が流れ、コンデンサＣ２に蓄えられたエネルギーが放出される。やがて、スイッチ素子Ｑ２がオフすると、１次巻線Ｐ１の励磁インダクタンスＬｐに流れていた電流経路は、Ｃ１→Ｐ１→Ｅ→Ｃ１に切り替わる。このとき、Ｃ２＞＞Ｃ１の関係から、共振周波数は著しく高くなり、コンデンサＣ１の電圧は急激に低下する。コンデンサＣ１の電圧が略ゼロボルトとなるまでの時間のデッドタイムを設けてスイッチ素子Ｑ１をオンさせると、スイッチ素子Ｑ１のゼロボルトスイッチが可能となる。以後、この動作が繰り返される。

電圧検出回路５１は、出力端子＋ＯＵＴ／−ＯＵＴに発生する出力電圧を検出し、基準電圧と出力電圧との誤差電圧信号をフォトカプラのダイオードＰＣ−ａに出力する。フォトカプラのダイオードＰＣ−ａは、絶縁して誤差電圧信号を２次側から１次側に伝達する。フォトカプラのトランジスタＰＣ−ｂは、誤差電圧信号によりパルス幅変調器４１のＰＷＭ信号のデューティ比を制御する。パルス幅変調器４１のＰＷＭ出力のデューティ比が変更されることにより出力電圧が制御できる。ここでは、出力電圧を小さくする場合にはデューティ比を小さく、出力電圧を大きくする場合にはデューティ比を大きく制御する。
特開２００６−１２１８４０号公報

しかしながら、図５に示す従来のＤＣ−ＤＣコンバータは、電位が大きく異なるスイッチ素子Ｑ１とスイッチ素子Ｑ２を同期させて制御するために、何らかの絶縁手続又は図５に示すレベルシフト回路４７を設けていた。スイッチ素子Ｑ１とスイッチ素子Ｑ２の電位差は、２００Ｖ系の商用電源を考えると８００Ｖを超えるようなレベルシフト回路４７が必要となる。

また、レベルシフト回路４７は、大きな電位差に対して、パルス電流により制御信号を伝達している。しかし、スイッチング周波数が高くなると、パルス電流のスイッチング回数が増加し、損失が大きくなる。このため、高周波化及び小型化が困難であり、また、これらのハイサイドドライバは高価である。

また、絶縁手段としては、パルストランスがあるが、このトランスは大きいため、ＩＣ化か難しく同様に小型化が困難であった。

本発明の課題は、高価なハイサイドドライバを用いることなく、高周波化でき小型で安価なＤＣ−ＤＣコンバータを提供することにある。

前記課題を解決するために、請求項１の発明は、直流電源の両端に接続され、第１スイッチ素子とトランスの１次巻線とが直列に接続された第１直列回路と、前記トランスの１次巻線に並列に接続され、第２スイッチ素子とコンデンサとが直列に接続された第２直列回路と、前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、前記第１スイッチ素子及び前記第２スイッチ素子のオン・オフ状態を検出する第１タイミング検出回路と、前記第１スイッチ素子及び前記第２スイッチ素子のオン・オフ状態を検出する第２タイミング検出回路と、前記第１スイッチ素子と前記第２スイッチ素子とを交互にオン／オフさせるとともに前記整流平滑回路の出力電圧に応じて前記第１スイッチ素子のオン時間を設定する制御回路と、前記第２タイミング検出回路の検出信号により計時を開始し、所定時間だけ計時するタイマと、前記制御回路は、前記制御回路は、前記第１タイミング検出回路の検出信号により前記第１スイッチ素子を設定されたオン時間だけオンさせ、前記第２タイミング検出回路の検出信号により前記第２スイッチ素子をオンさせ、前記第２タイミング検出回路の検出信号により前記タイマで計時された前記所定時間を経過した時に前記第２スイッチ素子をオフさせることを特徴とする。

請求項２の発明は、請求項１記載のＤＣ−ＤＣコンバータにおいて、前記第１タイミング検出回路は、前記第１スイッチ素子の両端電圧が略ゼロボルトに達したとき前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記第２スイッチ素子の両端電圧が略ゼロボルトに達したとき前記第１スイッチ素子がオフしたことを検出することを特徴とする。

請求項３の発明は、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、前記第２タイミング検出回路は、前記第２スイッチ素子の両端電圧が所定値を超えたとき前記第２スイッチ素子がオフしたことを検出することを特徴とする。

請求項４の発明は、請求項１記載のＤＣ−ＤＣコンバータにおいて、前記トランスは、第２の１次巻線と第３の１次巻線とを有し、前記第１タイミング検出回路は、前記トランスの第２の１次巻線の電圧が第１閾値以下又は以上であるとき、前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記トランスの第３の１次巻線の電圧が第２閾値以下又は以上であるとき、前記第１スイッチ素子がオフしたことを検出することを特徴とする。

請求項５の発明は、請求項４記載のＤＣ−ＤＣコンバータにおいて、前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする。

請求項６の発明は、請求項１又は請求項２記載のＤＣ−ＤＣコンバータにおいて、前記第１スイッチ素子と前記第２スイッチ素子との少なくとも一方のスイッチ素子は、前記トランスの１次巻線電圧の変化が所定値以上又は以下の場合にオンすることを特徴とする。

請求項７の発明は、請求項１乃至請求項６のいずれか１項記載のＤＣ−ＤＣコンバータにおいて、前記制御回路は、前記第１スイッチ素子のオンするタイミング及び前記第２スイッチ素子のオンするタイミングを所定の時間だけ遅延させることを特徴とする。

請求項１の発明によれば、第２スイッチ素子がオフすると、第１及び第２スイッチ素子のオンオフ周期である所定時間を計時するタイマが作動し、これと同時に、制御回路は、出力電圧に応じて設定されたオン期間だけ第１スイッチ素子をオンさせ、第１スイッチ素子がオフすると、タイマが計時する所定時間の残り時間だけ第２スイッチ素子をオンさせる。第２スイッチ素子の電位が変動するが、変動に合わせて駆動信号をレベルシフトしなくても各スイッチ素子を駆動できる。このため、高価なハイサイドドライバを用いることなく、高周波化でき、小型で安価なＤＣ−ＤＣコンバータを提供できる。

請求項２の発明によれば、第２タイミング検出回路は、第１スイッチ素子がオフしたことを第２スイッチ素子の両端電圧が略ゼロボルトになったことで検出し、第１タイミング検出回路は、第２スイッチ素子がオフしたことを第１スイッチ素子の両端電圧が略ゼロボルトになったことで検出するので、ゼロボルトスイッチングが行える。

請求項３の発明によれば、第２タイミング検出回路は、第２スイッチ素子がオフしたこと(すなわち、第１スイッチ素子のオンのタイミングに相当する)を第２スイッチ素子の両端電圧で検出するので、タイマの基準電位を第２スイッチ素子の基準電位にすることができる。第２スイッチ素子の基準電位が変動しても、レベルシフトする必要がない。

請求項４の発明によれば、第１タイミング検出回路は、第２スイッチ素子のオフをトランスの第２の１次巻線の電圧で検出し、第２タイミング検出回路は、第１スイッチ素子のオフをトランスの第３の１次巻線の電圧で検出する。即ち、第２の１次巻線及び第３の１次巻線の電圧は、各スイッチ素子の両端電圧のように高電圧ではなく、各スイッチ素子のオフを低電圧で検出できる。

請求項５の発明によれば、第１閾値及び第２閾値の各々は略ゼロボルトで検出するため、トランスの第２の１次巻線又は第３の１次巻線電圧で検出することで、直流電源の電圧が変動しても、確実にそれぞれのスイッチ素子のオフを検出できる。

請求項６の発明によれば、第１スイッチ素子及び第２スイッチ素子は、トランスの１次巻線電圧の変化を検出してオンさせる。

請求項７の発明によれば、トランスの巻線電圧を検出する場合等には、条件によっては各スイッチ素子がオフしている途中を検出することもあるが、制御回路が、第１スイッチ素子のオンするタイミング及び第２スイッチ素子のオンするタイミングを所定の時間だけ遅延させるので、一方のスイッチ素子が確実にオフしてから他方のスイッチ素子をオンさせることができる。

以下、本発明のＤＣ−ＤＣコンバータのいくつかの実施の形態を図面を参照しながら詳細に説明する。

図１は本発明の実施例１のＤＣ−ＤＣコンバータを示す図である。図１において、図５に示す従来のＤＣ−ＤＣコンバータと同一部分には同一符号を付し、同一部分の説明は省略し、異なる部分についてのみ説明する。

スイッチ素子Ｑ２（第２スイッチ素子に対応）のドレインにはタイミング検出回路１１ｂの入力端子が接続され、タイマ１４ｂ、フリップフロップ回路１５ｂ及びドライブ回路１７ｂの各々の一端は、スイッチ素子Ｑ２のソースに共通接続されている。

タイミング検出回路１１ｂ（第２タイミング検出回路に対応）は、スイッチ素子Ｑ２の両端電圧が第２閾値Ｖth2（例えば、略ゼロボルト）を超えたときにスイッチ素子Ｑ１がオンしたことを検出し、検出信号をタイマ１４ｂに出力する。タイマ１４ｂは、タイミング検出回路１１ｂの検出信号によりオンし、タイマーカウントを開始し、所定時間を計時する。

また、タイミング検出回路１１ｂは、スイッチ素子Ｑ２の両端電圧が第２閾値Ｖth2に達したときにスイッチ素子Ｑ１がオフしたことを検出し、検出信号をフリップフリップ１５ｂに出力する。これにより、フリップフリップ１５ｂはＨレベルにセットされて、ドライブ回路１７ｂを介してスイッチ素子Ｑ２をオンさせ、タイミング検出回路１１ｂの検出信号によりタイマ１４ｂで計時された前記所定時間を経過した時にスイッチ素子Ｑ２をオフさせる。

スイッチ素子Ｑ１のドレインにはタイミング検出回路１１ａの入力端子が接続され、パルス幅制御回路１３ａ、フリップフロップ回路１５ａ及びドライブ回路１７ａの各々の一端は、スイッチ素子Ｑ１のソースに共通接続されている。

スタート回路１２ａは、パルス幅制御回路１３ａを起動させる。タイミング検出回路１１ａ（第１タイミング検出回路に対応）は、スイッチ素子Ｑ１の両端電圧が第１閾値Ｖth1（例えば、略ゼロボルト）に達したときにスイッチ素子Ｑ２がオフしたことを検出し、検出信号をパルス幅制御回路１３ａに出力する。パルス幅制御回路１３ａ(制御回路)は、検出信号によりフリップフロップ回路１５ａをセットする。フリップフロップ回路１５ａは、パルス幅制御回路１３ａの出力信号をドライブ回路１７ａに出力する。ドライブ回路１７ａ(制御回路)は、フリップフロップ回路１５ａの出力によりスイッチ素子Ｑ１を駆動する。

次にこのように構成された実施例１のＤＣ−ＤＣコンバータの動作を図２に示すタイミングチャートを参照しながら説明する。

まず、スタート回路１２ａは、パルス幅制御回路１３ａを起動させる。パルス幅制御回路１３ａは、起動と同時にフリップフロップ回路１５ａをセットする。これにより、フリップフロップ回路１５ａの出力がＨレベルとなり、ドライブ回路１７ａの出力もＨレベルとなる。これにより、スイッチ素子Ｑ１が駆動されてオンする。

スイッチ素子Ｑ１がオンすることによりスイッチ素子Ｑ２の両端には、電源電圧ＥとコンデンサＣ２の電圧ＶＣ２との合計電圧が印加される。このとき、スイッチ素子Ｑ２の両端電圧ＶＱ２は、略ゼロボルトから電圧が上昇していく。そして、タイミング検出回路１１ｂは、スイッチ素子Ｑ２の両端電圧ＶＱ２が第２閾値Ｖth2を超えたときにスイッチ素子Ｑ１がオンしたことを検出し、検出信号（タイマースタート信号）をタイマ１４ｂに出力する。このため、タイマー１４ｂがタイマーカウントを開始し、所定時間を計時する。

パルス幅制御回路１３ａは、フォトカプラのトランジスタＰＣ−ｂから与えられたフィードバック信号量により内部の時定数を可変して、フリップフロップ回路１５ａのセットからリセットまでのスイッチ素子Ｑ１のオン時間（図２に示す時刻ｔ３〜時刻ｔ４までの時間)を決定する。即ち、フィードバック信号量に応じて、フリップフロップ回路１５ａにリセット信号を送出する。フリップフロップ回路１５ａは、リセットさせると、Ｌレベルを出力してドライブ回路１７ａの出力もＬレベルとなる。これによって、スイッチ素子Ｑ１が駆動されてオフする。

時刻ｔ４において、スイッチ素子Ｑ１がオフすると、それまで電源電圧Ｅと電圧ＶＣ２との合計電圧が印加されていたスイッチ素子Ｑ２の電圧ＶＱ２が電圧擬似共振動作により徐々に低下する。

そして、時刻ｔ６において、タイミング検出回路１１ｂは、スイッチ素子Ｑ２の電圧が略ゼロボルトである閾値Ｖth2になったことを検出すると、検出信号によりフリップフロップ回路１５ｂをセットする。これにより、フリップフロップ回路１５ｂの出力がＨレベルとなり、ドライブ回路１７ｂの出力もＨレベルとなる。これにより、スイッチ素子Ｑ２が駆動されてオンする。

その後、タイマ１４ｂがタイマーカウントした時から所定時間が経過した後、即ち、時刻ｔ８（時刻ｔ０も同じ）において、タイマ１４ｂは、フリップフロップ回路１５ｂにリセット信号を出力する。これにより、フリップフロップ回路１５ｂがリセットされて、出力がＬレベルとなり、ドライブ回路１７ｂの出力もＬレベルとなる。これにより、スイッチ素子Ｑ２がオフする。

スイッチ素子Ｑ２がオフすると、電圧擬似共振動作によりスイッチ素子Ｑ２の両端電圧ＶＱ２が徐々に上昇する。そして、時刻ｔ１において、タイミング検出回路１１ｂは、スイッチ素子Ｑ２の両端電圧ＶＱ２が第２閾値Ｖth2を超えたときにスイッチ素子Ｑ１がオンしたことを検出し、検出信号をタイマ１４ｂに出力する。このため、タイマー１４ｂが再びスタートする。

また、スイッチ素子Ｑ２の両端電圧ＶＱ２の擬似共振波形は、スイッチ素子Ｑ１の両端電圧ＶＱ１にも逆勾配として現れる。即ち、電圧ＶＱ１は、電源電圧Ｅと電圧ＶＣ２との合計電圧から、略ゼロボルトに下降していく。

時刻ｔ２において、タイミング検出回路１１ａは、スイッチ素子Ｑ１の両端電圧が第１閾値Ｖth1に達したときにスイッチ素子Ｑ２がオフしたことを検出し、検出信号をパルス幅制御回路１３ａに出力して起動させる。パルス幅制御回路１３ａは、フリップフロップ回路１５ａをセットする。

これにより、フリップフロップ回路１５ａの出力がＨレベルとなり、ドライブ回路１７ａの出力もＨレベルとなる。これにより、スイッチ素子Ｑ１が駆動されてオンする。スイッチ素子Ｑ１がオンすることによりスイッチ素子Ｑ２の両端には、電源電圧Ｅと電圧ＶＣ２との合計の電圧が印加される。以後、以上の動作が繰り返される。

このように実施例１のＤＣ−ＤＣコンバータでは、スイッチング周波数は、タイマ１４ｂの時定数による所定時間とタイミング検出回路１１ｂの検出遅れ時間により決定され、略固定の周波数となる。出力電圧は、フィードバック信号によるＰＷＭ制御で制御される。また、電圧擬似共振波形を検出しているため、デッドタイム回路を必要とせず、スイッチ素子Ｑ１とスイッチ素子Ｑ２とが同時にオンするのを確実に回避することができる。

また、高価なハイサイドドライバを用いることなく、電位が大きく異なるスイッチ素子を低損失で駆動できる。また、特に高周波化した場合にその効果は大であり、容易にＩＣ化できる。また、高周波化が可能であるめ、トランスを小型化でき、小型化で安価なＤＣ−ＤＣコンバータを提供できる。

図３は、本発明のＤＣ−ＤＣコンバータの実施例２である。図３に示す実施例２のＤＣ−ＤＣコンバータは、図１に示す実施例１のＤＣ−ＤＣコンバータのトランスＴ１の構成にさらに、第２の１次巻線Ｐ２と第３の１次巻線Ｐ３を設けたトランスＴ２を備える。

タイミング検出回路１１ｂは、トランスＴ２の第３の１次巻線Ｐ３の電圧が第４閾値Ｖth4（略ゼロボルト）を超えたとき、スイッチ素子Ｑ１がオフしたことを検出し、検出信号をタイマ１４ｂに出力する。

タイミング検出回路１１ａは、トランスＴ２の第２の１次巻線Ｐ２の電圧が第３閾値Ｖth3(略ゼロボルト）に達したとき、スイッチ素子Ｑ２がオフしたことを検出し、検出信号をパルス幅制御回路１３ａに出力する。

図３に示すその他の構成は、図１に示す構成と同一であるので、同一符号を付して、その説明は省略する。

このように実施例２のＤＣ−ＤＣコンバータによれば、タイミング検出回路１１ａは、デッドタイム期間ＤＴのちょうど中央で、即ち、トランスＴ２の第２の１次巻線Ｐ２の電圧ＶＰ２がゼロボルトを超えたとき、スイッチ素子Ｑ２がオフしたことを検出できる。タイミング検出回路１１ｂは、デッドタイム期間ＤＴのちょうど中央で、即ち、トランスＴ２の第３の１次巻線Ｐ３の電圧ＶＰ３がゼロボルトに達したとき、スイッチ素子Ｑ１がオフしたことを検出できる。

パルス幅制御回路１３ａは、この検出タイミングに、予めわかっている電圧擬似共振期間に合わせた所定の遅延時間を設定する。即ち、パルス幅制御回路１３ａは、スイッチ素子Ｑ１のオンのタイミングを所定の時間だけ遅延させ、スイッチ素子Ｑ１をオンさせる。また、タイミング検出回路１１ｂはスイッチ素子Ｑ２のオンのタイミングを所定の時間だけ遅延させ、スイッチ素子Ｑ２をオンさせる。これにより、最適な共振スイッチングを実現できる。

最適な共振スイッチングとは、スイッチ素子Ｑ１及びスイッチ素子Ｑ２の両端電圧が略ゼロボルトとなってからスイッチ素子Ｑ１及びスイッチ素子Ｑ２をオンさせるゼロボルトスイッチＺＶＳを実現することである。

このように実施例２のＤＣ−ＤＣコンバータにおいても実施例１のＤＣ−ＤＣコンバータと同様の効果が得られる。

図４は本発明の実施例３のＤＣ−ＤＣコンバータを示す図である。図４の実施例３では、フライバック型のアクティブ擬似共振回路に適応した例を示す。図４に示す実施例３は、図１に示す実施例１に対して、トランスＴ１ａの２次側の接続が異なる。

図４において、トランスＴ１ａの２次巻線Ｓ１の極性が反転し、２次巻線Ｓ１の一端にダイオードＤ５１のアノードが接続され、ダイオードＤ５１のカソードが出力端子＋ＯＵＴとコンデンサＣ５１の正極に接続されている。２次巻線Ｓ１の他端は、コンデンサＣ５１の負極と出力端子−ＯＵＴに接続されている。

実施例３の動作の内、トランスＴ１ａの１次側の動作は、実施例１の動作と同様であり、トランスＴ１ａの２次側はフライバックコンバータの動作となっている。即ち、スイッチ素子Ｑ１がオフのときにＳ１→Ｄ５１→Ｃ５１→Ｓ１の経路で電流が流れて、負荷に電力が供給される。

このような実施例３においても実施例１と同様な効果が得られるとともに、トランスＴ１ａの２次側の構成が簡単であるため、安価となる。

なお、本発明は、実施例１乃至実施例３のＤＣ−ＤＣコンバータに限定されるものではない。例えば、スイッチ素子Ｑ１とスイッチ素子Ｑ２との少なくとも一方のスイッチ素子は、トランスＴ１の１次巻線電圧の変化が所定値以上又は以下の場合にオンするようにしても良い。この場合、１次巻線Ｐ１の一端に抵抗ＲａとコンデンサＣａとからなる微分回路を接続し、この微分回路の出力側をタイミング検出回路１１ａ，１１ｂに接続する。タイミング検出回路１１ａ，１１ｂは、微分回路を介してトランスＴ１の１次巻線電圧の変化を検出し、巻線電圧の変化が閾値以上又は以下の場合にスイッチ素子Ｑ１又はスイッチ素子Ｑ２がオンしたことを検出しても良い。

本発明の実施例１のＤＣ−ＤＣコンバータを示す図である。 本発明の実施例１のＤＣ−ＤＣコンバータの各部の動作を示すタイミングチャートである。 本発明の実施例２のＤＣ−ＤＣコンバータを示す図である。 本発明の実施例３のＤＣ−ＤＣコンバータを示す図である。 従来のＤＣ−ＤＣコンバータの一例を示す図である。

符号の説明

Ｅ 直流電源
１１ａ，１１ｂ タイミング検出回路
１２ａ スタート回路
１３ａ パルス幅制御回路
１４ｂ タイマ
１５ａ，１５ｂ フリップフロップ回路
１７ａ，１７ｂ ドライブ回路
５１ 電圧検出回路
Ｌｒ リーケージインダクタンス
Ｐ１，Ｐ２，Ｐ３ １次巻線
Ｓ１ ２次巻線
Ｑ１，Ｑ２ スイッチ素子
Ｄ５１，Ｄ５２ ダイオード
Ｃ１ 電圧共振用コンデンサ
Ｃ２ 電流共振用コンデンサ
Ｃ５１ 平滑コンデンサ
Ｔ１，Ｔ１ａ，Ｔ２ トランス

Claims (7)

1. 直流電源の両端に接続され、第１スイッチ素子とトランスの１次巻線とが直列に接続された第１直列回路と、
   前記トランスの１次巻線に並列に接続され、第２スイッチ素子とコンデンサとが直列に接続された第２直列回路と、
   前記トランスの２次巻線に発生する電圧を整流平滑する整流平滑回路と、
   前記第１スイッチ素子及び前記第２スイッチ素子のオン・オフ状態を検出する第１タイミング検出回路と、
   前記第１スイッチ素子及び前記第２スイッチ素子のオン・オフ状態を検出する第２タイミング検出回路と、
   前記第１スイッチ素子と前記第２スイッチ素子とを交互にオン／オフさせるとともに前記整流平滑回路の出力電圧に応じて前記第１スイッチ素子のオン時間を設定する制御回路と、
   前記第２タイミング検出回路の検出信号により計時を開始し、所定時間だけ計時するタイマと、
   前記制御回路は、前記第１タイミング検出回路の検出信号により前記第１スイッチ素子を設定されたオン時間だけオンさせ、前記第２タイミング検出回路の検出信号により前記第２スイッチ素子をオンさせ、前記第２タイミング検出回路の検出信号により前記タイマで計時された前記所定時間を経過した時に前記第２スイッチ素子をオフさせることを特徴とするＤＣ−ＤＣコンバータ。
2. 前記第１タイミング検出回路は、前記第１スイッチ素子の両端電圧が略ゼロボルトに達したとき前記第２スイッチ素子がオフしたことを検出し、前記第２タイミング検出回路は、前記第２スイッチ素子の両端電圧が略ゼロボルトに達したとき前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
3. 前記第２タイミング検出回路は、前記第２スイッチ素子の両端電圧が所定値を超えたとき前記第２スイッチ素子がオフしたことを検出することを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
4. 前記トランスは、第２の１次巻線と第３の１次巻線とを有し、
   前記第１タイミング検出回路は、前記トランスの第２の１次巻線の電圧が第１閾値以下又は以上であるとき、前記第２スイッチ素子がオフしたことを検出し、
   前記第２タイミング検出回路は、前記トランスの第３の１次巻線の電圧が第２閾値以下又は以上であるとき、前記第１スイッチ素子がオフしたことを検出することを特徴とする請求項１記載のＤＣ−ＤＣコンバータ。
5. 前記第１閾値及び前記第２閾値の各々は、略ゼロボルトであることを特徴とする請求項４記載のＤＣ−ＤＣコンバータ。
6. 前記第１スイッチ素子と前記第２スイッチ素子との少なくとも一方のスイッチ素子は、前記トランスの１次巻線電圧の変化が所定値以上又は以下の場合にオンすることを特徴とする請求項１又は請求項２記載のＤＣ−ＤＣコンバータ。
7. 前記制御回路は、前記第１スイッチ素子のオンするタイミング及び前記第２スイッチ素子のオンするタイミングを所定の時間だけ遅延させることを特徴とする請求項１乃至請求項６のいずれか１項記載のＤＣ−ＤＣコンバータ。

Images